JP6119680B2 - 半導体基板の欠陥領域の評価方法 - Google Patents
半導体基板の欠陥領域の評価方法 Download PDFInfo
- Publication number
- JP6119680B2 JP6119680B2 JP2014129850A JP2014129850A JP6119680B2 JP 6119680 B2 JP6119680 B2 JP 6119680B2 JP 2014129850 A JP2014129850 A JP 2014129850A JP 2014129850 A JP2014129850 A JP 2014129850A JP 6119680 B2 JP6119680 B2 JP 6119680B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- defect
- defect region
- flat band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims description 101
- 239000000758 substrate Substances 0.000 title claims description 76
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000000034 method Methods 0.000 title claims description 37
- 238000011156 evaluation Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 23
- 229910052760 oxygen Inorganic materials 0.000 description 23
- 239000001301 oxygen Substances 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 19
- 239000013078 crystal Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000002244 precipitate Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
- G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/005—Oxydation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、半導体基板の欠陥領域の評価方法に関する。
集積回路の基板として一般的に半導体シリコンウェーハ(以下ウェーハと称する)が用いられる。特に集積回路の素子を形成する領域は欠陥の無い領域であることが望ましい。
ウェーハに含まれる欠陥として、例えばＣＺ法などにより半導体単結晶を製造する際に内部に取り込まれるＧｒｏｗｎ−ｉｎ欠陥がある。この欠陥としては、規則正しい結晶格子位置に原子が無いもの（空孔）や格子位置の間に原子があるもの（格子間シリコン）がある。
空孔が多く含まれている領域をＶ領域、格子間シリコンが多く含まれている領域をＩ領域と呼び、Ｖ領域とＩ領域の間に空孔及び格子間シリコンの無い（あるいは、少ない）Ｎ領域がある。空孔や格子間シリコンの濃度は、ＣＺ法における結晶の引上げ速度（成長速度）と結晶中の固液界面近傍の温度勾配との関係から決まるとされている。また、Ｎ領域の中には、酸化誘起積層欠陥（ＯＳＦ）と呼ばれる欠陥が発生する領域もある。集積回路の素子を作るのはＯＳＦの発生しないＮ領域が望ましいとされている。
半導体単結晶を製造する際には、これらの結晶欠陥領域を制御することが重要になっており、そのためにもＧｒｏｗｎ−ｉｎ欠陥を検出・評価する技術が必要となってくる。
Ｇｒｏｗｎ−ｉｎ欠陥を検出・評価する方法は、多く報告されている。
例えば、特許文献１や特許文献２で示された方法のように、ウェーハ片に熱処理を行い、ウェーハ内部の酸素析出物密度を測定し、その値より結晶欠陥領域を判別する方法がある。
例えば、特許文献１や特許文献２で示された方法のように、ウェーハ片に熱処理を行い、ウェーハ内部の酸素析出物密度を測定し、その値より結晶欠陥領域を判別する方法がある。
また、特許文献３で示された方法のように、ウェーハ表面をＦｅで汚染して、シリコン単結晶の無欠陥領域を目視で判定する方法もある。
しかしながら、特許文献１−３の方法は、複数回熱処理を実施する必要があったり、表面を強制汚染させたり、と複雑な処理が必要になるという問題があった。
また、従来の評価方法は、酸素析出の有無や、汚染後ゲッタリング能力を評価することで、Ｎｉ領域（Ｎ領域であるが、格子間欠陥が優勢な領域）やＮｖ領域（Ｎ領域であるが、空孔欠陥が優勢な領域）を判定しているが、ウェーハ中の酸素濃度が低くなると酸素が析出しにくくなるので、欠陥領域の判定が困難になるという問題があった。
また、従来の評価方法は、酸素析出の有無や、汚染後ゲッタリング能力を評価することで、Ｎｉ領域（Ｎ領域であるが、格子間欠陥が優勢な領域）やＮｖ領域（Ｎ領域であるが、空孔欠陥が優勢な領域）を判定しているが、ウェーハ中の酸素濃度が低くなると酸素が析出しにくくなるので、欠陥領域の判定が困難になるという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を判定することができる半導体基板の欠陥領域の評価方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体基板の欠陥領域を半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から評価する半導体基板の欠陥領域の評価方法であって、予め、欠陥領域のタイプがわかっている半導体基板を用いて、評価対象半導体基板の欠陥領域を評価するときと同じ熱処理条件、及び、Ｃ−Ｖ特性評価条件で、欠陥領域とフラットバンド電圧又は固定電荷密度との関係を求めておき、評価対象半導体基板の欠陥領域の評価では、半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から求められたフラットバンド電圧又は固定電荷密度から、予め求められている欠陥領域とフラットバンド電圧又は固定電荷密度との関係に基づき、評価対象半導体基板の欠陥領域を判定することを特徴とする半導体基板の欠陥領域の評価方法を提供する。
このように半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から求められるフラットバンド電圧又は固定電荷密度から、半導体基板の欠陥領域を判定することで、半導体基板が低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を高精度で判定することができる。
このとき、評価対象半導体基板の欠陥領域の前記判定は、欠陥領域が、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域のうちのいずれであるかを判定するものとすることができる。
評価対象半導体基板の欠陥領域の判定として、このような判定を好適に行うことができる。
評価対象半導体基板の欠陥領域の判定として、このような判定を好適に行うことができる。
以上のように、本発明によれば、半導体基板が低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を高精度で判定することができる。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、半導体単結晶を製造する際には、結晶欠陥領域を制御することが重要になっており、そのためにもＧｒｏｗｎ−ｉｎ欠陥を検出・評価する技術が必要となってきている。Ｇｒｏｗｎ−ｉｎ欠陥を検出・評価する方法は多く報告されており、特許文献１−３に示された方法があるが、これらの方法は、複数回熱処理を実施する必要があったり、表面を強制汚染させたり、と複雑な処理が必要になるという問題があった。
また、従来の評価方法は、酸素析出の有無や、汚染後ゲッタリング能力を評価することで、Ｎｉ領域やＮｖ領域を判定しているが、ウェーハ中の酸素濃度が低くなると酸素が析出しにくくなるので、欠陥領域の判定が困難になるという問題があった。
前述のように、半導体単結晶を製造する際には、結晶欠陥領域を制御することが重要になっており、そのためにもＧｒｏｗｎ−ｉｎ欠陥を検出・評価する技術が必要となってきている。Ｇｒｏｗｎ−ｉｎ欠陥を検出・評価する方法は多く報告されており、特許文献１−３に示された方法があるが、これらの方法は、複数回熱処理を実施する必要があったり、表面を強制汚染させたり、と複雑な処理が必要になるという問題があった。
また、従来の評価方法は、酸素析出の有無や、汚染後ゲッタリング能力を評価することで、Ｎｉ領域やＮｖ領域を判定しているが、ウェーハ中の酸素濃度が低くなると酸素が析出しにくくなるので、欠陥領域の判定が困難になるという問題があった。
そこで、本発明者は、低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を判定することができる半導体基板の欠陥領域の評価方法について鋭意検討を重ねた。
本発明者は、まず、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）キャパシタのＣ−Ｖ特性中のフラットバンド電圧（Ｖｆｂ）の変化量は、半導体基板の不純物濃度が同じ場合、酸化膜中の固定電荷密度によって決まることと、酸化膜中の固定電荷は酸化膜中の格子間シリコンに由来するという点に着目した。
本発明者は、まず、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）キャパシタのＣ−Ｖ特性中のフラットバンド電圧（Ｖｆｂ）の変化量は、半導体基板の不純物濃度が同じ場合、酸化膜中の固定電荷密度によって決まることと、酸化膜中の固定電荷は酸化膜中の格子間シリコンに由来するという点に着目した。
ここで、フラットバンド電圧（Ｖｆｂ）について説明する。
まず、理想状態ではＭＯＳ構造のエネルギーバンド図は外部からの印加電圧が無い場合、バンドに曲がりはなく平ら（フラット）であり、外部から電圧が印加されてバンドが曲がる。
ここで、理想状態とは、電極の仕事関数と半導体基板のフェルミ準位に差がなく、酸化膜中に固定電荷が存在していない状態である。
しかしながら、理想的な状態と異なり、一般的なＭＯＳキャパシタでは、金属電極の仕事関数と半導体基板のフェルミ準位に差があり、また、酸化膜中に固定電荷が存在するため、外部から電圧が印加されていない状態でもエネルギーバンドは曲がっている。
まず、理想状態ではＭＯＳ構造のエネルギーバンド図は外部からの印加電圧が無い場合、バンドに曲がりはなく平ら（フラット）であり、外部から電圧が印加されてバンドが曲がる。
ここで、理想状態とは、電極の仕事関数と半導体基板のフェルミ準位に差がなく、酸化膜中に固定電荷が存在していない状態である。
しかしながら、理想的な状態と異なり、一般的なＭＯＳキャパシタでは、金属電極の仕事関数と半導体基板のフェルミ準位に差があり、また、酸化膜中に固定電荷が存在するため、外部から電圧が印加されていない状態でもエネルギーバンドは曲がっている。
フラットバンド電圧（Ｖｆｂ）とは、前述のエネルギーバンドの曲がりを無くし、フラットにするために必要な外部からの印加電圧のことである。
フラットバンド電圧（Ｖｆｂ）は、金属電極の仕事関数をＷｍ、半導体基板のフェルミ準位をＥｆ、酸化膜の厚さをｄｏｘ、酸化膜中の固定電荷量をＱｓとしたとき（１）式で与えられる。
Ｖｆｂ＝（Ｗｍ−Ｅｆ）＋（Ｑｓ／ｄｏｘ） ・・・（１）
フラットバンド電圧（Ｖｆｂ）は、金属電極の仕事関数をＷｍ、半導体基板のフェルミ準位をＥｆ、酸化膜の厚さをｄｏｘ、酸化膜中の固定電荷量をＱｓとしたとき（１）式で与えられる。
Ｖｆｂ＝（Ｗｍ−Ｅｆ）＋（Ｑｓ／ｄｏｘ） ・・・（１）
金属電極の仕事関数Ｗｍはその金属電極の材質によって決まった値となり、半導体基板のフェルミ準位Ｅｆは（２）式で表される。
Ｅｉ−Ｅｆ＝（ｋＴ／ｑ）・ｌｏｇ（Ｎｓｕｂ／ｎｉ） ・・・（２）
Ｅｉ−Ｅｆ＝（ｋＴ／ｑ）・ｌｏｇ（Ｎｓｕｂ／ｎｉ） ・・・（２）
ここで、Ｅｆはフェルミ準位、Ｅｉは真性フェルミ準位、ｋはボルツマン係数、Ｔは温度、ｑは電気素量、Ｎｓｕｂは半導体基板の不純物濃度、ｎｉは真性キャリア濃度である。
（２）式から、温度が一定の条件の下では、フェルミ準位Ｅｆは半導体基板の不純物濃度Ｎｓｕｂによってその値が決まることがわかる。
（２）式から、温度が一定の条件の下では、フェルミ準位Ｅｆは半導体基板の不純物濃度Ｎｓｕｂによってその値が決まることがわかる。
フラットバンドの状態のＭＯＳキャパシタの容量Ｃは、酸化膜容量Ｃｏｘと空乏層容量Ｃｄの直列接合となり、（３）式で表される。
Ｃ＝Ｃｏｘ・Ｃｄ／（Ｃｏｘ＋Ｃｄ） ・・・（３）
Ｃ＝Ｃｏｘ・Ｃｄ／（Ｃｏｘ＋Ｃｄ） ・・・（３）
また、酸化膜容量Ｃｏｘ、空乏層容量Ｃｄ、フラットバンド時の空乏層幅Ｌｄはそれぞれ、（４）式、（５）式、（６）式で表される。
Ｃｏｘ＝εｏ・Ｓ／ｄｏｘ ・・・（４）
Ｃｄ＝ε・Ｓ／Ｌｄ ・・・（５）
Ｌｄ＝（ｋＴ・ε／Ｎｓｕｂ・ｑ２）１／２ ・・・（６）
ここで、Ｓはキャパシタの面積、εｏ、εはそれぞれ酸化膜の誘電率、半導体基板の誘電率である。
Ｃｏｘ＝εｏ・Ｓ／ｄｏｘ ・・・（４）
Ｃｄ＝ε・Ｓ／Ｌｄ ・・・（５）
Ｌｄ＝（ｋＴ・ε／Ｎｓｕｂ・ｑ２）１／２ ・・・（６）
ここで、Ｓはキャパシタの面積、εｏ、εはそれぞれ酸化膜の誘電率、半導体基板の誘電率である。
フラットバンド電圧Ｖｆｂや半導体基板の不純物濃度ＮｓｕｂはＣ−Ｖ特性の結果より算出することができるので、Ｃ−Ｖ特性を求めることができれば、（１）式、（２）式から固定電荷量Ｑｓを算出することができ、さらに（７）式で表される固定電荷密度Ｑｄを算出できることがわかる。
Ｑｄ＝Ｑｓ／（Ｓ・ｑ） ・・・（７）
Ｑｄ＝Ｑｓ／（Ｓ・ｑ） ・・・（７）
続いて、固定電荷と基板中の結晶欠陥との関係性について説明する。
酸化膜中の固定電荷は一般的に正の電荷であり、以下に示す化学式（８）のように、シリコン単結晶を熱酸化して酸化膜を形成するときに発生する格子間シリコンの一部が酸化膜中に取り残されたものと考えられている。
Ｓｉ＋Ｏ２→ＳｉＯ２＋（Ｓｉ＋） ・・・（８）
酸化膜中の固定電荷は一般的に正の電荷であり、以下に示す化学式（８）のように、シリコン単結晶を熱酸化して酸化膜を形成するときに発生する格子間シリコンの一部が酸化膜中に取り残されたものと考えられている。
Ｓｉ＋Ｏ２→ＳｉＯ２＋（Ｓｉ＋） ・・・（８）
酸化膜の形成方法として最も一般的なものは、酸素雰囲気あるいは水蒸気雰囲気下での高温の熱処理がある。この方法では、基板中のシリコンを消費して酸化膜を形成する。
ここで、本発明者は酸化膜中の固定電荷は格子間シリコンに由来するものであり、さらに熱酸化など基板のシリコンを消費して酸化膜を形成する場合に、酸化膜中の固定電荷は、基板中に含まれる格子間シリコンや空孔の量との間に相関関係があると考えた。
さらに、本発明者は上述のように固定電荷密度はＣ−Ｖ特性のフラットバンド電圧を用いることで算出できるため、Ｃ−Ｖ特性のフラットバンド電圧の値又は固定電荷密度の値よりシリコン単結晶中の格子間シリコンや空孔の量を推定できると考え、半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から求められるフラットバンド電圧又は固定電荷密度から、半導体基板の欠陥領域を判定することで、半導体基板が低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を高精度で判定することができることを見出し、本発明をなすに至った。
さらに、本発明者は上述のように固定電荷密度はＣ−Ｖ特性のフラットバンド電圧を用いることで算出できるため、Ｃ−Ｖ特性のフラットバンド電圧の値又は固定電荷密度の値よりシリコン単結晶中の格子間シリコンや空孔の量を推定できると考え、半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から求められるフラットバンド電圧又は固定電荷密度から、半導体基板の欠陥領域を判定することで、半導体基板が低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を高精度で判定することができることを見出し、本発明をなすに至った。
以下、図１を参照しながら、本発明の半導体基板の欠陥領域の評価方法の実施態様の一例を説明する。
まず、欠陥領域のタイプが分かっている半導体基板を用いて、評価対象半導体基板の欠陥領域を評価するときと同じ熱処理条件、及び、ＣーＶ特性評価条件で、半導体基板に形成されたＭＯＳ構造のＣーＶ特性を測定する（図１のステップＳ１１参照）。
なお、ステップＳ１１でＣーＶ特性を測定する半導体基板の欠陥領域のタイプは、例えば、半導体基板が切り出される単結晶シリコンインゴットの欠陥領域のタイプを特許文献１に示される評価方法を用いて酸素析出物の密度を算出し、酸素析出物の密度に基づいて
予め判定しておくことができる。
また、ＭＯＳ構造は、例えば、半導体基板上に熱酸化膜を形成し、熱酸化膜上に所定の面積の金属電極を形成することで作製することができ、Ｃ−Ｖ特性の測定において水銀プローバを用いる場合には、金属電極の形成を省略することができる。
まず、欠陥領域のタイプが分かっている半導体基板を用いて、評価対象半導体基板の欠陥領域を評価するときと同じ熱処理条件、及び、ＣーＶ特性評価条件で、半導体基板に形成されたＭＯＳ構造のＣーＶ特性を測定する（図１のステップＳ１１参照）。
なお、ステップＳ１１でＣーＶ特性を測定する半導体基板の欠陥領域のタイプは、例えば、半導体基板が切り出される単結晶シリコンインゴットの欠陥領域のタイプを特許文献１に示される評価方法を用いて酸素析出物の密度を算出し、酸素析出物の密度に基づいて
予め判定しておくことができる。
また、ＭＯＳ構造は、例えば、半導体基板上に熱酸化膜を形成し、熱酸化膜上に所定の面積の金属電極を形成することで作製することができ、Ｃ−Ｖ特性の測定において水銀プローバを用いる場合には、金属電極の形成を省略することができる。
次に、ステップＳ１１で測定されたＣーＶ特性からフラットバンド電圧又は固定電荷密度を求める（図１のステップＳ１２参照）。
具体的には、フラットバンド電圧Ｖｆｂや半導体基板の不純物濃度ＮｓｕｂはＣ−Ｖ特性の結果より算出することができるので、Ｃ−Ｖ特性を求めることができれば、フラットバンド電圧Ｖｆｂを算出することができ、フラットバンド電圧Ｖｆｂがわかれば、（１）式、（２）式から固定電荷量Ｑｓを算出することができ、さらに（７）式で表される固定電荷密度Ｑｄも算出することができる。
具体的には、フラットバンド電圧Ｖｆｂや半導体基板の不純物濃度ＮｓｕｂはＣ−Ｖ特性の結果より算出することができるので、Ｃ−Ｖ特性を求めることができれば、フラットバンド電圧Ｖｆｂを算出することができ、フラットバンド電圧Ｖｆｂがわかれば、（１）式、（２）式から固定電荷量Ｑｓを算出することができ、さらに（７）式で表される固定電荷密度Ｑｄも算出することができる。
次に、欠陥領域とフラットバンド電圧又は固定電荷密度との関係を求める（図１のステップＳ１３参照）。
具体的には、ステップＳ１２で求めたフラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄに基づいて、欠陥領域のタイプと、フラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄの値の範囲とを関連づける。
ここで、欠陥領域のタイプとしては、例えば、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域が挙げられる。
具体的には、ステップＳ１２で求めたフラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄに基づいて、欠陥領域のタイプと、フラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄの値の範囲とを関連づける。
ここで、欠陥領域のタイプとしては、例えば、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域が挙げられる。
次に、評価対象半導体基板に形成されたＭＯＳ構造のＣーＶ特性を測定する（図１のステップＳ１４参照）。
評価対象半導体基板のＭＯＳ構造についても、例えば、半導体基板上に熱酸化膜を形成し、熱酸化膜上に所定の面積の金属電極を形成することで作製することができ、Ｃ−Ｖ特性の測定において水銀プローバを用いる場合には、金属電極の形成を省略することができる。
評価対象半導体基板のＭＯＳ構造についても、例えば、半導体基板上に熱酸化膜を形成し、熱酸化膜上に所定の面積の金属電極を形成することで作製することができ、Ｃ−Ｖ特性の測定において水銀プローバを用いる場合には、金属電極の形成を省略することができる。
次に、ステップＳ１４で測定されたＣーＶ特性からフラットバンド電圧又は固定電荷密度を求める（図１のステップＳ１５参照）。
具体的には、ステップＳ１２と同様にして、ＣーＶ特性からフラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄを算出する。
具体的には、ステップＳ１２と同様にして、ＣーＶ特性からフラットバンド電圧Ｖｆｂ又は固定電荷密度Ｑｄを算出する。
次に、ステップＳ１５で求めたフラットバンド電圧又は固定電荷密度から、ステップＳ１３で予め求められている欠陥領域とフラットバンド電圧又は固定電荷密度との関係に基づいて、評価対象半導体基板の欠陥領域を判定する（図１のステップＳ１６参照）。
なお、評価対象半導体基板の欠陥領域の判定は、欠陥領域が、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域のうちのいずれであるかを判定するものとすることができる。
評価対象半導体基板の欠陥領域の判定として、このような判定を好適に行うことができる。
なお、評価対象半導体基板の欠陥領域の判定は、欠陥領域が、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域のうちのいずれであるかを判定するものとすることができる。
評価対象半導体基板の欠陥領域の判定として、このような判定を好適に行うことができる。
図１を参照して上記で説明した本発明の半導体基板の欠陥領域の評価方法によれば、半導体基板が低酸素濃度であっても簡便な方法で半導体基板の欠陥領域を高精度で判定することができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
まず、直径３００ｍｍで、軸方位が＜１００＞であり、抵抗率が１０〜３０Ω・ｃｍで、酸素濃度が１５ｐｐｍａ（ＪＥＩＤＡ）であるｐ型のシリコン単結晶インゴットをＣＺ法を用いて作製した。
ＣＺ法による作製時には、引き上げ速度を変化させ、結晶内の欠陥の濃度を変化させることで、空孔欠陥が優勢なもの（Ｖ領域）、Ｎ領域であるが空孔欠陥が優勢なもの（Ｎｖ領域）、Ｎ領域であるが格子間欠陥が優勢なもの（Ｎｉ領域）、格子間欠陥が優勢なもの（Ｉ領域）をそれぞれ作製し、その単結晶インゴットを用いて、スライス工程、研磨工程によりポリッシュドウェーハ（半導体基板）を作製した。
まず、直径３００ｍｍで、軸方位が＜１００＞であり、抵抗率が１０〜３０Ω・ｃｍで、酸素濃度が１５ｐｐｍａ（ＪＥＩＤＡ）であるｐ型のシリコン単結晶インゴットをＣＺ法を用いて作製した。
ＣＺ法による作製時には、引き上げ速度を変化させ、結晶内の欠陥の濃度を変化させることで、空孔欠陥が優勢なもの（Ｖ領域）、Ｎ領域であるが空孔欠陥が優勢なもの（Ｎｖ領域）、Ｎ領域であるが格子間欠陥が優勢なもの（Ｎｉ領域）、格子間欠陥が優勢なもの（Ｉ領域）をそれぞれ作製し、その単結晶インゴットを用いて、スライス工程、研磨工程によりポリッシュドウェーハ（半導体基板）を作製した。
それぞれのウェーハの欠陥領域の判定については、特許文献１に示される評価方法を用いて酸素析出物の密度を算出し、酸素析出物の密度に基づいて判定を行った。
次に、それらのウェーハをＲＣＡ洗浄にて洗浄を行い、縦型の熱処理炉にて９００℃、酸素雰囲気で熱処理を行い、ウェーハの表裏面に２５ｎｍの熱酸化膜を形成した。その後、それらのウェーハの裏面の酸化膜をＨＦの蒸気を用いて除去した。
次に、それらのウェーハをＦｏｕｒ ＤＩＭＥＮＳＩＯＮＳ社製の水銀プローバＣＶｍａｐ９２を用いて、高周波Ｃ−Ｖ特性を測定した。測定箇所はそれぞれのウェーハの中心部で、測定条件は測定周波数を１ＭＨｚとして電圧を４Ｖから−４Ｖまで変化させた。
欠陥領域がそれぞれＶ領域、Ｎｖ領域、Ｎｉ領域、Ｉ領域であるウェーハのＣ−Ｖ特性カーブを図２に示す。横軸はバイアス電圧Ｖｇ、縦軸はキャパシタ面積で規格化した容量Ｃ／Ｓをそれぞれ表している。いずれの欠陥領域でのＣ−Ｖ特性カーブの形状はほぼ同じであるが、立ち上がりの位置がずれていることがわかる。
欠陥領域がそれぞれＶ領域、Ｎｖ領域、Ｎｉ領域、Ｉ領域であるウェーハのＣ−Ｖ特性カーブを図２に示す。横軸はバイアス電圧Ｖｇ、縦軸はキャパシタ面積で規格化した容量Ｃ／Ｓをそれぞれ表している。いずれの欠陥領域でのＣ−Ｖ特性カーブの形状はほぼ同じであるが、立ち上がりの位置がずれていることがわかる。
図３に図２で示したＣ−Ｖ特性カーブの立ち上がり部分を拡大したものを示す。図３においては、異なる欠陥領域でより明確に立ち上がりの位置がずれており、格子間シリコンが多く、また、空孔が少ない欠陥領域ほどＣ−Ｖ特性カーブがマイナス側にシフトしていることがわかる。
さらに図２、３に示したＣ−Ｖ特性カーブより、各結晶のフラットバンド電圧Ｖｆｂ及び固定電荷密度Ｑｄをそれぞれ前述した方法で算出した。その結果を図４と図５に示す。
ここで、さらにサンプル数を増やし、得られた結果に基づいて、固定電荷密度Ｑｄと欠陥領域のタイプとの関係を図６のように定義した。
なお、フラットバンド電圧Ｖｆｂと欠陥領域のタイプとの関係についても、図６と同様に定義することができる。
なお、フラットバンド電圧Ｖｆｂと欠陥領域のタイプとの関係についても、図６と同様に定義することができる。
続いて、評価対象ウェーハ（評価対象半導体基板）１〜５に対して、上記に示した方法でＭＯＳ構造を作製し、上記に示した方法でＣ−Ｖ特性カーブを取得し、フラットバンド電圧Ｖｆｂから固定電荷密度Ｑｄを算出し、図６に示された固定電荷密度Ｑｄと欠陥領域のタイプとの関係に基づいて、欠陥領域のタイプを決定した。結果を表１に示す。
なお、フラットバンド電圧Ｖｆｂと欠陥領域のタイプとの関係が定義されていれば、フラットバンド電圧Ｖｆｂから欠陥領域のタイプを同様に決定することができる。
なお、フラットバンド電圧Ｖｆｂと欠陥領域のタイプとの関係が定義されていれば、フラットバンド電圧Ｖｆｂから欠陥領域のタイプを同様に決定することができる。
また、評価対象ウェーハ１〜５とそれぞれ同様の結晶のウェーハについて、特許文献１に示される評価方法を用いて酸素析出物の密度を算出し、算出された酸素析出物の密度に基づいて欠陥領域のタイプを決定した。結果を表１に示す。
表１からわかるように、本発明による判定結果は、特許文献１に示される評価方法を用いて酸素析出物の密度から判定した結果と一致している。
従って、本発明の固定電荷密度を用いる評価方法により、欠陥領域の判定を高精度で行うことが可能となることがわかる。
また、この方法は、酸化膜中の固定電荷密度を算出し、算出された固定電荷密度に基づいて判定を行っているため、評価対象半導体基板の酸素濃度によらずに欠陥領域の判定を行うことが可能である。
従って、本発明の固定電荷密度を用いる評価方法により、欠陥領域の判定を高精度で行うことが可能となることがわかる。
また、この方法は、酸化膜中の固定電荷密度を算出し、算出された固定電荷密度に基づいて判定を行っているため、評価対象半導体基板の酸素濃度によらずに欠陥領域の判定を行うことが可能である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (2)
- 半導体基板の欠陥領域を半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から評価する半導体基板の欠陥領域の評価方法であって、
予め、欠陥領域のタイプがわかっている半導体基板を用いて、評価対象半導体基板の欠陥領域を評価するときと同じ熱処理条件、及び、Ｃ−Ｖ特性評価条件で、欠陥領域とフラットバンド電圧又は固定電荷密度との関係を求めておき、
評価対象半導体基板の欠陥領域の評価では、半導体基板に形成されたＭＯＳ構造のＣ−Ｖ特性から求められたフラットバンド電圧又は固定電荷密度から、予め求められている欠陥領域とフラットバンド電圧又は固定電荷密度との関係に基づき、評価対象半導体基板の欠陥領域を判定することを特徴とする半導体基板の欠陥領域の評価方法。 - 評価対象半導体基板の欠陥領域の前記判定は、欠陥領域が、空孔欠陥が優勢なものであるＶ領域、Ｎ領域であるが空孔欠陥が優勢なものであるＮｖ領域、Ｎ領域であるが格子間欠陥が優勢なものであるＮｉ領域、格子間欠陥が優勢なものであるＩ領域のうちのいずれであるかを判定するものであることを特徴とする請求項１に記載の半導体基板の欠陥領域の評価方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014129850A JP6119680B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体基板の欠陥領域の評価方法 |
| US15/309,584 US9958493B2 (en) | 2014-06-25 | 2015-03-16 | Method for evaluating defect region of semiconductor substrate |
| DE112015002612.6T DE112015002612B4 (de) | 2014-06-25 | 2015-03-16 | Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats |
| KR1020167033541A KR102185648B1 (ko) | 2014-06-25 | 2015-03-16 | 반도체 기판의 결함영역의 평가방법 |
| CN201580030897.5A CN106663643B (zh) | 2014-06-25 | 2015-03-16 | 半导体基板的缺陷区域的评价方法 |
| PCT/JP2015/001431 WO2015198510A1 (ja) | 2014-06-25 | 2015-03-16 | 半導体基板の欠陥領域の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014129850A JP6119680B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体基板の欠陥領域の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016009772A JP2016009772A (ja) | 2016-01-18 |
| JP6119680B2 true JP6119680B2 (ja) | 2017-04-26 |
Family
ID=54937624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014129850A Active JP6119680B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体基板の欠陥領域の評価方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9958493B2 (ja) |
| JP (1) | JP6119680B2 (ja) |
| KR (1) | KR102185648B1 (ja) |
| CN (1) | CN106663643B (ja) |
| DE (1) | DE112015002612B4 (ja) |
| WO (1) | WO2015198510A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109946577B (zh) * | 2019-01-31 | 2020-08-21 | 西安电子科技大学 | 一种GaN器件电应力可靠性的测试方法 |
| JP2022075127A (ja) * | 2020-11-06 | 2022-05-18 | 一般財団法人電力中央研究所 | 半導体ウエーハの評価装置、及び、半導体ウエーハの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302665A (ja) * | 1993-04-14 | 1994-10-28 | Hitachi Ltd | 欠陥位置解析方法 |
| JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
| JPH08102481A (ja) * | 1994-09-30 | 1996-04-16 | Shin Etsu Handotai Co Ltd | Ｍｉｓ型半導体装置の評価方法 |
| US5714679A (en) * | 1996-10-02 | 1998-02-03 | Nichols; Steven J. | Portable apparatus for testing an internal combustion engine |
| JP3787472B2 (ja) | 1999-11-12 | 2006-06-21 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 |
| US20110263126A1 (en) * | 2000-11-22 | 2011-10-27 | Sumco Corporation | Method for manufacturing a silicon wafer |
| JP3994665B2 (ja) | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| US6900652B2 (en) | 2003-06-13 | 2005-05-31 | Solid State Measurements, Inc. | Flexible membrane probe and method of use thereof |
| US7029933B2 (en) * | 2004-06-22 | 2006-04-18 | Tech Semiconductor Singapore Pte. Ltd. | Method for monitoring ion implant doses |
| CN1727872A (zh) * | 2004-07-29 | 2006-02-01 | 上海华虹Nec电子有限公司 | 一种离子束应用于金属硅化物工艺缺陷分析的方法 |
| US7846822B2 (en) * | 2004-07-30 | 2010-12-07 | The Board Of Trustees Of The University Of Illinois | Methods for controlling dopant concentration and activation in semiconductor structures |
| JP2006278892A (ja) | 2005-03-30 | 2006-10-12 | Toshiba Ceramics Co Ltd | シリコン単結晶ウェーハの品質評価方法 |
| JP4316533B2 (ja) | 2005-04-27 | 2009-08-19 | 株式会社東芝 | 半導体装置の評価方法 |
| JP4894351B2 (ja) | 2006-05-18 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の評価方法 |
| US8803533B2 (en) * | 2011-01-06 | 2014-08-12 | University Of South Florida | Noncontact determination of interface trap density for semiconductor-dielectric interface structures |
-
2014
- 2014-06-25 JP JP2014129850A patent/JP6119680B2/ja active Active
-
2015
- 2015-03-16 KR KR1020167033541A patent/KR102185648B1/ko active IP Right Grant
- 2015-03-16 CN CN201580030897.5A patent/CN106663643B/zh active Active
- 2015-03-16 DE DE112015002612.6T patent/DE112015002612B4/de active Active
- 2015-03-16 WO PCT/JP2015/001431 patent/WO2015198510A1/ja active Application Filing
- 2015-03-16 US US15/309,584 patent/US9958493B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170160335A1 (en) | 2017-06-08 |
| JP2016009772A (ja) | 2016-01-18 |
| WO2015198510A1 (ja) | 2015-12-30 |
| US9958493B2 (en) | 2018-05-01 |
| CN106663643B (zh) | 2019-05-17 |
| CN106663643A (zh) | 2017-05-10 |
| KR20170018309A (ko) | 2017-02-17 |
| KR102185648B1 (ko) | 2020-12-02 |
| DE112015002612B4 (de) | 2023-04-27 |
| DE112015002612T5 (de) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6838713B2 (ja) | シリコン結晶中の炭素濃度測定方法 | |
| JP6119680B2 (ja) | 半導体基板の欠陥領域の評価方法 | |
| JP5590002B2 (ja) | 金属汚染評価方法及びエピタキシャルウェーハの製造方法 | |
| JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
| US20140125374A1 (en) | Method for evaluating wafer defects | |
| JP5742761B2 (ja) | 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法 | |
| KR102661941B1 (ko) | 웨이퍼의 결함 영역의 평가 방법 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| JP6268676B2 (ja) | 電極の形成方法 | |
| JP5742742B2 (ja) | 金属汚染評価方法 | |
| JP6713493B2 (ja) | エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ | |
| JP6003447B2 (ja) | 半導体基板の金属汚染評価方法および半導体基板の製造方法 | |
| JP5720557B2 (ja) | 半導体基板の評価方法および半導体基板の製造方法 | |
| JP4200845B2 (ja) | シリコン単結晶インゴットの点欠陥分布を測定する方法 | |
| JP5949303B2 (ja) | エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法 | |
| JP6031971B2 (ja) | 半導体試料の電気的評価方法および評価装置 | |
| JP5742739B2 (ja) | 金属汚染評価用シリコン基板の選別方法 | |
| JP6817545B2 (ja) | シリコン中の炭素測定方法 | |
| JP2008147460A (ja) | 半導体ウエーハの評価方法 | |
| JP5227586B2 (ja) | アニールシリコンウエハの製造方法 | |
| CN113544832A (zh) | 晶片评估方法 | |
| JP2012222109A (ja) | シリコン単結晶ウェーハの評価方法 | |
| CN111051580A (zh) | 硅晶片 | |
| JP2017183471A (ja) | 点欠陥領域の評価方法 | |
| JP2009200442A (ja) | 単結晶シリコンウエーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6119680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |