JP4894351B2 - 半導体基板の評価方法 - Google Patents
半導体基板の評価方法 Download PDFInfo
- Publication number
- JP4894351B2 JP4894351B2 JP2006139313A JP2006139313A JP4894351B2 JP 4894351 B2 JP4894351 B2 JP 4894351B2 JP 2006139313 A JP2006139313 A JP 2006139313A JP 2006139313 A JP2006139313 A JP 2006139313A JP 4894351 B2 JP4894351 B2 JP 4894351B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- substrate
- corona discharge
- discharge treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 120
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000011156 evaluation Methods 0.000 title claims description 33
- 229910052753 mercury Inorganic materials 0.000 claims description 50
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 49
- 239000000523 sample Substances 0.000 claims description 49
- 150000002500 ions Chemical class 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 43
- 238000003851 corona treatment Methods 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002484 cyclic voltammetry Methods 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 208000028659 discharge Diseases 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001415 sodium ion Inorganic materials 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- -1 sodium ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002730 mercury Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Description
このため、半導体基板上に形成された酸化膜中に混入した不純物の量を評価する方法が求められている。
この方法は、まず半導体基板表面の酸化膜上に、例えばポリシリコンをCVD法等により堆積し、フォトリソグラフィ工程を経て電極を形成してMOS構造を作製する。そして電圧を印加してC−V測定を行い、C−V曲線からフラットバンド電圧Vfbを算出する。この後、電極にバイアスを印加しながら例えば300℃程度まで加熱を行う(BT処理)。このとき、可動イオンが移動し、C−V測定から得られるフラットバンド電圧が変化する。そこで、再度C−V測定を行って、BT処理後のフラットバンド電圧Vfaを算出する。
Nm = Cox / q (Vfb − Vfa)
Nm:酸化膜中の可動イオン濃度
Cox:MOS構造中の酸化膜容量
q :電子の電荷量
Vfb:BT処理前のフラットバンド電圧
Vfa:BT処理後のフラットバンド電圧
MOS構造を作製するにあたっては、半導体基板上に形成した酸化膜の表面に、例えばCVD法によってポリシリコン層を堆積させた後、このポリシリコン層にフォトリソグラフィ及びポリシリコンのエッチングを行って電極を形成する。
本発明では、上記のようなフォトリソグラフィ等の工程を行わずに済むことから、フォトリソグラフィ工程等のMOS構造を作製する工程で使用する大掛かりな装置や工程そのものを省くことができる。したがって、その分、半導体基板の評価を短時間かつ簡便に行うことができるし、コスト面においても改善を図ることができる。
このように、コロナ放電処理を施すときに酸化膜を形成した半導体基板を加熱すれば、可動イオンを動きやすくさせることができるために、より酸化膜表層に集めやすく、測定精度を向上することができる。また、加熱することで、例えば分子の不純物を解離させイオン化させて可動イオンを検出しやすくすることができるので、より精度高く不純物量の測定を行うことが可能である。
このように、コロナ放電処理を施すときに加熱する温度を30℃を超える温度とすることにより、上記のように可動イオンを動きやすくさせたり、イオン化していない不純物を解離させることができる。なお、この加熱温度は、例えば上記不純物を解離させるために必要な活性化エネルギーを与えるに相当する温度程度とすることができ、例えば酸化膜に混入した不純物の種類に応じて適宜設定することができ、上限は特に限定されない。
このように、例えば上記のようにコロナ放電処理のときに加熱を行った場合であっても、半導体基板を30℃以下、すなわち室温程度にしてから前記水銀プローブを接触させてC−V測定を行えば、水銀の揮発を十分に抑制することができ、特に問題なく水銀プローブを使用してC−V測定を行うことができる。
半導体基板としてシリコン基板は代表的なものであり、このようなシリコン基板において不純物の濃度測定を行えば需要にかなったデータを提供することが可能である。
従来では、半導体基板上に形成された酸化膜中の不純物、すなわちナトリウムイオン等の可動イオンの濃度を測定するにあたり、MOS構造を作製し、BT処理前後のC−V測定から得られたフラットバンド電圧の差から可動イオンの濃度を算出する方法が行われていた。
しかしながら、このようにまずMOS構造を作製するため、フォトリソグラフィ等の工程が必須となり、その工程を行うための装置も用意しなければならないことから、工程数が増えて半導体基板の評価をするにあたって長時間を要したり、装置のための費用によりその分コストがかかってしまう。
本発明者らはこれらのことを見出し、本発明を完成させた
図5は、本発明の評価方法における工程の一例をフローチャートで示したものである。
まず、評価対象となる酸化膜付きの半導体基板を用意し(工程A)、この基板に対して水銀プローブを用いてC−V測定を行ってコロナ放電処理前のフラットバンド電圧Vfbを求める(工程B)。次に、コロナ放電処理によって酸化膜の表面に電荷を載上させることにより電圧を印加して、酸化膜中の可動イオンを酸化膜表層へ移動させる(工程C)。そして、上記と同様にして、再度水銀プローブを用いてコロナ放電処理後のフラットバンド電圧Vfaを求めた後(工程D)、コロナ放電処理前後のフラットバンド電圧VfbおよびVfaとから可動イオンの濃度(不純物量)を得る(工程E)。
図1に、本発明の評価方法で使用する水銀プローブ装置の主な構成を示す。
この水銀プローブ装置11は、主に真空チャック12および水銀プローブ13で構成されており、真空チャック12によって被評価基板W(シリコン基板16、酸化膜17)を裏面側、すなわちシリコン基板16の上方側から吸着保持することができる。真空チャック12は、金属等の導電性材料でできており、被評価基板Wの裏面電極を兼ねている。この金属等の種類は特に限定されず、従来のものを用いることができる。
また、水銀プローブ13は、その平面図は例えば図2のようになっており、水銀電極部14、15を有している。測定時には、真空チャック12に吸着保持された被評価基板Wの表面側、すなわち下方の酸化膜17の側に近づけられ、水銀電極部14、15が酸化膜17に接触される。なお、水銀プローブの種類は特に限定されず、真空チャック12に保持された被評価基板Wの上方から水銀が接触する方式でも良い。
このように、上述したような従来と同様の水銀プローブ装置を用いることができる。
上記のようなコロナ放電処理を行うためのコロナチャージ装置31は特に限定されず、従来のものを使用することができる。なお、一度水銀に接触させた被評価基板を加熱する際は、本装置を排気装置のある密閉型とした方がより好ましい。
まず、酸化膜を形成した半導体基板を用意する(工程A)。
なお、本発明の半導体基板の評価方法により評価する半導体基板は、分離酸化膜やヘテロ構造のものでなければ特に限定されるものではなく、ここでは上述のようにシリコン基板16を用いて説明する。
このシリコン基板16の表面に酸化膜17を形成する。この酸化膜17の形成方法は特に限定されるものではなく、例えば従来の酸化炉を用いて形成することができる。評価条件に合わせて酸化条件を適宜設定することができ、形成する酸化膜17の厚さ等も自由に決定することができる。また、用意したシリコン基板16自体の評価を目的として酸化膜17を形成したものでもよいし、または炉体評価を目的として酸化膜17をつけたものでも良い。評価目的に合わせて自由に半導体基板16上に酸化膜17を形成することができる。
上記のような水銀プローブ装置11を用い、まず、被評価基板Wはシリコン基板16上に形成された酸化膜17の側を下向きにし、該酸化膜17の側の面を台(不図示)に載置して装置内に収納した後、台に載置した酸化膜17の側の面とは反対側の面、すなわち、被評価基板Wの裏面側を真空チャック12で上側から吸着する。
このように、被評価基板Wは、シリコン基板16に対しては酸化膜17を形成しただけの状態であり、実際に基板にMOS構造を作製したわけではないが、水銀プローブ13を用いることによって擬似的にMOS構造を形成することができ、従来と同様にしてC−V測定を行い、フラットバンド電圧を算出することができる。
まず、被評価基板Wを酸化膜が上向きになるようにしてステージ32上に載置した後、電荷発生部33に高電圧印加電源(不図示)から正または負の高電圧を印加することにより、電荷発生部33から被評価基板Wの酸化膜17の表面にプラスまたはマイナスのコロナイオンを降り注ぐ。
なお、このときX−Y駆動用モーターを駆動して、ステージ32をXまたはY方向に(すなわち水平方向に自在に)駆動することで、ステージ32上に載置された被評価基板Wの酸化膜17の全面に容易に載上させることが可能である。また、ステージ32に備えられたヒーターにより被評価基板Wを加熱することができる。
これに対して従来法では、ゲート電極にバイアスを印加して可動イオンを移動させるが、このとき被評価基板を高温に加熱する場合、その高温状態に対応できるように専用のプローブシステムが必要となる。
一方で、本発明では従来法で使用するような専用のプローブシステムは必要なく、また、加熱した被評価基板Wに水銀プローブを接触させずとも、上述したように、コロナチャージ装置13によって電荷を載上させて電圧を印加することができるので、容易かつ安全に可動イオンの移動を行うことができる。
なお、コロナ放電処理を被評価基板Wを加熱しながら行った場合、その後のC−V測定で水銀プローブ13の水銀が揮発してしまうのを防ぐため、コロナ放電処理後の被評価基板Wを例えば30℃以下の室温程度に冷却してから水銀プローブ13の水銀電極部を酸化膜17に接触させて測定を行う。このようにすれば、特に問題なく測定を行うことが可能である。
半導体基板として、導電型P型、直径200mm、結晶方位<100>であるシリコン基板を用意した。なお、この基板をP型にするためのドーパントとしてボロンを用いた。このシリコン基板を酸化炉に投入し、乾燥酸素雰囲気下で200nmの厚さの酸化膜を形成し、酸化膜付きのシリコン基板を用意した。
上記酸化膜付きシリコン基板に対して本発明の評価方法を実施して、不純物の濃度を測定した。
まず、基板を水銀プローブ装置(Four DIMENSIONS社製CVmap92)に載置して印加する電圧を−20Vより変化させてC−V特性の測定を行い、コロナ放電処理前のフラットバンド電圧Vfbを求めた。次に、コロナチャージによる電荷の載上を行ないつつ、基板を300℃まで加熱し、300℃で10分間保持した。そして、コロナチャージを印加しながら室温まで冷却した。この基板を水銀プローブ装置に載置して、再度同様にしてC−V特性の測定を行い、コロナ放電処理後のフラットバンド電圧Vfaを求めた。
これらの結果より、不純物、すなわち可動イオンの濃度を計算すると、およそ5E11atom/cm2であった。
上記酸化膜付きシリコン基板に対して、MOS構造を作製して測定を行う従来の評価方法を実施して不純物の濃度を測定したところ、可動イオン濃度はおよそ5.1E11atom/cm2であった。
このように、本発明を実施した上記実施例によって、比較例とほぼ同様の測定結果を得ることができた。また、上記実施例の場合の方が、MOS構造作業に要する時間が不要であるため、1/5以下の時間で測定結果を得ることが可能である。
しかも従来と少なくとも同程度に半導体基板を正確に評価することが可能である。
また、たとえ可動イオンを移動させるときに基板を加熱する場合であっても、本方法では、そもそもコロナ放電処理によって電荷を酸化膜表面に載上させることによりバイアスの印加を行うので、従来のように専用のプローブシステムを予め用意しておく必要がない。
14、15…水銀電極部、16…シリコン基板、 17…酸化膜、
31…コロナチャージ装置、 32…ステージ、 33…電荷発生部、
W…被評価基板。
Claims (5)
- 酸化膜を形成した半導体基板の評価方法であって、少なくとも、半導体基板上に酸化膜を形成して、該酸化膜に水銀プローブを接触させてC−V測定を行い、フラットバンド電圧Vfbを算出し、次に、前記酸化膜を形成した半導体基板にコロナ放電処理を施して、前記酸化膜の表面に電荷を載上させることにより、少なくとも前記酸化膜中の可動イオンを酸化膜表層に移動させた後、該コロナ放電処理を施した半導体基板の酸化膜に再び水銀プローブを接触させてC−V測定を行い、フラットバンド電圧Vfaを算出し、前記コロナ放電処理前のフラットバンド電圧Vfbと前記コロナ放電処理後のフラットバンド電圧Vfaとから前記可動イオンの濃度を算出して評価することを特徴とする半導体基板の評価方法。
- 前記コロナ放電処理を施すときに前記酸化膜を形成した半導体基板を加熱することを特徴とする請求項1に記載の半導体基板の評価方法。
- 前記コロナ放電処理を施すときに加熱する温度を30℃を越える温度とすることを特徴とする請求項2に記載の半導体基板の評価方法。
- 前記コロナ放電処理を施した半導体基板を30℃以下にしてから前記水銀プローブを接触させてC−V測定を行うことを特徴とする請求項1から請求項3のいずれか一項に記載の半導体基板の評価方法。
- 前記半導体基板をシリコン基板とすることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体基板の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139313A JP4894351B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体基板の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139313A JP4894351B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体基板の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311564A JP2007311564A (ja) | 2007-11-29 |
JP4894351B2 true JP4894351B2 (ja) | 2012-03-14 |
Family
ID=38844143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139313A Active JP4894351B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体基板の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4894351B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6119680B2 (ja) | 2014-06-25 | 2017-04-26 | 信越半導体株式会社 | 半導体基板の欠陥領域の評価方法 |
CN109449095B (zh) * | 2018-10-29 | 2020-10-27 | 西安微电子技术研究所 | 一种监控离子注入掺杂浓度的方法 |
CN109473369B (zh) * | 2018-10-29 | 2020-10-27 | 西安微电子技术研究所 | 一种监控高温炉管内掺杂浓度的方法 |
US11009525B1 (en) | 2020-05-14 | 2021-05-18 | Globalfoundries U.S. Inc. | System and method for measuring electrical properties of materials |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2950728B2 (ja) * | 1994-07-25 | 1999-09-20 | 大日本スクリーン製造株式会社 | Bt処理装置及びbt処理方法 |
JPH10154733A (ja) * | 1996-11-25 | 1998-06-09 | Dainippon Screen Mfg Co Ltd | 半導体ウェハのbt処理装置 |
JP4658458B2 (ja) * | 2002-07-22 | 2011-03-23 | 大日本スクリーン製造株式会社 | 膜厚測定方法、比誘電率測定方法、膜厚測定装置、および比誘電率測定装置 |
JP4379627B2 (ja) * | 2004-09-13 | 2009-12-09 | 信越半導体株式会社 | 半導体ウェーハの評価方法及び半導体ウェーハの評価装置 |
-
2006
- 2006-05-18 JP JP2006139313A patent/JP4894351B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007311564A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101687983B1 (ko) | 불화암모늄을 이용한 n-도핑된 그래핀 및 전기소자의 제조방법,그에 의한 그래핀 및 전기소자 | |
Mativenga et al. | High current stress effects in amorphous-InGaZnO4 thin-film transistors | |
CN107507828A (zh) | 具有电容器的集成电路及其制造方法 | |
JP4894351B2 (ja) | 半導体基板の評価方法 | |
TW200301939A (en) | Method of treating substrate and method of manufacturing semiconductor device | |
JP2006173327A (ja) | 薄膜トランジスタとその製造方法および製造装置 | |
CN102165569A (zh) | 场效应晶体管的制造方法 | |
JP2000114198A (ja) | 表面処理方法および装置 | |
KR20010051370A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
CN104952712A (zh) | NH4F制造n掺杂石墨烯和电气器件的方法及该石墨烯和器件 | |
TWI484559B (zh) | 一種半導體元件製程 | |
EP1768173A1 (en) | Method for evaluating soi wafer | |
JP2011171516A (ja) | 半導体基体の欠陥低減方法及び薄膜トランジスタの製造方法 | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
JP2017200873A (ja) | グラフェンナノ構造のdna画定エッチング法 | |
CN103500711B (zh) | 薄膜晶体管的制造方法 | |
JP2718757B2 (ja) | Mos型半導体装置及びその製造方法 | |
CN104485283B (zh) | 薄膜晶体管的制造方法及制造薄膜晶体管的设备 | |
JP7264012B2 (ja) | エピタキシャルシリコンウェーハのパッシベーション効果評価方法 | |
CN103311110A (zh) | 半导体结构的形成方法,晶体管的形成方法 | |
Kim et al. | Thermal Stress Effect on Nickel Silicide Seed-Induced Laterally Crystallized Polycrystalline-Silicon Thin-Film Transistors | |
JPH0691185B2 (ja) | 無機誘電薄層の形成方法 | |
JP2008300468A (ja) | シリコンウェーハの評価方法およびシリコンウェーハの製造方法 | |
JP2007220946A (ja) | Soiウエーハの評価方法 | |
JPH10270706A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4894351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |