JP2950728B2 - Ｂｔ処理装置及びｂｔ処理方法 - Google Patents

Ｂｔ処理装置及びｂｔ処理方法

Info

Publication number
JP2950728B2
JP2950728B2 JP6193746A JP19374694A JP2950728B2 JP 2950728 B2 JP2950728 B2 JP 2950728B2 JP 6193746 A JP6193746 A JP 6193746A JP 19374694 A JP19374694 A JP 19374694A JP 2950728 B2 JP2950728 B2 JP 2950728B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wire
corona discharge
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6193746A
Other languages
English (en)
Other versions
JPH0837217A (ja
Inventor
達文 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP6193746A priority Critical patent/JP2950728B2/ja
Priority to US08/458,918 priority patent/US5635410A/en
Publication of JPH0837217A publication Critical patent/JPH0837217A/ja
Application granted granted Critical
Publication of JP2950728B2 publication Critical patent/JP2950728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体ウエハのＢＴ
（バイアス・テンぺラチャ；Bias Temperature）処理を
行なうＢＴ処理装置及びＢＴ処理方法に関するものであ
る。
【０００２】
【従来の技術】半導体ウエハ表面の絶縁膜には、ウエハ
プロセスの際にナトリウムイオン（Ｎａ+ ）などの可動
イオンが混入する。これらの可動イオンは電界によって
徐々に移動するので、半導体表面の安定性を劣化させ
る。
【０００３】絶縁膜中の可動イオンの量は、一般に、Ｂ
Ｔ処理と、Ｃ−Ｖ（容量−電圧）測定と、によって求め
ることができる。
【０００４】従来のＢＴ処理は、半導体ウエハとして、
絶縁膜上の一部に電極の形成された半導体ウエハを用
い、その半導体ウエハを高温状態にして、上記電極に直
流バイアスを印加することにより行なわれていた。
【０００５】図１０は従来のＢＴ処理の方法を説明する
ための説明図である。図１０において、半導体ウエハ１
００の絶縁膜１０２の上には、金属膜（主としてＡｌ）
を蒸着して電極２０１が形成されている。電極２０１と
半導体ウエハの半導体基板１０１との間には、直流電源
３０１によって直流バイアスが印加される。高温状態で
直流バイアスが印加されると、絶縁膜中の可動イオンは
バイアスに応じて絶縁膜１０２中を移動する。その後、
半導体ウエハ１００の温度が下がると、絶縁膜１０２中
を移動した可動イオンは移動先の位置で固定される。
【０００６】一方、従来のＣ−Ｖ測定は、そのようにＢ
Ｔ処理の施された半導体ウエハ１００に対し、電極２０
１と半導体基板１０１との間に交流電圧を印加すること
により行なわれていた。
【０００７】では、従来のＢＴ処理及びＣ−Ｖ測定によ
ってどのように可動イオンの量を求めていたかについて
説明する。
【０００８】図１１は図１０において可動イオンがナト
リウムイオンである場合に、ＢＴ処理によりナトリウム
イオンがどのように移動したかを示す説明図である。
【０００９】まず、図１０に示すように直流電源３０１
の＋側端子を電極２０１に、−側端子を半導体基板１０
１に、それぞれ接続してＢＴ処理を行なう。すると、図
１１（ａ）に示すように絶縁膜１０２中にランダムな位
置に存在していたナトリウムイオンは、絶縁膜１０２中
を移動して、図１１（ｂ）に示すように−側である半導
体基板１０１側に引き寄せられる。このようなＢＴ処理
を以後「＋ＢＴ処理」と呼ぶ。
【００１０】その後、半導体ウエハ１００の温度が下が
ると、ナトリウムイオンはその位置、すなわち図１１
（ｂ）に示す位置に固定される。そして、この状態でＣ
−Ｖ測定を行なう。
【００１１】次に、図１０に示すのとは反対に、直流電
源３０１の−側端子を電極２０１に、＋側端子を半導体
基板１０１に、それぞれ接続してＢＴ処理を行なう。す
ると、図１１（ｂ）に示す状態にあったナトリウムイオ
ンは、絶縁膜１０２中を移動して、図１１（ｃ）に示す
ように＋側である電極２０１側に引き寄せられる。この
ようなＢＴ処理を以後「−ＢＴ処理」と呼ぶ。
【００１２】その後、半導体ウエハ１００の温度が下が
ると、ナトリウムイオンはその位置、すなわち図１１
（ｃ）に示す位置に固定される。そして、この状態で、
後述するようにＣ−Ｖ測定を行なう。
【００１３】図１２は上記した＋ＢＴ処理，−ＢＴ処理
を施した半導体ウエハについて、Ｃ−Ｖ測定を行なった
結果を示す特性図である。
【００１４】周知のように、Ｃ−Ｖ測定を行なった結果
として得られるＣ−Ｖ曲線は、種々の原因によって、電
圧軸上を移動し、「理想Ｃ−Ｖ曲線」からずれる。絶縁
膜中のナトリウムイオンなどの可動イオンの存在も、そ
の原因の一つである。ここで、絶縁膜中の可動イオンの
存在に起因する移動量（すなわち、フラットバンド電圧
のシフト量）は以下のように表わされる。つまり、図１
１（ａ）に示すように、絶縁膜１０２中に、電極２０１
と絶縁膜１０２との境界から距離ｘ１，ｘ２，ｘ３，ｘ
４及びｘ５などそれぞれ異なった距離ｘの位置に電荷密
度ρ（ｘ）の可動イオン（ナトリウムイオン）が存在す
る場合、上記した移動量は、関数ｘ・ρ（ｘ）をｘにつ
いて積分した結果として表わされる。
【００１５】そこで、−ＢＴ処理を施した場合は、図１
１（ｃ）に示すように、可動イオン（ナトリウムイオ
ン）がすべて電極２０１に近接して位置しているため、
上記したｘはすべてほぼ０となり、積分結果である移動
量は０となる。この場合のＣ−Ｖ曲線は、図１２に曲線
Ｑとして示すごとくである。
【００１６】一方、＋ＢＴ処理を施した場合は、図１１
（ｂ）に示すように、可動イオン（ナトリウムイオン）
がすべて半導体基板１０１に近接して位置しているた
め、上記したｘはすべて絶縁膜１０２の厚さｔとほぼ等
しくなる。従って、絶縁膜１０２の厚さｔは既知の値で
あるから、この場合の上記した移動量さえわかれば、電
荷密度ρ（ｘ）がわかり、その電荷密度ρ（ｘ）から可
動イオンの量を求めることができる。なお、この場合の
Ｃ−Ｖ曲線は、図１２に曲線Ｐとして示すごとくであ
る。
【００１７】ここで、上記したように、−ＢＴ処理を施
した場合の移動量は０であるため、＋ＢＴ処理を施した
場合の移動量は、図１２に示す−ＢＴ処理を施した場合
のＣ−Ｖ曲線（Ｑ）と＋ＢＴ処理を施した場合のＣ−Ｖ
曲線（Ｐ）との差ΔＶｆｂとして求められる。
【００１８】
【発明が解決しようとする課題】上記したように、従来
のＢＴ処理においては、半導体ウエハとして、絶縁膜上
の一部に電極の形成された半導体ウエハを用いる必要が
あるため、ＢＴ処理に先立って、半導体ウエハに対し金
属膜を蒸着して電極を付けるという工程が必要となる。
そのため、その工程の分、時間と手間がかかるという問
題があった。
【００１９】また、従来のＢＴ処理においては、＋ＢＴ
処理を行なった後、−ＢＴ処理を行なっていた（また
は、−ＢＴ処理を行なった後、＋ＢＴ処理を行なってい
た）ため、それによっても、時間がかかるという問題が
あった。
【００２０】従って、本発明の目的は、上記した従来技
術の問題点を解決し、ＢＴ処理を行なうに際して、時間
や手間が従来よりも少なくて済むＢＴ処理装置及びＢＴ
処理方法を提供することにある。
【００２１】
【課題を解決するための手段及びその作用】上記した目
的を達成するために、本発明のうち、請求項１に記載の
発明では、ＢＴ処理装置として、半導体ウエハを保持す
る保持手段と、該保持手段に保持された前記半導体ウエ
ハの表面から所定の距離隔てた位置にそれぞれ配置され
る第１及び第２のワイヤと、配置された前記第１のワイ
ヤと前記半導体ウエハとの間で正のコロナ放電を起こさ
せるとともに、前記第２のワイヤと前記半導体ウエハと
の間で負のコロナ放電を起こさせるコロナ放電発生手段
と、前記コロナ放電によってその表面に正の電荷及び負
の電荷が帯電された前記半導体ウエハを、加熱する加熱
手段と、を備えるようにした。
【００２２】すなわち、請求項１に記載の発明において
は、コロナ放電により半導体ウエハの表面に電荷を帯電
させることによってＢＴ処理を行なっているため、半導
体ウエハとして、従来のように、絶縁膜上の一部に電極
の形成された半導体ウエハを用いる必要がない。そのた
め、ＢＴ処理に先立って半導体ウエハに対し金属膜を蒸
着して電極を付けるという工程を省くことができ、その
分、時間や手間が従来より少なくて済む。
【００２３】また、請求項１に記載の発明では、表面に
正の電荷と負の電荷を帯電させた状態で、半導体ウエハ
を加熱手段によって加熱させることによりＢＴ処理を行
なっているため、＋ＢＴ処理と−ＢＴ処理を同時に行な
うことができる。従って、＋ＢＴ処理後に−ＢＴ処理を
（または−ＢＴ処理後に＋ＢＴ処理を）行なう場合に比
べ、時間が少なくて済む。また、ＢＴ処理を施した後か
らＣ−Ｖ測定を行なうまでの間に付着する水分や不純物
などによる影響を受けることなく、半導体ウエハの絶縁
膜内の可動イオンの量を正確に求めることができる。
【００２４】また、請求項２に記載の発明では、前記コ
ロナ放電発生手段は、前記第１のワイヤと前記半導体ウ
エハとの間に所定の正の直流電圧を印加して、前記第１
のワイヤと前記半導体ウエハとの間で正のコロナ放電を
起こさせる第１の直流電源と、前記第２のワイヤと前記
半導体ウエハとの間に所定の負の直流電圧を印加して、
前記第２のワイヤと前記半導体ウエハとの間で負のコロ
ナ放電を起こさせる第２の直流電源と、を備えるように
した。
【００２５】すなわち、請求項２に記載の発明において
は、２つの直流電源によって、ワイヤと半導体ウエハと
の間に直流電圧を印加し、ワイヤと半導体ウエハとの間
でコロナは放電を起こさせている。
【００２６】また、請求項２に記載のＢＴ処理装置にお
いて、前記第１の直流電源により前記第１のワイヤと前
記半導体ウエハとの間に正の直流電圧を印加し、前記第
２の直流電源により前記第２のワイヤと前記半導体ウエ
ハとの間に負の直流電圧を印加するための構成として
は、前記保持手段に導電性テーブルを備えさせて、前記
半導体ウエハを保持する際、前記導電性テーブルを前記
半導体ウエハと電気的に接続させると共に、前記第１の
直流電源によって前記第１のワイヤと前記保持手段との
間に正の直流電圧を印加し、前記第２の直流電源によっ
て前記第２のワイヤと前記保持手段との間に負の直流電
圧を印加するという構成が考えられる。かかる場合が、
請求項３に記載の発明に相当する。
【００２７】また、請求項４に記載の発明では、前記コ
ロナ放電発生手段は、所定の直流電圧を発生する直流電
源と、該直流電源により発生された直流電圧を、前記第
１のワイヤと前記半導体ウエハとの間に正の直流電圧と
して印加させるか、前記第２のワイヤと前記半導体ウエ
ハとの間に負の直流電圧として印加させるか、を切り換
え、前記第１のワイヤと前記半導体ウエハとの間に正の
直流電圧として印加させた場合は、前記第１のワイヤと
前記半導体ウエハとの間で正のコロナ放電を起こさせ、
前記第２のワイヤと前記半導体ウエハとの間に負の直流
電圧として印加させた場合は、前記第２のワイヤと前記
半導体ウエハとの間で負のコロナ放電を起こさせる切換
手段と、を備えるようにした。
【００２８】すなわち、請求項４に記載の発明において
は、一つの直流電源によって、ワイヤと半導体ウエハと
の間に直流電圧を印加して、ワイヤと半導体ウエハとの
間でコロナ放電を起こさせている。従って、直流電源が
一つでよいため、部品点数が少なくて済む。
【００２９】また、請求項５に記載の発明では、前記コ
ロナ放電発生手段は、前記第１のワイヤと前記第２のワ
イヤとの間に所定の直流電圧を印加して、前記第１のワ
イヤと前記半導体ウエハとの間で正のコロナ放電を起こ
させると同時に、前記第２のワイヤと前記半導体ウエハ
との間で負のコロナ放電を起こさせる直流電源を備える
ようにした。
【００３０】すなわち、請求項５に記載の発明において
は、一つの直流電源によって、第１のワイヤと第２のワ
イヤとの間に直流電圧を印加することにより、ワイヤと
半導体ウエハとの間でコロナ放電を起こさせている。従
って、直流電源が一つでよいため、部品点数が少なくて
済む。
【００３１】また、請求項５に記載の発明では、第１の
ワイヤと半導体ウエハとの間の空間と、第２のワイヤと
半導体ウエハとの間の空間は、それぞれ、同一の閉回路
ループ内に存在することになるため、それぞれの空間の
電流密度は互いに等しくなる。従って、正の電荷の密度
と負の電荷の密度とはほぼ等しくなるため、例えば、直
流電源の電圧や、第１のワイヤと半導体ウエハの表面と
の間の距離を調整して、正の電荷の密度さえ許容範囲内
におさまるようにすれば、負の電荷の密度は必然的に許
容範囲内に収まることになる。よって、負の電荷の密度
を許容範囲内に収めるための特別な調整は不要となるた
め、その分、調整が簡単となり、調整の手間が少なくて
済む。
【００３２】また、上記した目的を達成するために、請
求項６に記載の発明では、半導体ウエハを所定の位置に
保持させる工程と、保持された前記半導体ウエハの表面
から所定の距離隔てた位置に第１及び第２のワイヤを配
置する工程と、配置された前記第１のワイヤと前記半導
体ウエハとの間で正のコロナ放電を起こさせるととも
に、前記第２のワイヤと前記半導体ウエハとの間で負の
コロナ放電を起こさせる工程（以下、コロナ放電工程と
いう）と、前記コロナ放電によってその表面に正の電荷
及び負の電荷が帯電された前記半導体ウエハを、加熱す
る工程（以下、加熱工程という）と、を備えるようにし
た。
【００３３】すなわち、請求項６に記載の発明では、コ
ロナ放電により半導体ウエハの表面に電荷を帯電させる
ことによってＢＴ処理を行なっているため、半導体ウエ
ハとして、従来のように、絶縁膜上の一部に電極の形成
された半導体ウエハを用いる必要がない。そのため、Ｂ
Ｔ処理に先立って半導体ウエハに対し金属膜を蒸着して
電極を付けるという工程を省くことができ、その分、時
間や手間が従来より少なくて済む。
【００３４】また、請求項６に記載の発明では、表面に
正の電荷と負の電荷を帯電させた状態で、半導体ウエハ
を加熱させることによりＢＴ処理を行なっているため、
＋ＢＴ処理と−ＢＴ処理を同時に行なうことができる。
従って、＋ＢＴ処理後に−ＢＴ処理を（または−ＢＴ処
理後に＋ＢＴ処理を）行なう場合に比べ、時間が少なく
て済む。また、ＢＴ処理を施した後からＣ−Ｖ測定を行
なうまでの間に付着する水分や不純物などによる影響を
受けることなく、半導体ウエハの絶縁膜内の可動イオン
の量を正確に求めることができる。
【００３５】なお、前記コロナ放電工程では、正のコロ
ナ放電を起こさせた後、負のコロナ放電を起こさせても
良いし、負のコロナ放電を起こさせた後、正のコロナ放
電を起こさせても良い。また、正のコロナ放電と負のコ
ロナ放電とを同時に起こさせるようにしても良い。この
同時に起こさせる場合が、請求項７に記載の発明に相当
する。
【００３６】また、請求項８に記載の発明では、前記コ
ロナ放電工程において、前記第１のワイヤと前記半導体
ウエハとの間に所定の正の直流電圧を印加することによ
り、前記第１のワイヤと前記半導体ウエハとの間で前記
正のコロナ放電を起こさせ、前記第２のワイヤと前記半
導体ウエハとの間に所定の負の直流電圧を印加すること
により、前記第２のワイヤと前記半導体ウエハとの間で
前記負のコロナ放電を起こさせるようにした。
【００３７】すなわち、請求項８に記載の発明において
は、ワイヤと半導体ウエハとの間に直流電圧を印加し、
ワイヤと半導体ウエハとの間でコロナ放電を起こさせて
いる。
【００３８】また、請求項９に記載の発明では、前記コ
ロナ放電工程において、前記第１のワイヤと前記第２の
ワイヤとの間に所定の直流電圧を印加することにより、
前記第１のワイヤと前記半導体ウエハとの間で前記正の
コロナ放電を起こさせると同時に、前記第２のワイヤと
前記半導体ウエハとの間で前記負のコロナ放電を起こさ
せるようにした。
【００３９】すなわち、請求項９に記載の発明において
は、第１のワイヤと第２のワイヤとの間に直流電圧を印
加することにより、ワイヤと半導体ウエハとの間でコロ
ナ放電を起こさせている。
【００４０】なお、請求項６，７，８または９に記載の
ＢＴ処理方法において、前記加熱工程は、前記コロナ放
電工程と同時進行でも良いが、前記コロナ放電過程が終
了した後に、開始するようにしても良い。この後者の場
合が、請求項１０に記載の発明に相当する。
【００４１】
【実施例】以下、本発明の実施例について図面を用いて
説明する。図１は本発明の第１の実施例としてＢＴ処理
装置を概念的に示した斜視図である。本実施例にかかる
ＢＴ処理装置は、図１に示すように、ステージ１１０
と、ワイヤ２０，２２と、直流電源３０，３２と、を備
えている。
【００４２】ステージ１１０は導電性を有しており、内
部にはヒータ１２０が埋設されている。なお、ヒータ１
２０はステージ１１０から電気的に絶縁されている。
【００４３】ステージ１１０の上には半導体ウエハ１０
０が載置されており、半導体ウエハ１００は真空ポンプ
（図示せず）などによって吸着されることによりステー
ジ１１０に保持されるとともに、ステージ１１０と電気
的に接続されている。
【００４４】半導体ウエハ１００の上方には、導電性を
有する第１のワイヤ２０と第２のワイヤ２２が、半導体
ウエハ１００の表面に対しほぼ平行となるように配置さ
れ、しかも、半導体ウエハ１００の表面からの距離が互
いにほぼ等しくなるように配置されている。また、第１
のワイヤ２０の周囲には適当な距離を隔ててシールドケ
ース２４が配置されており、第１のワイヤ２０の上方と
側方はシールドケース２４によってシールドされてい
る。第２のワイヤ２２にも同様に、シールドケース２６
が配置されており、そのシールドケース２６によってシ
ールドされている。なお、シールドケース２４，２６は
共にワイヤの両端部に相当する２つの側面と下面とが開
放されたケースによって構成されている。
【００４５】また、第１のワイヤ２０の一端は接続線を
介して第１の直流電源３０の＋側の端子に接続されてお
り、他端は開放状態となっている。また、第２のワイヤ
２２の一端も接続線を介して第２の直流電源３２の−側
の端子に接続されており、他端は開放状態となってい
る。
【００４６】また、第１の直流電源３０の−側の端子と
第２の直流電源３２の＋側の端子とは接続線を介してス
イッチ４０の一端に共通に接続されている。そして、ス
イッチ４０の他端はステージ１１０の裏面に接続されて
いる。なお、第１の直流電源３０，３２の発生する直流
電圧は、互いに等しい値となっている。
【００４７】では、図１に示すＢＴ処理装置を用いて半
導体ウエハ１００に対しＢＴ処理を施す方法について説
明する。
【００４８】図２は図１に示すＢＴ処理装置を用いてＢ
Ｔ処理を行なう場合の処理の流れを示す流れ図である。
【００４９】まず、図２において、ステップ１として、
半導体ウエハ１００をステージ１１０上に載置して、ス
テージ１１０に保持させる。次に、ステップ２として、
第１のワイヤ２０と第２のワイヤ２２を半導体ウエハ１
００の表面からそれぞれ所定の同じ距離となるように位
置決めする。
【００５０】次に、図２において、ステップ３として、
スイッチ４０を図１に示すようにオン状態にして、第１
の直流電源３０によって第１のワイヤ２０と半導体ウエ
ハ１００との間に正の高電圧を印加するとともに、第２
の直流電源３２によって第２のワイヤ２２と半導体ウエ
ハ１００との間に負の高電圧を印加する。この結果、第
１のワイヤ２０と半導体ウエハ１００との間では正のコ
ロナ放電が起き、第２のワイヤ２２と半導体ウエハ１０
０との間では負のコロナ放電が起きる。その後、所定時
間が経過したら、スイッチ４０をオフ状態にして、コロ
ナ放電を停止させる。
【００５１】この結果、図１に示すように、半導体ウエ
ハ１００の表面のうち、第１のワイヤ２０の下方の部分
（すなわち、Ａの部分）には正の電荷が帯電し、第２の
ワイヤ２２の下方の部分（すなわち、Ｂの部分）には負
の電荷が帯電する。
【００５２】ここで、コロナ放電とは、不均一な電界中
で行なわれる局所的な空気の絶縁破壊によって生じる持
続的な放電をいう。以下、コロナ放電によって半導体ウ
エハ１００の表面に電荷が帯電するプロセスを、図３を
用いて説明する。
【００５３】図３はコロナ放電により半導体ウエハ１０
０の図１のＡの部分の表面に電荷が帯電するプロセスを
説明するための説明図である。図３において、（ａ）は
コロナ放電前、（ｂ）はコロナ放電中、（ｃ）はコロナ
放電後、のそれぞれ状態を示す。
【００５４】コロナ放電前は、図３（ａ）に示すように
半導体ウエハ１００全体は電気的に中性である。コロナ
放電中は、図３（ｂ）に示すように、エレクトロンが半
導体基板１０１より絶縁膜１０２を介して空気中に放出
され、第１のワイヤ２０に向かって流れる。この結果、
絶縁膜１０２上には正の電荷が次々に取り残される。従
って、コロナ放電後は、図３（ｃ）に示すように絶縁膜
１０２上に正の電荷が帯電する。なお、上記では図３を
参照して半導体ウエハ１００の図１のＡの部分の表面に
電荷が帯電するプロセスを説明したが、半導体ウエハ１
００の図１のＢの部分の表面に電荷が帯電するプロセス
に関しては、コロナ放電後は、絶縁膜１０２上に負の電
荷が帯電するわけであり、図示を省略する。
【００５５】次に、図２において、ステップ４として、
図１に示すステージ１１０内に埋設されたヒータ１２０
によって、半導体ウエハ１００を所定時間加熱し、半導
体ウエハ１００を高温状態にする。その後、ステップ５
として、ヒータ１２０による半導体ウエハ１００の加熱
を止め、半導体ウエハ１００の温度を室温まで下げる。
【００５６】ここで、このときの絶縁膜１０２中の可動
イオンの動きを、図４を用いて説明する。
【００５７】図４は図１に示すＢＴ処理装置を用いてＢ
Ｔ処理を行なった場合の絶縁膜中の可動イオンの動きを
説明するための説明図である。図４において、左側の列
は、図１に示した半導体ウエハ１００のＡの部分におけ
る可動イオンの動きを示し、また、右側の列は、同じく
半導体ウエハ１００のＢの部分における可動イオンの動
きを示している。なお、図４では、絶縁膜１０２中にあ
る可動イオンはナトリウムイオンであるとして説明す
る。
【００５８】上記したＢＴ処理の流れのうち、ステップ
３のコロナ放電終了後においては、図４（ａ）に示すよ
うに、Ａの部分では絶縁膜１０２上に正の電荷が帯電し
ており、Ｂの部分では負の電荷が帯電している。一方、
絶縁膜１０２中のナトリウムイオンは絶縁膜１０２中に
ランダムに存在するが、半導体ウエハ１００の温度が室
温とほぼ等しいため、ナトリウムイオンは移動できず
に、各々の位置に固定されている。
【００５９】そこで、ステップ４で半導体ウエハ１００
を高温状態にすると、絶縁膜１０２中のナトリウムイオ
ンはそれぞれ絶縁膜１０２中を移動し始める。このと
き、Ａの部分では、図４（ｂ）に示すように、絶縁膜１
０２上に正の電荷が存在するため、ナトリウムイオンは
正の電荷と反発し合って、正の電荷から遠ざかる方向に
移動する。Ｂの部分では、逆に、絶縁膜１０２上に負の
電荷が存在するため、ナトリウムイオンは負の電荷と引
き合って、負の電荷に近づく方向に移動する。そして、
最終的に、Ａの部分では、図４（ｃ）に示すように、ナ
トリウムイオンのほとんどは絶縁膜１０２と半導体基板
１０１との境界近くに集まり、Ｂの部分では、絶縁膜１
０２と大気との境界近くに集まることになる。
【００６０】その後、ステップ５で半導体ウエハ１００
の温度を室温まで下げると、絶縁膜１０２中のナトリウ
ムイオンは、それぞれ、図４（ｃ）に示したような位置
に再び固定される。
【００６１】この結果、Ａの部分では＋ＢＴ処理が施さ
れたことになり、また、Ｂの部分では−ＢＴ処理が施さ
れたことになる。すなわち、図１に示すＢＴ処理装置で
は、＋ＢＴ処理と−ＢＴ処理とが同時に行なわれる。
【００６２】従って、本実施例にかかるＢＴ処理装置に
よれば、コロナ放電により半導体ウエハ１００の表面に
電荷を帯電させることによってＢＴ処理を行なっている
ため、従来のように、絶縁膜上の一部に電極の形成され
た半導体ウエハを用いる必要がない。そのため、ＢＴ処
理に先立って半導体ウエハに対し金属膜を蒸着して電極
を付けるという工程を省くことができ、その分、時間や
手間が従来より少なくて済む。
【００６３】また、本実施例にかかるＢＴ処理装置によ
れば、表面に正の電荷と負の電荷を帯電させた状態で半
導体ウエハ１００をヒータ１２０によって加熱させるこ
とによりＢＴ処理を行なっているため、＋ＢＴ処理と−
ＢＴ処理を同時に行なうことができる。従って、従来の
ように＋ＢＴ処理後に−ＢＴ処理を（または−ＢＴ処理
後に＋ＢＴ処理を）行なう場合に比べ、時間が少なくて
済む。また、ＢＴ処理を行なう際、正のコロナ放電と負
のコロナ放電を同時に起こしているため、その分、時間
が少なくて済む。
【００６４】また、＋ＢＴ処理と−ＢＴ処理を同時に行
なうことによる利点は他にもある。すなわち、上記した
ように、半導体ウエハ１００の表面に電荷を帯電させる
ことによってＢＴ処理を行なう場合、半導体ウエハ１０
０の表面のＢＴ処理の施された部分は常に大気中に露出
された状態となってしまう。そのため、例えば、半導体
ウエハ１００に＋ＢＴ処理を施してＣ−Ｖ測定を行なっ
た後に、−ＢＴ処理を施してＣ−Ｖ測定を行なうとする
と、＋ＢＴ処理を行なってからＣ−Ｖ測定を行なうまで
の間や、−ＢＴ処理を行なってからＣ−Ｖ測定を行なう
までの間に、半導体ウエハ１００の表面に水分や不純物
などが付着する可能性がある。しかも、水分や不純物な
どが付着する場合は、＋ＢＴ処理を行なってからＣ−Ｖ
測定を行なうまでの間と、−ＢＴ処理を行なってからＣ
−Ｖ測定を行なうまでの間とで、時間的に差があるた
め、付着する水分，不純物の量や不純物の種類などが異
なってしまう可能性もある。
【００６５】これに対し、＋ＢＴ処理と−ＢＴ処理を同
時に行なった場合は、Ｃ−Ｖ測定を行なうまでの間に、
半導体ウエハ１００の表面に水分や不純物が付着したと
しても、＋ＢＴ処理の施された部分と−ＢＴ処理の施さ
れた部分とで、付着した水分，不純物の量や不純物の種
類などに差はないため、それら水分や不純物などによる
影響は共に等しくなる。また、上述したように、半導体
ウエハ１００の絶縁膜１０２内の可動イオンの量は、−
ＢＴ処理を施した場合のＣ−Ｖ曲線と＋ＢＴ処理を施し
た場合のＣ−Ｖ曲線との差によって求められるため、付
着した水分や不純物などによる影響が共に等しければ、
差を求める際にそれらによる影響は相殺されてしまう。
従って、付着した水分や不純物などによる影響を受ける
ことなく、半導体ウエハ１００の絶縁膜１０２内の可動
イオンの量を正確に求めることができる。
【００６６】次に、以上のようにしてＢＴ処理の施され
た半導体ウエハ１００に対し、Ｃ−Ｖ測定を行なう方法
として、２つの方法を簡単に説明する。なお、Ｃ−Ｖ測
定は、半導体ウエハ１００において、＋ＢＴ処理の施さ
れた部分と−ＢＴ処理の施された部分とについて、それ
ぞれ行なわれる。
【００６７】まず、第１の方法としては、Ｃ−Ｖ測定を
半導体ウエハに対し非接触で行なう方法である。すなわ
ち、半導体ウエハの上方に表面から所定の距離隔てて電
極を配置し、その電極と半導体ウエハとの間に交流電圧
を印加することにより、Ｃ−Ｖ測定を行なうものであ
る。この種の技術は、例えば、特開平４−１３２２３６
号公報等に開示されている。
【００６８】次に、第２の方法としては、液体金属を電
極としてＣ−Ｖ測定を行なう方法である。すなわち、Ｈ
ｇまたはＩｎ−Ｇａ合金等の液体金属を先端に取り付け
たＣｕプローブを、半導体ウエハの表面（つまり、絶縁
膜の表面）に押し当てて電極として、その電極と半導体
ウエハとの間に交流電圧を印加することにより、Ｃ−Ｖ
測定を行なうものである。
【００６９】以上のようにしてＣ−Ｖ測定を行なうよう
にすれば、半導体ウエハとして、絶縁膜上の一部に金属
膜の蒸着により電極の形成された半導体ウエハを用いな
くても、Ｃ−Ｖ測定を行なうことができる。従って、本
実施例にかかるＢＴ処理装置によってＢＴ処理を施した
半導体ウエハ１００に対し、あらためて絶縁膜上に金属
膜を蒸着して電極を付けることなく、ＢＴ処理を施した
ままの状態でＣ−Ｖ測定を行なうことができるため、本
実施例にかかるＢＴ処理を行なった後に、時間や手間の
かかる電極付けの工程を設ける必要がない。
【００７０】次に、本実施例にかかるＢＴ処理装置の具
体的な例について図５及び図６を用いて説明する。図５
は図１に示すＢＴ処理装置の一具体例を示す断面図、図
６は図５におけるＸ−Ｘ方向の断面を示す断面図であ
る。
【００７１】図５において、図１に示したステージ１１
０は、ベース１１１と、そのベース１１１の上に設置さ
れた加熱板１１２と、その加熱板１１２の上に設置され
た吸着板１１３と、を備えている。加熱板１１２の内部
にはヒータ１２０が埋設されている。また、吸着板１１
３の上には、半導体ウエハ１００が載置されている。吸
着板１１３の上面には、溝１１３ａが形成されている。
この溝１１３ａは、吸着板１１３と加熱板１１２とベー
ス１１１とを貫通するパイプ７２とつながっており、こ
のパイプは図示せざる真空ポンプに接続されている。半
導体ウエハ１００を吸着板１１３上に載置し、真空ポン
プを運転すると、半導体ウエハ１００は吸着板１１３に
吸着される。
【００７２】ベース１１１には、ガイド７０が垂直方向
に立設されている。ガイド７０には、アクリルから成る
ワイヤケース６６が垂直方向に移動可能に連結されてい
る。このワイヤケース６６は、図示せざるモータによっ
て駆動され、ガイド７０に沿って垂直方向に移動する。
【００７３】ワイヤケース６６の内部は、各々直方体形
状を成す２つの部屋５０，５２に分かれており、各部屋
５０，５２の下面部分には図６に示すような円形状の孔
５８，６０が開いている。なお、孔５８，６０の半径α
は、それぞれ５ｍｍであり、孔５８，６０の中心間の距
離βは３０ｍｍである。
【００７４】また、各部屋５０，５２の内部には、孔５
８，６０の上方にＵ字形の２本のワイヤ２０，２２が張
られている。各ワイヤ２０，２２は、それぞれ、一端が
側壁を貫挿して端子５４，５６に接続され、他端がばね
７２，７４の一端に接続されており、中間の曲部が各部
屋５０，５２の天井より延びた支持棒６２，６４で支持
されている。なお、ばね７２，７４は他端が側壁に固定
されており、ワイヤ２０，２２に対し引張り張力を与え
ている。また、各ワイヤ２０，２２は、それぞれタング
ステンから成り、直径は約８０μｍである。また、各ワ
イヤ２０，２２の、ワイヤケース６６の下面からの距離
γは、それぞれ３ｍｍである。
【００７５】ワイヤケース６６の外周面には、アルミニ
ウムから成るシールドケース６８が設けられている。な
お、シールドケース６８は端子５４，５６から絶縁され
ている。
【００７６】また、吸着板１１３はアルミニウムや銅等
の金属製であり、第１の直流電源３０の−側端子と第２
の直流電源３２の＋側端子にそれぞれ電気的に接続され
ている。また、第１の直流電源３０の＋側端子は、ワイ
ヤケース６６の外面に設けられた端子５４に、第２の直
流電源３２の−側端子は端子５６に、それぞれ電気的に
接続されている。なお、図５では、図１に示したスイッ
チ４０は省略されている。
【００７７】では、図５及び図６に示すＢＴ処理装置を
用いて半導体ウエハ１００に対しＢＴ処理を施す方法に
ついて説明する。
【００７８】半導体ウエハ１００をＢＴ処理装置にセッ
トする際には、まず、図示せざるモータを駆動してワイ
ヤケース６６を上方に退避させる。次に、半導体ウエハ
１００を吸着板１１３上に載置し、吸着板１１３に吸着
させる。次に、モータを駆動してワイヤケース６６を下
降させ、ワイヤケース６６の下面と半導体ウエハ１００
の表面との間が所定の距離δ（例えば、６ｍｍ）となる
ように、ワイヤケース６６を位置決めする。
【００７９】続いて、第１の直流電源３０によって第１
のワイヤ２０と半導体ウエハ１００との間に正の高電圧
を印加するとともに、第２の直流電源３２によって第２
のワイヤ２２と半導体ウエハ１００との間に負の高電圧
を印加する。なお、高電圧としては、通常４ｋＶ〜７ｋ
Ｖの直流電圧を用い、印加時間は数秒〜数十秒である。
【００８０】この結果、半導体ウエハ１００の表面（す
なわち、絶縁膜１０２の表面）には、各孔５８，６０の
真下に正または負の電荷が帯電する。なお、各帯電領域
は、それぞれ、各孔５８，６０の中心の真下の点を中心
として半径ε＝約１０ｍｍの円で囲まれた領域（図６で
一点鎖線で囲まれた領域）である。また、各帯電領域の
表面電位は、絶縁膜１０２の膜厚が１０００オングスト
ロームの時で５Ｖ程度の表面電位となる。
【００８１】その後、加熱板１１２のヒータ１２０を発
熱させて、帯電状態にある半導体ウエハ１００を加熱す
る。なお、加熱温度としては２５０℃〜３００℃、加熱
時間としては３０分以内が好ましい。加熱終了後は、強
制冷却により半導体ウエハ１００の温度を室温まで下げ
る。以上が、図５及び図６に示すＢＴ処理装置を用いた
ＢＴ処理の方法である。
【００８２】次に、図７を用いて、本発明の第２の実施
例について説明する。図７は本発明の第２の実施例とし
てのＢＴ処理装置を概念的に示した斜視図である。
【００８３】本実施例にかかるＢＴ処理装置が、図１に
示したＢＴ処理装置と異なる点は、図７に示すように、
第１の直流電源３０，３２と半導体ウエハ１００との間
に接続されていたスイッチ４０の代わりに、第１のワイ
ヤ２０と第１の直流電源３０との間にスイッチ４４を、
第２のワイヤ２２と第２の直流電源３２との間にスイッ
チ４５を、それぞれ接続した点である。
【００８４】従って、上述したように、図１に示したＢ
Ｔ処理装置においては、スイッチ４０を用いることによ
って、正のコロナ放電と負のコロナ放電を同時に起こし
ていたが、本実施例にかかるＢＴ処理装置においては、
スイッチ４４とスイッチ４５とを用いることによって、
正のコロナ放電と負のコロナ放電を別々のタイミングで
起こすことができる。
【００８５】すなわち、例えば、スイッチ４４をオン状
態にして、第１のワイヤ２０と半導体ウエハ１００との
間で正のコロナ放電を起こし、所定時間経過後、スイッ
チ４４をオフ状態にして正のコロナ放電を停止させる。
そして、その後、スイッチ４５をオン状態にして、第２
のワイヤ２２と半導体ウエハ１００との間で負のコロナ
放電を起こし、所定時間経過後、スイッチ４５をオフ状
態にして負のコロナ放電を停止させる。
【００８６】このように、正のコロナ放電を起こした後
に、負のコロナ放電を起こすようにしても、正のコロナ
放電によってＡの部分に帯電された正の電荷はわずかず
つした消失しないので、正のコロナ放電を起こしてから
負のコロナ放電を起こすまでの時間が短ければ、その影
響は無視できる程度である。
【００８７】本実施例にかかるＢＴ処理装置によれば、
図１に示したＢＴ処理装置と同様の効果を奏することが
できる。但し、図１に示したＢＴ処理装置では、正のコ
ロナ放電と負のコロナ放電を同時に起こすことにより、
時間がかからなくて済むという利点がある。
【００８８】なお、上記した説明では、正のコロナ放電
を起こした後に、負のコロナ放電を起こすものとして説
明したが、負のコロナ放電を起こした後に、正のコロナ
放電を起こすようにしても、同様の効果を奏することが
できる。
【００８９】次に、図８を用いて、本発明の第３の実施
例について説明する。図８は本発明の第３の実施例とし
てのＢＴ処理装置を概念的に示した斜視図である。
【００９０】本実施例にかかるＢＴ処理装置が、図１に
示したＢＴ処理装置と異なる点は、図８に示すように、
ワイヤ２０，２２と半導体ウエハ１００とが電気的に接
続されておらず、絶縁されている点である。
【００９１】すなわち、第１のワイヤ２０の一端は接続
線を介してスイッチ４２の一端に接続されており、他端
は開放状態となっている。また、第２のワイヤ２２の一
端は接続線を介して直流電源３４の−側の端子に接続さ
れており、他端は開放状態となっている。そして、直流
電源３４の＋側の端子は接続線を介してスイッチ４２の
他端に接続されている。なお、ステージ１１０は接地さ
れていても、接地されていなくても良い。
【００９２】では、図８に示すＢＴ処理装置を用いて半
導体ウエハ１００に対しＢＴ処理を施す方法について説
明する。
【００９３】まず、半導体ウエハ１００をステージ１１
０上に載置して、ステージ１１０に固定する。次に、第
１のワイヤ２０と第２のワイヤ２２を半導体ウエハ１０
０の表面からそれぞれ所定の同じ距離となるように位置
決めする。
【００９４】次に、スイッチ４２を図８に示すようにオ
ン状態にして、直流電源３４により、第１のワイヤ２０
と第２のワイヤ２２との間に高電圧を印加する。ここ
で、第１のワイヤ２０と半導体ウエハ１００の表面との
間の距離、第２のワイヤ２２と半導体ウエハ１００の表
面との間の距離は、それぞれ、第１のワイヤ２０と第２
のワイヤ２２との間の距離よりも短いため、第１のワイ
ヤ２０と第２のワイヤ２２との間ではコロナ放電が起き
ずに、ワイヤ２０，２２と半導体ウエハ１００との間で
コロナ放電が起きる。すなわち、第１のワイヤ２０と半
導体ウエハ１００との間では正のコロナ放電が起き、第
２のワイヤ２２と半導体ウエハ１００との間では負のコ
ロナ放電が起きることになる。その後、所定時間が経過
したら、スイッチ４２をオフ状態にして、コロナ放電を
停止させる。
【００９５】この結果、図８に示すように、半導体ウエ
ハ１００の表面のうち、第１のワイヤ２０の下方の部分
（すなわち、Ａの部分）には正の電荷が帯電し、第２の
ワイヤ２２の下方の部分（すなわち、Ｂの部分）には負
の電荷が帯電する。
【００９６】次に、図８に示すステージ１１０内に配設
されたヒータ１２０によって、半導体ウエハ１００を所
定時間加熱し、半導体ウエハ１００を高温状態にする。
その後、ヒータ１２０による半導体ウエハ１００の加熱
を止め、半導体ウエハ１００の温度を室温まで下げる。
この結果、Ａの部分では＋ＢＴ処理が施されたことにな
り、また、Ｂの部分では−ＢＴ処理が施されたことにな
る。
【００９７】従って、本実施例にかかるＢＴ処理装置に
よれば、図１に示したＢＴ処理装置と同様の効果を奏す
ることができる。また、そのほか、図１に示したＢＴ処
理装置と比較して、直流電源が一つでよいため、部品点
数が少なくて済む。
【００９８】また、本実施例にかかるＢＴ処理装置で
は、コロナ放電中、直流電源３４の＋側端子より出力さ
れた電流は、スイッチ４２を介して第１のワイヤ２０に
至り、第１のワイヤ２０から大気中を介して半導体ウエ
ハ１００に至り、更に、半導体ウエハ１００から再び大
気中を介して第２のワイヤ２２に至り、第２のワイヤ２
２から直流電源３４の−側端子に戻る。すなわち、第１
のワイヤ２０と半導体ウエハ１００との間の空間と、第
２のワイヤ２２と半導体ウエハ１００との間の空間は、
それぞれ、同一の閉回路ループ内に存在することになる
ため、それぞれの空間の電流密度は互いに等しくなる。
このため、半導体ウエハ１００の表面に帯電される電荷
のうち、Ａの部分に帯電される正の電荷の密度とＢの部
分に帯電される負の電荷の密度とはほぼ等しくなり、そ
れぞれの部分の表面電位は互いにほぼ等しくなる。
【００９９】一般に、半導体ウエハ１００の表面に帯電
すべき電荷の密度（すなわち、表面電位）は、高すぎる
と、半導体ウエハ１００の絶縁膜に絶縁破壊を起こして
しまうし、低すぎると、絶縁膜中で可動イオンを十分移
動させることができないので、その両方が満足行くよ
う、所定の許容範囲内に収める必要があり、しかも、正
の電荷の密度と負の電荷の密度をともに、そのような許
容範囲内に収める必要がある。しかし、正の電荷の密度
と負の電荷の密度がともに、そのような許容範囲内に収
まるように、直流電源の電圧や、ワイヤ２０，２２と半
導体ウエハ１００の表面との間の距離などを調整するこ
とは、非常に難しく、大変な手間がかかる。
【０１００】しかし、本実施例にかかるＢＴ処理装置に
よれば、正の電荷の密度と負の電荷の密度とはほぼ等し
くなるため、例えば、直流電源３４の電圧や、第１のワ
イヤ２０と半導体ウエハ１００の表面との間の距離を調
整して、正の電荷の密度さえ許容範囲内におさまるよう
にすれば、負の電荷の密度は必然的に許容範囲内に収ま
ることになる。従って、負の電荷の密度を許容範囲内に
収めるための特別は調整は不要となるため、その分、調
整が簡単となり、調整の手間が少なくて済む。
【０１０１】次に、図９を用いて、本発明の第４の実施
例について説明する。図９は本発明の第４の実施例とし
てのＢＴ処理装置を概念的に示した斜視図である。
【０１０２】本実施例にかかるＢＴ処理装置が、図１に
示したＢＴ処理装置と異なる点は、図９に示すように、
第１の直流電源３０，３２と半導体ウエハ１００との間
に接続されていたスイッチ４０の代わりに、スイッチ４
６，４７を設けた点と、第１の直流電源３０，３２を一
つの直流電源３４とした点である。
【０１０３】ここで、スイッチ４６は、ａ端子が第１の
ワイヤ２０の一端に接続され、ｂ端子がステージ１１０
の裏面に接続され、ｃ端子が直流電源３４の＋側端子に
接続されている。スイッチ４６のスイッチバーは、一端
がｃ端子に接続され、他端はａ端子とｂ端子との間で切
り替わるようになっている。また、スイッチ４７は、ｄ
端子がステージ１１０の裏面に接続され、ｅ端子が第２
のワイヤ２２の一端に接続され、ｆ端子が直流電源３４
の−側端子に接続されている。スイッチ４７のスイッチ
バーは、一端がｆ端子に接続され、他端はｄ端子とｅ端
子との間で切り替わるようになっている。
【０１０４】では、図９に示すＢＴ処理装置を用いて半
導体ウエハ１００に対しＢＴ処理を施す方法について説
明する。
【０１０５】まず、半導体ウエハ１００をステージ１１
０上に載置して、ステージ１１０に保持させる。次に、
第１のワイヤ２０と第２のワイヤ２２を半導体ウエハ１
００の表面からそれぞれ所定の同じ距離となるように位
置決めする。
【０１０６】次に、スイッチ４６のスイッチバーをａ端
子に、スイッチ４７のスイッチバーをｄ端子に、それぞ
れ接続して、直流電源３４により、第１のワイヤ２０と
半導体ウエハ１００との間に正の高電圧を印加する。こ
の結果、第１のワイヤ２０と半導体ウエハ１００との間
では正のコロナ放電が起きる。その後、所定時間が経過
したら、スイッチ４６のスイッチバーをａ端子とｂ端子
との間にし、スイッチ４７のスイッチバーをｄ端子とｅ
端子との間にして、正のコロナ放電を停止させる。
【０１０７】次に、図９に示すように、スイッチ４６の
スイッチバーをｂ端子に、スイッチ４７のスイッチバー
をｅ端子に、それぞれ接続して、直流電源３４により、
第２のワイヤ２２と半導体ウエハ１００との間に負の高
電圧を印加する。この結果、第２のワイヤ２２と半導体
ウエハ１００との間では負のコロナ放電が起きる。その
後、所定時間が経過したら、スイッチ４６のスイッチバ
ーをａ端子とｂ端子との間にし、スイッチ４７のスイッ
チバーをｄ端子とｅ端子との間にして、負のコロナ放電
を停止させる。
【０１０８】この結果、図９に示すように、半導体ウエ
ハ１００の表面のうち、第１のワイヤ２０の下方の部分
（すなわち、Ａの部分）には正の電荷が帯電し、第２の
ワイヤ２２の下方の部分（すなわち、Ｂの部分）には負
の電荷が帯電する。
【０１０９】次に、図９に示すステージ１１０内に配設
されたヒータ１２０によって、半導体ウエハ１００を所
定時間加熱し、半導体ウエハ１００を高温状態にする。
その後、ヒータ１２０による半導体ウエハ１００の加熱
を止め、半導体ウエハ１００の温度を室温まで下げる。
この結果、Ａの部分では＋ＢＴ処理が施されたことにな
り、また、Ｂの部分では−ＢＴ処理が施されたことにな
る。
【０１１０】従って、本実施例にかかるＢＴ処理装置に
よれば、図１に示したＢＴ処理装置と同様の効果を奏す
ることができる。但し、図１に示したＢＴ処理装置で
は、正のコロナ放電と負のコロナ放電を同時に起こすこ
とにより、時間がかからなくて済むという利点がある。
また、そのほか、図１に示したＢＴ処理装置と比較し
て、直流電源が一つでよいため、部品点数が少なくて済
む。
【０１１１】なお、上記した説明では、正のコロナ放電
を起こした後に、負のコロナ放電を起こすものとして説
明したが、負のコロナ放電を起こした後に、正のコロナ
放電を起こすようにしても、同様の効果を奏することが
できる。
【０１１２】また、本実施例にかかるＢＴ処理装置にお
いて、スイッチ４６のスイッチバーをａ端子に、スイッ
チ４７のスイッチバーをｅ端子に、それぞれ接続した場
合は、図８に示したＢＴ処理装置と同様の動作をするこ
とになる。
【０１１３】さて、以上の各実施例においては、半導体
ウエハ１００において、＋ＢＴ処理の施された部分（す
なわち、Ａの部分）と−ＢＴ処理の施された部分（すな
わち、Ｂの部分）は、それぞれ、一箇所であったが、本
発明はこれに限定されるものではなく、ワイヤを３本以
上用意し、＋ＢＴ処理の施される部分と−ＢＴ処理の施
される部分をそれぞれ複数箇所設けるようにしても良
い。
【０１１４】また、以上の各実施例においては、コロナ
放電を終了した後に、半導体ウエハ１００を加熱するよ
うにしているが、本発明はこれに限るものではなく、コ
ロナ放電を起こしつつ、半導体ウエハ１００を加熱する
ようにしても良い。
【０１１５】
【発明の効果】以上説明したように、本発明によれば、
次のような効果を奏する。以下、請求項別に効果を説明
する。
【０１１６】まず、請求項１，２及び３に記載の発明で
は、コロナ放電により半導体ウエハの表面に電荷を帯電
させることによってＢＴ処理を行なっているため、半導
体ウエハとして、従来のように、絶縁膜上の一部に電極
の形成された半導体ウエハを用いる必要がない。そのた
め、ＢＴ処理に先立って半導体ウエハに対し金属膜を蒸
着して電極を付けるという工程を省くことができ、その
分、時間や手間が従来より少なくて済む。
【０１１７】また、請求項１，２及び３に記載の発明で
は、表面に正の電荷と負の電荷を帯電させた状態で、半
導体ウエハを加熱手段によって加熱させることによりＢ
Ｔ処理を行なっているため、＋ＢＴ処理と−ＢＴ処理を
同時に行なうことができる。従って、＋ＢＴ処理後に−
ＢＴ処理を（または−ＢＴ処理後に＋ＢＴ処理を）行な
う場合に比べ、時間が少なくて済む。
【０１１８】次に、請求項４に記載の発明においては、
請求項１に記載の発明と同様の効果を奏するほか、直流
電源が一つでよいため、部品点数が少なくて済む。
【０１１９】次に、請求項５に記載の発明においては、
請求項１に記載の発明と同様の効果を奏するほか、直流
電源が一つでよいため、部品点数が少なくて済む。さら
には、帯電する正の電荷の密度と負の電荷の密度とはほ
ぼ等しくなるため、一方の電荷の密度さえ許容範囲内に
収まるようにすれば、他方の電荷の密度は必然的に許容
範囲内に収まることになり、そのため、許容容範囲内に
収めるための調整が簡単となって、調整の手間が少なく
て済む。
【０１２０】次に、請求項５，６，７，８，９及び１０
に記載の発明では、コロナ放電により半導体ウエハの表
面に電荷を帯電させることによってＢＴ処理を行なって
いるため、半導体ウエハとして、従来のように、絶縁膜
上の一部に電極の形成された半導体ウエハを用いる必要
がない。そのため、ＢＴ処理に先立って半導体ウエハに
対し金属膜を蒸着して電極を付けるという工程を省くこ
とができ、その分、時間や手間が従来より少なくて済
む。
【０１２１】また、請求項５，６，７，８，９及び１０
に記載の発明では、表面に正の電荷と負の電荷を帯電さ
せた状態で、半導体ウエハを加熱させることによりＢＴ
処理を行なっているため、＋ＢＴ処理と−ＢＴ処理を同
時に行なうことができる。従って、＋ＢＴ処理後に−Ｂ
Ｔ処理を（または−ＢＴ処理後に＋ＢＴ処理を）行なう
場合に比べ、時間が少なくて済む。また、ＢＴ処理を施
した後からＣ−Ｖ測定行なうまでの間に付着する水分や
不純物などによる影響を受けることなく、半導体ウエハ
の絶縁膜内の可動イオンの量を正確に求めることができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例としてＢＴ処理装置を概
念的に示した斜視図である。
【図２】図１に示すＢＴ処理装置を用いてＢＴ処理を行
なう場合の処理の流れを示す流れ図である。
【図３】コロナ放電により半導体ウエハ１００の表面に
電荷が帯電するプロセスを説明するための説明図であ
る。
【図４】図１に示すＢＴ処理装置を用いてＢＴ処理を行
なった場合の絶縁膜中の可動イオンの動きを説明するた
めの説明図である。
【図５】図１に示すＢＴ処理装置の一具体例を示す断面
図である。
【図６】図５におけるＸ−Ｘ方向の断面を示す断面図で
ある。
【図７】本発明の第２の実施例としてのＢＴ処理装置を
概念的に示した斜視図である。
【図８】本発明の第３の実施例としてのＢＴ処理装置を
概念的に示した斜視図である。
【図９】本発明の第４の実施例としてのＢＴ処理装置を
概念的に示した斜視図である。
【図１０】従来のＢＴ処理の方法を説明するための説明
図である。
【図１１】図１０において可動イオンがナトリウムイオ
ンである場合に、ＢＴ処理によりナトリウムイオンがど
のように移動したかを示す説明図である。
【図１２】＋ＢＴ処理，−ＢＴ処理を施した半導体ウエ
ハについて、Ｃ−Ｖ測定を行なった結果を示す特性図で
ある。
【符号の説明】
１…ステージ ２０，２２…ワイヤ ２４，２６…シールドケース ３０，３２，３４…直流電源 ４０，４２，４４，４５，４６，４７…スイッチ ５０，５２…部屋 ５４，５６…端子 ５８，６０…孔 ６２，６４…支持棒 ６６…ワイヤケース ６８…シールドケース ７０…ガイド ７２，７４…ばね ７２…パイプ １００…半導体ウエハ １０１…半導体基板 １０２…絶縁膜 １１０…ステージ １１１…ベース １１２…加熱板 １１３…吸着板 １１３ａ…溝 １２０…ヒータ ２０１…電極

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウエハにＢＴ処理を施すＢＴ処理
    装置であって、 前記半導体ウエハを保持する保持手段と、 該保持手段に保持された前記半導体ウエハの表面から所
    定の距離隔てた位置にそれぞれ配置される第１及び第２
    のワイヤと、 配置された前記第１のワイヤと前記半導体ウエハとの間
    で正のコロナ放電を起こさせるとともに、前記第２のワ
    イヤと前記半導体ウエハとの間で負のコロナ放電を起こ
    させるコロナ放電発生手段と、 前記コロナ放電によってその表面に正の電荷及び負の電
    荷が帯電された前記半導体ウエハを、加熱する加熱手段
    と、 を備えることを特徴とするＢＴ処理装置。
  2. 【請求項２】 請求項１に記載のＢＴ処理装置におい
    て、 前記コロナ放電発生手段は、前記第１のワイヤと前記半
    導体ウエハとの間に所定の正の直流電圧を印加して、前
    記第１のワイヤと前記半導体ウエハとの間で正のコロナ
    放電を起こさせる第１の直流電源と、 前記第２のワイヤと前記半導体ウエハとの間に所定の負
    の直流電圧を印加して、前記第２のワイヤと前記半導体
    ウエハとの間で負のコロナ放電を起こさせる第２の直流
    電源と、 を備えることを特徴とするＢＴ処理装置。
  3. 【請求項３】 請求項２に記載のＢＴ処理装置におい
    て、 前記保持手段は、前記半導体ウエハを保持する際、該半
    導体ウエハと電気的に接続される導電性テーブルを備え
    るとともに、 前記第１のワイヤと前記半導体ウエハとの間に対する前
    記正の電圧の印加は、前記第１のワイヤと前記導電性テ
    ーブルとの間に正の電圧を印加することにより行い、前
    記第２のワイヤと前記半導体ウエハとの間に対する前記
    負の電圧の印加は、前記第２のワイヤと前記導電性テー
    ブルとの間に負の電圧を印加することにより行うことを
    特徴とするＢＴ処理装置。
  4. 【請求項４】 請求項１に記載のＢＴ処理装置におい
    て、 前記コロナ放電発生手段は、所定の直流電圧を発生する
    直流電源と、 該直流電源により発生された直流電圧を、前記第１のワ
    イヤと前記半導体ウエハとの間に正の直流電圧として印
    加させるか、前記第２のワイヤと前記半導体ウエハとの
    間に負の直流電圧として印加させるか、を切り換え、前
    記第１のワイヤと前記半導体ウエハとの間に正の直流電
    圧として印加させた場合は、前記第１のワイヤと前記半
    導体ウエハとの間で正のコロナ放電を起こさせ、前記第
    ２のワイヤと前記半導体ウエハとの間に負の直流電圧と
    して印加させた場合は、前記第２のワイヤと前記半導体
    ウエハとの間で負のコロナ放電を起こさせる切換手段
    と、 を備えることを特徴とするＢＴ処理装置。
  5. 【請求項５】 請求項１に記載のＢＴ処理装置におい
    て、 前記コロナ放電発生手段は、前記第１のワイヤと前記第
    ２のワイヤとの間に所定の直流電圧を印加して、前記第
    １のワイヤと前記半導体ウエハとの間で正のコロナ放電
    を起こさせると同時に、前記第２のワイヤと前記半導体
    ウエハとの間で負のコロナ放電を起こさせる直流電源を
    備えることを特徴とするＢＴ処理装置。
  6. 【請求項６】 半導体ウエハにＢＴ処理を施すためのＢ
    Ｔ処理方法であって、 前記半導体ウエハを所定の位置に保持させる工程と、 保持された前記半導体ウエハの表面から所定の距離隔て
    た位置に第１及び第２のワイヤを配置する工程と、 配置された前記第１のワイヤと前記半導体ウエハとの間
    で正のコロナ放電を起こさせるとともに、前記第２のワ
    イヤと前記半導体ウエハとの間で負のコロナ放電を起こ
    させる工程（以下、コロナ放電工程という）と、 前記コロナ放電によってその表面に正の電荷及び負の電
    荷が帯電された前記半導体ウエハを、加熱する工程（以
    下、加熱工程という）と、 を備えることを特徴とするＢＴ処理方法。
  7. 【請求項７】 請求項６に記載のＢＴ処理方法におい
    て、 前記コロナ放電工程では、前記正のコロナ放電と前記負
    のコロナ放電とを同時に起こさせることを特徴とするＢ
    Ｔ処理方法。
  8. 【請求項８】 請求項６または７に記載のＢＴ処理方法
    において、 前記コロナ放電工程では、前記第１のワイヤと前記半導
    体ウエハとの間に所定の正の直流電圧を印加することに
    より、前記第１のワイヤと前記半導体ウエハとの間で前
    記正のコロナ放電を起こさせ、前記第２のワイヤと前記
    半導体ウエハとの間に所定の負の直流電圧を印加するこ
    とにより、前記第２のワイヤと前記半導体ウエハとの間
    で前記負のコロナ放電を起こさせることを特徴とするＢ
    Ｔ処理方法。
  9. 【請求項９】 請求項７に記載のＢＴ処理方法におい
    て、 前記コロナ放電工程では、前記第１のワイヤと前記第２
    のワイヤとの間に所定の直流電圧を印加することによ
    り、前記第１のワイヤと前記半導体ウエハとの間で前記
    正のコロナ放電を起こさせると同時に、前記第２のワイ
    ヤと前記半導体ウエハとの間で前記負のコロナ放電を起
    こさせることを特徴とするＢＴ処理方法。
  10. 【請求項１０】 請求項６，７，８または９に記載のＢ
    Ｔ処理方法において、前記加熱工程は、前記コロナ放電
    工程が終了した後に開始されることを特徴とするＢＴ処
    理方法。
JP6193746A 1994-07-25 1994-07-25 Ｂｔ処理装置及びｂｔ処理方法 Expired - Fee Related JP2950728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6193746A JP2950728B2 (ja) 1994-07-25 1994-07-25 Ｂｔ処理装置及びｂｔ処理方法
US08/458,918 US5635410A (en) 1994-07-25 1995-06-02 Bias temperature treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6193746A JP2950728B2 (ja) 1994-07-25 1994-07-25 Ｂｔ処理装置及びｂｔ処理方法

Publications (2)

Publication Number Publication Date
JPH0837217A JPH0837217A (ja) 1996-02-06
JP2950728B2 true JP2950728B2 (ja) 1999-09-20

Family

ID=16313128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6193746A Expired - Fee Related JP2950728B2 (ja) 1994-07-25 1994-07-25 Ｂｔ処理装置及びｂｔ処理方法

Country Status (2)

Country Link
US (1) US5635410A (ja)
JP (1) JP2950728B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209238A (ja) * 1997-01-27 1998-08-07 Komatsu Electron Metals Co Ltd 半導体ウェーハの評価方法
JP3666192B2 (ja) * 1997-07-23 2005-06-29 ソニー株式会社 バーンイン試験方法
US6136669A (en) * 1998-07-21 2000-10-24 International Business Machines Corporation Mobile charge immune process
FR2793954B1 (fr) * 1999-05-19 2003-06-13 Commissariat Energie Atomique Dispositif de detection de rayonnement a forte dynamique
US6411110B1 (en) * 1999-08-17 2002-06-25 Micron Technology, Inc. Apparatuses and methods for determining if protective coatings on semiconductor substrate holding devices have been compromised
US20040241867A1 (en) * 2003-01-17 2004-12-02 Jones Mark L. Method of analyzing a wafer for metal impurities
JP4894351B2 (ja) * 2006-05-18 2012-03-14 信越半導体株式会社 半導体基板の評価方法
FI126401B (fi) * 2011-09-30 2016-11-15 Aalto-Korkeakoulusäätiö Menetelmä valon indusoiman degradaation vähentämiseksi piisubstraatissa sekä piisubstraattirakenne ja laite, jotka käsittävät piisubstraatin
CN104835733B (zh) * 2014-02-08 2017-09-15 北大方正集团有限公司 去除芯片中可动离子电荷的方法
US11894240B2 (en) * 2020-04-06 2024-02-06 Tokyo Electron Limited Semiconductor processing systems with in-situ electrical bias
US11335792B2 (en) 2020-04-06 2022-05-17 Tokyo Electron Limited Semiconductor processing system with in-situ electrical bias and methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4014772A (en) * 1975-04-24 1977-03-29 Rca Corporation Method of radiation hardening semiconductor devices
US4168432A (en) * 1978-01-16 1979-09-18 Rca Corporation Method of testing radiation hardness of a semiconductor device
JPS54130882A (en) * 1978-04-03 1979-10-11 Cho Lsi Gijutsu Kenkyu Kumiai Method of inspecting semiconductor surface
JPS5586121A (en) * 1978-12-25 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor surface treatment
US4326165A (en) * 1980-01-10 1982-04-20 Westinghouse Electric Corp. Corona charging for testing reliability of insulator-covered semiconductor devices
JPS59169956A (ja) * 1983-03-17 1984-09-26 Seiko Epson Corp ガラス体精製法
JPS6031905A (ja) * 1983-07-31 1985-02-18 松下電工株式会社 凹凸木質化粧板の製法
JPS6046665A (ja) * 1983-08-25 1985-03-13 Toshiyuki Sakai 濃淡画像の２値表現方式
JPS637635A (ja) * 1986-06-27 1988-01-13 Toshiba Corp 半導体装置の製造方法
US4812756A (en) * 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
JP2802825B2 (ja) * 1990-09-22 1998-09-24 大日本スクリーン製造 株式会社 半導体ウエハの電気測定装置
US5216362A (en) * 1991-10-08 1993-06-01 International Business Machines Corporation Contactless technique for measuring epitaxial dopant concentration profiles in semiconductor wafers
US5498974A (en) * 1994-12-30 1996-03-12 International Business Machines Corporation Contactless corona-oxide-semiconductor Q-V mobile charge measurement method and apparatus

Also Published As

Publication number Publication date
JPH0837217A (ja) 1996-02-06
US5635410A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
JP2950728B2 (ja) Ｂｔ処理装置及びｂｔ処理方法
US5460684A (en) Stage having electrostatic chuck and plasma processing apparatus using same
US4184188A (en) Substrate clamping technique in IC fabrication processes
KR100378187B1 (ko) 정전척을 구비한 웨이퍼 지지대 및 이를 이용한 웨이퍼 디척킹 방법
US5790365A (en) Method and apparatus for releasing a workpiece from and electrostatic chuck
CN101071752B (zh) 高电流离子植入系统及其中的改良装置和绝缘体
EP1187172A2 (en) Sputtering apparatus and film manufacturing method
JPH08236604A (ja) 静電チャックおよびその使用方法
JPS6232468B2 (ja)
JP3311812B2 (ja) 静電チャック
JPH04279044A (ja) 試料保持装置
JPH104085A (ja) ドライエッチング方法および装置
US4350866A (en) Discharge device and method for use in processing semiconductor devices
KR100780366B1 (ko) 반도체 제조 장치
CA1118535A (en) Discharge device and method for use in processing semiconductor devices
JPH0559536B2 (ja)
US4389573A (en) Pulsed electron beam device comprising a cathode having through holes
US4458129A (en) Discharge device and method for use in processing semiconductor devices
JPH10308299A (ja) プラズマ処理装置
JP3355605B1 (ja) 放電ギャップ及びランプ点灯装置
JPH05291562A (ja) 静電チャック装置
JPH0677309A (ja) 静電チャック
JP3485335B2 (ja) プラズマ処理装置の静電チャック
CN109075062B (zh) 干式蚀刻装置的控制方法
JPH0896989A (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees