JP7200917B2 - シリコンウェーハの欠陥評価方法 - Google Patents

シリコンウェーハの欠陥評価方法 Download PDF

Info

Publication number
JP7200917B2
JP7200917B2 JP2019226689A JP2019226689A JP7200917B2 JP 7200917 B2 JP7200917 B2 JP 7200917B2 JP 2019226689 A JP2019226689 A JP 2019226689A JP 2019226689 A JP2019226689 A JP 2019226689A JP 7200917 B2 JP7200917 B2 JP 7200917B2
Authority
JP
Japan
Prior art keywords
heat treatment
vacancies
oxygen
silicon wafer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019226689A
Other languages
English (en)
Other versions
JP2021097108A (ja
Inventor
康太 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2019226689A priority Critical patent/JP7200917B2/ja
Publication of JP2021097108A publication Critical patent/JP2021097108A/ja
Application granted granted Critical
Publication of JP7200917B2 publication Critical patent/JP7200917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、シリコンウェーハの欠陥評価方法に関する。
半導体製造プロセスでは、歩留まりに大きな影響を与える金属不純物の低減が常に求められる。金属不純物を低減する方法として、シリコンウェーハ(以下、単にウェーハとも言う)中の酸素析出物(Bulk Micro Defect:BMD)に金属不純物を捕獲させる方法(ゲッタリング)がある。そのため、ゲッタリングに寄与するBMDが高密度に存在するウェーハが求められている。
BMDを高密度に形成させるための方法として、ウェーハに急速加熱・急速冷却熱処理(Rapid Thermal Annealing process:RTA処理)を施す手法が提案されている。RTA処理とは、ウェーハを例えば50℃/secといった昇温速度で室温より急速昇温し、1200℃前後の温度で数十秒加熱保持した後、50℃/secといった降温速度で急速冷却する方法である。
RTA処理後にBMD形成熱処理(酸素析出熱処理)を行うことで、BMDが形成されるメカニズムを簡単に説明する。
まず、RTA処理では、例えばNまたはNH等の窒化物形成雰囲気、あるいはこれらのガスとAr、H等の窒化物非形成雰囲気との混合ガス雰囲気中で、1200℃のような高温保持中にウェーハ表面より空孔の注入が起こり、その後降温する間に空孔の拡散による再分布と格子間シリコンとの消滅が起きる。
その結果、ウェーハ中の空孔は不均一に分布した状態となる。このような状態のウェーハに対し、酸素析出熱処理を施すと、RTA処理で形成された空孔の濃度プロファイルに従い、BMDが形成される。
しかし、酸素析出熱処理後のBMDを評価しようとすると、例えば800℃/4hr+1000℃/16hrのような長時間の酸素析出熱処理を施しBMDを成長させた後、例えば赤外散乱トモグラフ装置でBMD密度やサイズを評価する必要があり、大変スループットが悪く手間もかかる。
そこで、特許文献1には、RTA処理したウェーハをSC-1液(NHOH+H+HO)に浸漬させウェーハ表面に酸化膜を形成して、ウェーハ表面を親水面とし、白金拡散液をスピンコート法により塗布した後に、白金をウェーハ全体に拡散させる熱処理を施し、DLTS(Deep Level Transient Spectroscopy)法にて白金濃度を測定し、白金濃度を空孔濃度と見なし、この空孔濃度を指標に酸素析出熱処理後のBMD密度を予測する方法が開示されている。
このように、予めRTA処理で導入されて残留する空孔濃度と酸素析出熱処理後のBMD密度との相関関係を求めておけば、空孔濃度を指標とすることで、酸素析出熱処理を行わずにBMD密度を推定できることから、RTA処理で導入されて残留する空孔濃度を評価することは非常に重要である。
尚、DLTS法とは、測定対象に形成したショットキー接合部またはpn接合部に印加する逆バイアスを操作し、その接合部に生じる空乏層の静電容量変化の温度依存性から、深い不純物準位に関する情報を得る方法である。このDLTS法の測定結果は、例えばDLTS信号強度と測定温度のグラフで示され、グラフ上に形成されたピークが、ある深い不純物準位の存在を示す。また、そのピークの温度から深い不純物準位のエネルギーが判明し、そのピークの高さが理論的に深い不純物準位の密度を示す。
特開2002-334886
P.Pellegrino et al,Physical Review B,Vol 64,195211
しかし、特許文献1は空孔濃度評価工程が煩雑で大変手間が掛かる。さらに、白金を拡散させる熱処理工程が必要である。この熱処理により、例えば空孔と格子間シリコンが対消滅を起こすなど、RTA処理で導入されて残留した空孔の形態が変化するため、RTA処理で導入されて残留した空孔のみを評価できているとは言えない。
そこで本発明はこのような問題点に鑑みなされたもので、本発明の目的は、空孔を導入する熱処理後、DLTS測定前に別の熱処理を施さなくとも、酸素析出熱処理後のBMD密度の指標となるシリコンウェーハ中の空孔濃度を簡便に評価することができる方法を提供することにある。
上記課題を達成するために、本発明では、熱処理によりシリコンウェーハに導入されて残留する空孔濃度を評価するシリコンウェーハの欠陥評価方法であって、前記熱処理後のシリコンウェーハの温度を150℃以上にすることなく、DLTS法にて空孔と酸素とを含んだ欠陥の準位密度を測定し、該測定した空孔と酸素とを含んだ欠陥の準位密度に基づき、前記熱処理後のシリコンウェーハに残留する空孔濃度を評価することを特徴とするシリコンウェーハの欠陥評価方法を提供する。
このように、DLTS法で空孔と酸素とを含んだ欠陥の準位密度を測定し、この準位密度を残留空孔濃度と見なすことで、熱処理で導入されて残留する空孔濃度を、さらに別の熱処理を行うなどの前処理を行うことなく簡便に評価できる。そして、酸素析出熱処理後のBMDの評価に役立てることができる。また、この空孔と酸素とを含んだ欠陥は150℃以上の温度により分解するため、前記空孔を導入する熱処理の後はシリコンウェーハの温度を150℃以上にすることなく前記DLTS法による測定を行う必要がある。
また、前記熱処理を、急速加熱・急速冷却熱処理とすることができる。
RTA処理であれば、通常の熱処理より高濃度に空孔を導入できる。
また、前記空孔と酸素とを含んだ欠陥の準位密度を、伝導帯の下端の準位をEcとして、Ec-0.17eVの密度とすることができる。
Ec-0.17eVは空孔と酸素の複合体であることから、この準位密度を指標とすることで、空孔濃度をより好適に評価できる。
また、前記空孔と酸素とを含んだ欠陥の準位密度を、伝導帯の下端の準位をEcとして、Ec-0.32eVの密度とすることができる。
Ec-0.32eVは空孔、酸素、水素の複合体であることから、この準位密度を指標とすることで、空孔濃度をより好適に評価できる。
以上のように、本発明のシリコンウェーハの欠陥評価方法であれば、空孔導入の熱処理後、DLTS測定前に別の熱処理を施さなくとも、酸素析出熱処理後のBMD密度の指標となるシリコンウェーハ中の残留空孔濃度を簡便に評価することができる。
本発明のシリコンウェーハの欠陥評価方法の一例を示すフローチャートである。 RTA処理後および電子線照射後のDLTSスペクトルを示すグラフである。 空孔と酸素とを含んだ欠陥の準位であるEc-0.17eVおよびEc-0.32eVの密度と酸素析出熱処理後のBMD密度との関係を示すグラフである。 空孔と酸素とを含んだ欠陥の準位であるEc-0.17eVおよびEc-0.32eVの熱安定性を示すグラフである。 実施例のRTA処理温度とEc-0.17eVおよびEc-0.32eVの準位密度との関係を示すグラフである。 RTA処理温度と酸素析出熱処理後のBMD密度との関係を示すグラフである。
本発明者は、例えば特許文献1に代表される、白金濃度を空孔濃度とみなす間接的な空孔濃度評価ではなく、空孔導入目的の熱処理後にその他の目的の熱処理などの前処理を行わず、DLTS法にて空孔が関与した不純物準位を直接検出できないか鋭意検討を行った。
その結果、詳しくは後述するが、DLTS法により測定されるシリコンのバンドギャップ内の不純物準位の中で、空孔と酸素とを含んだ欠陥の準位を検出できることが新たに分かり、この空孔と酸素とを含んだ欠陥の準位密度が酸素析出熱処理で形成されたBMD密度と良い相関があることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は本発明のシリコンウェーハの欠陥評価方法の一例を示すフローチャートである。
図1の工程1のように、空孔導入目的の熱処理を施したシリコンウェーハを用意する。
この熱処理は、特には限定されないが例えばRTA処理とすることができる。RTA処理は、例えば市販の急速加熱・急速冷却熱処理装置を用いて行うことができる。RTA処理であれば、抵抗加熱装置等を用いた通常の熱処理より高濃度に空孔を導入できる。熱処理条件は特に限定されないが、例えば、昇温速度、降温速度が50℃/sec以上で、熱処理温度が1200~1300℃、10秒間程度とすることができる。ここではRTA処理を施した場合を例に挙げて説明する。
次に、図1の工程2のように、DLTS法を用いて空孔と酸素とを含んだ欠陥の準位密度を測定する。
ここで、本発明を見出した経緯について説明する。特に、空孔と酸素とを含んだ欠陥の準位密度を測定する理由、その測定方法について以下に詳述する。まず、本発明で用いたDLTS法について説明する。
ショットキー接合を形成する金属電極をウェーハ表面に形成し、裏面にはオーミック接合を持つ金属電極を形成し、2つの電極間に逆バイアスを印加し、生じた空乏層内の静電容量変化の温度依存性を取得する。すると、不純物が形成するエネルギー準位に応じた温度で静電容量変化がピークを形成するので、そのピーク位置の静電容量変化から不純物準位密度を算出する。
続いて、DLTS法を用いたRTA処理後のウェーハの空孔と酸素とを含んだ不純物準位の検出方法について説明する。まず一例として、図2にはn型ウェーハにNHとArの混合ガスで、1300℃/10secのRTA処理を施したDLTSスペクトル(実線)を示した。このように、RTA処理後には多くの不純物準位が存在する。これらは全ての不純物準位が空孔と酸素とを含んだ欠陥の準位というわけではなく、例えば炭素、窒素、リンやこれらを含む複合体など、空孔を含まない不純物準位も存在する。したがって、これら多くの不純物準位の中から、空孔と酸素とを含んだ欠陥の準位を選定する必要がある。
そこで本発明者はRTA処理後のDLTSスペクトルと電子線照射処理後のDLTSスペクトルを比較することで、空孔と酸素とを含んだ欠陥の準位を選定することを試みた。この理由を以下に説明する。
一般的に、シリコンウェーハにイオン注入や電子線照射処理を行うと、格子位置のシリコンが弾き出され、空孔と格子間シリコンが生成し、その中でも特に空孔を含む不純物準位が形成されることが知られている。例えば非特許文献1では、伝導帯の下端の準位をEcとして、Ec-0.17eVに空孔酸素複合体の不純物準位、Ec-0.23eVに空孔空孔複合体、Ec-0.32eVに空孔酸素水素複合体の不純物準位などの報告例がある。
したがって、イオン注入又は電子線照射処理後の空孔と酸素とを含んだ欠陥の準位を参照することで、RTA処理後のスペクトルの不純物準位の中から空孔と酸素とを含んだ欠陥の準位を特定できる。
図2の電子線照射処理後のスペクトル(点線)を見ると、空孔酸素複合体起因の不純物準位Ec-0.17eVと、空孔酸素水素複合体起因の不純物準位Ec-0.32eVが存在していることが分かる。サンプルの処理条件が異なっても、不純物が形成するエネルギー準位、即ちピーク位置は同じであることから、電子線照射処理後のEc-0.17eVとEc-0.32eVの準位密度を参照することで、RTA処理後のスペクトル(実線)からEc-0.17eVとEc-0.32eVの不純物準位を特定することができる。
ここで、Ec-0.17eVとEc-0.32eVの密度が酸素析出熱処理後のBMD密度の指標となるか検証した。n型ウェーハにNHとArの混合ガスで、1200℃/10sec、1250℃/10sec、1300℃/10secの3水準の条件でRTA処理を施し、Ec-0.17eVとEc-0.32eVの密度を測定した。また、RTA処理後のウェーハに800℃/4hr+1000℃/16hrの酸素析出熱処理を施し、赤外トモグラフ法にてBMD密度を算出した。図3にその結果を示す。
その結果、Ec-0.17eVとEc-0.32eVのどちらも、RTA処理温度が高いほど準位密度が高くなる傾向が得られ、準位密度がBMD密度と正の相関を示した。したがって、Ec-0.17eV、Ec-0.32eVの密度は、どちらも酸素析出熱処理後のBMD密度の指標となることがわかる。
尚、図3に示すEc-0.17eVとEc-0.32eVの相関係数Rはどちらも高いことから、Ec-0.17eVとEc-0.32eVのどちらも検出される場合は、どちらを指標としてもよい。
ところで、1300℃/10secの条件でRTA処理を施した後、Ec-0.17eVとEc-0.32eVの熱安定性を調査した。その結果、図4に示すように室温状態(25℃)のままの密度に対し、一旦、150℃以上の熱処理を施すとEc-0.17eVとEc-0.32eVの密度がどちらも減少することが分かった。これは熱処理により空孔と酸素とを含んだ欠陥が分解したためと推定される。
したがって、RTA処理を施した後は150℃以上の熱処理を施さずにDLTS法による測定を行う必要がある。
以上のことから、本発明における工程2の手順についてまとめると以下の通りである。
用意したRTA処理済のシリコンウェーハの温度を150℃以上にすることなく、DLTS法にて空孔と酸素とを含んだ欠陥の準位密度を測定する。
このとき、測定する準位密度は空孔と酸素とを含んだ欠陥の準位密度であれば良く、例えば、Ec-0.17eVとすることができる。
Ec-0.17eVは空孔と酸素の複合体であり、前述したように、図3に示すように準位密度が酸素析出熱処理後のBMD密度と良い相関があることから、この準位密度を指標とすることができる。
あるいは、Ec-0.32eVとすることができる。
Ec-0.32eVは空孔、酸素、水素の複合体であり、Ec-0.17eVの密度と同様に、酸素析出熱処理後のBMD密度の指標とすることができる。
なお、Ec-0.17eVとEc-0.32eVのどちらの密度を測定して利用してもよい。当然、両方の値を測定することもできる。
また、RTA処理後からDLTS測定において、シリコンウェーハの温度が150℃以上にならないようにすることで、測定対象である、空孔と酸素とを含んだ欠陥が分解するのを防ぐことができ、正確な測定を行うことができる。
次に、図1の工程3のように、測定したEc-0.17eV又はEc-0.32eVの密度に基づき、熱処理(RTA処理)後のシリコンウェーハにおける残留空孔濃度を評価する。
このようにすれば、空孔濃度評価、さらにはBMD密度評価のために、従来のように長時間の酸素析出熱処理をする必要もなく、また特許文献1に記載の方法のように白金拡散液の塗布や拡散熱処理のような前処理を特別に行う必要もなく、簡便に残留空孔濃度の評価を行うことができ、そしてBMD密度評価に役立てることができる。しかも、別途の熱処理を必要とする特許文献1の方法に比べ、本発明では空孔と酸素とを含んだ欠陥を分解することもないため、より高精度な評価を行うことができる。
以下、本発明を実施例に基づきさらに説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきではない。
(実施例)
CZ法で育成され、導電型がn型、抵抗率が2.5Ωcmのシリコンウェーハを3枚用意した。次に、前記シリコンウェーハに、6.5%-NH/Arの雰囲気、昇温速度50℃/sec、降温速度50℃/secでそれぞれ1200℃/10sec、1250℃/10sec、1300℃/10secのRTA処理を施し、その後熱処理を加えることなく評価対象のウェーハを用意した。次いで、フッ酸にて表面の窒化膜を除去し、表面にはショットキー電極として金を蒸着し、裏面にはオーミック電極としてガリウムを擦り込み、DLTS法にてEc-0.17eVとEc-0.32eVの密度を測定した。
その結果、図5に示すようにEc-0.17eVの密度は1200℃/10secでは8.9×1010/cm、1250℃/10secでは4.2×1011/cm、1300℃/10secでは1.3×1012/cm、Ec-0.32eVの密度は、1200℃/10secでは1.2×1011/cm、1250℃/10secでは4.8×1011/cm、1300℃/10secでは1.2×1012/cmとなり、Ec-0.17eVとEc-0.32eVのどちらも、RTA処理温度が高いほど準位密度が高かった。この結果より、これらのシリコンウェーハにおける残留する空孔濃度の大小関係は、(低)1200℃/10sec<1250℃/10sec<1300℃/10sec(高)と評価した。
実施例のこの評価について検証する。まず、実施例と同じシリコンウェーハに実施例と同じ条件でRTA処理を施し、その後熱処理を加えることなく実施例と同じ評価用ウェーハを用意した。次に800℃/4hr+1000℃/16hrの酸素析出熱処理を施し、赤外トモグラフにてBMD密度を評価した。その結果、図6に示すように1200℃/10secでは6.7×10/cm、1250℃/10secでは2.4×10/cm、1300℃/10secでは8.9×10/cmとなり、BMD密度の大小関係は、(低)1200℃/10sec<1250℃/10sec<1300℃/10sec(高)と求まった。
実施例で求めた空孔濃度の大小関係と、検証で求めたBMD密度の大小関係は良く一致していることから、本発明の評価方法で熱処理によりシリコンウェーハに導入されて残留する空孔濃度を評価できていることが分かる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 熱処理によりシリコンウェーハに導入されて残留する空孔濃度を評価するシリコンウェーハの欠陥評価方法であって、
    前記熱処理後のシリコンウェーハの温度を150℃以上にすることなく、DLTS法にて空孔と酸素とを含んだ欠陥の準位密度を測定し、
    該測定した空孔と酸素とを含んだ欠陥の準位密度に基づき、前記熱処理後のシリコンウェーハに残留する空孔濃度を評価することを特徴とするシリコンウェーハの欠陥評価方法。
  2. 前記熱処理を、急速加熱・急速冷却熱処理とすることを特徴とする請求項1に記載のシリコンウェーハの欠陥評価方法。
  3. 前記空孔と酸素とを含んだ欠陥の準位密度を、伝導帯の下端の準位をEcとして、Ec-0.17eVの密度とすることを特徴とする請求項1または請求項2に記載のシリコンウェーハの欠陥評価方法。
  4. 前記空孔と酸素とを含んだ欠陥の準位密度を、伝導帯の下端の準位をEcとして、Ec-0.32eVの密度とすることを特徴とする請求項1または請求項2に記載のシリコンウェーハの欠陥評価方法。
JP2019226689A 2019-12-16 2019-12-16 シリコンウェーハの欠陥評価方法 Active JP7200917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019226689A JP7200917B2 (ja) 2019-12-16 2019-12-16 シリコンウェーハの欠陥評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019226689A JP7200917B2 (ja) 2019-12-16 2019-12-16 シリコンウェーハの欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2021097108A JP2021097108A (ja) 2021-06-24
JP7200917B2 true JP7200917B2 (ja) 2023-01-10

Family

ID=76431567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019226689A Active JP7200917B2 (ja) 2019-12-16 2019-12-16 シリコンウェーハの欠陥評価方法

Country Status (1)

Country Link
JP (1) JP7200917B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334886A (ja) 2001-05-11 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの酸素析出物密度の評価方法及びその評価方法に基づいて製造されたシリコンウェーハ
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018139242A (ja) 2017-02-24 2018-09-06 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法、シリコン単結晶インゴットの製造方法、シリコン単結晶インゴット、およびシリコンウェーハ
JP2019137566A (ja) 2018-02-07 2019-08-22 信越半導体株式会社 シリコン結晶中の炭素濃度測定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714755A (ja) * 1993-06-25 1995-01-17 Sumitomo Metal Ind Ltd シリコン半導体基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334886A (ja) 2001-05-11 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの酸素析出物密度の評価方法及びその評価方法に基づいて製造されたシリコンウェーハ
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018139242A (ja) 2017-02-24 2018-09-06 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法、シリコン単結晶インゴットの製造方法、シリコン単結晶インゴット、およびシリコンウェーハ
JP2019137566A (ja) 2018-02-07 2019-08-22 信越半導体株式会社 シリコン結晶中の炭素濃度測定方法

Also Published As

Publication number Publication date
JP2021097108A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
JP4940737B2 (ja) 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
KR102029647B1 (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
JP7200917B2 (ja) シリコンウェーハの欠陥評価方法
JP6268676B2 (ja) 電極の形成方法
JP7006517B2 (ja) シリコン単結晶基板中の欠陥密度の制御方法
Yarykin et al. Interaction of copper impurity with radiation defects in silicon doped with boron
JP5042445B2 (ja) シリコンウェーハのゲッタリング効率を評価する方法
JP6817545B2 (ja) シリコン中の炭素測定方法
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
Graff et al. Degradation of carrier lifetime in silicon crystals at room temperature
JP7310727B2 (ja) シリコン試料中の酸素濃度測定方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPH11297704A (ja) 酸素析出物密度の評価方法
KR100901823B1 (ko) 실리콘 웨이퍼 결함 분석 방법
JP7103314B2 (ja) シリコン単結晶基板中の炭素濃度評価方法
KR102644675B1 (ko) 탄소농도 평가방법
JP7218733B2 (ja) シリコン試料の酸素濃度評価方法
KR102196225B1 (ko) 실리콘 웨이퍼의 불순물 농도 측정 방법
CN111051580B (zh) 硅晶片
JP6766786B2 (ja) シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法
WO2021044682A1 (ja) 半導体基板の評価方法
JP2013157453A (ja) 半導体素子、及びその形成方法
Boyko et al. The effect of neutron irradiation and annealing temperature on the electrical properties and lattice constant of epitaxial gallium nitride layers
JP2016157867A (ja) 半導体ウェーハのゲッタリング能力評価方法、それを用いた半導体ウェーハの判定方法および製造方法ならびに半導体ウェーハ
Yarykin et al. Interstitial Carbon in p-Type Copper-Doped Silicon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211221

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7200917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150