JP6669157B2 - C面GaN基板 - Google Patents

C面GaN基板 Download PDF

Info

Publication number
JP6669157B2
JP6669157B2 JP2017502293A JP2017502293A JP6669157B2 JP 6669157 B2 JP6669157 B2 JP 6669157B2 JP 2017502293 A JP2017502293 A JP 2017502293A JP 2017502293 A JP2017502293 A JP 2017502293A JP 6669157 B2 JP6669157 B2 JP 6669157B2
Authority
JP
Japan
Prior art keywords
gan substrate
facet growth
plane
plane gan
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017502293A
Other languages
English (en)
Other versions
JPWO2016136552A1 (ja
Inventor
憲司 磯
憲司 磯
博充 木村
博充 木村
雄也 齋藤
雄也 齋藤
悠貴 江夏
悠貴 江夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of JPWO2016136552A1 publication Critical patent/JPWO2016136552A1/ja
Application granted granted Critical
Publication of JP6669157B2 publication Critical patent/JP6669157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、主としてC面GaN基板に関する。
GaN(窒化ガリウム)はIII−V族化合物半導体の一種であり、六方晶系に属するウルツ鉱型の結晶構造を備える。
近年、GaN結晶のみで構成された単結晶基板であるGaN基板が、窒化物半導体デバイス用の基板として注目されている。
窒化物半導体は、III族窒化物系化合物半導体、窒化物系III−V族化合物半導体、GaN系半導体などとも呼ばれ、GaNを含む他、GaNのガリウムの一部または全部を他の周期表第13族元素(B、Al、In等)で置換した化合物を含む。
特に有用なGaN基板のひとつが、C面と平行または略平行な主表面を持つC面GaN基板である。
C面GaN基板は、[0001]側の主表面であるガリウム極性面と、[000−1]側の主表面である窒素極性面とを有している。窒化物半導体デバイスの形成に使用されるのは、今のところ主にガリウム極性面である。
商業的に生産されているC面GaN基板には、HVPE(ハイドライド気相エピタキシー)法によって成長されたGaN結晶が使用されている。
HVPE法によるGaN結晶の成長では、サファイア基板、GaAs基板等の、GaNとは組成を異にする単結晶基板上に、MOVPE(有機金属気相成長)法でc軸配向GaN膜を成長させてなるGaNテンプレートが、シードとして使用される。該GaNテンプレート上で、GaN結晶はc軸方向に成長される。
GaN結晶に導電性を付与する目的で使用されるドーパントとして酸素(O)がある。GaNでは酸素の取り込みに関して強いファセット依存性があり、成長面がC面ファセットで覆われる成長モードでは、GaN結晶に十分な量の酸素を添加することができない。そこで、特開2002−373864(特許文献1)に記載された方法では、c軸方向に成長するGaNの成長面(成長途中にあるGaN結晶の表面)にピットを発生させて、C面以外のファセットを露出させている。ピットは、成長条件の制御によって発生させている。
特開2003−165799号公報(特許文献2)および特開2006−66496号公報(特許文献3)には、コア(「閉じた欠陥集合領域」)を伴う表面ピットを発生させるために、GaNテンプレートの表面に成長マスクでドットパターンを形成する方法が開示されている。
コアは、周囲の領域との間で結晶構造上の連続性を持たない領域であり、その典型例は、GaN結晶の極性が局所的に反転したドメイン(反転ドメイン)である。反転ドメイン以外において、GaN結晶の成長方向は[0001]方向(+c方向)であるが、反転ドメインでは[000−1]方向(−c方向)である。
反転ドメイン以外のコアとして、特許文献2には、多結晶領域が例示されている他、粒界、面欠陥、線欠陥の集合体等によって周囲の領域から仕切られた結晶領域が例示されている。
特開2002−373864号公報 特開2003−165799号公報 特開2006−66496号公報
特許文献1(特開2002−373864)に開示された方法では、GaNの成長面に発生させるピットの位置制御が全く行われていない。従って、この方法で製造されるGaN結晶は、不純物の濃度や分布が製造ロット間で変動し易く、それ故に、このGaN結晶から得られるC面GaN基板は、品質が不安定となることが懸念される。
また、特許文献1では、GaN基板の主表面内におけるオフ角の変動については何ら関心が向けられていない。
特許文献2(特開2003−165779)および特許文献3(特開2006−66496)に開示された方法で成長させたGaN結晶からC面GaN基板を作製した場合、二つの主表面間を貫通するコアが周期的に配列された構造となる。かかるC面GaN基板上に形成される窒化物半導体デバイスは、形状および寸法上の制約を強く受ける。なぜなら、コアは巨大な結晶欠陥であり、コアの直上にデバイス構造を形成することは好まれないからである。コアの直上に形成された窒化物半導体デバイスは、特性と信頼性の少なくとも一方(多くの場合は両方)に問題を持つ可能性が高い。
従って、本発明の目的には、成長面にピットを発生させる方法で成長されたGaN結晶から作られるものでありながら、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかで、かつ、主表面内におけるオフ角の変動が抑制された、C面GaN基板を提供することが含まれる。
更に、本発明の目的には、成長面にピットを発生させる方法で成長されたGaN結晶から作られるものでありながら、品質が安定しており、かつ、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかな、C面GaN基板を提供することが含まれる。
本発明の実施形態には、以下に記載するC面GaN基板、窒化物半導体デバイスの製造方法、および、エピタキシャルウエハが含まれる。
[a1]各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm-2未満であり、かつ、該主表面のうち基板の外周端からの距離が5mm以上の部分から、直径4cmの円形領域をどのように選んでも、該円形領域内におけるオフ角のa軸方向成分およびm軸方向成分の変動幅がそれぞれ0.25度以下である、C面GaN基板。
[a2]直径が95〜105mmであって、各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm-2未満であり、かつ、前記主表面のうち基板の外周端からの距離が5mm以上の部分におけるオフ角のa軸方向成分およびm軸方向成分の変動幅が、それぞれ0.5度以下である、C面GaN基板。
[a3]前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において0cm-2である、[a1]または[a2]に記載のC面GaN基板。
[a4]前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の70%以上である、[a1]〜[a3]のいずれかに記載のC面GaN基板。
[a5]前記複数のファセット成長領域の少なくとも一部は規則的に配置されている、[a1]〜[a4]のいずれかに記載のC面GaN基板。
[a6]前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、[a5]に記載のC面GaN基板。
[a7]前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、[a5]に記載のC面GaN基板。
[a8]表面にドットマスクが配置されたシードを用いて成長されたGaN結晶を含む、[a1]〜[a7]のいずれかに記載のC面GaN基板。
[a9]前記ファセット成長領域の少なくとも一部において酸素濃度が5×1017cm-3以上である、[a1]〜[a8]のいずれかに記載のC面GaN基板。
[a10]ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、[a1]〜[a9]のいずれかに記載のC面GaN基板。
[a11]電気抵抗率が0.1Ωcm以下である、[a1]〜[a10]のいずれかに記載のC面GaN基板。
[a12][a1]〜[a11]のいずれかに記載のC面GaN基板を準備するステップと、該準備したC面GaN基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
[a13]前記[a1]〜[a11]のいずれかに記載のC面GaN基板と、該C面GaN基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
[b1]各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm-2未満であり、かつ、該複数のファセット成長領域の少なくとも一部は規則的に配置されている、C面GaN基板。
[b2]前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において0cm-2である、[b1]に記載のC面GaN基板。
[b3]前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、[b1]または[b2]に記載のC面GaN基板。
[b4]前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、[b1]または[b2]に記載のC面GaN基板。
[b5]前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の70%以上である、[b1]〜[b4]のいずれかに記載のC面GaN基板。
[b6]表面にドットマスクが配置されたシードを用いて成長されたGaN結晶を含む、[b1]〜[b5]のいずれかに記載のC面GaN基板。
[b7]前記ファセット成長領域の少なくとも一部において酸素濃度が5×1017cm-3以上である、[b1]〜[b6]のいずれかに記載のC面GaN基板。
[b8]ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、[b1]〜[b7]のいずれかに記載のC面GaN基板。
[b9]電気抵抗率が0.1Ωcm以下である、[b1]〜[b8]のいずれかに記載のC面GaN基板。
[b10][b1]〜[b9]のいずれかに記載のC面GaN基板を準備するステップと、該準備したC面GaN基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
[b11]前記[b1]〜[b10]のいずれかに記載のC面GaN基板と、該C面GaN基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
[c1]表面にドットマスクが配置されたシードを用いて成長されたGaN結晶を含み、各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm-2未満である、C面GaN基板。
[c2]前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において0cm-2である、[c1]に記載のC面GaN基板。
[c3]表面にドットマスクが規則的に配置されたシードを用いて成長されたGaN結晶を含む、[c1]または[c2]に記載のC面GaN基板。
[c4]表面にドットマスクが正方格子配置されたシードを用いて成長されたGaN結晶を含む、[c1]または[c2]に記載のC面GaN基板。
[c5]表面にドットマスクが三角格子配置されたシードを用いて成長されたGaN結晶を含む、[c1]または[c2]に記載のC面GaN基板。
[c6]前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の70%以上である、[c1]〜[c5]のいずれかに記載のC面GaN基板。
[c7]前記主表面のうち基板の外周端からの距離が5mm以上の部分から、直径4cmの円形領域をどのように選んでも、該円形領域内におけるオフ角のa軸方向成分およびm軸方向成分の変動幅がそれぞれ0.3度以下である、[c1]〜[c6]のいずれかに記載のC面GaN基板。
[c8]直径が95〜105mmであって、前記主表面のうち基板の外周端からの距離が5mm以上の部分におけるオフ角のa軸方向成分およびm軸方向成分の変動幅が、それぞれ0.6度以下である、[c1]〜[c6]のいずれかに記載のC面GaN基板。
[c9]前記ファセット成長領域の少なくとも一部において酸素濃度が5×1017cm-3以上である、[c1]〜[c8]のいずれかに記載のC面GaN基板。
[c10]ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、[c1]〜[c9]のいずれかに記載のC面GaN基板。
[c11]電気抵抗率が0.1Ωcm以下である、[ca1]〜[c10]のいずれかに記載のC面GaN基板。
[c12][c1]〜[c11]のいずれかに記載のC面GaN基板を準備するステップと、該準備したC面GaN基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
[c13]前記[c1]〜[c11]のいずれかに記載のC面GaN基板と、該C面GaN基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
本発明の一実施形態に係るC面GaN基板は、成長面にピットを発生させる方法で成長されたGaN結晶から作られるものでありながら、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかで、かつ、主表面内におけるオフ角の変動が抑制されている。
更に、本発明の他の一実施形態に係るC面GaN基板は、成長面にピットを発生させる方法で成長されたGaN結晶から作られるものでありながら、品質が安定しており、かつ、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかである。
図1は、本発明のC面GaN基板の一例を表す図面であり、図1(a)は斜視図、図1(b)は側面図である。 図2は、ファセット成長領域がどのようにして形成されるかを説明する図面である。 図3は、ドットマスクの配置例を示す図面であり、図3(a)は正方格子配置を、図3(b)は三角格子配置を、それぞれ表す。 図4は、格子パターンの例を示す図面であり、図4(a)は正方格子を、図4(b)は三角格子を、それぞれ表す。 図5は、C面GaN基板のオフ角θと、そのa軸方向成分θaおよびm軸方向成分θmとの関係を説明する図面である。 図6は、寸法の異なるドットマスクの混在の態様を例示する図面である。 図7は、ネットパターンの例を示す図面である。 図8は、ドットパターンの例を示す図面である。 図9は、複雑なパターンの例を示す図面である。 図10は、あるタイプのコアのカソードルミネッセンス像である(図面代用写真)。 図11(a)および(b)は、それぞれ、C面GaN基板のガリウム極性面の光学像である(図面代用写真)。 図12は、C面GaN基板のガリウム極性面の光学像である(図面代用写真)。 図13(a)および(b)は、それぞれ、C面GaN基板のガリウム極性面の光学像である(図面代用写真)。 図14は、コアが原因でC面GaN基板のガリウム極性面に発生した窪みのSEM像である(図面代用写真)。 図15は、反転ドメインを有するC面GaN基板のガリウム極性面の光学像である(図面代用写真)。
GaN結晶では、[0001]に平行な結晶軸がc軸、<10−10>に平行な結晶軸がm軸、<11−20>に平行な結晶軸がa軸と呼ばれる。また、c軸に直交する結晶面がC面、m軸に直交する結晶面がM面、a軸に直交する結晶面がA面と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、GaN結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
以下では、具体的な実施形態に即して本発明を詳細に説明する。
1.C面GaN基板
本発明のC面GaN基板は、典型的には図1に示すように、円盤の形状を有する。図1(a)は斜視図であり、図1(b)は側面図である。
図1を参照すると、C面GaN基板10は、[0001]側の主表面であるガリウム極性面11と、[000−1]側の主表面である窒素極性面12と、側面13とを有している。ガリウム極性面11上に描かれた破線は、基板の外周端からの距離が5mm未満の部分と5mm以上の部分との境界を表している。
C面GaN基板10の直径は45mm以上であり、50mm以上であってもよく、通常は305mm以下である。典型的な直径は、45〜55mm(約2インチ)、95〜105mm(約4インチ)、145〜155mm(約6インチ)、195〜205mm(約8インチ)等である。
C面GaN基板には、ハンドリングに不都合が生じない程度の強度が求められるので、その厚さは好ましくは250μm以上、より好ましくは300μm以上である。直径に応じて、更に厚くすることもできる。
ガリウム極性面11と側面13との境界を滑らかにするための面取りは、必要に応じて適宜行うことができる。窒素極性面12と側面13との境界についても同じである。
C面GaN基板10には、更に、結晶の方位を表示するオリエンテーション・フラットを設けることができる他、ガリウム極性面11と窒素極性面12の識別を容易にするためにインデックス・フラット等のマーキングを設けることができる。
C面GaN基板10の主表面は、GaN結晶のC面と平行であってもよいが、好ましくは、C面から僅かに傾斜させた方がよい。この傾斜の角度をオフ角という。
ガリウム極性面を(0001)面から傾斜させる場合の、好ましい傾斜方向は、<10−10>方向を中心とする±5度の範囲内の方向、または、<11−20>方向を中心とする±5度の範囲内の方向である。オフ角の絶対値は、通常0.1度以上、好ましくは0.2度以上であり、また、通常10度以下、好ましくは2度以下、より好ましくは1度以下である。
GaN基板10のオフ角は、X線回折法により測定することができる。
本発明のC面GaN基板は、各々が閉環形状を有する複数のファセット成長領域を主表面に有する。
ファセット成長領域の定義と、ファセット成長領域がどのようにして形成されるのかについて、図2を参照して説明する。
本発明のC面GaN基板を構成するGaN結晶は、シード上でGaNをc軸方向に成長させることにより製造される。シードの表面にはドットマスクが設けられ、その作用によって、成長の最初期段階に、図2(a)に示すように、GaN結晶の成長面(成長途中にあるGaN結晶の表面)にピットが発生する。
ピットの内部には、C面ファセット以外のファセットである、傾斜ファセットが露出する。傾斜ファセットは、C面に対し傾斜している。傾斜ファセットは、限定されるものではないが、例えば、{11−22}ファセットや{11−21}ファセットのような{nn−2nk}ファセットや、{10−11}ファセットや{10−12}ファセットのような{n0−nk}ファセットである(ここで、n、kは整数である)。
ピット以外の部分に露出するファセットは、C面ファセットである。
成長面にピットが存在する状態を保ちながら成長させると、図2(b)に示すように、ファセット成長部fgとC面成長部cgを含むGaN結晶が形成される。ファセット成長部fgは、傾斜ファセット上での成長によって形成された部分であり、C面成長部cgは、C面ファセット上での成長により形成された部分である。
注記すると、実際にGaN結晶が成長するときには、ピットの寸法は図2(b)に示すように一定ではなく、変化し得る。恐らくは局所的な環境の違いによって、あるピットはGaN結晶の成長とともに大きくなり、また、あるピットは小さくなるということが起こる。
ファセット成長部fgとC面成長部cgを含むGaN結晶を加工すると、図2(c)に示すように、主表面にファセット成長領域RfとC面成長領域Rcを有するC面基板が得られる。ファセット成長領域Rfはファセット成長部fgが露出した領域であり、C面成長領域RcはC面成長部cgが露出した領域である。ファセット成長部fgとC面成長部cgは、ガリウム極性面にも窒素極性面にも露出する。
以上に説明した形成メカニズムから理解されるように、ファセット成長領域の輪郭は、GaN結晶の成長面に形成されるピットの形状を反映して、閉環形状となる。ファセット成長領域Rfは、円または正多角形に近い輪郭形状を持つものが多いが、結晶成長中にピット同士の合体等が起こった部分等では、歪んだ形状となることもある。
本発明のC面GaN基板の主表面に観察される複数のファセット成長領域の殆どは、コアを付随しないファセット成長領域である。コアを付随するファセット成長領域は、存在しないことが最も好ましく、存在するとしても、その数密度は通常5cm-2未満であり、好ましくは4cm-2未満、更には2cm-2未満、更には1cm-2未満、更には0.5cm-2未満である。特に好ましいのは、反転ドメインを付随するファセット成長領域が存在しないこと、すなわち、かかるファセット成長領域の数密度が0cm-2であることである。
コアとは、前述の特許文献2および特許文献3で開示されたC面GaN基板が備える特徴的な構造であり、周囲の領域との間で結晶構造上の連続性を持たない領域である。コアには反転ドメインと多結晶領域が含まれる他、欠陥または欠陥の集合体によって周囲の領域から仕切られた結晶領域が含まれる。コアは、後述するように、カソードルミネッセンス像などで確認することができる。反転ドメインや多結晶領域の場合は、エッチングされたときに周囲と異なる形状を呈することを利用して検出することも可能である。
このように、本発明のC面GaN基板では、コアを付随するファセット成長領域が皆無であるか、あるいは、存在するとしても僅かであることから、その上に形成される窒化物半導体デバイスが形状および寸法に関して受ける制約を小さくすることができる。
本発明のC面GaN基板では、主表面に観察される複数のファセット成長領域の少なくとも一部が、規則的に配置されていてもよい。この構造は、基板を構成するGaN結晶を成長させる際に用いられる、表面ピットの発生方法と関係している。
前述の通り、本発明のC面GaN基板を構成するGaN結晶は、表面にドットマスクが設けられたシード上に成長される。表面ピットは、各ドットマスクの上部にひとつずつ発生する。従って、ドットマスクを規則的に並べた場合には、ドットマスクと同様に規則的に並んだピットが、GaNの成長面に発生する。
ドットマスクのピッチが比較的大きく、例えば500μm以上のとき、このピットの配置が、GaN結晶中に形成されるファセット成長部の配置に反映され、更には、C面GaN基板の主表面におけるファセット成長領域の配置に反映される。
このように、本発明のC面GaN基板において、その主表面に観察され得るファセット成長領域の規則的な配置は、基板を構成するGaN結晶を成長させる際に、表面にドットマスクが規則的に配置されたシードが用いられたことの名残なのである。
従って、ドットマスクが正方格子配置されたシードを用いて成長されたGaN結晶を含むC面GaN基板の主表面には、ファセット成長領域が正方格子配置された部分が観察され得るし、また、ドットマスクが三角格子配置されたシードを用いて成長されたGaN結晶を含むC面GaN基板の主表面には、ファセット成長領域が三角格子配置された部分が観察され得る。
ここで、正方格子配置とは図3(a)に示す配置であり、ドットは正方格子の格子位置に配置される。正方格子とは、図4(a)に示すように、同じ大きさの正方形が組み合わされた格子パターンである。格子位置とは、格子パターンを構成する直線が交差する位置のことである。
三角格子配置とは図3(b)に示す配置であり、ドットは三角格子の格子位置に配置される。三角格子とは、図4(b)に示すように、同じ大きさの正三角形が組み合わされた格子パターンである。
ドットマスクの作用でピットが発生するのは、結晶成長の最初期段階であり、発生したピットの一部には、その後の結晶成長の過程で消失するものもあれば、隣のピットと合体して大型化するものもある。そのため、本発明のC面GaN基板の主表面においては、一部のファセット成長領域のみが規則的に配置されていることが多い。
C面GaN基板の主表面におけるファセット成長領域の形状と配置は、例えば、蛍光顕微鏡を用いて調べることができる。蛍光顕微鏡で可視光観察を行った場合、ファセット成長領域は暗く見え、C面成長領域は明るく見える。
顕微ラマン分光測定に基づいて得られるキャリア濃度マッピング像からも、ファセット成長領域の配置を知ることができる。ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向があるので、キャリア濃度マッピング像上では、複数のファセット成長領域が互いに接している部分における、各ファセット成長領域の輪郭を観察することができる。
ファセット成長領域とC面成長領域ではエッチングレートが僅かに異なるので、主表面の仕上げ工程にCMPまたはエッチングが含まれるとき、ファセット成長領域とC面成長領域の間にナノスケールの段差が生じる場合がある。かかる段差が生じたC面GaN基板では、平面の微細な凹凸を検知し得る半導体ウエハ用の表面検査装置を用いて得られる光学像から、ファセット成長領域の配置を調べることができる。この目的に使用可能な半導体ウエハ用の表面検査装置の一例は、ソフトワークス(株)より入手できる「スーパーマクロSM75」である。
本発明のC面GaN基板において、主表面に存在する全てのファセット成長領域の面積の総和は、好ましくは、該主表面の面積の70%以上である。該比率は、より好ましくは80%以上であり、更には90%以上である。
主表面に存在する全てのファセット領域の中には、前述のドットマスクの作用で発生したピットに由来したものが含まれるだけではなく、該ドットマスクの作用によらずに、自発的に発生したピットに由来するものも含まれる。
本発明のC面GaN基板において、ファセット成長領域における酸素濃度は、5×1017cm-3以上、更には1×1018cm-3以上とすることが可能である。一方、C面成長領域の酸素濃度を1017cm-3台まで高くすることは困難である。
ここでいう酸素濃度は、表面から約1μmの深さで測定される酸素濃度を意味している。かかる酸素濃度は、ダイナミックSIMS(Secondary Ion Mass Spectroscopy)によって測定することができる。
本発明の面GaN基板には、C面成長領域におけるキャリア濃度不足を補うために、ケイ素(Si)、ゲルマニウム(Ge)等のn型不純物を添加してもよい。例えばケイ素は、C面成長領域における濃度が1018cm-3台に達し得る。
本発明のC面GaN基板の電気抵抗率は、通常0.1Ωcm以下であり、好ましくは0.05Ωcm以下、より好ましくは0.02Ωcm以下である。電気抵抗率が0.001Ωcm未満となる程のドーピングは、GaN結晶の結晶性や熱伝導率を低下させる可能性がある。
C面GaN基板のオフ角は、a軸方向成分とm軸方向成分に分解することができる。このことは、オフ角を、c軸を基準としたときの主表面の法線ベクトルの傾斜角として表すと理解し易い。
図5を参照して説明すると、オフ角θを有するC面GaN基板において、主表面の法線ベクトルNを、M面平行成分N//MとA面平行成分N//Aに分解することができる。M面平行成分N//Mは、M面上における法線ベクトルNの正射影であり、A面平行成分N//Aは、A面上における法線ベクトルNの正射影である。
法線ベクトルNをこのように分解したときの、M面平行成分N//Mのc軸に対する傾斜が、オフ角θのa軸方向成分θaであり、また、A面平行成分N//Aのc軸に対する傾斜が、オフ角θのm軸方向成分θmである。
GaN基板においては、主表面内におけるオフ角の変動が小さいことが重要である。主表面上にエピタキシャル成長する窒化物半導体膜の品質に対し、GaN基板のオフ角は極めて大きな影響を与えるからである。
従って、本発明のC面GaN基板では、主表面のうち基板の外周端からの距離が5mm以上の部分から、直径4cmの円形領域をどのように選んでも、該円形領域内におけるオフ角の変動幅が、a軸方向成分およびm軸方向成分のいずれについても0.25度以下、更には0.2度以下、更には0.1度以下であることが好ましい。
本発明のC面GaN基板の直径が95〜105mm(約4インチ)である場合には、主表面のうち基板の外周端からの距離が5mm以上の領域におけるオフ角の変動幅が、a軸方向成分およびm軸方向成分のいずれについても0.5度以下、更には0.4度以下、更には0.2度以下であることが好ましい。
ここでいう、オフ角のa軸方向成分の変動幅とは、該a軸方向成分の中央値をθa、最大値をθa+Δθa、最小値をθa−Δθaとしたときの、2Δθaを意味する。同様に、オフ角のm軸方向成分の変動幅とは、該m軸方向成分の中央値をθm、最大値をθm+Δθm、最小値をθm−Δθmとしたときの、2Δθmを意味する。θaおよびθmは、それぞれ0°であってもよい。
2.C面GaN基板の製造方法
本発明のC面GaN基板の製造に好適に用い得る、C面GaN基板の製造方法を以下に説明する。
2.1.シードの準備
C面サファイア基板上にMOVPE法でc軸配向GaN膜を成長させてなる、GaNテンプレートを準備する。GaNテンプレートの寸法(直径)は、製造しようとするC面GaN基板の寸法に応じて適宜選択すればよい。
次いで、GaNテンプレートの主表面(GaN膜表面)に選択成長マスクを形成する。選択成長マスクの材料は、GaN結晶の成長開始を阻害し得るものであればよく、例えば、金属の酸化物、窒化物または酸窒化物である。好適例は酸化ケイ素、窒化ケイ素および酸窒化ケイ素である。
選択成長マスクは、上記材料からなる厚さ50〜150nmの薄膜を、プラズマCVD、真空蒸着、スパッタリング等の方法で形成した後、該薄膜をフォトリソグラフィおよびエッチングの技法を用いてパターニングすることにより形成する。
選択成長マスクは、ドットマスクを含むパターンに形成する。
ドットマスクは、その最大幅が10μmあれば、その作用によって、シード上に成長するGaN結晶の表面にピットを発生させることができる。ドットマスクの最大幅は15μm以上、更には30μm以上、更には50μm以上とすることができる。
ここでいうドットマスクの最大幅とは、幅が最大となる方向の幅のことである。例えば、円の幅は方向によらず一定なので、円の最大幅はその直径に等しい。辺の数が偶数の正多角形の最大幅は、その外接円の直径と等しい。
ドットマスクの形状は、例えば、円形または正多角形であるが、限定されるものではない。ドットマスクの形状が、その上方に発生する表面ピットの形状に与える影響は確認されていない。しかし、異常成長の発生を防ぐうえでは、円形または円形に近い形状(例えば、正六角形、正八角形、正十二角形等)が好ましい。
ドットマスクの最大幅は、通常200μm以下、好ましくは150μm以下、更に好ましくは100μm以下である。ドットマスクが大き過ぎる場合、GaN結晶の異常成長の原因となる。
選択成長マスクに含まれるドットマスクの配置は、好ましくは、図3(a)に示す正方格子配置や図3(b)に示す三角格子配置であるが、限定されるものではない。
ドットマスクの寸法が均一であることは必須ではなく、例えば図6に示すように、寸法の異なるドットマスクを混在させてもよい。図6(a)では、大小2種類のドットマスクが、正方格子の格子位置に1個おきに配置されている。図6(b)は、三角格子配置されたドットマスクの中に、大きなドットマスクと小さなドットマスクがあるパターンの一例である。
選択成長マスクに占めるドットマスクの面積比が高く、例えば10%を超える場合、シード上に成長させるGaNに結晶多形(polytype)と呼ばれる異常が生じ易い。従って、マスクパターンを設計する際には、ドットマスクの寸法を上記の好ましい範囲内としつつ、該面積比が5%以下、更には2%以下、更には1%以下となるように、ドットの数密度を調整することが望ましい。
例えば、直径100μmの円形ドットマスクを正方格子配置する場合、ドットマスク1個の面積が7.85×10-5cm2であるから、その数密度(=格子位置の密度)を250cm-2とすれば、ドットマスクの面積比は約2%となる。ドットマスクの数密度を250cm-2とするには、正方格子における最近接格子位置間の間隔、つまり、単位格子である正方形の一辺の長さを、632μmとすればよい。
本発明者等が見出しているところによれば、選択成長マスクを前述のドットマスクのみで構成した場合、シード上に成長するGaN結晶中の転位密度(螺旋転位、刃状転位、混合転位)が高くなる傾向、ならびに、成長したGaN結晶を加工して得られるC面GaN基板において、主表面内でのオフ角の変動幅が大きくなる傾向がある。それだけではなく、選択成長マスクが前述のドットマスクのみであると、成長したGaN結晶がシードに強く固着するため、割れや欠けを発生させることなくシードから分離させることが難しくなる。
そこで、選択成長マスクは、前述のドットマスクが形成するパターンである第1パターンと、第1パターンより微細なパターンである第2パターンとを重ね合せた、混成パターンとすることが推奨される。別の言い方をすれば、第1パターンの余白部分(ドットマスクが無い部分)に、第2パターンを設けるということである。
第2パターンの一例は、ネットパターンである。ネットパターンの具体例を図7に示す。
図7(a)は三角格子ネット、図7(b)は菱形格子ネット、図7(c)は六角格子ネットを、それぞれ示す。図7(d)のネットパターンでは、開口部が円形である。図7(e)のネットパターンは、内角が全て120°であるが正六角形ではない、六角形の開口部を有している。
第2パターンの他の一例は、ドットパターンである。ドットパターンの具体例を図8に示す。図8(a)〜(c)におけるドットの配置はいずれも三角格子配置であるが、ドットの形状が異なっており、図8(a)では正六角形ではない六角形、図8(b)では正六角形、図8(c)では正三角形である。図8(c)では、ドットの各々が、隣接するドットと点接触している。
ドットパターンは、図8に示すものの他、ドットの配置が六角格子配置であるパターン、ドットの形状が円形、十二角形等であるパターン等、であってもよい。ドットの配置と形状の組合せに限定はない。
更に、第2パターンは、図9に示すような複雑なパターンであってもよい。
第2パターンは、第1パターンよりも微細なパターンである。
第2パターンの周期は、第1パターンの周期の好ましくは10分の1以下、更には15分の1以下である。
更に、第1パターンの周期とは関係なく、第2パターンの周期は30μm以下、更には20μm以下であることが好ましい。
第2パターンを構成するラインまたはドットの幅は、第1パターンを構成するドットマスクの幅の3分の1以下、更には5分の1以下、更には10分の1以下とすることができる。
第1パターンを構成するドットマスクの幅がいかなる値であろうと、第2パターンを構成するラインまたはドットの幅は、5μm以下、更には3μm以下であることが好ましい。
一方で、第2パターンを構成するラインまたはドットの幅は、通常0.5μm以上、好ましくは1μm以上である。この幅が小さ過ぎる場合、フォトリソグラフィ工程のコストが高くなる他、第2パターンに欠陥が生じる確率が高くなる。第2パターンに発生した欠陥は、GaN結晶の異常成長の原因となる。
第2パターンの設計にあたっては、その周期と、パターンを構成するラインまたはドットの幅を、上記の好ましい範囲内とするとともに、開口率(第2パターンに占める開口部の面積比)を50%以下、更には40%以下とすることが好ましい。第2パターンの開口率の下限は20%であり、それよりも低くすると、シード上にGaN結晶を成長させたときに、結晶多形と呼ばれる異常成長が発生し易い。
第2パターンの開口率を、上記の好ましい範囲内とすることにより、成長させたGaN結晶がシードに強く固着する問題が軽減される。
2.2.GaN結晶の成長
上記2.1.で準備した、主表面に選択成長マスクを配置したGaNテンプレートをシードに用いて、HVPE法でGaN結晶をc軸方向に成長させる。
HVPE装置としては、ホットウォール型石英リアクターを備えるものを好ましく使用できる。リアクター内に設置したGaボートにHCl(塩酸)ガスを供給し、HClと金属Gaを反応させてGaClガスを生成させる。このGaClガスと、別途配管を通してリアクター内に供給されるNH3(アンモニア)ガスとを反応させ、生成するGaNをリアクター内の別の場所に設置したシード上にエピタキシャル成長させる。
成長開始時を含む成長初期段階の成長温度は、好ましくは980℃以上とする。より好ましくは985℃以上である。成長温度が低いと反転ドメインが形成され易くなり、特に970℃以下では全てのドットマスク上に反転ドメインが形成される場合がある。
成長面にピットが発生した後の成長温度は、ピットが存在する状態が維持されるように設定すればよく、限定されるものではないが、好ましくは980〜1100℃である。
成長開始直後の成長レートを高くし過ぎた場合、あるタイプのコアを付随するファセット成長部が形成され易くなる。それは、欠陥または欠陥の集合体によって周囲の領域から仕切られた、異常に高い転位密度を有する結晶領域からなるコアである。
図10は、このタイプのコアがC面GaN基板の主表面に露出した部分のカソードルミネッセンス像である。非発光部で形成された輪郭線が観察され、コアとその周囲の領域とを明確に区別することができる。
このタイプのコアの発生を防止するには、GaN結晶を厚く成長させるメイン成長ステップの前に、該メイン成長ステップよりも成長温度を低くして成長レートを下げた初期成長ステップを設け、2段階(または多段階)成長を行うことが有効である。ただし、成長開始時の温度を970℃以下にすると、反転ドメイン型のコアが形成され易くなるので注意が必要である。
好適例では、(i)初期成長ステップ、(ii)メイン成長ステップと同じ成長温度を用いる第1中間成長ステップ、(iii)初期成長ステップと同じ成長温度を用いる第2中間成長ステップ、(iv)メイン成長ステップを順次行ってもよい。このような温度プロファイルを採用すると、上述のコアの発生を防止できるだけでなく、成長させたGaN結晶を加工して得られるC面GaN基板において、主表面内でのオフ角の変動幅が小さくなるという利点がある。
GaN結晶は、通常、成長面に形成されたピットの底からシード表面までの距離が1mm以上となるまで、成長させる。成長厚さに特に上限はなく、該距離が5mm以上となるまで成長させてもよい。
石英リアクターを用いた場合、酸素含有ガスを意図的に供給しなくても、成長するGaN結晶は酸素でドープされる。酸素が取り込まれるのは、主にファセット成長部である。
オートドーピングだけに頼ったのではGaN結晶の酸素濃度が不足するという場合は、リアクター内に酸素ガス(O2)を供給する。
反対に、GaN結晶の酸素濃度を下げる必要がある場合には、リアクター内にBN(窒化ホウ素)、SiC(炭化ケイ素)等からなるライナー管を配置し、その内側にシードを配置することによって、リアクターから発生する酸素含有ガスがシードに達することを妨げる。
GaN結晶をケイ素でドープする場合は、ドーピングガスとしてクロロシラン(SiH3Cl、SiH2Cl2、SiHCl3、SiCl4)またはフルオロシランをリアクターに供給することが好ましい。
GaN結晶をゲルマニウムでドープする場合は、ドーピングガスとしてテトラクロロゲルマン(GeCl4)をリアクターに供給することが好ましい。
所定の成長時間が経過したら、GaボートへのHClガスの供給を停止するとともに、リアクターの加熱を停止して、GaN結晶の成長を止め、リアクターの温度を室温まで降下させる。
選択成長マスクに設ける前述の第2パターンの開口率を40%以下にすると、シードの温度が室温に下がる間に、成長したGaN結晶がシードから自発的に分離する傾向がある。
GaN結晶がシードから自発的に分離しない場合は、ソーイング、研磨、レーザー・リフトオフ、エッチング等、公知の手段を適宜使用して分離させる。
2.3.GaN結晶の加工
円盤形状のC面GaN基板を作製する場合、上記2.2で成長させたGaN結晶に、研削加工またはコアドリル加工を行い、外周部を円筒形としたインゴットを作製する。次いで、ワイヤソー・スライサーまたは内周刃スライサーを用いて、このインゴットをC面に平行または略平行にスライスし、円盤形のウエハを得る。
更に、得られたウエハの主表面の一方または両方を、その上に窒化物半導体薄膜をエピタキシャル成長させるのに適した、平坦で平滑な表面に仕上げる。
ガリウム極性面と窒素極性面のいずれであっても、研削、ラッピングを順次施して平坦化した後、CMP(Chemical Mechanical Polishing)によってダメージ層除去および平滑化を行うことにより、窒化物半導体のエピタキシャル成長に適した表面とすることができる。CMPに加えて、あるいはCMPに代えて、RIE(Reactive Ion Etching)による加工を行ってもよい。
窒化物半導体のエピタキシャル成長に使用することを予定していない主表面からも、ダメージ層は取り除くことが望ましい。窒素極性面のダメージ層は、ウェットまたはドライエッチングにより取り除くことが可能である。エッチングによって窒素極性面はマット面になる場合がある。
以上に説明した手順によって、主表面に平行な方向に沿った特性の偏りが少ないC面GaN基板が得られる。理由は、基板を構成するGaN結晶を成長させる際に、規則的に並んだドットマスクを含む選択成長マスクをシード上に設けるからである。規則的に並んだドットマスクの作用で、GaN結晶の成長面には、同じように規則的に並んだピットが発生し、その結果として、成長するGaN結晶中にファセット成長部が偏りなく形成される。どの不純物もファセット成長部とC面成長部とでは濃度が異なるのが普通であるため、結晶中のファセット成長部の分布を偏らせないことが、基板の特性に偏りを発生させないうえで重要なのである。
更に、以上に説明した手順で製造されるC面GaN基板は、大量生産を行った場合であっても、品質を安定に保つことができる。なぜなら、同じ選択成長マスクを使用すれば、どのシード上に成長するGaN結晶にも、同じように規則的に並んだピットを発生させることができ、それによって、ファセット成長部が同じように分布したGaN結晶を再現性よく成長させることが可能だからである。
3.C面GaN基板の用途
本発明のC面GaN基板上に、少なくともひとつの窒化物半導体層をエピタキシャル成長させて、エピタキシャルウエハを得ることができる。その際、その少なくともひとつの窒化物半導体層で、窒化物半導体デバイス構造を形成することができる。
本発明のC面GaN基板上に形成し得る窒化物半導体デバイスの種類に限定はなく、具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、HEMT(High Electron Mobility Transistor)などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視光検出器、紫外光検出器などのセンサ、SAW(Surface Acoustic Wave)デバイス、振動子、共振子、発振器、MEMS(Micro Electro Mechanical Systems)部品、電圧アクチュエータ、太陽電池などが挙げられる。
本発明のC面GaN基板は、人工光合成デバイス等の電気化学デバイスにおける半導体電極としても使用できる可能性がある。
4.実験結果
4.1.実験1
直径76mmのC面サファイア基板上に、MOCVD法で約3μm厚のc軸配向GaN膜をエピタキシャル成長させた、GaNテンプレートを準備した。GaN膜の表面はガリウム極性面である。
このGaNテンプレートのGaN膜の表面に、プラズマCVD法によって厚さ800ÅのSiNx膜を堆積させた後、通常のフォトリソグラフィおよびドライエッチングの技法を用いて該SiNx膜をパターニングして、選択成長マスクを形成した。
選択成長マスクのパターンは、次の第1パターンと第2パターンを重ね合せた混成パターンとした。
第1パターンは、最大幅58μmの正六角形ドットマスクが、正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは800μmとした。従って、ドットマスクの数密度は156cm-2であり、選択成長マスクに占めるドットマスクの面積比は0.34%であった。
第2パターンは、ライン幅3μmの三角格子ネットパターンとし、開口率が39%となるように、その周期を設定した。
選択成長マスクの形成後、上記GaNテンプレート上にHVPE法でGaN結晶を成長させた。HVPE装置は、ホットウォール型石英リアクターを備えるものを使用した。GaNテンプレートは、外周部をリングで覆い、主表面内の直径70mmの領域だけを露出させた。
エピタキシャル成長の開始から33分間は、成長温度986℃、リアクター圧力101kPa、アンモニア分圧9.5kPa、GaCl分圧0.6kPa、水素ガス分圧66.7kPa、窒素ガス分圧24.1kPaという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を986℃から997℃まで上昇させた。
次いで、成長温度997℃、リアクター圧力101kPa、アンモニア分圧9.5kPa、GaCl分圧1.0kPa、水素ガス分圧66.4kPa、窒素ガス分圧24.1kPaという条件で、1.5時間、GaN結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を997℃から984℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、2時間、GaN結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を984℃から997℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、51時間、GaN結晶を成長させた。
GaN結晶の成長完了後、リアクター温度を室温まで下げて、成長したGaN結晶を取り出した。成長したGaN結晶は、殆ど外力を加えることなしに、GaNテンプレートから分離させることができた。
このGaN結晶の外周部を円筒形に加工し、次いでスライスすることにより、直径5cm(2インチ)のC面ウエハを得た。このC面ウエハの窒素極性面のダメージ層をアルカリエッチングによって除去した後、ガリウム極性面にグラインディング、ラッピングおよびCMPを順次施して、C面GaN基板を完成させた。
上記アルカリエッチングでは、80℃に加熱したKOH水溶液をエッチャントに用い、処理時間は30分間とした。該エッチング後の基板をSEM観察したところ、窒素極性面には多数のコーンが密に形成されていたのに対し、ガリウム極性面にはコーンが全く形成されていなかった。このことから、実験1のC面GaN基板は反転ドメインを有さないことが確かめられた。
図11(a)および(b)は、いずれも、半導体ウエハ用の表面検査装置を用いて得た、実験1のC面GaN基板のガリウム極性面の光学像の例である。図11(a)では、正六角形様のファセット成長領域が整然と並んでいるのに対し、図11(b)では、ファセット成長領域の配置が図11(a)と比べ乱れている。
図11(a)において、ファセット成長領域の規則的配置のパターンは、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は800μmであった。
図11(b)では、注意深く観察すると、一部のファセット成長領域が図11(a)と同じ周期の正方格子の格子位置上にあり、その配置は、規則性が低いとはいえ、ランダムではない。
実験1のC面GaN基板の中でも、シードに近い位置で成長したGaN結晶からなる基板では、ガリウム極性面の多くの部分で、ファセット成長領域が図11(a)に示す例のように規則的に配置されていた。それに対し、シードから離れた位置で成長したGaN結晶からなる基板では、ファセット成長領域の配置の規則性が高い部分と低い部分の両方がガリウム極性面に存在していた。当該基板を構成するGaN結晶の成長位置がシードから遠い程、ファセット成長領域の配置の乱れた部分がガリウム極性面内に占める割合は高くなる傾向があった。
ガリウム極性面全体の観察から、実験1のC面GaN基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験1のC面GaN基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の80%を超えていた。
XRD(X線回折)分析により実験1のC面GaN基板のオフ角を調べたところ、基板の外縁からの距離が5mm以上の部分(直径4cmの領域)において、オフ角のa軸方向成分の変動幅が0.100度、m軸方向成分の変動幅が0.048度であった。
ダイナミックSIMSにより、実験1のC面GaN基板の主表面のファセット成長領域における酸素濃度を調べたところ、1.3×1018cm-3であった。
Van der Pauw法で測定した実験1のC面GaN基板の電気抵抗率は、1×10-2Ω・cmと2×10-2Ω・cmの間であった。
4.2.実験2
実験1で用いたものと同じGaNテンプレートを準備し、実験1と同様の手順で、そのGaNテンプレートのGaN膜上に選択成長マスクを形成した。ただし、選択成長マスクの第1パターンと第2パターンは次のように変更した。
第1パターンは、最大幅35μmの正六角形ドットが正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは200μmとした。従って、ドットマスクの数密度は2496cm-2であり、選択成長マスクに占めるドットマスクの面積比は1.9%であった。
第2パターンは、ライン幅1μmの六角格子ネットパターンとし、開口率が25%となるように、その周期を設定した。
続いて、GaN膜上に上記の選択成長マスクを設けたGaNテンプレートの上に、HVPE法でGaN結晶を成長させた。実験1と同様に石英リアクターを使用し、成長条件も実験1と同じとした。
GaN結晶の成長完了後、リアクター温度を室温まで下げて、成長したGaN結晶を取り出した。成長したGaN結晶は、殆ど外力を加えることなしに、GaNテンプレートから分離させることができた。
このGaN結晶を、実験1と同様の手順で加工し、直径5cm(2インチ)のC面GaN基板を得た。実験1のC面GaN基板と同じように、この実験2のC面GaN基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。このことから、実験2のC面GaN基板は反転ドメインを有さないことが確かめられた。
半導体ウエハ用の表面検査装置を用いて得た、実験2のC面GaN基板のガリウム極性面の光学像を図12に示す。ガリウム極性面には閉環形状のファセット成長領域が複数形成されていたが、その配置に規則性は見出されなかった。第1パターンにおけるドットマスクのピッチが200μmと小さかったためと考えられる。
図12の画像では、ファセット成長領域が集まっている部分において、ファセット成長領域間の境界がぼんやりとしている。これは、互いに接しているファセット成長領域同士の間に、明確な段差が形成されていないためと考えられる。
ガリウム極性面全体の観察から、実験2のC面基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験2のC面GaN基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の80%を超えていた。
XRD(X線回折)分析により実験2のC面GaN基板のオフ角を調べたところ、基板の外縁からの距離が5mm以上の部分(直径4cmの領域)において、オフ角のa軸方向成分の変動幅が0.016度、m軸方向成分の変動幅が0.022度であった。
ダイナミックSIMSにより、実験1のC面GaN基板の主表面のファセット成長領域における酸素濃度を調べたところ、1.4×1018cm-3であった。
Van der Pauw法で測定した実験1のC面GaN基板の電気抵抗率は、1×10-2Ω・cmと2×10-2Ω・cmの間であった。
4.3.実験3
実験3では、直径127mmのC面サファイア基板上にMOCVD法でc軸配向GaN膜をエピタキシャル成長させてなるGaNテンプレートを準備した。実験1と同様の手順で、このGaNテンプレートのGaN膜上に選択成長マスクを形成した。選択成長マスクに設けるパターンは実験1と同じとした。
選択成長マスクを形成後、上記GaNテンプレートの上に、HVPE法でGaN結晶を成長させた。HVPE装置は、実験1と同様に、ホットウォール型石英リアクターを備えるものを使用した。GaNテンプレートは、外周部をリングで覆い、主表面内の直径110mmの領域だけを露出させた。
エピタキシャル成長の開始から75分間は、成長温度983℃、リアクター圧力101kPa、アンモニア分圧10.3kPa、GaCl分圧0.7kPa、水素ガス分圧75.6kPa、窒素ガス分圧14.4kPaという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を983℃から1005℃まで上昇させた。
次いで、成長温度1005℃、リアクター圧力101kPa、アンモニア分圧10.3kPa、GaCl分圧1.0kPa、水素ガス分圧75.3kPa、窒素ガス分圧14.4kPaという条件で、1時間、GaN結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を1005℃から983℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、2時間、GaN結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を983℃から1005℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、70時間、GaN結晶を成長させた。
GaN結晶の成長完了後、リアクター温度を室温まで下げて、成長したGaN結晶を取り出した。成長したGaN結晶は、殆ど外力を加えることなしに、GaNテンプレートから分離させることができた。
このGaN結晶を、実験1と同様の手順で加工し、直径10cm(4インチ)のC面GaN基板を得た。実験1のC面GaN基板と同じように、この実験3のC面GaN基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。このことから、実験3のC面GaN基板も反転ドメインを有さないことが確かめられた。
半導体ウエハ用の表面検査装置を用いて得た、実験3のC面GaN基板の、ガリウム極性面の光学像の例を図13(a)および(b)に示す。図13(a)では、正六角形様または円形様のファセット成長領域が整然と並んでいるのに対し、図13(b)では、ファセット成長領域の配置が図13(a)と比べ乱れている。
図13(a)において、ファセット成長領域の規則的配置のパターンは、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は800μmであった。
図13(b)では、注意深く観察すると、一部のファセット成長領域が図13(a)と同じ周期の正方格子の格子位置上にあり、ファセット成長領域の配置は、規則性が低いとはいえ、ランダムではない。
実験3のC面GaN基板の中でも、シードに近い位置で成長したGaN結晶からなる基板では、ガリウム極性面の多くの部分で、ファセット成長領域が図13(a)に示す例のように規則的に配置されていた。それに対し、シードから離れた位置で成長したGaN結晶からなる基板では、ファセット成長領域の配置の規則性が高い部分と低い部分の両方がガリウム極性面に存在していた。当該基板を構成するGaN結晶の成長位置がシードから遠い程、ファセット成長領域の配置の乱れた部分がガリウム極性面内に占める割合は高くなる傾向があった。
ガリウム極性面全体の観察から、実験3のC面GaN基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験3のC面GaN基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の80%を超えていた。
XRD(X線回折)分析により実験3のC面GaN基板のオフ角を調べたところ、基板の外縁からの距離が5mm以上の部分(直径9cmの領域)において、オフ角のa軸方向成分の変動幅が0.07度、m軸方向成分の変動幅も0.07度であった。
ダイナミックSIMSにより、実験3のC面GaN基板の主表面のファセット成長領域における酸素濃度を調べたところ、1.3×1018cm-3であった。
Van der Pauw法で測定した実験3のC面GaN基板の電気抵抗率は、1×10-2Ω・cmと2×10-2Ω・cmの間であった。
4.4.実験4
実験1で用いたものと同じGaNテンプレートを準備し、実験1と同様の手順で、そのGaNテンプレートのGaN膜上に選択成長マスクを形成した。
ただし、実験4では、選択成長マスクの第1パターンを変更した。具体的には、第1パターンは、最大幅115μmの正六角形ドットが正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは800μmとした。従って、ドットマスクの数密度は156cm-2であり、選択成長マスクに占めるドットマスクの面積比は1.35%であった。
第2パターンは、実験1で使用した選択成長マスクと同じとした。
選択成長マスクを形成後、上記GaNテンプレートの上に、HVPE法でGaN結晶を成長させた。HVPE装置は、実験1と同様に、ホットウォール型石英リアクターを備えるものを使用した。GaNテンプレートは、外周部をリングで覆い、主表面内の直径70mmの領域だけを露出させた。
エピタキシャル成長の開始から40分間は、成長温度1010℃、リアクター圧力101kPa、アンモニア分圧10.4kPa、GaCl分圧0.79kPa、水素ガス分圧64.3kPa、窒素ガス分圧25.4kPaという条件を用いた。
次いで、成長温度とリアクター圧力を同じとしたまま、アンモニア分圧10.4kPa、GaCl分圧1.1kPa、水素ガス分圧64.1kPa、窒素ガス分圧25.5kPaという条件で、72時間、GaN結晶を成長させた。
GaN結晶の成長完了後、リアクター温度を室温まで下げて、成長したGaN結晶を取り出した。
このGaN結晶を、実験1と同様の手順で加工し、直径5cm(2インチ)のC面GaN基板を得た。実験1のC面GaN基板と同じように、この実験4のC面GaN基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。
こうして作製した実験4のC面GaN基板のガリウム極性面には、深さ0.5〜1μm、幅50〜1000μmのドット状の窪みが120個発生していた(数密度6.1cm-2)。図14は、かかる窪みの外観を示すSEM像である。
この窪みは、いずれもファセット成長領域の中央部に発生しており、CL観察すると図10と同様の像が得られたことから、コアが原因で発生したものであることが判った。
4.5.実験5
実験5では、直径127mmのC面サファイア基板上にMOCVD法でc軸配向GaN膜をエピタキシャル成長させてなるGaNテンプレートを準備した。実験1と同様の手順で、このGaNテンプレートのGaN膜上に選択成長膜を形成した。選択成長マスクに設けるパターンは実験1と同じとした。
選択成長マスクを形成後、上記GaNテンプレートの上に、HVPE法でGaN結晶を成長させた。HVPE装置は、実験1と同様に、ホットウォール型石英リアクターを備えるものを使用した。GaNテンプレートは、外周部をリングで覆い、主表面内の直径110mmの領域だけを露出させた。
エピタキシャル成長の開始から75分間は、成長温度965℃、リアクター圧力101kPa、NH3分圧10.3kPa、GaCl分圧0.7kPa、H2分圧75.6kPa、N2分圧14.4kPaという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を965℃から1005℃まで上昇させた。
次いで、成長温度1005℃、リアクター圧力101kPa、NH3分圧10.3kPa、GaCl分圧1.0kPa、H2分圧75.3kPa、N2分圧14.4kPaという条件で、1時間、GaN結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を1005℃から983℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、2時間、GaN結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を983℃から1005℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、70時間、GaN結晶を成長させた。
GaN結晶の成長完了後、リアクター温度を室温まで下げて、成長したGaN結晶を取り出した。成長したGaN結晶は、殆ど外力を加えなくても、GaNテンプレートから分離させることができた。
このGaN結晶を、実験1と同様の手順で加工し、直径10cm(4インチ)のC面GaN基板を得た。
この実験5のC面GaN基板は、実験1のC面GaN基板と異なり、エッチングによって窒素極性面に多数のコーンが密に形成されただけでなく、ガリウム極性面にもコーンが形成された。このことから、実験5のC面GaN基板を構成するGaN結晶は、反転ドメインを含んでいることが判った。
半導体ウエハ用の表面検査装置を用いて得た、実験5のC面GaN基板のガリウム極性面の光学像を、図15に示す。
図15の画像に見られる複数のドットの配置は、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は800μmであった。加えて、図15の画像においてドットとして見える領域は、ガリウム極性面にコーンが観察された領域と一致していたことから、GaN結晶が成長する際、ドットマスクに対応する位置に反転ドメインが形成されたものと考えられる。
4.6.その他
上記実験1〜4で成長させたGaN結晶では、ドットマスクの表面近傍を起点として発生した転位群が観察された。転位群の規模は、ドットマスクの最大径とともに大きくなる傾向があった。この転位群は、GaN結晶がc軸方向に成長していくにつれ拡散する傾向を有していたが、完全に拡散することはなく、その結果、作製したC面GaN基板の主表面には転位密度が局所的に高くなった部分が観察された。かかる部分における転位密度は107cm-2台に達していた。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。本明細書に記載された各実施形態は、発明の趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
10 C面GaN基板
11 ガリウム極性面
12 窒素極性面
13 側面

Claims (19)

  1. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、
    該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm−2未満であり、かつ、
    該主表面のうち基板の外周端からの距離が5mm以上の部分から、直径4cmの円形領域をどのように選んでも、該円形領域内におけるオフ角のa軸方向成分およびm軸方向成分の変動幅がそれぞれ0.25度以下である、
    C面GaN基板。
  2. 直径が95〜105mmであって、
    各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、
    該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm−2未満であり、かつ、
    前記主表面のうち基板の外周端からの距離が5mm以上の部分におけるオフ角のa軸方向成分およびm軸方向成分の変動幅が、それぞれ0.5度以下である、
    C面GaN基板。
  3. 前記複数のファセット成長領域のいずれにとってもその外周の外側に位置するC面成長領域が前記主表面に観察される、請求項1または2に記載のC面GaN基板。
  4. 前記ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向がある、請求項1〜のいずれか一項に記載のC面GaN基板。
  5. 前記複数のファセット成長領域の少なくとも一部は規則的に配置されている、請求項1〜4のいずれか一項に記載のC面GaN基板。
  6. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察されるGaN基板であって、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm−2未満であり、該該複数のファセット成長領域の少なくとも
    一部は規則的に配置されており、かつ、前記複数のファセット成長領域のいずれにとってもその外周の外側に位置するC面成長領域が前記主表面に観察される、C面GaN基板。
  7. 前記ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向がある、請求項6に記載のC面GaN基板。
  8. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察されるGaN基板であって、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において5cm −2 未満であり、該該複数のファセット成長領域の少なくとも一部は規則的に配置されており、かつ、前記ファセット成長領域内では中央部から外周部に向かってキャリア濃度が高くなる傾向がある、C面GaN基板。
  9. 前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、請求項5〜8のいずれか一項に記載のC面GaN基板。
  10. 前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、請求項5〜8のいずれか一項に記載のC面GaN基板。
  11. 前記複数のファセット成長領域の間に結晶構造上の連続性がある、請求項1〜10のいずれか一項に記載のC面GaN基板。
  12. 前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において0cm−2である、請求項1〜11のいずれか一項に記載のC面GaN基板。
  13. 前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の70%以上である、請求項1〜12のいずれか一項に記載のC面GaN基板。
  14. 表面にドットマスクが配置されたシードを用いて成長されたGaN結晶を含む、請求項1〜13のいずれかに記載のC面GaN基板。
  15. 前記ファセット成長領域の少なくとも一部において酸素濃度が5×1017cm−3以上である、請求項1〜14のいずれか一項に記載のC面GaN基板。
  16. ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、請求項1〜15のいずれか一項に記載のC面GaN基板。
  17. 電気抵抗率が0.1Ωcm以下である、請求項1〜16のいずれか一項に記載のC面GaN基板。
  18. 請求項1〜17のいずれか一項に記載のC面GaN基板を準備するステップと、該準備したC面GaN基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
  19. 請求項1〜17のいずれか一項に記載のC面GaN基板と、該C面GaN基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
JP2017502293A 2015-02-23 2016-02-17 C面GaN基板 Active JP6669157B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015032948 2015-02-23
JP2015032948 2015-02-23
PCT/JP2016/054550 WO2016136552A1 (ja) 2015-02-23 2016-02-17 C面GaN基板

Publications (2)

Publication Number Publication Date
JPWO2016136552A1 JPWO2016136552A1 (ja) 2018-01-25
JP6669157B2 true JP6669157B2 (ja) 2020-03-18

Family

ID=56788585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502293A Active JP6669157B2 (ja) 2015-02-23 2016-02-17 C面GaN基板

Country Status (4)

Country Link
US (1) US10177217B2 (ja)
JP (1) JP6669157B2 (ja)
KR (1) KR102523231B1 (ja)
WO (1) WO2016136552A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037329B2 (ja) * 2017-10-27 2022-03-16 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、半導体装置選別プログラム、および半導体装置の製造方法
JP7106217B2 (ja) * 2018-08-22 2022-07-26 株式会社ディスコ ファセット領域の検出方法及び検出装置
KR20220031042A (ko) 2019-07-01 2022-03-11 미쯔비시 케미컬 주식회사 벌크 GaN 결정, c 면 GaN 웨이퍼 및 벌크 GaN 결정의 제조 방법
JP7141984B2 (ja) * 2019-07-04 2022-09-26 株式会社サイオクス 結晶基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP4158760B2 (ja) * 1997-03-13 2008-10-01 日本電気株式会社 GaN系半導体膜およびその製造方法
US6773504B2 (en) 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP3826825B2 (ja) 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたn型窒化ガリウム単結晶基板
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4178936B2 (ja) * 2002-12-11 2008-11-12 日本電気株式会社 Iii族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法
JP4182935B2 (ja) 2004-08-25 2008-11-19 住友電気工業株式会社 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
JP2006141085A (ja) * 2004-11-10 2006-06-01 Sharp Corp 電源回路
KR20060127743A (ko) 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP5024722B2 (ja) * 2005-06-06 2012-09-12 住友電気工業株式会社 窒化物半導体基板とその製造方法
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP2009141085A (ja) * 2007-12-05 2009-06-25 Rohm Co Ltd 窒化物半導体素子
CN103403842A (zh) * 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
JP6137197B2 (ja) 2012-12-17 2017-05-31 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法

Also Published As

Publication number Publication date
KR20170121176A (ko) 2017-11-01
JPWO2016136552A1 (ja) 2018-01-25
US10177217B2 (en) 2019-01-08
KR102523231B1 (ko) 2023-04-18
WO2016136552A1 (ja) 2016-09-01
US20170352721A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP6569727B2 (ja) C面GaN基板
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP6319070B2 (ja) 自立GaN基板、GaN結晶、GaN単結晶の製造方法および半導体デバイスの製造方法
US10100434B2 (en) Nitride semiconductor single crystal substrate manufacturing method
JP6669157B2 (ja) C面GaN基板
JP2022036135A (ja) GaN結晶の製造方法
WO2013058352A1 (ja) Iii族窒化物半導体結晶
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP6405767B2 (ja) 窒化ガリウム基板
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
JP7379931B2 (ja) c面GaN基板
WO2023210696A1 (ja) n型GaN基板及びn型GaN結晶
JP2024122611A (ja) 窒化ガリウム基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R151 Written notification of patent or utility model registration

Ref document number: 6669157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151