JP6669157B2 - Ｃ面ＧａＮ基板 - Google Patents

Ｃ面ＧａＮ基板 Download PDF

Info

Publication number
JP6669157B2
JP6669157B2 JP2017502293A JP2017502293A JP6669157B2 JP 6669157 B2 JP6669157 B2 JP 6669157B2 JP 2017502293 A JP2017502293 A JP 2017502293A JP 2017502293 A JP2017502293 A JP 2017502293A JP 6669157 B2 JP6669157 B2 JP 6669157B2
Authority
JP
Japan
Prior art keywords
gan substrate
facet growth
plane
plane gan
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017502293A
Other languages
English (en)
Other versions
JPWO2016136552A1 (ja
Inventor
憲司 磯
憲司 磯
博充 木村
博充 木村
雄也 齋藤
雄也 齋藤
悠貴 江夏
悠貴 江夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of JPWO2016136552A1 publication Critical patent/JPWO2016136552A1/ja
Application granted granted Critical
Publication of JP6669157B2 publication Critical patent/JP6669157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、主としてＣ面ＧａＮ基板に関する。
ＧａＮ（窒化ガリウム）はIII−V族化合物半導体の一種であり、六方晶系に属するウルツ鉱型の結晶構造を備える。
近年、ＧａＮ結晶のみで構成された単結晶基板であるＧａＮ基板が、窒化物半導体デバイス用の基板として注目されている。
窒化物半導体は、III族窒化物系化合物半導体、窒化物系III−V族化合物半導体、ＧａＮ系半導体などとも呼ばれ、ＧａＮを含む他、ＧａＮのガリウムの一部または全部を他の周期表第１３族元素（Ｂ、Ａｌ、Ｉｎ等）で置換した化合物を含む。
特に有用なＧａＮ基板のひとつが、Ｃ面と平行または略平行な主表面を持つＣ面ＧａＮ基板である。
Ｃ面ＧａＮ基板は、［０００１］側の主表面であるガリウム極性面と、［０００−１］側の主表面である窒素極性面とを有している。窒化物半導体デバイスの形成に使用されるのは、今のところ主にガリウム極性面である。
商業的に生産されているＣ面ＧａＮ基板には、ＨＶＰＥ（ハイドライド気相エピタキシー）法によって成長されたＧａＮ結晶が使用されている。
ＨＶＰＥ法によるＧａＮ結晶の成長では、サファイア基板、ＧａＡｓ基板等の、ＧａＮとは組成を異にする単結晶基板上に、ＭＯＶＰＥ（有機金属気相成長）法でｃ軸配向ＧａＮ膜を成長させてなるＧａＮテンプレートが、シードとして使用される。該ＧａＮテンプレート上で、ＧａＮ結晶はｃ軸方向に成長される。
ＧａＮ結晶に導電性を付与する目的で使用されるドーパントとして酸素（Ｏ）がある。ＧａＮでは酸素の取り込みに関して強いファセット依存性があり、成長面がＣ面ファセットで覆われる成長モードでは、ＧａＮ結晶に十分な量の酸素を添加することができない。そこで、特開２００２−３７３８６４（特許文献１）に記載された方法では、ｃ軸方向に成長するＧａＮの成長面（成長途中にあるＧａＮ結晶の表面）にピットを発生させて、Ｃ面以外のファセットを露出させている。ピットは、成長条件の制御によって発生させている。
特開２００３−１６５７９９号公報（特許文献２）および特開２００６−６６４９６号公報（特許文献３）には、コア（「閉じた欠陥集合領域」）を伴う表面ピットを発生させるために、ＧａＮテンプレートの表面に成長マスクでドットパターンを形成する方法が開示されている。
コアは、周囲の領域との間で結晶構造上の連続性を持たない領域であり、その典型例は、ＧａＮ結晶の極性が局所的に反転したドメイン（反転ドメイン）である。反転ドメイン以外において、ＧａＮ結晶の成長方向は［０００１］方向（＋ｃ方向）であるが、反転ドメインでは［０００−１］方向（−ｃ方向）である。
反転ドメイン以外のコアとして、特許文献２には、多結晶領域が例示されている他、粒界、面欠陥、線欠陥の集合体等によって周囲の領域から仕切られた結晶領域が例示されている。
特開２００２−３７３８６４号公報 特開２００３−１６５７９９号公報 特開２００６−６６４９６号公報
特許文献１（特開２００２−３７３８６４）に開示された方法では、ＧａＮの成長面に発生させるピットの位置制御が全く行われていない。従って、この方法で製造されるＧａＮ結晶は、不純物の濃度や分布が製造ロット間で変動し易く、それ故に、このＧａＮ結晶から得られるＣ面ＧａＮ基板は、品質が不安定となることが懸念される。
また、特許文献１では、ＧａＮ基板の主表面内におけるオフ角の変動については何ら関心が向けられていない。
特許文献２（特開２００３−１６５７７９）および特許文献３（特開２００６−６６４９６）に開示された方法で成長させたＧａＮ結晶からＣ面ＧａＮ基板を作製した場合、二つの主表面間を貫通するコアが周期的に配列された構造となる。かかるＣ面ＧａＮ基板上に形成される窒化物半導体デバイスは、形状および寸法上の制約を強く受ける。なぜなら、コアは巨大な結晶欠陥であり、コアの直上にデバイス構造を形成することは好まれないからである。コアの直上に形成された窒化物半導体デバイスは、特性と信頼性の少なくとも一方（多くの場合は両方）に問題を持つ可能性が高い。
従って、本発明の目的には、成長面にピットを発生させる方法で成長されたＧａＮ結晶から作られるものでありながら、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかで、かつ、主表面内におけるオフ角の変動が抑制された、Ｃ面ＧａＮ基板を提供することが含まれる。
更に、本発明の目的には、成長面にピットを発生させる方法で成長されたＧａＮ結晶から作られるものでありながら、品質が安定しており、かつ、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかな、Ｃ面ＧａＮ基板を提供することが含まれる。
本発明の実施形態には、以下に記載するＣ面ＧａＮ基板、窒化物半導体デバイスの製造方法、および、エピタキシャルウエハが含まれる。
［ａ１］各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ-2未満であり、かつ、該主表面のうち基板の外周端からの距離が５ｍｍ以上の部分から、直径４ｃｍの円形領域をどのように選んでも、該円形領域内におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅がそれぞれ０．２５度以下である、Ｃ面ＧａＮ基板。
［ａ２］直径が９５〜１０５ｍｍであって、各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ-2未満であり、かつ、前記主表面のうち基板の外周端からの距離が５ｍｍ以上の部分におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅が、それぞれ０．５度以下である、Ｃ面ＧａＮ基板。
［ａ３］前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において０ｃｍ-2である、［ａ１］または［ａ２］に記載のＣ面ＧａＮ基板。
［ａ４］前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の７０％以上である、［ａ１］〜［ａ３］のいずれかに記載のＣ面ＧａＮ基板。
［ａ５］前記複数のファセット成長領域の少なくとも一部は規則的に配置されている、［ａ１］〜［ａ４］のいずれかに記載のＣ面ＧａＮ基板。
［ａ６］前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、［ａ５］に記載のＣ面ＧａＮ基板。
［ａ７］前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、［ａ５］に記載のＣ面ＧａＮ基板。
［ａ８］表面にドットマスクが配置されたシードを用いて成長されたＧａＮ結晶を含む、［ａ１］〜［ａ７］のいずれかに記載のＣ面ＧａＮ基板。
［ａ９］前記ファセット成長領域の少なくとも一部において酸素濃度が５×１０17ｃｍ-3以上である、［ａ１］〜［ａ８］のいずれかに記載のＣ面ＧａＮ基板。
［ａ１０］ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、［ａ１］〜［ａ９］のいずれかに記載のＣ面ＧａＮ基板。
［ａ１１］電気抵抗率が０．１Ωｃｍ以下である、［ａ１］〜［ａ１０］のいずれかに記載のＣ面ＧａＮ基板。
［ａ１２］［ａ１］〜［ａ１１］のいずれかに記載のＣ面ＧａＮ基板を準備するステップと、該準備したＣ面ＧａＮ基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
［ａ１３］前記［ａ１］〜［ａ１１］のいずれかに記載のＣ面ＧａＮ基板と、該Ｃ面ＧａＮ基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
［ｂ１］各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ-2未満であり、かつ、該複数のファセット成長領域の少なくとも一部は規則的に配置されている、Ｃ面ＧａＮ基板。
［ｂ２］前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において０ｃｍ-2である、［ｂ１］に記載のＣ面ＧａＮ基板。
［ｂ３］前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、［ｂ１］または［ｂ２］に記載のＣ面ＧａＮ基板。
［ｂ４］前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、［ｂ１］または［ｂ２］に記載のＣ面ＧａＮ基板。
［ｂ５］前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の７０％以上である、［ｂ１］〜［ｂ４］のいずれかに記載のＣ面ＧａＮ基板。
［ｂ６］表面にドットマスクが配置されたシードを用いて成長されたＧａＮ結晶を含む、［ｂ１］〜［ｂ５］のいずれかに記載のＣ面ＧａＮ基板。
［ｂ７］前記ファセット成長領域の少なくとも一部において酸素濃度が５×１０17ｃｍ-3以上である、［ｂ１］〜［ｂ６］のいずれかに記載のＣ面ＧａＮ基板。
［ｂ８］ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、［ｂ１］〜［ｂ７］のいずれかに記載のＣ面ＧａＮ基板。
［ｂ９］電気抵抗率が０．１Ωｃｍ以下である、［ｂ１］〜［ｂ８］のいずれかに記載のＣ面ＧａＮ基板。
［ｂ１０］［ｂ１］〜［ｂ９］のいずれかに記載のＣ面ＧａＮ基板を準備するステップと、該準備したＣ面ＧａＮ基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
［ｂ１１］前記［ｂ１］〜［ｂ１０］のいずれかに記載のＣ面ＧａＮ基板と、該Ｃ面ＧａＮ基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
［ｃ１］表面にドットマスクが配置されたシードを用いて成長されたＧａＮ結晶を含み、各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ-2未満である、Ｃ面ＧａＮ基板。
［ｃ２］前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において０ｃｍ-2である、［ｃ１］に記載のＣ面ＧａＮ基板。
［ｃ３］表面にドットマスクが規則的に配置されたシードを用いて成長されたＧａＮ結晶を含む、［ｃ１］または［ｃ２］に記載のＣ面ＧａＮ基板。
［ｃ４］表面にドットマスクが正方格子配置されたシードを用いて成長されたＧａＮ結晶を含む、［ｃ１］または［ｃ２］に記載のＣ面ＧａＮ基板。
［ｃ５］表面にドットマスクが三角格子配置されたシードを用いて成長されたＧａＮ結晶を含む、［ｃ１］または［ｃ２］に記載のＣ面ＧａＮ基板。
［ｃ６］前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の７０％以上である、［ｃ１］〜［ｃ５］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ７］前記主表面のうち基板の外周端からの距離が５ｍｍ以上の部分から、直径４ｃｍの円形領域をどのように選んでも、該円形領域内におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅がそれぞれ０．３度以下である、［ｃ１］〜［ｃ６］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ８］直径が９５〜１０５ｍｍであって、前記主表面のうち基板の外周端からの距離が５ｍｍ以上の部分におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅が、それぞれ０．６度以下である、［ｃ１］〜［ｃ６］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ９］前記ファセット成長領域の少なくとも一部において酸素濃度が５×１０17ｃｍ-3以上である、［ｃ１］〜［ｃ８］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ１０］ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、［ｃ１］〜［ｃ９］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ１１］電気抵抗率が０．１Ωｃｍ以下である、［ｃａ１］〜［ｃ１０］のいずれかに記載のＣ面ＧａＮ基板。
［ｃ１２］［ｃ１］〜［ｃ１１］のいずれかに記載のＣ面ＧａＮ基板を準備するステップと、該準備したＣ面ＧａＮ基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
［ｃ１３］前記［ｃ１］〜［ｃ１１］のいずれかに記載のＣ面ＧａＮ基板と、該Ｃ面ＧａＮ基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
本発明の一実施形態に係るＣ面ＧａＮ基板は、成長面にピットを発生させる方法で成長されたＧａＮ結晶から作られるものでありながら、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかで、かつ、主表面内におけるオフ角の変動が抑制されている。
更に、本発明の他の一実施形態に係るＣ面ＧａＮ基板は、成長面にピットを発生させる方法で成長されたＧａＮ結晶から作られるものでありながら、品質が安定しており、かつ、当該基板上に形成される窒化物半導体デバイスが受ける形状および寸法上の制約が緩やかである。
図１は、本発明のＣ面ＧａＮ基板の一例を表す図面であり、図１（ａ）は斜視図、図１（ｂ）は側面図である。 図２は、ファセット成長領域がどのようにして形成されるかを説明する図面である。 図３は、ドットマスクの配置例を示す図面であり、図３（ａ）は正方格子配置を、図３（ｂ）は三角格子配置を、それぞれ表す。 図４は、格子パターンの例を示す図面であり、図４（ａ）は正方格子を、図４（ｂ）は三角格子を、それぞれ表す。 図５は、Ｃ面ＧａＮ基板のオフ角θと、そのａ軸方向成分θaおよびｍ軸方向成分θmとの関係を説明する図面である。 図６は、寸法の異なるドットマスクの混在の態様を例示する図面である。 図７は、ネットパターンの例を示す図面である。 図８は、ドットパターンの例を示す図面である。 図９は、複雑なパターンの例を示す図面である。 図１０は、あるタイプのコアのカソードルミネッセンス像である（図面代用写真）。 図１１（ａ）および（ｂ）は、それぞれ、Ｃ面ＧａＮ基板のガリウム極性面の光学像である（図面代用写真）。 図１２は、Ｃ面ＧａＮ基板のガリウム極性面の光学像である（図面代用写真）。 図１３（ａ）および（ｂ）は、それぞれ、Ｃ面ＧａＮ基板のガリウム極性面の光学像である（図面代用写真）。 図１４は、コアが原因でＣ面ＧａＮ基板のガリウム極性面に発生した窪みのＳＥＭ像である（図面代用写真）。 図１５は、反転ドメインを有するＣ面ＧａＮ基板のガリウム極性面の光学像である（図面代用写真）。
ＧａＮ結晶では、［０００１］に平行な結晶軸がｃ軸、＜１０−１０＞に平行な結晶軸がｍ軸、＜１１−２０＞に平行な結晶軸がａ軸と呼ばれる。また、ｃ軸に直交する結晶面がＣ面、ｍ軸に直交する結晶面がＭ面、ａ軸に直交する結晶面がＡ面と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮ結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
以下では、具体的な実施形態に即して本発明を詳細に説明する。
１．Ｃ面ＧａＮ基板
本発明のＣ面ＧａＮ基板は、典型的には図１に示すように、円盤の形状を有する。図１（ａ）は斜視図であり、図１（ｂ）は側面図である。
図１を参照すると、Ｃ面ＧａＮ基板１０は、［０００１］側の主表面であるガリウム極性面１１と、［０００−１］側の主表面である窒素極性面１２と、側面１３とを有している。ガリウム極性面１１上に描かれた破線は、基板の外周端からの距離が５ｍｍ未満の部分と５ｍｍ以上の部分との境界を表している。
Ｃ面ＧａＮ基板１０の直径は４５ｍｍ以上であり、５０ｍｍ以上であってもよく、通常は３０５ｍｍ以下である。典型的な直径は、４５〜５５ｍｍ（約２インチ）、９５〜１０５ｍｍ（約４インチ）、１４５〜１５５ｍｍ（約６インチ）、１９５〜２０５ｍｍ（約８インチ）等である。
Ｃ面ＧａＮ基板には、ハンドリングに不都合が生じない程度の強度が求められるので、その厚さは好ましくは２５０μｍ以上、より好ましくは３００μｍ以上である。直径に応じて、更に厚くすることもできる。
ガリウム極性面１１と側面１３との境界を滑らかにするための面取りは、必要に応じて適宜行うことができる。窒素極性面１２と側面１３との境界についても同じである。
Ｃ面ＧａＮ基板１０には、更に、結晶の方位を表示するオリエンテーション・フラットを設けることができる他、ガリウム極性面１１と窒素極性面１２の識別を容易にするためにインデックス・フラット等のマーキングを設けることができる。
Ｃ面ＧａＮ基板１０の主表面は、ＧａＮ結晶のＣ面と平行であってもよいが、好ましくは、Ｃ面から僅かに傾斜させた方がよい。この傾斜の角度をオフ角という。
ガリウム極性面を（０００１）面から傾斜させる場合の、好ましい傾斜方向は、＜１０−１０＞方向を中心とする±５度の範囲内の方向、または、＜１１−２０＞方向を中心とする±５度の範囲内の方向である。オフ角の絶対値は、通常０．１度以上、好ましくは０．２度以上であり、また、通常１０度以下、好ましくは２度以下、より好ましくは１度以下である。
ＧａＮ基板１０のオフ角は、Ｘ線回折法により測定することができる。
本発明のＣ面ＧａＮ基板は、各々が閉環形状を有する複数のファセット成長領域を主表面に有する。
ファセット成長領域の定義と、ファセット成長領域がどのようにして形成されるのかについて、図２を参照して説明する。
本発明のＣ面ＧａＮ基板を構成するＧａＮ結晶は、シード上でＧａＮをｃ軸方向に成長させることにより製造される。シードの表面にはドットマスクが設けられ、その作用によって、成長の最初期段階に、図２（ａ）に示すように、ＧａＮ結晶の成長面（成長途中にあるＧａＮ結晶の表面）にピットが発生する。
ピットの内部には、Ｃ面ファセット以外のファセットである、傾斜ファセットが露出する。傾斜ファセットは、Ｃ面に対し傾斜している。傾斜ファセットは、限定されるものではないが、例えば、｛１１−２２｝ファセットや｛１１−２１｝ファセットのような｛ｎｎ−２ｎｋ｝ファセットや、｛１０−１１｝ファセットや｛１０−１２｝ファセットのような｛ｎ０−ｎｋ｝ファセットである（ここで、ｎ、ｋは整数である）。
ピット以外の部分に露出するファセットは、Ｃ面ファセットである。
成長面にピットが存在する状態を保ちながら成長させると、図２（ｂ）に示すように、ファセット成長部ｆｇとＣ面成長部ｃｇを含むＧａＮ結晶が形成される。ファセット成長部ｆｇは、傾斜ファセット上での成長によって形成された部分であり、Ｃ面成長部ｃｇは、Ｃ面ファセット上での成長により形成された部分である。
注記すると、実際にＧａＮ結晶が成長するときには、ピットの寸法は図２（ｂ）に示すように一定ではなく、変化し得る。恐らくは局所的な環境の違いによって、あるピットはＧａＮ結晶の成長とともに大きくなり、また、あるピットは小さくなるということが起こる。
ファセット成長部ｆｇとＣ面成長部ｃｇを含むＧａＮ結晶を加工すると、図２（ｃ）に示すように、主表面にファセット成長領域ＲｆとＣ面成長領域Ｒｃを有するＣ面基板が得られる。ファセット成長領域Ｒｆはファセット成長部ｆｇが露出した領域であり、Ｃ面成長領域ＲｃはＣ面成長部ｃｇが露出した領域である。ファセット成長部ｆｇとＣ面成長部ｃｇは、ガリウム極性面にも窒素極性面にも露出する。
以上に説明した形成メカニズムから理解されるように、ファセット成長領域の輪郭は、ＧａＮ結晶の成長面に形成されるピットの形状を反映して、閉環形状となる。ファセット成長領域Ｒｆは、円または正多角形に近い輪郭形状を持つものが多いが、結晶成長中にピット同士の合体等が起こった部分等では、歪んだ形状となることもある。
本発明のＣ面ＧａＮ基板の主表面に観察される複数のファセット成長領域の殆どは、コアを付随しないファセット成長領域である。コアを付随するファセット成長領域は、存在しないことが最も好ましく、存在するとしても、その数密度は通常５ｃｍ-2未満であり、好ましくは４ｃｍ-2未満、更には２ｃｍ-2未満、更には１ｃｍ-2未満、更には０．５ｃｍ-2未満である。特に好ましいのは、反転ドメインを付随するファセット成長領域が存在しないこと、すなわち、かかるファセット成長領域の数密度が０ｃｍ-2であることである。
コアとは、前述の特許文献２および特許文献３で開示されたＣ面ＧａＮ基板が備える特徴的な構造であり、周囲の領域との間で結晶構造上の連続性を持たない領域である。コアには反転ドメインと多結晶領域が含まれる他、欠陥または欠陥の集合体によって周囲の領域から仕切られた結晶領域が含まれる。コアは、後述するように、カソードルミネッセンス像などで確認することができる。反転ドメインや多結晶領域の場合は、エッチングされたときに周囲と異なる形状を呈することを利用して検出することも可能である。
このように、本発明のＣ面ＧａＮ基板では、コアを付随するファセット成長領域が皆無であるか、あるいは、存在するとしても僅かであることから、その上に形成される窒化物半導体デバイスが形状および寸法に関して受ける制約を小さくすることができる。
本発明のＣ面ＧａＮ基板では、主表面に観察される複数のファセット成長領域の少なくとも一部が、規則的に配置されていてもよい。この構造は、基板を構成するＧａＮ結晶を成長させる際に用いられる、表面ピットの発生方法と関係している。
前述の通り、本発明のＣ面ＧａＮ基板を構成するＧａＮ結晶は、表面にドットマスクが設けられたシード上に成長される。表面ピットは、各ドットマスクの上部にひとつずつ発生する。従って、ドットマスクを規則的に並べた場合には、ドットマスクと同様に規則的に並んだピットが、ＧａＮの成長面に発生する。
ドットマスクのピッチが比較的大きく、例えば５００μｍ以上のとき、このピットの配置が、ＧａＮ結晶中に形成されるファセット成長部の配置に反映され、更には、Ｃ面ＧａＮ基板の主表面におけるファセット成長領域の配置に反映される。
このように、本発明のＣ面ＧａＮ基板において、その主表面に観察され得るファセット成長領域の規則的な配置は、基板を構成するＧａＮ結晶を成長させる際に、表面にドットマスクが規則的に配置されたシードが用いられたことの名残なのである。
従って、ドットマスクが正方格子配置されたシードを用いて成長されたＧａＮ結晶を含むＣ面ＧａＮ基板の主表面には、ファセット成長領域が正方格子配置された部分が観察され得るし、また、ドットマスクが三角格子配置されたシードを用いて成長されたＧａＮ結晶を含むＣ面ＧａＮ基板の主表面には、ファセット成長領域が三角格子配置された部分が観察され得る。
ここで、正方格子配置とは図３（ａ）に示す配置であり、ドットは正方格子の格子位置に配置される。正方格子とは、図４（ａ）に示すように、同じ大きさの正方形が組み合わされた格子パターンである。格子位置とは、格子パターンを構成する直線が交差する位置のことである。
三角格子配置とは図３（ｂ）に示す配置であり、ドットは三角格子の格子位置に配置される。三角格子とは、図４（ｂ）に示すように、同じ大きさの正三角形が組み合わされた格子パターンである。
ドットマスクの作用でピットが発生するのは、結晶成長の最初期段階であり、発生したピットの一部には、その後の結晶成長の過程で消失するものもあれば、隣のピットと合体して大型化するものもある。そのため、本発明のＣ面ＧａＮ基板の主表面においては、一部のファセット成長領域のみが規則的に配置されていることが多い。
Ｃ面ＧａＮ基板の主表面におけるファセット成長領域の形状と配置は、例えば、蛍光顕微鏡を用いて調べることができる。蛍光顕微鏡で可視光観察を行った場合、ファセット成長領域は暗く見え、Ｃ面成長領域は明るく見える。
顕微ラマン分光測定に基づいて得られるキャリア濃度マッピング像からも、ファセット成長領域の配置を知ることができる。ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向があるので、キャリア濃度マッピング像上では、複数のファセット成長領域が互いに接している部分における、各ファセット成長領域の輪郭を観察することができる。
ファセット成長領域とＣ面成長領域ではエッチングレートが僅かに異なるので、主表面の仕上げ工程にＣＭＰまたはエッチングが含まれるとき、ファセット成長領域とＣ面成長領域の間にナノスケールの段差が生じる場合がある。かかる段差が生じたＣ面ＧａＮ基板では、平面の微細な凹凸を検知し得る半導体ウエハ用の表面検査装置を用いて得られる光学像から、ファセット成長領域の配置を調べることができる。この目的に使用可能な半導体ウエハ用の表面検査装置の一例は、ソフトワークス（株）より入手できる「スーパーマクロＳＭ７５」である。
本発明のＣ面ＧａＮ基板において、主表面に存在する全てのファセット成長領域の面積の総和は、好ましくは、該主表面の面積の７０％以上である。該比率は、より好ましくは８０％以上であり、更には９０％以上である。
主表面に存在する全てのファセット領域の中には、前述のドットマスクの作用で発生したピットに由来したものが含まれるだけではなく、該ドットマスクの作用によらずに、自発的に発生したピットに由来するものも含まれる。
本発明のＣ面ＧａＮ基板において、ファセット成長領域における酸素濃度は、５×１０17ｃｍ-3以上、更には１×１０18ｃｍ-3以上とすることが可能である。一方、Ｃ面成長領域の酸素濃度を１０17ｃｍ-3台まで高くすることは困難である。
ここでいう酸素濃度は、表面から約１μｍの深さで測定される酸素濃度を意味している。かかる酸素濃度は、ダイナミックＳＩＭＳ（Secondary Ion Mass Spectroscopy）によって測定することができる。
本発明の面ＧａＮ基板には、Ｃ面成長領域におけるキャリア濃度不足を補うために、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）等のｎ型不純物を添加してもよい。例えばケイ素は、Ｃ面成長領域における濃度が１０18ｃｍ-3台に達し得る。
本発明のＣ面ＧａＮ基板の電気抵抗率は、通常０．１Ωｃｍ以下であり、好ましくは０．０５Ωｃｍ以下、より好ましくは０．０２Ωｃｍ以下である。電気抵抗率が０．００１Ωｃｍ未満となる程のドーピングは、ＧａＮ結晶の結晶性や熱伝導率を低下させる可能性がある。
Ｃ面ＧａＮ基板のオフ角は、ａ軸方向成分とｍ軸方向成分に分解することができる。このことは、オフ角を、ｃ軸を基準としたときの主表面の法線ベクトルの傾斜角として表すと理解し易い。
図５を参照して説明すると、オフ角θを有するＣ面ＧａＮ基板において、主表面の法線ベクトルＮを、Ｍ面平行成分Ｎ//MとＡ面平行成分Ｎ//Aに分解することができる。Ｍ面平行成分Ｎ//Mは、Ｍ面上における法線ベクトルＮの正射影であり、Ａ面平行成分Ｎ//Aは、Ａ面上における法線ベクトルＮの正射影である。
法線ベクトルＮをこのように分解したときの、Ｍ面平行成分Ｎ//Mのｃ軸に対する傾斜が、オフ角θのａ軸方向成分θaであり、また、Ａ面平行成分Ｎ//Aのｃ軸に対する傾斜が、オフ角θのｍ軸方向成分θmである。
ＧａＮ基板においては、主表面内におけるオフ角の変動が小さいことが重要である。主表面上にエピタキシャル成長する窒化物半導体膜の品質に対し、ＧａＮ基板のオフ角は極めて大きな影響を与えるからである。
従って、本発明のＣ面ＧａＮ基板では、主表面のうち基板の外周端からの距離が５ｍｍ以上の部分から、直径４ｃｍの円形領域をどのように選んでも、該円形領域内におけるオフ角の変動幅が、ａ軸方向成分およびｍ軸方向成分のいずれについても０．２５度以下、更には０．２度以下、更には０．１度以下であることが好ましい。
本発明のＣ面ＧａＮ基板の直径が９５〜１０５ｍｍ（約４インチ）である場合には、主表面のうち基板の外周端からの距離が５ｍｍ以上の領域におけるオフ角の変動幅が、ａ軸方向成分およびｍ軸方向成分のいずれについても０．５度以下、更には０．４度以下、更には０．２度以下であることが好ましい。
ここでいう、オフ角のａ軸方向成分の変動幅とは、該ａ軸方向成分の中央値をθa、最大値をθa＋Δθa、最小値をθa−Δθaとしたときの、２Δθaを意味する。同様に、オフ角のｍ軸方向成分の変動幅とは、該ｍ軸方向成分の中央値をθm、最大値をθm＋Δθm、最小値をθm−Δθmとしたときの、２Δθmを意味する。θaおよびθmは、それぞれ０°であってもよい。
２．Ｃ面ＧａＮ基板の製造方法
本発明のＣ面ＧａＮ基板の製造に好適に用い得る、Ｃ面ＧａＮ基板の製造方法を以下に説明する。
２．１．シードの準備
Ｃ面サファイア基板上にＭＯＶＰＥ法でｃ軸配向ＧａＮ膜を成長させてなる、ＧａＮテンプレートを準備する。ＧａＮテンプレートの寸法（直径）は、製造しようとするＣ面ＧａＮ基板の寸法に応じて適宜選択すればよい。
次いで、ＧａＮテンプレートの主表面（ＧａＮ膜表面）に選択成長マスクを形成する。選択成長マスクの材料は、ＧａＮ結晶の成長開始を阻害し得るものであればよく、例えば、金属の酸化物、窒化物または酸窒化物である。好適例は酸化ケイ素、窒化ケイ素および酸窒化ケイ素である。
選択成長マスクは、上記材料からなる厚さ５０〜１５０ｎｍの薄膜を、プラズマＣＶＤ、真空蒸着、スパッタリング等の方法で形成した後、該薄膜をフォトリソグラフィおよびエッチングの技法を用いてパターニングすることにより形成する。
選択成長マスクは、ドットマスクを含むパターンに形成する。
ドットマスクは、その最大幅が１０μｍあれば、その作用によって、シード上に成長するＧａＮ結晶の表面にピットを発生させることができる。ドットマスクの最大幅は１５μｍ以上、更には３０μｍ以上、更には５０μｍ以上とすることができる。
ここでいうドットマスクの最大幅とは、幅が最大となる方向の幅のことである。例えば、円の幅は方向によらず一定なので、円の最大幅はその直径に等しい。辺の数が偶数の正多角形の最大幅は、その外接円の直径と等しい。
ドットマスクの形状は、例えば、円形または正多角形であるが、限定されるものではない。ドットマスクの形状が、その上方に発生する表面ピットの形状に与える影響は確認されていない。しかし、異常成長の発生を防ぐうえでは、円形または円形に近い形状（例えば、正六角形、正八角形、正十二角形等）が好ましい。
ドットマスクの最大幅は、通常２００μｍ以下、好ましくは１５０μｍ以下、更に好ましくは１００μｍ以下である。ドットマスクが大き過ぎる場合、ＧａＮ結晶の異常成長の原因となる。
選択成長マスクに含まれるドットマスクの配置は、好ましくは、図３（ａ）に示す正方格子配置や図３（ｂ）に示す三角格子配置であるが、限定されるものではない。
ドットマスクの寸法が均一であることは必須ではなく、例えば図６に示すように、寸法の異なるドットマスクを混在させてもよい。図６（ａ）では、大小２種類のドットマスクが、正方格子の格子位置に１個おきに配置されている。図６（ｂ）は、三角格子配置されたドットマスクの中に、大きなドットマスクと小さなドットマスクがあるパターンの一例である。
選択成長マスクに占めるドットマスクの面積比が高く、例えば１０％を超える場合、シード上に成長させるＧａＮに結晶多形（polytype）と呼ばれる異常が生じ易い。従って、マスクパターンを設計する際には、ドットマスクの寸法を上記の好ましい範囲内としつつ、該面積比が５％以下、更には２％以下、更には１％以下となるように、ドットの数密度を調整することが望ましい。
例えば、直径１００μｍの円形ドットマスクを正方格子配置する場合、ドットマスク１個の面積が７．８５×１０-5ｃｍ2であるから、その数密度（＝格子位置の密度）を２５０ｃｍ-2とすれば、ドットマスクの面積比は約２％となる。ドットマスクの数密度を２５０ｃｍ-2とするには、正方格子における最近接格子位置間の間隔、つまり、単位格子である正方形の一辺の長さを、６３２μｍとすればよい。
本発明者等が見出しているところによれば、選択成長マスクを前述のドットマスクのみで構成した場合、シード上に成長するＧａＮ結晶中の転位密度（螺旋転位、刃状転位、混合転位）が高くなる傾向、ならびに、成長したＧａＮ結晶を加工して得られるＣ面ＧａＮ基板において、主表面内でのオフ角の変動幅が大きくなる傾向がある。それだけではなく、選択成長マスクが前述のドットマスクのみであると、成長したＧａＮ結晶がシードに強く固着するため、割れや欠けを発生させることなくシードから分離させることが難しくなる。
そこで、選択成長マスクは、前述のドットマスクが形成するパターンである第１パターンと、第１パターンより微細なパターンである第２パターンとを重ね合せた、混成パターンとすることが推奨される。別の言い方をすれば、第１パターンの余白部分（ドットマスクが無い部分）に、第２パターンを設けるということである。
第２パターンの一例は、ネットパターンである。ネットパターンの具体例を図７に示す。
図７（ａ）は三角格子ネット、図７（ｂ）は菱形格子ネット、図７（ｃ）は六角格子ネットを、それぞれ示す。図７（ｄ）のネットパターンでは、開口部が円形である。図７（ｅ）のネットパターンは、内角が全て１２０°であるが正六角形ではない、六角形の開口部を有している。
第２パターンの他の一例は、ドットパターンである。ドットパターンの具体例を図８に示す。図８（ａ）〜（ｃ）におけるドットの配置はいずれも三角格子配置であるが、ドットの形状が異なっており、図８（ａ）では正六角形ではない六角形、図８（ｂ）では正六角形、図８（ｃ）では正三角形である。図８（ｃ）では、ドットの各々が、隣接するドットと点接触している。
ドットパターンは、図８に示すものの他、ドットの配置が六角格子配置であるパターン、ドットの形状が円形、十二角形等であるパターン等、であってもよい。ドットの配置と形状の組合せに限定はない。
更に、第２パターンは、図９に示すような複雑なパターンであってもよい。
第２パターンは、第１パターンよりも微細なパターンである。
第２パターンの周期は、第１パターンの周期の好ましくは１０分の１以下、更には１５分の１以下である。
更に、第１パターンの周期とは関係なく、第２パターンの周期は３０μｍ以下、更には２０μｍ以下であることが好ましい。
第２パターンを構成するラインまたはドットの幅は、第１パターンを構成するドットマスクの幅の３分の１以下、更には５分の１以下、更には１０分の１以下とすることができる。
第１パターンを構成するドットマスクの幅がいかなる値であろうと、第２パターンを構成するラインまたはドットの幅は、５μｍ以下、更には３μｍ以下であることが好ましい。
一方で、第２パターンを構成するラインまたはドットの幅は、通常０．５μｍ以上、好ましくは１μｍ以上である。この幅が小さ過ぎる場合、フォトリソグラフィ工程のコストが高くなる他、第２パターンに欠陥が生じる確率が高くなる。第２パターンに発生した欠陥は、ＧａＮ結晶の異常成長の原因となる。
第２パターンの設計にあたっては、その周期と、パターンを構成するラインまたはドットの幅を、上記の好ましい範囲内とするとともに、開口率（第２パターンに占める開口部の面積比）を５０％以下、更には４０％以下とすることが好ましい。第２パターンの開口率の下限は２０％であり、それよりも低くすると、シード上にＧａＮ結晶を成長させたときに、結晶多形と呼ばれる異常成長が発生し易い。
第２パターンの開口率を、上記の好ましい範囲内とすることにより、成長させたＧａＮ結晶がシードに強く固着する問題が軽減される。
２．２．ＧａＮ結晶の成長
上記２．１．で準備した、主表面に選択成長マスクを配置したＧａＮテンプレートをシードに用いて、ＨＶＰＥ法でＧａＮ結晶をｃ軸方向に成長させる。
ＨＶＰＥ装置としては、ホットウォール型石英リアクターを備えるものを好ましく使用できる。リアクター内に設置したＧａボートにＨＣｌ（塩酸）ガスを供給し、ＨＣｌと金属Ｇａを反応させてＧａＣｌガスを生成させる。このＧａＣｌガスと、別途配管を通してリアクター内に供給されるＮＨ3（アンモニア）ガスとを反応させ、生成するＧａＮをリアクター内の別の場所に設置したシード上にエピタキシャル成長させる。
成長開始時を含む成長初期段階の成長温度は、好ましくは９８０℃以上とする。より好ましくは９８５℃以上である。成長温度が低いと反転ドメインが形成され易くなり、特に９７０℃以下では全てのドットマスク上に反転ドメインが形成される場合がある。
成長面にピットが発生した後の成長温度は、ピットが存在する状態が維持されるように設定すればよく、限定されるものではないが、好ましくは９８０〜１１００℃である。
成長開始直後の成長レートを高くし過ぎた場合、あるタイプのコアを付随するファセット成長部が形成され易くなる。それは、欠陥または欠陥の集合体によって周囲の領域から仕切られた、異常に高い転位密度を有する結晶領域からなるコアである。
図１０は、このタイプのコアがＣ面ＧａＮ基板の主表面に露出した部分のカソードルミネッセンス像である。非発光部で形成された輪郭線が観察され、コアとその周囲の領域とを明確に区別することができる。
このタイプのコアの発生を防止するには、ＧａＮ結晶を厚く成長させるメイン成長ステップの前に、該メイン成長ステップよりも成長温度を低くして成長レートを下げた初期成長ステップを設け、２段階（または多段階）成長を行うことが有効である。ただし、成長開始時の温度を９７０℃以下にすると、反転ドメイン型のコアが形成され易くなるので注意が必要である。
好適例では、（i）初期成長ステップ、（ii）メイン成長ステップと同じ成長温度を用いる第１中間成長ステップ、（iii）初期成長ステップと同じ成長温度を用いる第２中間成長ステップ、（iv）メイン成長ステップを順次行ってもよい。このような温度プロファイルを採用すると、上述のコアの発生を防止できるだけでなく、成長させたＧａＮ結晶を加工して得られるＣ面ＧａＮ基板において、主表面内でのオフ角の変動幅が小さくなるという利点がある。
ＧａＮ結晶は、通常、成長面に形成されたピットの底からシード表面までの距離が１ｍｍ以上となるまで、成長させる。成長厚さに特に上限はなく、該距離が５ｍｍ以上となるまで成長させてもよい。
石英リアクターを用いた場合、酸素含有ガスを意図的に供給しなくても、成長するＧａＮ結晶は酸素でドープされる。酸素が取り込まれるのは、主にファセット成長部である。
オートドーピングだけに頼ったのではＧａＮ結晶の酸素濃度が不足するという場合は、リアクター内に酸素ガス（Ｏ2）を供給する。
反対に、ＧａＮ結晶の酸素濃度を下げる必要がある場合には、リアクター内にＢＮ（窒化ホウ素）、ＳｉＣ（炭化ケイ素）等からなるライナー管を配置し、その内側にシードを配置することによって、リアクターから発生する酸素含有ガスがシードに達することを妨げる。
ＧａＮ結晶をケイ素でドープする場合は、ドーピングガスとしてクロロシラン（ＳｉＨ3Ｃｌ、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4）またはフルオロシランをリアクターに供給することが好ましい。
ＧａＮ結晶をゲルマニウムでドープする場合は、ドーピングガスとしてテトラクロロゲルマン（ＧｅＣｌ4）をリアクターに供給することが好ましい。
所定の成長時間が経過したら、ＧａボートへのＨＣｌガスの供給を停止するとともに、リアクターの加熱を停止して、ＧａＮ結晶の成長を止め、リアクターの温度を室温まで降下させる。
選択成長マスクに設ける前述の第２パターンの開口率を４０％以下にすると、シードの温度が室温に下がる間に、成長したＧａＮ結晶がシードから自発的に分離する傾向がある。
ＧａＮ結晶がシードから自発的に分離しない場合は、ソーイング、研磨、レーザー・リフトオフ、エッチング等、公知の手段を適宜使用して分離させる。
２．３．ＧａＮ結晶の加工
円盤形状のＣ面ＧａＮ基板を作製する場合、上記２．２で成長させたＧａＮ結晶に、研削加工またはコアドリル加工を行い、外周部を円筒形としたインゴットを作製する。次いで、ワイヤソー・スライサーまたは内周刃スライサーを用いて、このインゴットをＣ面に平行または略平行にスライスし、円盤形のウエハを得る。
更に、得られたウエハの主表面の一方または両方を、その上に窒化物半導体薄膜をエピタキシャル成長させるのに適した、平坦で平滑な表面に仕上げる。
ガリウム極性面と窒素極性面のいずれであっても、研削、ラッピングを順次施して平坦化した後、ＣＭＰ（Chemical Mechanical Polishing）によってダメージ層除去および平滑化を行うことにより、窒化物半導体のエピタキシャル成長に適した表面とすることができる。ＣＭＰに加えて、あるいはＣＭＰに代えて、ＲＩＥ（Reactive Ion Etching）による加工を行ってもよい。
窒化物半導体のエピタキシャル成長に使用することを予定していない主表面からも、ダメージ層は取り除くことが望ましい。窒素極性面のダメージ層は、ウェットまたはドライエッチングにより取り除くことが可能である。エッチングによって窒素極性面はマット面になる場合がある。
以上に説明した手順によって、主表面に平行な方向に沿った特性の偏りが少ないＣ面ＧａＮ基板が得られる。理由は、基板を構成するＧａＮ結晶を成長させる際に、規則的に並んだドットマスクを含む選択成長マスクをシード上に設けるからである。規則的に並んだドットマスクの作用で、ＧａＮ結晶の成長面には、同じように規則的に並んだピットが発生し、その結果として、成長するＧａＮ結晶中にファセット成長部が偏りなく形成される。どの不純物もファセット成長部とＣ面成長部とでは濃度が異なるのが普通であるため、結晶中のファセット成長部の分布を偏らせないことが、基板の特性に偏りを発生させないうえで重要なのである。
更に、以上に説明した手順で製造されるＣ面ＧａＮ基板は、大量生産を行った場合であっても、品質を安定に保つことができる。なぜなら、同じ選択成長マスクを使用すれば、どのシード上に成長するＧａＮ結晶にも、同じように規則的に並んだピットを発生させることができ、それによって、ファセット成長部が同じように分布したＧａＮ結晶を再現性よく成長させることが可能だからである。
３．Ｃ面ＧａＮ基板の用途
本発明のＣ面ＧａＮ基板上に、少なくともひとつの窒化物半導体層をエピタキシャル成長させて、エピタキシャルウエハを得ることができる。その際、その少なくともひとつの窒化物半導体層で、窒化物半導体デバイス構造を形成することができる。
本発明のＣ面ＧａＮ基板上に形成し得る窒化物半導体デバイスの種類に限定はなく、具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視光検出器、紫外光検出器などのセンサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical Systems）部品、電圧アクチュエータ、太陽電池などが挙げられる。
本発明のＣ面ＧａＮ基板は、人工光合成デバイス等の電気化学デバイスにおける半導体電極としても使用できる可能性がある。
４．実験結果
４．１．実験１
直径７６ｍｍのＣ面サファイア基板上に、ＭＯＣＶＤ法で約３μｍ厚のｃ軸配向ＧａＮ膜をエピタキシャル成長させた、ＧａＮテンプレートを準備した。ＧａＮ膜の表面はガリウム極性面である。
このＧａＮテンプレートのＧａＮ膜の表面に、プラズマＣＶＤ法によって厚さ８００ÅのＳｉＮx膜を堆積させた後、通常のフォトリソグラフィおよびドライエッチングの技法を用いて該ＳｉＮx膜をパターニングして、選択成長マスクを形成した。
選択成長マスクのパターンは、次の第１パターンと第２パターンを重ね合せた混成パターンとした。
第１パターンは、最大幅５８μｍの正六角形ドットマスクが、正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは８００μｍとした。従って、ドットマスクの数密度は１５６ｃｍ-2であり、選択成長マスクに占めるドットマスクの面積比は０．３４％であった。
第２パターンは、ライン幅３μｍの三角格子ネットパターンとし、開口率が３９％となるように、その周期を設定した。
選択成長マスクの形成後、上記ＧａＮテンプレート上にＨＶＰＥ法でＧａＮ結晶を成長させた。ＨＶＰＥ装置は、ホットウォール型石英リアクターを備えるものを使用した。ＧａＮテンプレートは、外周部をリングで覆い、主表面内の直径７０ｍｍの領域だけを露出させた。
エピタキシャル成長の開始から３３分間は、成長温度９８６℃、リアクター圧力１０１ｋＰａ、アンモニア分圧９．５ｋＰａ、ＧａＣｌ分圧０．６ｋＰａ、水素ガス分圧６６．７ｋＰａ、窒素ガス分圧２４．１ｋＰａという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を９８６℃から９９７℃まで上昇させた。
次いで、成長温度９９７℃、リアクター圧力１０１ｋＰａ、アンモニア分圧９．５ｋＰａ、ＧａＣｌ分圧１．０ｋＰａ、水素ガス分圧６６．４ｋＰａ、窒素ガス分圧２４．１ｋＰａという条件で、１．５時間、ＧａＮ結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を９９７℃から９８４℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、２時間、ＧａＮ結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を９８４℃から９９７℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、５１時間、ＧａＮ結晶を成長させた。
ＧａＮ結晶の成長完了後、リアクター温度を室温まで下げて、成長したＧａＮ結晶を取り出した。成長したＧａＮ結晶は、殆ど外力を加えることなしに、ＧａＮテンプレートから分離させることができた。
このＧａＮ結晶の外周部を円筒形に加工し、次いでスライスすることにより、直径５ｃｍ（２インチ）のＣ面ウエハを得た。このＣ面ウエハの窒素極性面のダメージ層をアルカリエッチングによって除去した後、ガリウム極性面にグラインディング、ラッピングおよびＣＭＰを順次施して、Ｃ面ＧａＮ基板を完成させた。
上記アルカリエッチングでは、８０℃に加熱したＫＯＨ水溶液をエッチャントに用い、処理時間は３０分間とした。該エッチング後の基板をＳＥＭ観察したところ、窒素極性面には多数のコーンが密に形成されていたのに対し、ガリウム極性面にはコーンが全く形成されていなかった。このことから、実験１のＣ面ＧａＮ基板は反転ドメインを有さないことが確かめられた。
図１１（ａ）および（ｂ）は、いずれも、半導体ウエハ用の表面検査装置を用いて得た、実験１のＣ面ＧａＮ基板のガリウム極性面の光学像の例である。図１１（ａ）では、正六角形様のファセット成長領域が整然と並んでいるのに対し、図１１（ｂ）では、ファセット成長領域の配置が図１１（ａ）と比べ乱れている。
図１１（ａ）において、ファセット成長領域の規則的配置のパターンは、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は８００μｍであった。
図１１（ｂ）では、注意深く観察すると、一部のファセット成長領域が図１１（ａ）と同じ周期の正方格子の格子位置上にあり、その配置は、規則性が低いとはいえ、ランダムではない。
実験１のＣ面ＧａＮ基板の中でも、シードに近い位置で成長したＧａＮ結晶からなる基板では、ガリウム極性面の多くの部分で、ファセット成長領域が図１１（ａ）に示す例のように規則的に配置されていた。それに対し、シードから離れた位置で成長したＧａＮ結晶からなる基板では、ファセット成長領域の配置の規則性が高い部分と低い部分の両方がガリウム極性面に存在していた。当該基板を構成するＧａＮ結晶の成長位置がシードから遠い程、ファセット成長領域の配置の乱れた部分がガリウム極性面内に占める割合は高くなる傾向があった。
ガリウム極性面全体の観察から、実験１のＣ面ＧａＮ基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験１のＣ面ＧａＮ基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の８０％を超えていた。
ＸＲＤ（Ｘ線回折）分析により実験１のＣ面ＧａＮ基板のオフ角を調べたところ、基板の外縁からの距離が５ｍｍ以上の部分（直径４ｃｍの領域）において、オフ角のａ軸方向成分の変動幅が０．１００度、ｍ軸方向成分の変動幅が０．０４８度であった。
ダイナミックＳＩＭＳにより、実験１のＣ面ＧａＮ基板の主表面のファセット成長領域における酸素濃度を調べたところ、１．３×１０18ｃｍ-3であった。
Van der Pauw法で測定した実験１のＣ面ＧａＮ基板の電気抵抗率は、１×１０-2Ω・ｃｍと２×１０-2Ω・ｃｍの間であった。
４．２．実験２
実験１で用いたものと同じＧａＮテンプレートを準備し、実験１と同様の手順で、そのＧａＮテンプレートのＧａＮ膜上に選択成長マスクを形成した。ただし、選択成長マスクの第１パターンと第２パターンは次のように変更した。
第１パターンは、最大幅３５μｍの正六角形ドットが正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは２００μｍとした。従って、ドットマスクの数密度は２４９６ｃｍ-2であり、選択成長マスクに占めるドットマスクの面積比は１．９％であった。
第２パターンは、ライン幅１μｍの六角格子ネットパターンとし、開口率が２５％となるように、その周期を設定した。
続いて、ＧａＮ膜上に上記の選択成長マスクを設けたＧａＮテンプレートの上に、ＨＶＰＥ法でＧａＮ結晶を成長させた。実験１と同様に石英リアクターを使用し、成長条件も実験１と同じとした。
ＧａＮ結晶の成長完了後、リアクター温度を室温まで下げて、成長したＧａＮ結晶を取り出した。成長したＧａＮ結晶は、殆ど外力を加えることなしに、ＧａＮテンプレートから分離させることができた。
このＧａＮ結晶を、実験１と同様の手順で加工し、直径５ｃｍ（２インチ）のＣ面ＧａＮ基板を得た。実験１のＣ面ＧａＮ基板と同じように、この実験２のＣ面ＧａＮ基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。このことから、実験２のＣ面ＧａＮ基板は反転ドメインを有さないことが確かめられた。
半導体ウエハ用の表面検査装置を用いて得た、実験２のＣ面ＧａＮ基板のガリウム極性面の光学像を図１２に示す。ガリウム極性面には閉環形状のファセット成長領域が複数形成されていたが、その配置に規則性は見出されなかった。第１パターンにおけるドットマスクのピッチが２００μｍと小さかったためと考えられる。
図１２の画像では、ファセット成長領域が集まっている部分において、ファセット成長領域間の境界がぼんやりとしている。これは、互いに接しているファセット成長領域同士の間に、明確な段差が形成されていないためと考えられる。
ガリウム極性面全体の観察から、実験２のＣ面基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験２のＣ面ＧａＮ基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の８０％を超えていた。
ＸＲＤ（Ｘ線回折）分析により実験２のＣ面ＧａＮ基板のオフ角を調べたところ、基板の外縁からの距離が５ｍｍ以上の部分（直径４ｃｍの領域）において、オフ角のａ軸方向成分の変動幅が０．０１６度、ｍ軸方向成分の変動幅が０．０２２度であった。
ダイナミックＳＩＭＳにより、実験１のＣ面ＧａＮ基板の主表面のファセット成長領域における酸素濃度を調べたところ、１．４×１０18ｃｍ-3であった。
Van der Pauw法で測定した実験１のＣ面ＧａＮ基板の電気抵抗率は、１×１０-2Ω・ｃｍと２×１０-2Ω・ｃｍの間であった。
４．３．実験３
実験３では、直径１２７ｍｍのＣ面サファイア基板上にＭＯＣＶＤ法でｃ軸配向ＧａＮ膜をエピタキシャル成長させてなるＧａＮテンプレートを準備した。実験１と同様の手順で、このＧａＮテンプレートのＧａＮ膜上に選択成長マスクを形成した。選択成長マスクに設けるパターンは実験１と同じとした。
選択成長マスクを形成後、上記ＧａＮテンプレートの上に、ＨＶＰＥ法でＧａＮ結晶を成長させた。ＨＶＰＥ装置は、実験１と同様に、ホットウォール型石英リアクターを備えるものを使用した。ＧａＮテンプレートは、外周部をリングで覆い、主表面内の直径１１０ｍｍの領域だけを露出させた。
エピタキシャル成長の開始から７５分間は、成長温度９８３℃、リアクター圧力１０１ｋＰａ、アンモニア分圧１０．３ｋＰａ、ＧａＣｌ分圧０．７ｋＰａ、水素ガス分圧７５．６ｋＰａ、窒素ガス分圧１４．４ｋＰａという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を９８３℃から１００５℃まで上昇させた。
次いで、成長温度１００５℃、リアクター圧力１０１ｋＰａ、アンモニア分圧１０．３ｋＰａ、ＧａＣｌ分圧１．０ｋＰａ、水素ガス分圧７５．３ｋＰａ、窒素ガス分圧１４．４ｋＰａという条件で、１時間、ＧａＮ結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を１００５℃から９８３℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、２時間、ＧａＮ結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を９８３℃から１００５℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、７０時間、ＧａＮ結晶を成長させた。
ＧａＮ結晶の成長完了後、リアクター温度を室温まで下げて、成長したＧａＮ結晶を取り出した。成長したＧａＮ結晶は、殆ど外力を加えることなしに、ＧａＮテンプレートから分離させることができた。
このＧａＮ結晶を、実験１と同様の手順で加工し、直径１０ｃｍ（４インチ）のＣ面ＧａＮ基板を得た。実験１のＣ面ＧａＮ基板と同じように、この実験３のＣ面ＧａＮ基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。このことから、実験３のＣ面ＧａＮ基板も反転ドメインを有さないことが確かめられた。
半導体ウエハ用の表面検査装置を用いて得た、実験３のＣ面ＧａＮ基板の、ガリウム極性面の光学像の例を図１３（ａ）および（ｂ）に示す。図１３（ａ）では、正六角形様または円形様のファセット成長領域が整然と並んでいるのに対し、図１３（ｂ）では、ファセット成長領域の配置が図１３（ａ）と比べ乱れている。
図１３（ａ）において、ファセット成長領域の規則的配置のパターンは、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は８００μｍであった。
図１３（ｂ）では、注意深く観察すると、一部のファセット成長領域が図１３（ａ）と同じ周期の正方格子の格子位置上にあり、ファセット成長領域の配置は、規則性が低いとはいえ、ランダムではない。
実験３のＣ面ＧａＮ基板の中でも、シードに近い位置で成長したＧａＮ結晶からなる基板では、ガリウム極性面の多くの部分で、ファセット成長領域が図１３（ａ）に示す例のように規則的に配置されていた。それに対し、シードから離れた位置で成長したＧａＮ結晶からなる基板では、ファセット成長領域の配置の規則性が高い部分と低い部分の両方がガリウム極性面に存在していた。当該基板を構成するＧａＮ結晶の成長位置がシードから遠い程、ファセット成長領域の配置の乱れた部分がガリウム極性面内に占める割合は高くなる傾向があった。
ガリウム極性面全体の観察から、実験３のＣ面ＧａＮ基板には、コアを伴うファセット成長領域が全く無いことが確認された。
蛍光顕微鏡観察したところ、実験３のＣ面ＧａＮ基板のガリウム極性面に存在する全てのファセット成長領域の面積の総和は、ガリウム極性面の面積の８０％を超えていた。
ＸＲＤ（Ｘ線回折）分析により実験３のＣ面ＧａＮ基板のオフ角を調べたところ、基板の外縁からの距離が５ｍｍ以上の部分（直径９ｃｍの領域）において、オフ角のａ軸方向成分の変動幅が０．０７度、ｍ軸方向成分の変動幅も０．０７度であった。
ダイナミックＳＩＭＳにより、実験３のＣ面ＧａＮ基板の主表面のファセット成長領域における酸素濃度を調べたところ、１．３×１０18ｃｍ-3であった。
Van der Pauw法で測定した実験３のＣ面ＧａＮ基板の電気抵抗率は、１×１０-2Ω・ｃｍと２×１０-2Ω・ｃｍの間であった。
４．４．実験４
実験１で用いたものと同じＧａＮテンプレートを準備し、実験１と同様の手順で、そのＧａＮテンプレートのＧａＮ膜上に選択成長マスクを形成した。
ただし、実験４では、選択成長マスクの第１パターンを変更した。具体的には、第１パターンは、最大幅１１５μｍの正六角形ドットが正方格子配置されたパターンとした。最近接格子位置間の距離、すなわち、単位格子である正方形の一辺の長さは８００μｍとした。従って、ドットマスクの数密度は１５６ｃｍ-2であり、選択成長マスクに占めるドットマスクの面積比は１．３５％であった。
第２パターンは、実験１で使用した選択成長マスクと同じとした。
選択成長マスクを形成後、上記ＧａＮテンプレートの上に、ＨＶＰＥ法でＧａＮ結晶を成長させた。ＨＶＰＥ装置は、実験１と同様に、ホットウォール型石英リアクターを備えるものを使用した。ＧａＮテンプレートは、外周部をリングで覆い、主表面内の直径７０ｍｍの領域だけを露出させた。
エピタキシャル成長の開始から４０分間は、成長温度１０１０℃、リアクター圧力１０１ｋＰａ、アンモニア分圧１０．４ｋＰａ、ＧａＣｌ分圧０．７９ｋＰａ、水素ガス分圧６４．３ｋＰａ、窒素ガス分圧２５．４ｋＰａという条件を用いた。
次いで、成長温度とリアクター圧力を同じとしたまま、アンモニア分圧１０．４ｋＰａ、ＧａＣｌ分圧１．１ｋＰａ、水素ガス分圧６４．１ｋＰａ、窒素ガス分圧２５．５ｋＰａという条件で、７２時間、ＧａＮ結晶を成長させた。
ＧａＮ結晶の成長完了後、リアクター温度を室温まで下げて、成長したＧａＮ結晶を取り出した。
このＧａＮ結晶を、実験１と同様の手順で加工し、直径５ｃｍ（２インチ）のＣ面ＧａＮ基板を得た。実験１のＣ面ＧａＮ基板と同じように、この実験４のＣ面ＧａＮ基板においても、エッチングによって窒素極性面には多数のコーンが密に形成されたのに対し、ガリウム極性面にはコーンが全く観察されなかった。
こうして作製した実験４のＣ面ＧａＮ基板のガリウム極性面には、深さ０．５〜１μｍ、幅５０〜１０００μｍのドット状の窪みが１２０個発生していた（数密度６．１ｃｍ-2）。図１４は、かかる窪みの外観を示すＳＥＭ像である。
この窪みは、いずれもファセット成長領域の中央部に発生しており、ＣＬ観察すると図１０と同様の像が得られたことから、コアが原因で発生したものであることが判った。
４．５．実験５
実験５では、直径１２７ｍｍのＣ面サファイア基板上にＭＯＣＶＤ法でｃ軸配向ＧａＮ膜をエピタキシャル成長させてなるＧａＮテンプレートを準備した。実験１と同様の手順で、このＧａＮテンプレートのＧａＮ膜上に選択成長膜を形成した。選択成長マスクに設けるパターンは実験１と同じとした。
選択成長マスクを形成後、上記ＧａＮテンプレートの上に、ＨＶＰＥ法でＧａＮ結晶を成長させた。ＨＶＰＥ装置は、実験１と同様に、ホットウォール型石英リアクターを備えるものを使用した。ＧａＮテンプレートは、外周部をリングで覆い、主表面内の直径１１０ｍｍの領域だけを露出させた。
エピタキシャル成長の開始から７５分間は、成長温度９６５℃、リアクター圧力１０１ｋＰａ、ＮＨ3分圧１０．３ｋＰａ、ＧａＣｌ分圧０．７ｋＰａ、Ｈ2分圧７５．６ｋＰａ、Ｎ2分圧１４．４ｋＰａという条件を用いた。
次いで、原料ガスおよびキャリアガスの供給を続けながら、成長温度を９６５℃から１００５℃まで上昇させた。
次いで、成長温度１００５℃、リアクター圧力１０１ｋＰａ、ＮＨ3分圧１０．３ｋＰａ、ＧａＣｌ分圧１．０ｋＰａ、Ｈ2分圧７５．３ｋＰａ、Ｎ2分圧１４．４ｋＰａという条件で、１時間、ＧａＮ結晶を成長させた。この段階から、ケイ素ドーピングガスとしてジクロロシランもリアクター内に供給した。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を１００５℃から９８３℃まで降下させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、２時間、ＧａＮ結晶を成長させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、成長温度を９８３℃から１００５℃まで上昇させた。
次いで、原料ガスおよびキャリアガスの流量を維持しながら、７０時間、ＧａＮ結晶を成長させた。
ＧａＮ結晶の成長完了後、リアクター温度を室温まで下げて、成長したＧａＮ結晶を取り出した。成長したＧａＮ結晶は、殆ど外力を加えなくても、ＧａＮテンプレートから分離させることができた。
このＧａＮ結晶を、実験１と同様の手順で加工し、直径１０ｃｍ（４インチ）のＣ面ＧａＮ基板を得た。
この実験５のＣ面ＧａＮ基板は、実験１のＣ面ＧａＮ基板と異なり、エッチングによって窒素極性面に多数のコーンが密に形成されただけでなく、ガリウム極性面にもコーンが形成された。このことから、実験５のＣ面ＧａＮ基板を構成するＧａＮ結晶は、反転ドメインを含んでいることが判った。
半導体ウエハ用の表面検査装置を用いて得た、実験５のＣ面ＧａＮ基板のガリウム極性面の光学像を、図１５に示す。
図１５の画像に見られる複数のドットの配置は、選択成長マスクに設けたドットマスクと同じ正方格子配置であり、最近接格子位置間の間隔は８００μｍであった。加えて、図１５の画像においてドットとして見える領域は、ガリウム極性面にコーンが観察された領域と一致していたことから、ＧａＮ結晶が成長する際、ドットマスクに対応する位置に反転ドメインが形成されたものと考えられる。
４．６．その他
上記実験１〜４で成長させたＧａＮ結晶では、ドットマスクの表面近傍を起点として発生した転位群が観察された。転位群の規模は、ドットマスクの最大径とともに大きくなる傾向があった。この転位群は、ＧａＮ結晶がｃ軸方向に成長していくにつれ拡散する傾向を有していたが、完全に拡散することはなく、その結果、作製したＣ面ＧａＮ基板の主表面には転位密度が局所的に高くなった部分が観察された。かかる部分における転位密度は１０7ｃｍ-2台に達していた。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。本明細書に記載された各実施形態は、発明の趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
１０ Ｃ面ＧａＮ基板
１１ ガリウム極性面
１２ 窒素極性面
１３ 側面

Claims (19)

  1. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、
    該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ−２未満であり、かつ、
    該主表面のうち基板の外周端からの距離が５ｍｍ以上の部分から、直径４ｃｍの円形領域をどのように選んでも、該円形領域内におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅がそれぞれ０．２５度以下である、
    Ｃ面ＧａＮ基板。
  2. 直径が９５〜１０５ｍｍであって、
    各々が閉環形状を有する複数のファセット成長領域が主表面に観察され、
    該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ−２未満であり、かつ、
    前記主表面のうち基板の外周端からの距離が５ｍｍ以上の部分におけるオフ角のａ軸方向成分およびｍ軸方向成分の変動幅が、それぞれ０．５度以下である、
    Ｃ面ＧａＮ基板。
  3. 前記複数のファセット成長領域のいずれにとってもその外周の外側に位置するＣ面成長領域が前記主表面に観察される、請求項１または２に記載のＣ面ＧａＮ基板。
  4. 前記ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向がある、請求項１〜３のいずれか一項に記載のＣ面ＧａＮ基板。
  5. 前記複数のファセット成長領域の少なくとも一部は規則的に配置されている、請求項１〜４のいずれか一項に記載のＣ面ＧａＮ基板。
  6. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察されるＧａＮ基板であって、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ−２未満であり、該該複数のファセット成長領域の少なくとも
    一部は規則的に配置されており、かつ、前記複数のファセット成長領域のいずれにとってもその外周の外側に位置するＣ面成長領域が前記主表面に観察される、Ｃ面ＧａＮ基板。
  7. 前記ファセット成長領域内では、中央部から外周部に向かってキャリア濃度が高くなる傾向がある、請求項６に記載のＣ面ＧａＮ基板。
  8. 各々が閉環形状を有する複数のファセット成長領域が主表面に観察されるＧａＮ基板であって、該複数のファセット成長領域のうちコアを付随するファセット成長領域の数密度が該主表面上において５ｃｍ −２ 未満であり、該該複数のファセット成長領域の少なくとも一部は規則的に配置されており、かつ、前記ファセット成長領域内では中央部から外周部に向かってキャリア濃度が高くなる傾向がある、Ｃ面ＧａＮ基板。
  9. 前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が正方格子配置である、請求項５〜８のいずれか一項に記載のＣ面ＧａＮ基板。
  10. 前記複数のファセット成長領域のうち、規則的に配置されたファセット成長領域の配置が三角格子位置である、請求項５〜８のいずれか一項に記載のＣ面ＧａＮ基板。
  11. 前記複数のファセット成長領域の間に結晶構造上の連続性がある、請求項１〜１０のいずれか一項に記載のＣ面ＧａＮ基板。
  12. 前記複数のファセット成長領域のうち反転ドメインを付随するファセット成長領域の数密度が前記主表面上において０ｃｍ−２である、請求項１〜１１のいずれか一項に記載のＣ面ＧａＮ基板。
  13. 前記主表面に存在する全てのファセット成長領域の面積の総和が、前記主表面の面積の７０％以上である、請求項１〜１２のいずれか一項に記載のＣ面ＧａＮ基板。
  14. 表面にドットマスクが配置されたシードを用いて成長されたＧａＮ結晶を含む、請求項１〜１３のいずれかに記載のＣ面ＧａＮ基板。
  15. 前記ファセット成長領域の少なくとも一部において酸素濃度が５×１０１７ｃｍ−３以上である、請求項１〜１４のいずれか一項に記載のＣ面ＧａＮ基板。
  16. ケイ素およびゲルマニウムのいずれか一方または両方が添加されている、請求項１〜１５のいずれか一項に記載のＣ面ＧａＮ基板。
  17. 電気抵抗率が０．１Ωｃｍ以下である、請求項１〜１６のいずれか一項に記載のＣ面ＧａＮ基板。
  18. 請求項１〜１７のいずれか一項に記載のＣ面ＧａＮ基板を準備するステップと、該準備したＣ面ＧａＮ基板上に少なくともひとつの窒化物半導体層をエピタキシャル成長させるステップとを含む、窒化物半導体デバイスの製造方法。
  19. 請求項１〜１７のいずれか一項に記載のＣ面ＧａＮ基板と、該Ｃ面ＧａＮ基板上に配置された少なくともひとつの窒化物半導体層と、を有するエピタキシャルウエハ。
JP2017502293A 2015-02-23 2016-02-17 Ｃ面ＧａＮ基板 Active JP6669157B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015032948 2015-02-23
JP2015032948 2015-02-23
PCT/JP2016/054550 WO2016136552A1 (ja) 2015-02-23 2016-02-17 Ｃ面ＧａＮ基板

Publications (2)

Publication Number Publication Date
JPWO2016136552A1 JPWO2016136552A1 (ja) 2018-01-25
JP6669157B2 true JP6669157B2 (ja) 2020-03-18

Family

ID=56788585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502293A Active JP6669157B2 (ja) 2015-02-23 2016-02-17 Ｃ面ＧａＮ基板

Country Status (4)

Country Link
US (1) US10177217B2 (ja)
JP (1) JP6669157B2 (ja)
KR (1) KR102523231B1 (ja)
WO (1) WO2016136552A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037329B2 (ja) * 2017-10-27 2022-03-16 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、半導体装置選別プログラム、および半導体装置の製造方法
JP7106217B2 (ja) * 2018-08-22 2022-07-26 株式会社ディスコ ファセット領域の検出方法及び検出装置
KR20220031042A (ko) 2019-07-01 2022-03-11 미쯔비시 케미컬 주식회사 벌크 GaN 결정, c 면 GaN 웨이퍼 및 벌크 GaN 결정의 제조 방법
JP7141984B2 (ja) * 2019-07-04 2022-09-26 株式会社サイオクス 結晶基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP4158760B2 (ja) * 1997-03-13 2008-10-01 日本電気株式会社 ＧａＮ系半導体膜およびその製造方法
US6773504B2 (en) 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP3826825B2 (ja) 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4178936B2 (ja) * 2002-12-11 2008-11-12 日本電気株式会社 Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法
JP4182935B2 (ja) 2004-08-25 2008-11-19 住友電気工業株式会社 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
JP2006141085A (ja) * 2004-11-10 2006-06-01 Sharp Corp 電源回路
KR20060127743A (ko) 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP5024722B2 (ja) * 2005-06-06 2012-09-12 住友電気工業株式会社 窒化物半導体基板とその製造方法
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP2009141085A (ja) * 2007-12-05 2009-06-25 Rohm Co Ltd 窒化物半導体素子
CN103403842A (zh) * 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
JP6137197B2 (ja) 2012-12-17 2017-05-31 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法

Also Published As

Publication number Publication date
KR20170121176A (ko) 2017-11-01
JPWO2016136552A1 (ja) 2018-01-25
US10177217B2 (en) 2019-01-08
KR102523231B1 (ko) 2023-04-18
WO2016136552A1 (ja) 2016-09-01
US20170352721A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP6569727B2 (ja) Ｃ面ＧａＮ基板
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP6319070B2 (ja) 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法
US10100434B2 (en) Nitride semiconductor single crystal substrate manufacturing method
JP6669157B2 (ja) Ｃ面ＧａＮ基板
JP2022036135A (ja) ＧａＮ結晶の製造方法
WO2013058352A1 (ja) Ｉｉｉ族窒化物半導体結晶
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP6405767B2 (ja) 窒化ガリウム基板
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
JP7379931B2 (ja) ｃ面ＧａＮ基板
WO2023210696A1 (ja) ｎ型ＧａＮ基板及びｎ型ＧａＮ結晶
JP2024122611A (ja) 窒化ガリウム基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R151 Written notification of patent or utility model registration

Ref document number: 6669157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151