DE112006004215B4 - Verfahren zur Herstellung eines Halbleitersubstrats - Google Patents

Verfahren zur Herstellung eines Halbleitersubstrats Download PDF

Info

Publication number
DE112006004215B4
DE112006004215B4 DE112006004215T DE112006004215T DE112006004215B4 DE 112006004215 B4 DE112006004215 B4 DE 112006004215B4 DE 112006004215 T DE112006004215 T DE 112006004215T DE 112006004215 T DE112006004215 T DE 112006004215T DE 112006004215 B4 DE112006004215 B4 DE 112006004215B4
Authority
DE
Germany
Prior art keywords
epitaxial film
trenches
epitaxial
film
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112006004215T
Other languages
English (en)
Inventor
Syouji Nogami
Tomonori Yamaoka
Shoichi Yamauchi
Nobuhiro Tsuji
Toshiyuki Morishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005293087A external-priority patent/JP2007103747A/ja
Priority claimed from JP2006214551A external-priority patent/JP4788519B2/ja
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Application granted granted Critical
Publication of DE112006004215B4 publication Critical patent/DE112006004215B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: (a) einen Schritt des Züchtens eines ersten epitaktischen Films (61) auf der Oberfläche eines Substratkörpers (63); (b) einen Schritt des teilweisen Ätzens des ersten epitaktischen Films (61) zur Bildung einer Vielzahl von ersten Gräben (64) mit einer Tiefe B und einer Breite A; (c) einen Schritt des Züchtens eines zweiten epitaktischen Films (62) im gesamten Innenraum der Vielzahl der ersten Gräben (64) und auf der Oberfläche des ersten epitaktischen Films (61) mit Ausnahme der Vielzahl der ersten Gräben (64); (d) einen Schritt des Polierens des zweiten epitaktischen Films (62) zum Exponieren der Oberfläche des ersten epitaktischen Films (61) und Einebnen der oberen Seite des zweiten epitaktischen Films (62), vergraben im gesamten Inneren der Vielzahl der ersten Gräben (64); (e) einen Schritt des weiteren Züchtens eines dritten epitaktischen Films (66) mit derselben Zusammensetzung wie derjenigen des ersten epitaktischen Films...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitersubstrats, das für die Herstellung eines Halbleiterbauelements, die einen Graben bzw. Trench verwendet, gebildet in der Tiefenrichtung des Substrats mit einem hohem Dimensionsverhältnis, wie z. B. einem Super-Junction-MOSFET.
  • Stand der Technik
  • Eine Halbleitervorrichtung, die einen Graben, der in Tiefenrichtung eines Substrats mit hohem Dimensionsverhältnis gebildet ist (z. B. Super-Junction-MOSFET (vergleiche z. B. Patentdruckschrift 1), verwendet, ist herkömmlicherweise bekannt. Ein Halbleiterbauelement mit der oben beschriebenen Struktur bildet eine Störstellendiffusionsschicht mit hohem Dimensionsverhältnis durch Vergraben eines epitaktischen Films in einem Graben bzw. Trench (vergleiche z. B. Patentdruckschrift 2).
  • Patentdruckschrift 3 beschreibt ein Verfahren zur Herstellung von Halbleiterbauteilen, bei dem Gräben mit einem isolierenden Film gefüllt werden. Dabei wird an der inneren Oberfläche der auf einem Halbleitersubstrat gebildeten Gräben ein erster Siliciumdioxidfilm unter Verwendung des HDP-(„high density plasma”)Verfahrens gebildet. Die Abscheidung des ersten Siliciumdioxidfilms wird unterbrochen, bevor sich die Gräben schließen. Der in der Umgebung der Grabenöffnungen gebildete erste Siliciumdioxidfilm wird durch Ätzen entfernt. Sodann wird wiederum nach dem HDP-Verfahren ein zweiter Silicumdioxidfilm gebildet, und zwar auf dem am Boden der Gräben abgeschiedenen ersten Siliciumdioxidfilm. Auf diese Weise kann der Boden der Gräben mit dem ersten und dem zweiten Siliciumdioxidfilm beschichtet werden. Aus der Patentdruckschrift 3 ist es somit bekannt, Gräben mit einem hohen Aspektverhältnis in einem mehrstufigen Prozess lückenlos zu füllen, wenn das Aspektverhältnis für die Füllung in einem Schritt zu groß ist.
  • Die Patentdruckschrift 4 beschreibt ein Verfahren zur Bildung einer lückenlosen isolierenden Struktur innerhalb eines Halbleiterbauteils unter Verwendung einer Technik des Ätzens und Wiederauffüllens. Dabei wird zunächst eine Struktur mit Gräben mit im Wesentlichen vertikalen Seitenwänden gebildet, wobei die Seitenwände mit einer isolierenden Schicht und die Böden mit monokristallinem Silicium überzogen sind. Nach einem Epitaxieverfahren wird auf dem monokristallinen Silicium am Boden der Gräben weiteres monokristallines Silicium abgeschieden, und zwar bis zu einer Schichtdicke von 0,3 bis 4 μm. Die Gräben werden sodann gefüllt durch Abscheiden von polykristallinem Silicium. Aus der Patentdruckschrift 4 ist somit bekannt, Gräben mit einem hohen Aspektverhältnis in einem mehrstufigen Prozess lückenlos zu füllen, wenn das Aspektverhältnis für die Füllung für ein Epitaxieverfahren in einem Schritt zu groß ist.
    Patentdruckschrift 1: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2003-124464
    Patentdruckschrift 2: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2001-196573
    Patentdruckschrift 3: Veröffentlichte amerikanische ungeprüfte Patentanmeldung Nr. 2003/0052384
    Patentdruckschrift 4: US-Patent Nr. 4,528,047
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösende Aufgabe
  • Jedoch wird bei einem herkömmlichen Verfahren zur Herstellung eines Halbleitersubstrats ein epitaktischer Film in vorgeformten Gräben mehrfach vergraben, wobei eine Diffusionsschicht mit hohem Dimensionsverhältnis gebildet wird. Daher kann das Dimensionsverhältnis auf einen beschränkten Level erhöht werden. Wird das Dimensionsverhältnis der Gräben auf einen Level, der die Grenze übersteigt, erhöht, so kann der in den Gräben vergrabene epitaktische Film einen Vergrabungsdefekt haben (Hohlraum bzw. Leerstelle („void”)). Die Erzeugung der Leerstelle kann einen Flakedown bzw. eine Flockenausscheidung („flakedown”) am oberen Teil der Leerstelle verursachen, wobei die Durchbruchspannung verringert wird, wodurch eine verschlechterte Leistung des Elements verursacht wird.
  • Insbesondere zur Verbesserung der Durchbruchspannung der oben erwähnten Super-Junction-Struktur (P/N-Säulenstruktur), bei der eine Region vom N-Typ und eine Region vom P-Typ abwechselnd in einer Richtung senkrecht zur Stromrichtung angeordnet sind, muss die Grabentiefe heraufgesetzt werden. Wenn jedoch eine heraufgesetzte Grabentiefe ein erhöhtes Dimensionsverhältnis verursacht, wobei ein Vergrabungsdefekt bzw. eine Vergrabungsfehlstelle („burying defect”) (Hohlraum bzw. Leerstelle) im epitaktischen Film, der in den Gräben vergraben ist, verursacht wird, so verursacht der Vergrabungsdefekt (Hohlraum) einen Kristallfehler, wobei das erzielte Sperrschichtleck („junction leak”) und die Durchbruchspannung verringert werden oder wobei ein Widerstand an einem defekten vergrabenen Teil eines Grabens verbleibt, wobei eine Kontamination im Verfahren („in-process contamination”) verursacht wird.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleitersubstrats, durch welches die Erzeugung einer Leerstelle in einem epitaktischen Film, der in einem Graben vergraben ist, vorgebeugt werden kann, zu liefern.
  • Mittel zur Lösung des Problems
  • Gemäß Anspruch 1 wird die Aufgabe der Erfindung gelöst. Wie in 1 gezeigt, ist die Erfindung ein Verfahren zur Herstellung eines Halbleitersubstrats, das umfasst: (a) einen Schritt des Züchtens bzw. Aufwachsens („growing”) eines ersten epitaktischen Films 61 auf der Oberfläche eines Substratkörpers 63; (b) einen Schritt des teilweisen Ätzens des ersten epitaktischen Films 61 zur Bildung einer Mehrzahl von ersten Gräben 64 mit einer Tiefe B und einer Breite A; (c) einen Schritt des Züchten eines zweiten epitaktischen Films 62 in dem gesamten Innenraum der Mehrzahl der ersten Gräben 64 und auf der Oberfläche des ersten epitaktischen Films 61, mit der Ausnahme der Mehrzahl der ersten Gräben 64; (d) einen Schritt des Polierens des zweiten epitaktischen Films 62 zum Exponieren der Oberfläche des ersten epitaktischen Films 61, und Planarisieren der oberen Seite des zweiten epitaktischen Films 62, vergraben im gesamten Inneren der Mehrzahl der ersten Gräben 64; (e) einen Schritt des weiteren Züchtens eines dritten epitaktischen Films 66 mit derselben Zusammensetzung wie derjenigen des ersten epitaktischen Films 61 auf der oberen Seite des eingeebneten zweiten epitaktischen Films 62 und der exponierten Seite des ersten epitaktischen Films 61; (f) einen Schritt des Ätzens eines Teils des dritten epitaktischen Films 66 entsprechend der Mehrzahl der ersten Gräben 64, wobei eine Vielzahl an zweiten Gräben (67) gebildet wird, wobei die Tiefe B der ersten Gräben (64) vergrößert wird und die Breite A beibehalten wird; (g) einen Schritt des weiteren Züchtens eines vierten epitaktischen Films 68 auf dem gesamten Inneren der Mehrzahl der zweiten Gräben 67 und der Oberfläche des dritten epitaktischen Films 66, mit der Ausnahme der Mehrzahl der zweiten Gräben 67; und (h) einen Schritt des Polierens des vierten epitaktischen Films 68, wobei die Oberfläche des dritten epitaktischen Films 66 exponiert wird, und Einebnen der oberen Seite des vierten epitaktischen Films 68, vergraben im gesamten Inneren der Mehrzahl der zweiten Gräben 67.
  • Im Hinblick auf die Frage, ob die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 ohne Verursachen eines Hohlraums bzw. einer Leerstelle vergraben werden können, können die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 ohne Erzeugen eines Hohlraums bzw. einer Leerstelle vergraben werden, je flacher die Tiefe B der Gräben 64 und 67 zu der Breite A der Gräben 64 und 67 ist.
  • Im Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 1 wird die Bildung der Gräben 64 und 67 und das Vergraben der epitaktischen Filme 62 und 68 durch eine Mehrzahl von Schritten ausgeführt. Daher kann die Tiefe B der Gräben 64 und 67 zur Breite A der Gräben 64 und 67 reduziert werden, wenn die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 vergraben werden. Daher können die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 ohne Erzeugung eines Hohlraums in den Gräben 64 und 67 vergraben werden.
  • Die Erfindung gemäß Anspruch 2 ist die Erfindung gemäß Anspruch 1 und ist dadurch gekennzeichnet, dass der Schritt (g) gefolgt wird von einer ein-, zwei- oder mehrmaligen Wiederholung des Schritts (d) bis Schritt (g).
  • Im Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 2 werden Schritt (d) bis Schritt (g) dreimal oder mehr wiederholt. Daher kann, selbst wenn das Dimensionsverhältnis der Gräben, das letztendlich erhalten werden, hoch ist, die Tiefe B der Gräben zur Breite A der Gräben, wenn der epitaktische Film einmal eingegraben wird, reduziert werden. Dies kann wirksam der Erzeugung eines Hohlraums im epitaktischen Film, eingegraben in den Gräben, vorbeugen.
  • Wirkung der Erfindung
  • Wie oben beschrieben kann gemäß der vorliegenden Erfindung, da die Bildung eines Grabens und das Vergraben eines epitaktischen Films mehrmals getrennt ausgeführt werden, der Graben eine flache Tiefe zur Breite des Grabens besitzen, wenn der epitaktische Film vergraben wird. So kann der epitaktische Film in einer Mehrzahl von Gräben vergraben werden, ohne einen Hohlraum in den Gräben zu verursachen. Insbesondere kann bei Wiederholung der Bildung eines Grabens und dem Vergraben eines epitaktischen Films für drei Mal oder mehr der Graben eine genügend flache Tiefe zur Tiefe des Grabens, in dem der epitaktische Film vergraben wird, haben, selbst wenn ein Graben, der erhalten werden soll, ein vergleichsweise hohes Dimensionsverhältnis bzw. ein vergleichsweise hohes Tiefe-Breite-Verhältnis hat. Dies kann einen in einem im Graben vergrabenen epitaktischen Film verursachten Hohlraum wirksam vermeiden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist die Ansicht von Schritten eines Verfahrens zur Herstellung eines Halbleitersubstrats gemäß der fünften Ausführungsform der vorliegenden Erfindung.
  • Bezugszeichenliste
    • 60
    Halbleitersubstrat
    61
    Erster epitaktischer Film
    62
    Zweiter epitaktischer Film
    63
    Substratkörper
    64
    Erster Graben bzw. Trench
    66
    Dritter epitaktischer Film
    67
    Zweiter Graben bzw. Trench
    68
    Vierter epitaktischer Film
  • Beste Art und Weise zur Ausführung der Erfindung
  • Im Folgenden sollen die Ausführungsformen der vorliegenden Erfindung in Bezug auf die Zeichnungen beschrieben werden.
  • Wie in 1 gezeigt, umfasst das Halbleitersubstrat einen Substratkörper vom N+-Typ 63. Die epitaktischen Filme 61 und 66 werden auf dem Substratkörper 63 gebildet. Der Substratkörper 63 ist ein Silicium-Einkristallsubstrat vom N+-Typ, dotiert mit Störstellen wie Phosphor, Arsen oder Antimon. Die epitaktischen Filme 61 und 66 sind eine Silicium-Einkristallschicht vom N-Typ, dotiert mit Störstellen wie z. B. Phosphor, Arsen und Antimon. Die epitaktischen Filme 61 und 66 werden teilweise durch Ätzen entfernt, wobei die rippenförmigen epitaktischen Filme 61 und 66 auf der Oberfläche des Substratkörpers 63 mit einem vorbestimmten Intervall gebildet werden. Die Gräben 64 und 67 unter den epitaktischen Filmen 61 und 66 werden mit den epitaktischen Filmen 62 und 68, bestehend aus Silicium-Einkristallen vom P-Typ, dotiert mit Störstellen wie Bor, Gallium oder Indium, gefüllt.
  • Der folgende Abschnitt beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung. Zunächst, wie in 1(a) gezeigt, wird der Substratkörper vom N+-Typ 63 hergestellt, wobei der erste epitaktische Film vom N-Typ 61 darauf gebildet wird. Genauer wird der erste epitaktische Film 61 in einem Temperaturbereich von 400 bis 1200 Grad gezüchtet, während Silangas als Ausgangsmaterialgas der Oberfläche des Substratkörpers 63 zugeführt wird.
  • Als Nächstes wird, wie in 1(b) gezeigt, der erste epitaktische Film 61 teilweise geätzt, wobei die ersten Gräben 64 gebildet werden. Insbesondere wird ein Silicium-oxidierter Film (nicht gezeigt) auf dem ersten epitaktischen Film vom N-Typ 61 gebildet, um diesen Silicium-oxidierten Film mit einem Muster zu versehen bzw. zu strukturieren („pattern”), um so einen vorbestimmten Graben mit vorbestimmter Form zu erhalten. Dieser strukturierte Silicium-oxidierte Film wird als Maske verwendet, wobei der erste epitaktische Film vom N-Typ 61 einem anisotropen Ätzen (RIE) oder einem Nassätzen durch alkalische anisotrope Ätzflüssigkeit (z. B. KOH, TMAH) unterworfen wird, wobei die ersten Gräben 64 gebildet werden. Danach wird der Silicium-oxidierte Film (nicht gezeigt), der als Maske verwendet wird, entfernt. In dieser Weise werden die ersten epitaktischen Filme 61 mit Rippenform auf der Oberfläche des Substratkörpers 63 mit vorbestimmtem Intervall gebildet bzw. die ersten Gräben 64 werden unter den ersten epitaktischen Filmen 61 gebildet.
  • Als Nächstes wird, wie in 1(c) gezeigt, der zweite epitaktische Film 62 auf der Oberfläche des ersten epitaktischen Films 61 gezüchtet, mit der Ausnahme des gesamten Inneren der ersten Gräben 64 und der ersten Gräben 64. Insbesondere wird das Dampfphasen-Züchtungsverfahren („vapor growth method”) verwendet, um den zweiten epitaktischen Film 62 in einem Temperaturbereich von 400 bis 1150 Grad zu bilden, während das Ausgangsmaterialgas im ersten epitaktischen Film 61 unterdrückt wird, einschließlich der Innenseite der ersten Gräben 64, und der zweite epitaktische Film 62 wird in den ersten Gräben 64 vergraben. Im Schritt des Vergrabens des zweiten epitaktischen Films 62 in den ersten Gräben 64 (zumindest in dem Vergrabungsschritt am Ende) wird ein gemischtes Gas aus Halbleiter-Quellengas und Halogengas vorzugsweise als zur Bildung des ersten epitaktischen Films 61 zugespeistes Ausgangsmaterialgas vorzugsweise verwendet. Das Halbleiter-Quellengas kann Monosilan (SiH4), Disilan (Si2H6), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) oder Siliciumtetrachlorid (SiCl4) zum Beispiel umfassen. Insbesondere ist das Halbleiter-Quellengas vorzugsweise ein beliebiges aus Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) oder Siliciumtetrachlorid (SiCl4). Halogengas ist vorzugsweise ein beliebiges aus Chlorwasserstoff (HCl), Chlor (Cl2), Fluor (F2), Chlortrifluorid (ClF3), Fluorwasserstoff (HF) und Bromwasserstoff (HBr) und stärker bevorzugt Chlorwasserstoff (HCl) im Besonderen.
  • Wenn ein gemischtes Gas aus Halbleiter-Quellengas und Halogengas als Ausgangsmaterialgas zugeleitet wird, so fungiert von diesen das Halogengas als Ätzgas. Das Ätzgas wird mit einer kontrollierten Zuspeisungsrate bereitgestellt, so dass die Ätzgeschwindigkeit an der Öffnung der ersten Gräben 64 höher ist als im Inneren der ersten Gräben 64. Als ein Ergebnis ist die Wachstumsrate des zweiten epitaktischen Films 62 an der Öffnung der ersten Gräben 64 geringer als die Wachstumsrate des zweiten epitaktischen Films 62 in einem tieferen Teil davon. Daher besitzt der untere Teil der ersten Gräben 64 bezüglich dem zweiten epitaktischen Film 62 an den Seitenflächen der ersten Gräben 64 eine größere Dicke als derjenige der Öffnung der ersten Gräben 64. Daher, wie in 1(c) gezeigt, kann der zweite epitaktische Film 62 in den ersten Gräben 64 ohne Verursachen eines Hohlraums in den ersten Gräben 64 vergraben werden.
  • Als Nächstes wird, wie in 1(d) gezeigt, der zweite epitaktische Film 62 poliert, wobei die Oberfläche des ersten epitaktischen Films 61 exponiert und die obere Seite des zweiten epitaktischen Films 62, vergraben im gesamten Inneren der ersten Gräben 64, eingeebnet wird. Dieses Polieren kann zum Beispiel durch CMP ausgeführt werden.
  • Als Nächstes wird, wie in 1(e) gezeigt, der dritte epitaktische Film 66 mit derselben Zusammensetzung wie derjenigen des ersten epitaktischen Films 61 des Weiteren auf der eingeebneten oberen Seite des zweiten epitaktischen Films 62 und der exponierten Seite des ersten epitaktischen Films 61 gezüchtet. Diese Bildung des dritten epitaktischen Films 66 wird durch dieselbe Vorgehensweise wie diejenige bei der Bildung des ersten epitaktischen Films 61 ausgeführt. Insbesondere wird das Dampfphasen-Züchtungsverfahren verwendet, wobei der dritte epitaktische Film 66 in einem Temperaturbereich von 400 bis 1200 Grad gezüchtet wird, während Silangas als Ausgangsmaterialgas der eingeebneten oberen Seite des zweiten epitaktischen Films 62 und der exponierten Seite des ersten epitaktischen Films 61 zugespeist wird.
  • Als Nächstes werden, wie in 1(f) gezeigt, Teile des dritten epitaktischen Films 66, entsprechend den ersten Gräben 64, geätzt, wobei die zweiten Gräben 67 zur Erweiterung der ersten Gräben 64 gebildet werden. Insbesondere wird ein oxidierter Siliciumfilm (nicht gezeigt) auf dem dritten epitaktischen Film 66 gebildet, und ein Teil dieses oxidierten Siliciumfilms, entsprechend dem ersten Graben 64, wird entfernt und mit einem Muster versehen, so dass er eine vorbestimmte Form hat. Anschließend wird dieser mit einem Muster versehene oxidierte Siliciumfilm als Maske verwendet, wobei der dritte epitaktische Film 66 einem anisotropen Ätzen (RIE) oder einem Nassätzen durch alkalische anisotrope Ätzflüssigkeit (z. B. KOH, TMAH) unterworfen wird, wobei die zweiten Gräben 67 gebildet werden, wobei die ersten Gräben 64 ausgedehnt werden. Danach wird der als Maske verwendete oxidierte Siliciumfilm (nicht gezeigt) entfernt.
  • Als Nächstes wird, wie in 1(g) gezeigt, der vierte epitaktische Film 68 weiter in dem gesamten Inneren der zweiten Gräben 67 und auf der Oberfläche des dritten epitaktischen Films 66 mit der Ausnahme der zweiten Gräben 67 gezüchtet. Diese Bildung des vierten epitaktischen Films 68 wird durch die gleiche Vorgehensweise wie diejenige der oben beschriebenen Bildung des zweiten epitaktischen Films 62 ausgeführt. Insbesondere wird das Dampfphasen-Züchtungsverfahren verwendet, wobei der vierte epitaktische Film 68 in einem Temperaturbereich von 400 bis 1150 Grad gezüchtet wird, während Rohmaterialgas auf den dritten epitaktischen Film 66 einschließlich der inneren Seite der zweiten Gräben 67 geleitet wird, um den vierten epitaktischen Film 68 in den zweiten Gräben 67 zu vergraben.
  • Als Nächstes wird, wie in 1(h) gezeigt, der vierte epitaktische Film 68 poliert, wobei die Oberfläche des dritten epitaktischen Films 66 exponiert wird und die obere Seite des vierten epitaktischen Films 68, vergraben im gesamten Inneren der zweiten Gräben 67, eingeebnet wird. Im Ergebnis wird ein Halbleitersubstrat erhalten, bei dem eine Region vom P-Typ und eine Region vom N-Typ abwechselnd in der Seitenrichtung angeordnet sind.
  • Ob die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 vergraben werden können, ohne einen Hohlraum zu erzeugen oder nicht, hängt ab vom Dimensionsverhältnis (B/A), verkörpert durch die Tiefe B der Gräben 64 und 67 zur Breite A der Gräben 64 und 67. Je flacher die Tiefe B der Gräben 64 und 67 zur Breite A der Gräben 64 und 67 ist (d. h. je kleiner das Dimensionsverhältnis (B/A) ist), desto sicherer können die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 vergraben werden, ohne einen Hohlraum zu erzeugen. Gemäß dem Verfahren zur Herstellung eines Halbleitersubstrats der vorliegenden Erfindung wird die Bildung der Gräben 64 und 67 und das Vergraben der epitaktischen Filme 62 und 68 durch eine Mehrzahl von Schritten ausgeführt. Daher kann das Dimensionsverhältnis der Gräben 64 und 67 verringert werden, wenn die epitaktischen Filme 62 und 68 vergraben werden. Im Ergebnis können die epitaktischen Filme 62 und 68 in den Gräben 64 und 67 vergraben werden, ohne einen Hohlraum zu erzeugen.
  • In der Ausführungsform wurde beschrieben, dass die Bildung der Gräben 64 und 67 und das Vergraben der epitaktischen Filme 62 und 68 in zwei Schritten durchgeführt wird. Ist das Dimensionsverhältnis der Gräben, letztendlich zu erhalten, vergleichsweise hoch, so kann jedoch der oben beschriebene Schritt (g) ebenfalls gefolgt sein von einer ein- bis zweimaligen Wiederholung des Schritts (d) bis Schritt (g). Ein Verfahren zur Herstellung eines Halbleitersubstrats zur Wiederholung des Schritts (d) bis zum Schritt (g) von dreimal oder mehr kann das Dimensionsverhältnis der Gräben zum Vergraben des epitaktischen Films in einem Durchgang („in one time”) reduzieren, selbst wenn ein Dimensionsverhältnis der Gräben, letztendlich zu erhalten, vergleichsweise hoch ist. Dies kann wirksam der Bildung eines Hohlraums in dem in den Gräben vergrabenen epitaktischen Film vorbeugen.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann für ein Verfahren zur Herstellung eines Halbleitersubstrat verwendet werden, das für eine Halbleitervorrichtung gebraucht wird, unter Verwendung eines Grabens, gebildet mit einem hohen Dimensionsverhältnis in der Tiefenrichtung des Substrats, z. B. einem Super-Junction-MOSFET.

Claims (2)

  1. Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: (a) einen Schritt des Züchtens eines ersten epitaktischen Films (61) auf der Oberfläche eines Substratkörpers (63); (b) einen Schritt des teilweisen Ätzens des ersten epitaktischen Films (61) zur Bildung einer Vielzahl von ersten Gräben (64) mit einer Tiefe B und einer Breite A; (c) einen Schritt des Züchtens eines zweiten epitaktischen Films (62) im gesamten Innenraum der Vielzahl der ersten Gräben (64) und auf der Oberfläche des ersten epitaktischen Films (61) mit Ausnahme der Vielzahl der ersten Gräben (64); (d) einen Schritt des Polierens des zweiten epitaktischen Films (62) zum Exponieren der Oberfläche des ersten epitaktischen Films (61) und Einebnen der oberen Seite des zweiten epitaktischen Films (62), vergraben im gesamten Inneren der Vielzahl der ersten Gräben (64); (e) einen Schritt des weiteren Züchtens eines dritten epitaktischen Films (66) mit derselben Zusammensetzung wie derjenigen des ersten epitaktischen Films (61) auf der oberen Seite des eingeebneten zweiten epitaktischen Films (62) und der exponierten Seite des ersten epitaktischen Films (61); (f) einen Schritt des Ätzens eines Teils des dritten epitaktischen Films (66), an den Stellen der Vielzahl der ersten Gräben (64), wobei eine Vielzahl an zweiten Gräben (67) gebildet wird, wobei die Tiefe B der ersten Gräben (64) vergrößert wird und die Breite A beibehalten wird; (g) einen Schritt des weiteren Züchtens eines vierten epitaktischen Films (68) im gesamten Inneren der Vielzahl der zweiten Gräben (67) und auf der Oberfläche des dritten epitaktischen Films (66) mit Ausnahme der Vielzahl der zweiten Gräben (67); und (h) einen Schritt des Polierens des vierten epitaktischen Films (68), wobei die Oberfläche des dritten epitaktischen Films (66) exponiert wird, und Einebnen der oberen Seite des vierten epitaktischen Films (68), vergraben im gesamten Inneren der Vielzahl der zweiten Gräben (67).
  2. Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 1, wobei auf den Schritt (g) eine ein-, zwei- oder mehrmalige Wiederholung des Schritts (d) bis zum Schritt (g) folgt.
DE112006004215T 2005-10-06 2006-10-05 Verfahren zur Herstellung eines Halbleitersubstrats Active DE112006004215B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-293087 2005-10-06
JP2005293087A JP2007103747A (ja) 2005-10-06 2005-10-06 半導体基板の製造方法
JP2006214551A JP4788519B2 (ja) 2006-08-07 2006-08-07 半導体基板の製造方法
JP2006-214551 2006-08-07

Publications (1)

Publication Number Publication Date
DE112006004215B4 true DE112006004215B4 (de) 2012-05-31

Family

ID=37906297

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112006002626T Active DE112006002626B4 (de) 2005-10-06 2006-10-05 Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112006004215T Active DE112006004215B4 (de) 2005-10-06 2006-10-05 Verfahren zur Herstellung eines Halbleitersubstrats

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112006002626T Active DE112006002626B4 (de) 2005-10-06 2006-10-05 Halbleitersubstrat und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (5) US20090273102A1 (de)
KR (2) KR100997153B1 (de)
CN (1) CN101853786B (de)
DE (2) DE112006002626B4 (de)
WO (1) WO2007040255A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101559A1 (de) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998826B2 (en) * 2007-09-07 2011-08-16 Macronix International Co., Ltd. Method of forming mark in IC-fabricating process
WO2009037634A2 (en) * 2007-09-20 2009-03-26 Philips Intellectual Property & Standards Gmbh Led package and method for manufacturing the led package
JP5509543B2 (ja) * 2008-06-02 2014-06-04 富士電機株式会社 半導体装置の製造方法
US20110038564A1 (en) * 2009-08-14 2011-02-17 Cindy Ann Slansky Reusable silicone bag
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
JP5614877B2 (ja) * 2010-05-28 2014-10-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN102820212B (zh) * 2011-06-08 2015-08-12 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN103035493B (zh) * 2012-06-15 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件的交替排列的p柱和n柱的形成方法
KR20140017086A (ko) 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
US9230917B2 (en) * 2013-05-29 2016-01-05 Infineon Technologies Dresden Gmbh Method of processing a carrier with alignment marks
US9355964B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming alignment marks and structure of same
CN104112670B (zh) * 2014-06-27 2017-07-11 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN104124276B (zh) * 2014-08-11 2020-04-24 深圳尚阳通科技有限公司 一种超级结器件及其制作方法
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法
CN104979214B (zh) * 2015-05-12 2019-04-05 电子科技大学 一种超结结构的制备方法
SE538783C2 (sv) * 2015-06-16 2016-11-22 Ascatron Ab SiC SUPER-JUNCTIONS
CN106328488B (zh) * 2015-06-25 2020-10-16 北大方正集团有限公司 超结功率器件的制备方法和超结功率器件
DE102015122828A1 (de) 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
KR102526936B1 (ko) 2016-04-26 2023-04-28 삼성디스플레이 주식회사 표시 패널 및 표시 패널용 모기판
CN106816376A (zh) * 2017-01-12 2017-06-09 中国科学院微电子研究所 一种超结器件耐压层的制备方法
DE102017113864A1 (de) * 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Justiermarke
CN110896027A (zh) * 2019-12-05 2020-03-20 中国科学院微电子研究所 一种半导体器件纳米线及其制备方法
US20230296994A1 (en) * 2022-03-21 2023-09-21 Infineon Technologies Ag Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
US20020102811A1 (en) * 2001-01-30 2002-08-01 Farrow Reginald Conway Alignment mark fabrication process to limit accumulation of errors in level to level overlay
US20030052384A1 (en) * 2001-09-20 2003-03-20 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
JP2003124464A (ja) * 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US5022580A (en) * 1988-03-16 1991-06-11 Plessey Overseas Limited Vernier structure for flip chip bonded devices
US5169485A (en) * 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3363496B2 (ja) 1991-11-20 2003-01-08 キヤノン株式会社 半導体装置及びその製造方法
DE69232432T2 (de) * 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
JPH08139190A (ja) 1994-11-11 1996-05-31 Seiko Epson Corp 半導体装置の製造方法
JP2685028B2 (ja) 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
JP3542491B2 (ja) 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
US5963816A (en) * 1997-12-01 1999-10-05 Advanced Micro Devices, Inc. Method for making shallow trench marks
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US6194253B1 (en) * 1998-10-07 2001-02-27 International Business Machines Corporation Method for fabrication of silicon on insulator substrates
WO2000036383A1 (de) * 1998-12-15 2000-06-22 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur erzeugung von justagestrukturen in halbleitersubstraten
US6100158A (en) * 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
JP2001093977A (ja) * 1999-09-21 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP3356162B2 (ja) 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
KR100643225B1 (ko) * 2000-04-28 2006-11-10 에이에스엠엘 네델란즈 비.브이. 리소그래피 투영장치, 기판정렬 마크의 위치를 결정하는방법, 디바이스 제조방법 및 그 디바이스
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
SE523906C2 (sv) * 2001-09-20 2004-06-01 Micronic Laser Systems Ab Bondningsmetod
KR20030058435A (ko) * 2001-12-31 2003-07-07 동부전자 주식회사 배선 제조 방법
DE10202140A1 (de) * 2002-01-21 2003-08-07 Infineon Technologies Ag Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
JP3913564B2 (ja) 2002-01-31 2007-05-09 富士電機ホールディングス株式会社 超接合半導体素子の製造方法
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
TWI265550B (en) * 2002-05-14 2006-11-01 Toshiba Corp Fabrication method, manufacturing method for semiconductor device, and fabrication device
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
US6746890B2 (en) * 2002-07-17 2004-06-08 Tini Alloy Company Three dimensional thin film devices and methods of fabrication
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
JP3915984B2 (ja) 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4539052B2 (ja) 2003-08-06 2010-09-08 富士電機システムズ株式会社 半導体基板の製造方法
JP3967701B2 (ja) * 2003-09-10 2007-08-29 沖電気工業株式会社 半導体装置
JP2005142335A (ja) 2003-11-06 2005-06-02 Fuji Electric Holdings Co Ltd 半導体素子の製造方法
JP2005181959A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 光ファイバーをプリント配線板の埋め込み型導波路に連結する方法および構造体
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP3961503B2 (ja) * 2004-04-05 2007-08-22 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US7763342B2 (en) * 2005-03-31 2010-07-27 Tini Alloy Company Tear-resistant thin film methods of fabrication
US7684660B2 (en) * 2005-06-24 2010-03-23 Intel Corporation Methods and apparatus to mount a waveguide to a substrate
US7543501B2 (en) * 2005-10-27 2009-06-09 Advanced Research Corporation Self-calibrating pressure sensor
JP2007116190A (ja) 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JP2001196573A (ja) * 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
US20020102811A1 (en) * 2001-01-30 2002-08-01 Farrow Reginald Conway Alignment mark fabrication process to limit accumulation of errors in level to level overlay
US20030052384A1 (en) * 2001-09-20 2003-03-20 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
JP2003124464A (ja) * 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101559A1 (de) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben

Also Published As

Publication number Publication date
WO2007040255A1 (ja) 2007-04-12
US20140342526A1 (en) 2014-11-20
US20140342535A1 (en) 2014-11-20
DE112006002626T5 (de) 2008-08-28
KR100997153B1 (ko) 2010-11-30
CN101853786B (zh) 2012-06-13
US20140342525A1 (en) 2014-11-20
US20090273102A1 (en) 2009-11-05
US9034721B2 (en) 2015-05-19
DE112006002626B4 (de) 2010-08-19
US20110076830A1 (en) 2011-03-31
KR100950232B1 (ko) 2010-03-29
KR20100018073A (ko) 2010-02-16
US8835276B2 (en) 2014-09-16
KR20080059596A (ko) 2008-06-30
CN101853786A (zh) 2010-10-06
US8956947B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
DE112006004215B4 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE102006062821B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE102004010676B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE10066433B4 (de) Verfahren zur Herstellung eines Halbleitersubstrats
EP0600276B1 (de) Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
EP0021147B1 (de) Verfahren zur Herstellung von breiten, tief eingeschnittenen Isolationsgräben in einem Halbleitersubstrat
DE102005014722B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE102010063850B4 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
DE102006047169A1 (de) Herstellungsverfahren für Halbleitersubstrate
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE112010000953T5 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE102005028640A1 (de) Verfahren zur Herstellung eines Transistors mit einem Dreifachkanal in einem Speicherbauelement
DE102007027519A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017124145A1 (de) Source-/Drain-Epitaxiegebiete von Finfets und Verfahren zu deren Ausbildung
DE102018105996B4 (de) Selektives aufwachsen von schichten zur spaltfüllung von unten nach oben und damit hergestellte vorrichtung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE102012222786B4 (de) Verfahren zur fertigung einer halbleitervorrichtung
DE112015002342T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung desselben
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102017110386A1 (de) Halbleitervorrichtung mit einem Hohlraum und Verfahren für deren Herstellung

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 112006002626

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120901

R081 Change of applicant/patentee

Owner name: SUMCO CORPORATION, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-SHI, AICHI-KEN, JP; SUMCO CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE