DE102016101559A1 - Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben - Google Patents

Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben Download PDF

Info

Publication number
DE102016101559A1
DE102016101559A1 DE102016101559.8A DE102016101559A DE102016101559A1 DE 102016101559 A1 DE102016101559 A1 DE 102016101559A1 DE 102016101559 A DE102016101559 A DE 102016101559A DE 102016101559 A1 DE102016101559 A1 DE 102016101559A1
Authority
DE
Germany
Prior art keywords
trenches
crystalline silicon
regions
semiconductor
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016101559.8A
Other languages
English (en)
Inventor
Johannes Baumgartl
Matthias Künle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016101559.8A priority Critical patent/DE102016101559A1/de
Priority to US15/417,939 priority patent/US20170221988A1/en
Publication of DE102016101559A1 publication Critical patent/DE102016101559A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Gräben (160x) werden in einer Halbleiterschicht (100a) eines Halbleitersubstrats (500a) gebildet. Ein Gemisch, das Trichlorsilan und Wasserstoffgas enthält, wird in eine Prozesskammer (850) eingespeist, die das Halbleitersubstrat (500a) enthält. Ein barometrischer Druck in der Prozesskammer (850) beträgt zumindest 50% einer Standardatmosphäre. Die Gräben (160x) werden mit epitaktisch abgeschiedenem kristallinem Silizium (165) gefüllt.

Description

  • HINTERGRUND
  • In Superjunction-Vorrichtungen gleichen entgegengesetzt dotierte Gebiete, die in einer Driftschicht ausgebildet sind, ihre mobile Ladung effektiv aus. Das resultierende Verarmungsgebiet ermöglicht hohe Sperrspannungen selbst bei vergleichsweise hohen Dotierstoffkonzentrationen in den dotierten Gebieten, wobei der hohe Dotierungspegel der dotierten Gebiete einen geringen Durchlass- bzw. Einschaltwiderstand sicherstellt. Typischerweise umfasst die Herstellung von Superjunction-Vorrichtungen ein Aufwachsen von n-dotierten Epitaxieschichten und Implantieren von Akzeptoratomen in jeder Epitaxieschicht, bevor die nächste n-dotierte Epitaxieschicht ausgebildet wird. Ein anderer Ansatz umfasst ein Ätzen von Gräben in einer n-dotierten epitaktischen Schicht und ein Füllen der Gräben mit p-dotiertem Halbleitermaterial. Ein Schrumpfen einer lateralen Abmessung der dotierten Gebiete der Superjunction-Struktur ermöglicht ein Erhöhen der Dotierstoffkonzentration in den dotierten Gebieten und hat einen besseren Einschaltwiderstand zur Folge.
  • Es ist wünschenswert, Superjunction-Halbleitervorrichtungen mit schmalen lateralen Abmessungen der dotierten Gebiete der Superjunction-Struktur vorzusehen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Abhängige Ansprüche beziehen sich auf weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden von Gräben in einer Halbleiterschicht eines Halbleitersubstrats. In eine Prozesskammer, die das Halbleitersubstrat enthält, wird ein Gemisch eingespeist, das Trichlorsilan und Wasserstoffgas enthält. Ein barometrischer Druck in der Prozesskammer beträgt zumindest 50% einer Standardatmosphäre. Die Gräben werden mit epitaktisch abgeschiedenem kristallinem Silizium gefüllt.
  • Gemäß einer anderen Ausführungsform umfasst eine Superjunction-Halbleitervorrichtung einen Halbleiterbereich, der eine Driftschicht enthält. Die Driftschicht umfasst n-dotierte erste Gebiete und p-dotierte zweite Gebiete. Die ersten und zweiten Gebiete wechseln sich entlang zumindest einer horizontalen Richtung parallel zu einer ersten Oberfläche des Halbleiterbereichs ab. Ein Aspektverhältnis einer vertikalen Ausdehnung der zweiten Gebiete zu einer horizontalen Breite der zweiten Gebiete beträgt mindestens 20.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist ein vereinfachtes Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung, wobei ein Epitaxieprozess Gräben füllt, indem Trichlorsilan und Wasserstoffgas als Prozessgase verwendet werden, gemäß einer Ausführungsform.
  • 2A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen durch epitaktische Füllung von Gräben gemäß einer Ausführungsform, das epitaktisches Wachstum auf halbleitenden Seitenwänden nach Ausbilden von Gräben einschließt.
  • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2A nach Füllen der Gräben mittels Epitaxie.
  • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen durch epitaktische Füllung von Gräben gemäß einer Ausführungsform, das epitaktisches Wachstum in Gräben mit Seitenwänden einschließt, die durch eine Passivierungsauskleidung bedeckt sind.
  • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3A nach Füllen der Gräben mittels Epitaxie.
  • 4 ist eine schematische Querschnittsansicht eines Prozessreaktors für epitaktisches Wachstum gemäß einer weiteren Ausführungsform.
  • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform nach Ausbilden einer Grabenätzmaske.
  • 5B ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5A nach Ausbilden von Gräben.
  • 5C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5B nach Füllen der Gräben mittels Epitaxie.
  • 5D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5C nach Planarisierung von abgeschiedenem kristallinem Silizium.
  • 5E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5D nach Ausbilden von Gatestrukturen.
  • 6A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, wobei epitaktisch abgeschiedenes, Donatoren enthaltendes kristallines Silizium in ersten Gräben abgeschieden wird und epitaktisch abgeschiedenes, Akzeptoren enthaltendes kristallines Silizium in zweiten Gräben abgeschieden wird, nach Ausbilden der ersten Gräben.
  • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6A nach selektivem Ausbilden erster Gebiete einer Superjunction-Struktur in den ersten Gräben.
  • 6C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6B nach Ausbilden zweiter Gebiete der Superjunction-Struktur in zweiten Gräben zwischen den ersten Gräben.
  • 7 ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einer Superjunction-Struktur, die entgegengesetzt dotierte Gebiete mit hohen Aspektverhältnissen umfasst, gemäß einer Ausführungsform.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1 veranschaulicht einen Prozessablauf für eine Superjunction-Halbleitervorrichtung mit einer Superjunction-Struktur, die entgegengesetzt dotierte erste und zweite Gebiete umfasst, die sich zumindest teilweise aus der epitaktischen Füllung von Gräben ergeben, die in einem Halbleiterbereich vorübergehend ausgebildet wurden.
  • Gräben werden in einer Halbleiterschicht eines Halbleitersubstrats ausgebildet (702). Die Halbleiterschicht besteht aus einkristallinem Halbleitermaterial mit einem kubischen Kristallgitter, zum Beispiel Silizium (Si), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe) oder einem anderen AIIIBV-Halbleiter. Die Gräben können ein reguläres Muster bzw. eine reguläre Struktur bilden, zum Beispiel eine Struktur regulär beabstandeter paralleler Streifen, wobei eine Länge der Streifen zumindest ein Zehnfaches einer Breite der Gräben beträgt. Gemäß anderen Ausführungsformen ist die Länge der Gräben geringer als ein Zehnfaches einer Breite der Gräben, zum Beispiel sind beide lateralen Abmessungen annähernd die gleichen. Beispielsweise kann ein horizontaler Querschnitt der Gräben parallel zu einer ersten Oberfläche des Halbleitersubstrats ein Polygon, z. B. ein Viereck, ein Hexagon oder ein Oktagon, mit oder ohne gerundete oder angeschrägte Ecken, sein.
  • Eine Distanz von Mitte zu Mitte der Gräben kann in einem Bereich von 2 μm bis 20 μm, zum Beispiel in einem Bereich von 5 μm bis 12 μm, liegen. Eine vertikale Ausdehnung der Gräben kann in einem Bereich von 10 μm bis 100 μm, zum Beispiel in einem Bereich von 20 μm bis 60 μm, liegen. Seitenwände der Gräben können annähend vertikal sein oder können sich mit einem Winkel von 1 Grad oder weniger bezüglich einer Normalen auf eine Prozessoberfläche der Halbleiterschicht verjüngen.
  • Das Halbleitersubstrat wird in einer Prozesskammer platziert, in welcher ein barometrischer Druck mindestens 50%, zum Beispiel mindestens 90% oder 100%, einer Standardatmosphäre beträgt, wobei der barometrische Druck einer Standardatmosphäre 1013,25 hPa oder Umgebungsdruck ist. In der Prozesskammer wird das Halbleitersubstrat 500a auf eine Temperatur von mindestens 800°C, zum Beispiel mindestens 920°C oder mindestens 980°C, erhitzt. Ein Trichlorsilan HSiCl3 und Wasserstoffgas H2 enthaltendes Gemisch wird bei einem TCS:H2-Massenverhältnis in einem Bereich 10:1 bis 2:1, zum Beispiel von 5:1 bis 3:1, in die Prozesskammer eingespeist (704).
  • An der Prozessoberfläche des Halbleitersubstrats reagieren TCS oder Zersetzungsmoleküle von TCS und Wasserstoff mit Silizium (Si) und Salzsäure bzw. Chlorwasserstoffsäure (HCl), wobei die Siliziumatome in das Kristallgitter der Halbleiterschicht 100a eingegliedert werden, wobei die sich abscheidenden Siliziumatome selbst zum Kristallgitter der kristallinen Halbleiterschicht orientieren.
  • Die Verwendung von TCS als Siliziumquelle ermöglicht ein Durchführen eines Prozesses bei hohen Temperaturen von über 800°C oder über 920°C, so dass hohe Abscheidungsraten bei hoher Qualität des abgeschiedenen Kristalls erzielt werden können.
  • Beispielsweise wird ein Gemisch, das TCS und Wasserstoffgas mit einem Verhältnis von TCS zu H2 von 1 zu 15 enthält, bei einem TCS-Massenfluss von 4 slm, bei einer Temperatur des Halbleitersubstrats von mindestens 950°C, zum Beispiel 975°C, und bei einem barometrischen Druck von etwa 980 hPa in die Prozesskammer eingespeist. Eine resultierende Abscheidungsrate kann in einem Bereich von 50 nm/min bis 500 nm/min, zum Beispiel in einem Bereich von 300 nm/min bis 450 nm/min, liegen.
  • Verglichen mit Verfahren, die Siliziumtetrachlorid (SiCl4), DCS (Dichlorsilan, SiH2Cl2), Silan (SiH4), Disilan oder andere siliziumhaltige Gase nutzen, erfolgt das Siliziumkristallwachstum gemäß der Ausführungsform selbst bei hohen Abscheidungsraten ohne Lunker (engl. shrinkage cavities) und Hohlräume. Indem im Verlauf einer Abscheidung die Zusammensetzung des zugeführten Prozessgases geändert wird, indem zum Beispiel vorübergehend ein Ätzmittel wie etwa Wasserstoffsäure eingespeist wird, kann die Epitaxie gesteuert werden, um Gräben mit Seitenwänden zu füllen, die durch eine Passivierungsauskleidung ausgekleidet sind. Da TCS bei hoher Reinheit verglichen mit anderen Siliziumquellen verfügbar ist, enthält das abgeschiedene kristalline Silizium weniger Verunreinigungsatome. Außerdem ist eine Waferkrümmung klein.
  • 2A bis 2B beziehen sich auf die Herstellung einer Superjunction-Halbleitervorrichtung, wobei dotierte Gebiete der Superjunction-Struktur durch Füllen von Gräben mit halbleitenden Seitenwänden gebildet werden.
  • Eine Grabenätzmaskenschicht wird auf einer Prozessoberfläche 101a an einer Vorderseite eines Halbleitersubstrats 500a ausgebildet, das aus einer Halbleiterschicht 100a aus einem kristallinen Halbleitermaterial besteht oder eine solche umfasst. Das Halbleitersubstrat 500a kann ein Halbleiterwafer sein, aus welchem eine Vielzahl identischer Halbleiterdies erhalten wird. Abgesehen von der Halbleiterschicht 100a kann das Halbleitersubstrat 500a weitere halbleitende Bereiche, zum Beispiel einen hochdotierten Substratbereich, der direkt an die Halbleiterschicht 100a an der Rückseite grenzt, oder einen Isolatorbereich umfassen.
  • Das Halbleitermaterial der Halbleiterschicht 100a kann Si, Ge, SiGe oder irgendein anderer AIIIBV-Halbleiter sein. Die Halbleiterschicht 100a kann eine Schicht sein, die mittels Epitaxie auf einem einkristallinen Substratbereich aufgewachsen wurde. Die Halbleiterschicht 100a kann intrinsisch oder geringfügig dotiert sein. Beispielsweise ist die Halbleiterschicht 100a geringfügig n-dotiert und enthält Phosphor-(P-) und/oder Arsen-(As-)Atome. Eine Dotierstoffkonzentration in der Halbleiterschicht 100a kann annähernd gleichmäßig sein oder kann mit zunehmender Distanz zur Prozessoberfläche 101a geringfügig zunehmen oder abnehmen. Gemäß einer anderen Ausführungsform kann die Dotierstoffkonzentration in der Halbleiterschicht 100a in einer vertikalen Distanz zu sowohl der Prozessoberfläche 101a als auch einer Oberfläche auf der Rückseite einen maximalen Wert aufweisen, wobei die vertikale Richtung orthogonal zur Prozessoberfläche 101a ist.
  • Auf der Prozessoberfläche 101a wird eine Grabenätzmaskenschicht ausgebildet, die eine einzige Schicht aus einem einzigen Material oder zwei oder mehr Schichten verschiedener Materialien umfassen kann. Beispielsweise kann die Grabenätzmaskenschicht zumindest eine Pad-Oxidschicht umfassen, welche eine thermisch gewachsene Halbleiterschicht umfassen kann, und/oder abgeschiedene Halbleiteroxidschichten, zum Beispiel thermisches Siliziumoxid und/oder abgeschiedenes Siliziumoxid, sowie eine Siliziumnitridschicht. Die Grabenätzmaskenschicht kann weitere Siliziumoxidschichten, eine Siliziumoxinitridschicht und/oder eine Kohlenstoffschicht umfassen.
  • Aus der Grabenätzmaskenschicht bildet ein Fotolithografieprozess eine Grabenätzmaske 410 mit Maskenöffnungen 418, die erste Bereiche der Halbleiterschicht 100a freilegen. Unter Verwendung der Grabenätzmaske 410 werden in der vertikalen Projektion der Maskenöffnungen 418, zum Beispiel durch reaktives Ionenätzen, Gräben 160x gebildet.
  • 2A zeigt die Grabenätzmaske 410 auf der Prozessoberfläche 101a der Halbleiterschicht 100a. Die Maskenöffnungen 418 können annähernd gleiche Breiten entlang zwei orthogonalen horizontalen Richtungen parallel zur Prozessoberfläche 101a aufweisen. Gemäß anderen Ausführungsformen ist eine erste horizontale Ausdehnung der Maskenöffnungen 418 zumindest die Doppelte, zum Beispiel zumindest ein Zehnfaches, einer zweiten horizontalen Abmessung orthogonal zur ersten horizontalen Abmessung.
  • Die Gräben 160x erstrecken sich von der Prozessoberfläche 101a in die Halbleiterschicht 100a. Die Gräben 160x können annähernd vertikale Seitenwände aufweisen oder können sich mit zunehmender Distanz zur Prozessoberfläche 101a verjüngen. Die Seitenwände der Gräben 160x können geringfügig ausgebaucht sein. Gemäß einer Ausführungsform sind die Seitenwände der Gräben 160x vertikal oder verjüngen sich mit einem Winkel von höchstens 2° aus der vertikalen Richtung, wobei die Seitenwände {100}-Kristallebenen sein oder zu den {100}-Kristallebenen geringfügig geneigt sein können. Mesastrukturen 170 der Halbleiterschicht 100a trennen benachbarte Gräben 160x.
  • Es wird eine Epitaxiemaske 450 ausgebildet, die freigelegte Oberseiten bzw. obere Oberflächen der Mesastrukturen 170 bedeckt. Die Epitaxiemaske 450 kann ein Restteil der Grabenätzmaske 410 von 2A sein oder kann unabhängig von der Grabenätzmaske 410 ausgebildet werden.
  • Ein zumindest TCS und H2 enthaltendes Gemisch wird bei einem Verhältnis von TCS:H2 in einem Bereich 1:20 bis 1:4, zum Beispiel von 1:15 bis 1:5, einer Temperatur des Halbleitersubstrats 500a von 950°C und bei einem barometrischen Druck von zumindest 50% einer Standardatmosphäre zugeführt. TCS-Moleküle oder Zersetzungsmoleküle von TCS spalten sich an der freigelegten Oberfläche der Halbleiterschicht 100a, wobei Siliziumatome sich selbst in Ausrichtung mit dem Kristallgitter der Halbleiterschicht 100a anordnen. Bei einem Massenfluss von 4 slm TCS/H2 und einer Substrattemperatur von 950°C werden die Gräben 160x kontinuierlich gefüllt, wobei während einer Abscheidung des kristallinen Siliziums Zwischenflächen 104 des gewachsenen Siliziums in den Gräben V-artig sind, wie durch die dünnen gestrichelten Linien im Graben 160x ganz links angezeigt ist. Die Epitaxiemaske 450 verhindert ein Kristallwachstum direkt auf den Mesastrukturen 170.
  • Das abgeschiedene kristalline Silizium 165 kann intrinsisch oder annähernd intrinsisch mit einer Netto-Dotierstoffkonzentration von höchstens 1E14 cm–3 vorliegen. Alternativ dazu kann das Gemisch Dotierstoffgase wie B2H6, PH3, AsH3 zusätzlich zu TCS und H2 enthalten, wobei der Siliziumkristall mit einer Netto-Dotierstoffkonzentration in einem Bereich von 1E15 cm–3 bis 1E18 cm–3 aufgewachsen werden kann.
  • Wie in 2B dargestellt ist, zeigt das in den Gräben 160x gewachsene kristalline Silizium 165 keine Lunker oder Hohlräume, sondern bildet einen annähernd perfekten Kristall, wobei eine Dichte von Gitterdefekten nicht oder nicht signifikant höher als in den benachbarte Gräben 160x trennenden Mesastrukturen 170 ist. Das abgeschiedene kristalline Silizium 165 kann die Maskenöffnungen 418 von 2A füllen und kann Bereiche der Epitaxiemaske 450, die direkt an die Maskenöffnungen 418 grenzen, lateral überwachsen.
  • Anders als in 2A und 2B weist das Halbleitersubstrat 500a der 3A bis 3B eine Passivierungsauskleidung 420 auf, welche Seitenwände der Gräben 160x bedeckt und welche auch obere Oberflächen der Mesastrukturen 170 bedecken kann, die benachbarte Gräben 160x trennen. Die Passivierungsauskleidung 420 legt einen Boden der Gräben 160x frei, wobei entlang dem Boden eine Oberfläche des Grabens 160x bezüglich der Seitenwände schräg ist. In der veranschaulichten Ausführungsform ist der Boden orthogonal zu den Grabenseitenwänden und parallel zu den oberen Oberflächen der Mesastrukturen 170. Gemäß anderen Ausführungsformen kann der Boden gerundete oder angeschrägte Bereiche umfassen, die mit den Seitenwänden verbunden sind.
  • Die Passivierungsauskleidung 420 kann eine dielektrische Schicht, zum Beispiel ein Siliziumoxid, Siliziumnitrid sein oder auch eine Kohlenstoffauskleidung. Gemäß einer Ausführungsform ist die Passivierungsauskleidung 420 ein thermisches Oxid des Halbleitermaterials der Halbleiterschicht 100a, zum Beispiel thermisch gewachsenes Siliziumoxid, falls die Halbleiterschicht 100a aus Silizium besteht. Eine Dicke der Passivierungsauskleidung 420 kann in einem Bereich von 20 nm bis 150 nm, zum Beispiel in einem Bereich von 50 nm bis 120 nm, liegen. Die Passivierungsauskleidung 420 kann die Grabenätzmaske derart ersetzen, dass die Passivierungsauskleidung 420 sowohl die oberen Oberflächen der Mesastrukturen 170 als auch die Seitenwände der Gräben 160x bedeckt, oder kann zusätzlich zu Resten der Grabenätzmaske derart ausgebildet sein, dass die Passivierungsauskleidung 420 nur die Seitenwände der Gräben 160x bedeckt.
  • Das Halbleitersubstrat 500a wird in einer Prozesskammer mit einem barometrischen Druck von mindestens 50% einer Standardatmosphäre platziert und auf mindestens 800°C, zum Beispiel mindestens 950°C, erhitzt. In ersten Perioden wird ein Gemisch, das TCS und H2 enthält, aber ohne Ätzmittel oder mit nur einer geringen Menge an Ätzmitteln, in die Prozesskammer eingeführt, so dass kristallines Silizium epitaktisch abgeschieden wird. In zweiten Perioden, die sich mit den ersten Perioden abwechseln, wird ein Ätzgemisch, das ein Ätzmittel wie etwa Chlorwasserstoffsäure HCl enthält, in die Prozesskammer eingespeist. Das Ätzgemisch kann ein Trägergas, zum Beispiel H2, enthalten, weist aber keine Siliziumquelle auf. Ein Verhältnis der ersten Perioden zu den zweiten Perioden kann in einem Bereich von 10:1 bis 10:5, zum Beispiel 10:3, und eine gesamte Zyklusperiode beispielsweise in einem Bereich von 10 s bis 20 s liegen. Das Ätzmittel entfernt Keime von Silizium aus der Passivierungsauskleidung 420, so dass ein Wachstum von Silizium auf der Passivierungsauskleidung 420 nahezu vollständig unterdrückt wird. Stattdessen wächst das aufgewachsene Silizium stetig vom Boden in Richtung der Prozessoberfläche 101a, wie durch die gestrichelten Linien angezeigt ist, die Zwischenflächen 104 abgeschiedenen Siliziums in dem Graben 160x ganz links anzeigen. Außerdem zeigen Bereiche des gewachsenen Siliziumkristalls über der Prozessoberfläche 101a eine hohe Kristallqualität mit einer Dichte von Kristallgitterdefekten, die nicht höher als in der Halbleiterschicht 100a ist.
  • 4 ist eine schematische Querschnittsansicht eines Prozessreaktors 800 zum Füllen von Gräben in einem Halbleitersubstrat 500a durch epitaktische Abscheidung eines Halbleitermaterials. In einer Prozesskammer 850 liegen Halbleitersubstrate 500a wie etwa Siliziumwafer auf einem Tragtisch 810 oder sind daran befestigt, welcher ein Tischheizelement 812 zum Erhitzen der Halbleitersubstrate 500a auf eine Prozesstemperatur von mindestens 800°C, zum Beispiel mindestens 950°C, aufweisen kann. Ein Einlass 822 führt ein Gemisch aus TCS und Wasserstoff bei einem definierten Massenfluss in die Prozesskammer 850 ein. Über Auslässe 824 verlassen überschüssiges Prozessgas und gasförmige Zersetzungsprodukte die Prozesskammer 850. Ein Wandheizelement 862 kann die Wand 860 der Prozesskammer 850 auf eine Temperatur von mindestens 400°C erhitzen. Der Tragtisch 810 kann eine kreisförmige Scheibe oder eine Platte sein, die schräg zu einer Verbindungslinie zwischen Einlass 822 und Auslässen 824 orientiert ist, welche an gegenüberliegenden Seiten der Prozesskammer 850 ausgebildet sein können, oder auf seitlichen Oberflächen eines pyramidenförmigen Tragtisches 810.
  • 5A bis 5E beziehen sich auf weitere Details der Bildung einer Superjunction-Struktur unter Verwendung von TCS als Siliziumquelle.
  • 5A zeigt eine Grabenätzmaske 410 mit Maskenöffnungen 418. Die Grabenätzmaske 410 kann eine erste Maskenschicht 411 umfassen, welche eine Siliziumoxidschicht sein kann. Beispielsweise kann die erste Maskenschicht 411 thermisch gewachsenes Siliziumoxid, abgeschiedenes Siliziumoxid, zum Beispiel Siliziumoxid, das durch LPCVD (chemische Gasphasenabscheidung bei niedrigem Druck) unter Verwendung von TEOS (Tetraethylorthosilikat) als Precursor- bzw. Vorläufermaterial abgeschieden und in einer Wärmebehandlung verdichtet wurde, enthalten oder daraus bestehen. Eine zweite Maskenschicht 412 kann aus einem Material mit einer hohen Ätzselektivität gegen das Material der ersten Maskenschicht 411 gebildet werden. Gemäß einer Ausführungsform enthält die zweite Maskenschicht 412 Siliziumnitrid oder besteht daraus. Eine dritte Maskenschicht 413 kann beispielsweise eine weitere Siliziumoxidschicht oder eine Silikatglasschicht, zum Beispiel BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas), sein.
  • Die Maskenöffnungen 418 können eine reguläre Struktur aus Streifen oder Punkten bilden, wobei eine erste Breite der Punkte in der horizontalen Ebene höchstens das Zehnfache einer zweiten Breite der Punkte orthogonal zur ersten Breite ist und wobei horizontale Querschnitte der Punkte Kreise, Ellipsen, Ovale, verzerrte Polygone oder reguläre Polygone wie etwa Oktagone, Hexagone oder Vierecke, mit oder ohne gerundete oder angeschrägte Ecken, sein können.
  • Eine Distanz von Mitte zu Mitte zwischen benachbarten Maskenöffnungen 418 kann in einem Bereich von 2 μm bis 20 μm, zum Beispiel in einem Bereich von 5 μm bis 12 μm, liegen. Eine Breite der Maskenöffnungen 418 kann in einem Bereich von 500 nm bis 10 μm, zum Beispiel von 1 μm bis 6 μm, liegen.
  • Ein Ätzprozess, zum Beispiel reaktives Ionenätzen, nutzt die Grabenätzmaske 410, um Gräben 160x in einer vertikalen Projektion der Maskenöffnungen 418 auszubilden. Ein Ätzen der Gräben 160x kann zumindest die dritte Maskenschicht 413 teilweise aufbrauchen.
  • 5B zeigt die Gräben 160x. Mesastrukturen 170 der Halbleiterschicht 100a trennen die Gräben 160x voneinander. Eine vertikale Ausdehnung der Gräben 160x kann in einem Bereich von 5 μm bis 100 μm, zum Beispiel in einem Bereich von 20 μm bis 50 μm, liegen. Eine Epitaxiemaske kann zum Beispiel von Resten der ersten Maskenschicht 411 gebildet werden.
  • Das Halbleitersubstrat 500a wird in einer Prozesskammer mit einem barometrischen Druck von mindestens 50%, zum Beispiel mindestens 80%, einer Standardatmosphäre platziert. In der Prozesskammer wird das Halbleitersubstrat 500a auf eine Temperatur von mindestens 800°C, zum Beispiel über 950°C, erhitzt. TCS und Wasserstoffgas werden bei einem Verhältnis von TCS:H2 von etwa 1:5 und einem Gesamtmassenfluss von 4 slm TCS/H2 und 0,8 slm HCl in die Prozesskammer eingespeist, wobei sich kristallines Silizium 165 in den Gräben 160x abscheidet. Der Prozess kann stoppen, wenn das abgeschiedene kristalline Silizium 165 erste Bereiche der die oberen Oberflächen der Mesastruktur 170 bedeckenden Epitaxiemaske 450 lateral überwachsen hat. Das abgeschiedene Silizium 165 nimmt die Kristallorientierung der Halbleiterschicht 100a an. Die Kristalldefektdichte in dem abgeschiedenen kristallinem Silizium 165 übersteigt die Kristalldefektdichte in der Halbleiterschicht 100a um nicht mehr als 1000 ppm. Anders als bei Abscheidungsprozessen, die auf DCS bei einem barometrischen Druck unterhalb 50% einer Standardatmosphäre basieren, sind das abgeschiedene kristalline Silizium 165 über der Prozessoberfläche 101a und auf der Epitaxiemaske 450 einkristallin mit einer geringen Dichte an Kristallgitterdefekten, wie in 5C gezeigt ist.
  • Bereiche des abgeschiedenen kristallinen Siliziums 165 außerhalb der Gräben 160x von 5B werden, zum Beispiel durch ein CMP (chemisch-mechanisches Polieren), das an der Oberfläche der Epitaxiemaske 450 stoppen kann, entfernt.
  • 5D zeigt das planarisierte Halbleitersubstrat 500a mit dem abgeschiedenen kristallinen Silizium 165, das sowohl die Gräben 160x als auch Maskenöffnungen der Epitaxiemaske 450 komplett füllt. Obere Oberflächen des abgeschiedenen kristallinen Siliziums 165 sind mit der freigelegten Oberfläche der Epitaxiemaske 450 eben, wobei die obere Oberfläche des abgeschiedenen kristallinen Siliziums 165 und die freigelegte Oberfläche der Epitaxiemaske 450 eine durchgehende Ebene bilden.
  • Die Epitaxiemaske 450 kann zusammen mit dazwischenliegenden Bereichen des abgeschiedenen kristallinen Siliziums 165 in den Öffnungen der Epitaxiemaske 450 entfernt werden, so dass nach einer Entfernung der Epitaxiemaske 450 eine resultierende Oberfläche des abgeschiedenen kristallinen Siliziums 165 mit der oberen Oberfläche der Mesastrukturen 170 eben ist. Beispielsweise kann ein Plasmaätzprozess die planare Oberfläche ungeachtet der verschiedenen Materialien der Epitaxiemaske 450 und des kristallinen Siliziums 165 gleichmäßig absenken. Der Plasmaprozess kann beispielsweise eine Epitaxiemaske 450 aus Siliziumoxid und das abgeschiedene kristalline Silizium 165 mit der gleichen Rate ätzen.
  • Eine epitaktische Schicht 100b kann auf der Prozessoberfläche 101a ausgebildet werden. Eine konforme Gate-Dielektrikumsschicht kann zum Beispiel durch thermische Oxidation auf der freigelegten Epitaxieoberfläche 101b gebildet werden. Eine konforme leitfähige Gateschicht, zum Beispiel eine dotierte polykristalline Siliziumschicht, kann auf der konformen Gate-Dielektrikumsschicht gebildet werden. Die leitfähige Gateschicht kann durch Fotolithografie strukturiert werden, um getrennte planare Gatestrukturen 150 mit Gateelektroden 155 zu bilden, welche mit entgegengesetzt dotierten ersten und zweiten Gebieten 161, 162 einer Superjunction-Struktur 160 ausgerichtet sein können und welche durch ein Gatedielektrikum 151 von der Halbleiterschicht 100a getrennt sind. Die Superjunction-Struktur 160 kann auf verschiedene Weisen aus dem Grabenfüllprozess der 5A bis 5C resultieren.
  • Beispielsweise ist das abgeschiedene kristalline Silizium 165 von 5C intrinsisch oder weist nur eine geringe Konzentration von Dotierstoffen auf, wohingegen die Mesastrukturen 170 der Halbleiterschicht 100a Donatoren und Akzeptoren mit verschiedenen Diffusionslängen enthalten. Erste Gebiete 161 und zweite Gebiete 162 der Superjunction-Struktur 160 werden ausgebildet, indem die Dotierstoffe getrennt werden, indem Dotierstoffe einer größeren Diffusionslänge aus den Mesastrukturen 170 diffundieren. Der ausdiffundierte Dotierstofftyp mit der größeren Diffusionslänge kann die ersten Gebiete 161 in dem abgeschiedenen kristallinen Silizium 165 bilden. Der Dotierstofftyp mit der kürzeren Diffusionslänge kann die zweiten Gebiete 162 in den Mesastrukturen 170 bilden.
  • Gemäß der in 5E veranschaulichten Ausführungsform weisen die Mesastrukturen 170 einen ersten Leitfähigkeitstyp, zum Beispiel einen n-Typ, auf und bilden die ersten Gebiete 161, und das abgeschiedene kristalline Silizium 165 ist vom komplementären Leitfähigkeitstyp, zum Beispiel p-Typ, und bildet die zweiten Gebiete 162. Die epitaktische Schicht 100b kann eine Dicke von weniger als 5 μm, zum Beispiel weniger als 3 μm, aufweisen.
  • Gemäß einer weiteren Ausführungsform können die Mesastrukturen 170 intrinsisch oder nur geringfügig dotiert sein. Erste Bereiche des abgeschiedenen kristallinen Siliziums 165 in ersten Gräben sind vom n-Typ, und zweite Bereiche des abgeschiedenen kristallinen Siliziums 165 in zweiten Gräben zwischen benachbarten ersten Gräben sind vom p-Typ.
  • Die Dotierstoffkonzentrationen in den ersten und zweiten Gebieten 161, 162 sowie die Abmessungen der ersten und zweiten Gebiete 161, 162 sind so ausgewählt, dass die Ladungsträger in der Superjunction-Struktur 160 einander annähernd kompensieren und die Superjunction-Struktur 160 bei Spannungen unterhalb der maximalen Sperrspannung einer aus dem Halbleitersubstrat 500a erhaltenen Halbleitervorrichtung vollständig verarmt.
  • 6A bis 6C beziehen sich auf die Herstellung einer Halbleitervorrichtung mit sowohl den n-dotierten Gebieten als auch den p-dotierten Gebieten, die in den Gräben ausgebildet sind. Eine Grabenätzmaskenschicht wie oben beschrieben kann auf einer Prozessoberfläche 101a einer Halbleiterschicht 100a abgeschieden werden.
  • Aus der Grabenätzmaskenschicht bildet ein Fotolithografieprozess eine Grabenätzmaske 410 mit ersten Maskenöffnungen 418a, die erste Bereiche der Halbleiterschicht 100a freilegen, und mit zweiten Maskenöffnungen 418b, die zweite Bereiche der Halbleiterschicht 100a freilegen. Die ersten und zweiten Maskenöffnungen 418a, 418b wechseln sich entlang einer horizontalen Richtung parallel zur Prozessoberfläche 101a oder entlang zwei orthogonalen horizontalen Richtungen parallel zur Prozessoberfläche 101a ab.
  • Unter Verwendung der Grabenätzmaske 410 werden erste Gräben 160a in der vertikalen Projektion der ersten Maskenöffnungen 418a ausgebildet, und zweite Gräben 160b werden in der vertikalen Projektion der zweiten Maskenöffnungen 418b in der Halbleiterschicht 100a ausgebildet. Die ersten und zweiten Gräben 160a, 160b können gleichzeitig oder zu verschiedenen Zeitpunkten gebildet werden. Die Grabenätzung kann reaktives Ionenätzen einschließen.
  • 6A zeigt die Grabenätzmaske 410 auf der Prozessoberfläche 101a der Halbleiterschicht 100a, wobei sich erste Maskenöffnungen 418a und zweite Maskenöffnungen 418b entlang einer ersten horizontalen Richtung abwechseln. Die ersten und zweiten Maskenöffnungen 418a, 418b können die gleiche Form und die gleichen Abmessungen aufweisen. Gemäß einer Ausführungsform weisen die ersten und zweiten Maskenöffnungen 418a, 418b annähernd gleiche Breiten entlang zwei orthogonalen horizontalen Richtungen auf. Gemäß anderen Ausführungsformen ist eine erste horizontale Ausdehnung der ersten und zweiten Maskenöffnungen 418a, 418b zumindest das Doppelte, zum Beispiel zumindest das Zehnfache, einer zweiten horizontalen Abmessung orthogonal zur ersten horizontalen Abmessung.
  • Die ersten Gräben 160a, und gegebenenfalls die zweiten Gräben 160b, erstrecken sich von der Prozessoberfläche 101a in die Halbleiterschicht 100a. Die zweiten Gräben 160b sind in dieser Stufe nicht notwendigerweise ausgebildet, wie durch die gestrichelten Linien angezeigt ist. Vertikale Ausdehnungen der ersten und zweiten Gräben 160a, 160b orthogonal zur Prozessoberfläche 101a können gleich sein. Gemäß anderen Ausführungsformen können die ersten Gräben 160a eine größere vertikale Ausdehnung als die zweiten Gräben 160b aufweisen.
  • Die ersten und zweiten Gräben 160a, 160b können annähernd vertikale Seitenwände aufweisen oder können sich mit zunehmender Distanz zur Prozessoberfläche 101a verjüngen. Gemäß einer weiteren Ausführungsform können die Seitenwände der ersten und zweiten Gräben 160a, 160b geringfügig ausgebaucht sein.
  • Erste Gebiete 161 eines ersten Leitfähigkeitstyps werden selektiv in den ersten Gräben 160a ausgebildet, indem TCS als Siliziumquelle wie oben beschrieben verwendet wird, wobei eine erste Unterscheidungsmaske 430 die Ausbildung weiterer erster Halbleitergebiete in den zweiten Gräben 160b verhindert. Die Unterscheidungsmaske 430 kann entweder bewirken, dass die zweiten Gräben 160b zu einem Zeitpunkt, zu dem die ersten Gebiete 161 gebildet werden, nicht ausgebildet wurden oder, falls die zweiten Gräben 160b zu diesem Zeitpunkt schon ausgebildet worden sind, verhindert, dass weitere erste dotierte Gebiete in den zweiten Gräben 160b gebildet werden.
  • Die Unterscheidungsmaske 430 kann eine Passivierungsauskleidungsmaske umfassen, die die zweiten Gräben 160b selektiv auskleidet, Passivierungsstopfen, die die zweiten Gräben 160b selektiv füllen, und/oder eine Passivierungsschichtmaske, die die zweiten Gräben 160b während einer Ausbildung der ersten Gebiete 161 überspannt oder die die zweiten Maskenöffnungen 418b während einer Bildung der ersten Gräben 160a füllt oder bedeckt.
  • 6B zeigt die ersten Gebiete 161, die ausschließlich in den ersten Gräben 160a ausgebildet wurden, während die zweiten Gräben 160b zu diesem Zeitpunkt entweder nicht ausgebildet sind oder durch die Unterscheidungsmaske 430 gegen die Ausbildung erster Gebiete 161 geschützt sind. Die ersten Gebiete 161 können aus ersten Bereichen von kristallinem Siliziums 165, das mittels Epitaxie auf Oberflächenbereiche der Halbleiterschicht 100a aufgewachsen wurde, die in den ersten Gräben 160a freigelegt sind, bestehen oder solche enthalten.
  • Die zweiten Gräben 160b werden dann entweder gebildet oder freigelegt, indem die Unterscheidungsmaske 430 entfernt wird, und zweite Gebiete 162 eines zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp entgegengesetzt ist, werden in den zweiten Gräben 160b ausgebildet, indem wie oben beschrieben TCS als Siliziumquelle verwendet wird. Abgesehen von den Dotierstoffen und dem Leitfähigkeitstyp kann das Material der zweiten Gebiete 162 das gleiche wie das Material der ersten Gebiete 161 sein.
  • Die ersten und zweiten Gebiete 161, 162, die in 6C dargestellt sind, bilden eine Superjunction-Struktur 160 und werden durch selektive Epitaxie von in-situ-dotiertem Halbleitermaterial gebildet, wobei die Epitaxie TCS und H2 als Quellengase bei einem barometrischen Druck von mindestens 50% einer Standardatmosphäre und einer Temperatur von mindestens 900°C nutzt.
  • Da sowohl die ersten als auch die zweiten Gebiete 161, 162 durch Füllen von Gräben gebildet werden, kann der Grad einer Kompensation genau und zuverlässig eingestellt werden. Da sowohl die ersten als auch die zweiten Gebiete 161, 162 durch die gleiche Grabenätzmaske definiert werden, sind verglichen mit anderen Grabenansätzen Variationen der horizontalen Querschnittsflächen unter den ersten und zweiten Gebieten 161, 162 drastisch reduziert. Eine Konformität bzw. Übereinstimmung des Kompensationsgrads ist sowohl innerhalb der gleichen Vorrichtung, unter Vorrichtungen, die aus dem gleichen Halbleitersubstrat 500a erhalten werden, als auch unter Vorrichtungen, die aus verschiedenen Halbleitersubstraten 500a erhalten werden, geringeren Fluktuationen unterworfen.
  • 7 zeigt eine Halbleitervorrichtung 500, welche ein IGFET, ein IGBT oder eine Leistungshalbleiterdiode sein oder umfassen kann. Die Halbleitervorrichtung 500 umfasst funktionale Transistorzellen TC oder eine Anodenzone einer Leistungshalbleiterdiode, wodurch in einem An-Zustand oder Durchlass- bzw. Vorwärtsmodus der Halbleitervorrichtung 500 ein Laststrom direkt fließt.
  • Die Halbleitervorrichtung 500 kann einen Halbleiterbereich 100 aus einem Halbleitermaterial mit kubischem Kristallgitter wie etwa kristallines Silizium umfassen. Der Halbleiterbereich 100 kann eine Driftstruktur 120 mit einer Superjunction-Struktur 160 umfassen, die erste und zweite Gebiete 161, 162 wie mit Verweis auf 6C beschrieben umfasst, und kann weitere leitfähige, dielektrische oder halbleitende Bereiche enthalten.
  • Die Transistorzellen TC können entlang einer ersten Oberfläche 101 des Halbleiterbereichs 100 ausgebildet sein. Die Transistorzellen TC können auf Graben-Gates oder planaren Gates mit Gatestrukturen 150 basieren, wie mit Verweis auf 5E beschrieben wurde.
  • Die Transistorzellen TC umfassen Bodyzonen 115, die erste pn-Übergänge pn1 mit den ersten Gebieten 161 der Superjunction-Struktur 160 und zweite pn-Übergänge pn2 mit Sourcezonen 110 bilden. Die Bodyzonen 115 können Wannen sein, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Die Sourcezonen 110 können Wannen sein, die sich von der ersten Oberfläche 101 in die Bodyzonen 115 erstrecken. Die Sourcezonen 110 und die Bodyzonen 115 können mit einem ersten Lastanschluss L1 elektrisch verbunden sein. Das Gatedielektrikum 151 koppelt kapazitiv die Gateelektrode 155 mit Kanalbereichen der Bodyzonen 115.
  • Entlang einer der ersten Oberfläche 101 gegenüberliegenden zweiten Oberfläche 102 kann der Halbleiterbereich 100 eine hochdotierte Kontaktschicht 130 umfassen, die mit einem zweiten Lastanschluss L2 elektrisch verbunden ist. Eine Feldstoppschicht 128 mit einer geringeren Dotierstoffkonzentration als die Kontaktschicht 130 kann zwischen der Kontaktschicht 130 und einer gering dotierten Driftzone 121 sandwichartig angeordnet sein.
  • Ein Aspektverhältnis einer vertikalen Ausdehnung v1 der zweiten Gebiete 162 zu einer horizontalen Breite w1 der zweiten Gebiete 162 beträgt mindestens 20.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden von Gräben (160x) in einer Halbleiterschicht (100a) eines Halbleitersubstrats (500a); Zuführen eines Gemisches, das Trichlorsilan und Wasserstoffgas enthält, in eine Prozesskammer (850), die das Halbleitersubstrat (500a) enthält, wobei ein barometrischer Druck in der Prozesskammer (850) mindestens 50% einer Standardatmosphäre beträgt und wobei die Gräben (160x) mit epitaktisch abgeschiedenem kristallinem Silizium (165) gefüllt werden.
  2. Verfahren nach Anspruch 1, wobei die Halbleiterschicht (100a) ein kubisches Kristallgitter aufweist und Seitenwände der Gräben (160x) (100)-Kristallebenen sind.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei das Gemisch, das Trichlorsilan und Wasserstoffgas enthält, der Prozesskammer (850) kontinuierlich zugeführt wird, zumindest bis die Gräben (160x) mit dem epitaktisch abgeschiedenen kristallinen Silizium (165) gefüllt sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Gemisch Chlorwasserstoffsäure enthält und der Prozesskammer (850) kontinuierlich zugeführt wird, bis die Gräben (160x) mit dem epitaktisch abgeschiedenen kristallinen Silizium (165) gefüllt sind.
  5. Verfahren nach einem Ansprüche 1 bis 4, wobei eine Epitaxiemaske (450) obere Oberflächen von Mesastrukturen (170) der Halbleiterschicht (100a) während einer Abscheidung des kristallinen Siliziums mittels Epitaxie bedeckt, wobei die Mesastrukturen (170) jeweils benachbarte der Gräben (160x) trennen und das epitaktisch abgeschiedene kristalline Silizium (165) erste Bereiche der Epitaxiemaske (450), die direkt an die Gräben (160x) grenzen, lateral überwächst.
  6. Verfahren nach einem der Ansprüche 1 bis 2, ferner umfassend Ausbilden, vor einem Abscheiden des kristallinen Siliziums (165) mittels Epitaxie, einer Passivierungsauskleidung (420) in den Gräben (160x), wobei die Passivierungsauskleidung (420) Seitenwände der Gräben (160x) bedeckt und Böden der Gräben (160x) freilegt.
  7. Verfahren nach Anspruch 6, wobei das Gemisch, das Trichlorsilan enthält, der Prozesskammer (850) in ersten Perioden zugeführt wird, die durch zweite Perioden getrennt sind, zumindest bis die Gräben (160x) mit dem epitaktisch abgeschiedenen kristallinen Silizium (165) gefüllt sind.
  8. Verfahren nach Anspruch 7, wobei ein ein Ätzmittel enthaltendes Ätzgemisch der Prozesskammer (850) in den zweiten Perioden zugeführt wird.
  9. Verfahren nach Anspruch 8, wobei das Ätzgemisch Chlorwasserstoffsäure enthält, so dass Trichlorsilan und Chlorwasserstoffsäure abwechselnd in die Prozesskammer (850) eingespeist werden.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei eine Epitaxiemaske (450) obere Oberflächen von Mesastrukturen (170) der Halbleiterschicht (100a) während einer Abscheidung des kristallinen Siliziums (165) mittels Epitaxie bedeckt, wobei die Mesastrukturen (170) jeweils benachbarte der Gräben (160x) trennen und das epitaktisch abgeschiedene kristalline Silizium (165) erste Bereiche der Epitaxiemaske (450), die direkt an die Gräben (160x) grenzen, lateral überwächst.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das epitaktisch abgeschiedene kristalline Silizium (165) Donatoren, Akzeptoren oder sowohl Donatoren als auch Akzeptoren enthält.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei ein erster Teil des epitaktisch abgeschiedenen kristallinen Siliziums (165), der in ersten Gräben (160a) abgeschieden wird, Donatoren enthält und ein zweiter Teil des epitaktisch abgeschiedenen kristallinen Siliziums (165), der in zweiten Gräben (160b) abgeschieden wird, Akzeptoren enthält.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei eine Temperatur des Halbleitersubstrats (500a) während einer Abscheidung des kristallinen Siliziums (165) zumindest 920° Celsius beträgt.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei ein Gesamtmassenfluss von Trichlorsilan und Wasserstoffgas in die Prozesskammer (850) in einem Bereich von 2 slm bis 6 slm liegt.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei der barometrische Druck in der Prozesskammer (850) zumindest 90% einer Standardatmosphäre beträgt.
  16. Verfahren nach einem der Ansprüche 1 bis 12, wobei das abgeschiedene kristalline Silizium (165) zumindest erste Gebiete (161) einer Superjunction-Struktur (160) bildet.
  17. Superjunction-Halbleitervorrichtung, umfassend: einen Halbleiterbereich (100), der eine Driftstruktur (120) umfasst, die n-dotierte erste Gebiete (161) und p-dotierte zweite Gebiete (162) umfasst, wobei die ersten und zweiten Gebiete (161, 162) sich entlang zumindest einer horizontalen Richtung parallel zu einer ersten Oberfläche (101) des Halbleiterbereichs (100) abwechseln, und ein Aspektverhältnis einer vertikalen Ausdehnung (v1) der zweiten Gebiete (162) zu einer horizontalen Breite (w1) der zweiten Gebiete (162) mindestens 20 beträgt.
  18. Superjunction-Halbleitervorrichtung nach Anspruch 17, wobei Oberflächen, die Punkte gleicher Dotierstoffkonzentrationen in den ersten und zweiten Gebieten (161, 162) verbinden, keine Wellenform aufweisen.
  19. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 17 bis 18, wobei bei einer halben Distanz zwischen vertikalen Mittelachsen direkt angrenzender erster und zweiter Gebiete (161, 162) eine Konzentration von Donatoren höchstens 30% einer maximalen Dotierstoffkonzentration in den ersten Gebieten (161) beträgt.
DE102016101559.8A 2016-01-28 2016-01-28 Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben Withdrawn DE102016101559A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016101559.8A DE102016101559A1 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben
US15/417,939 US20170221988A1 (en) 2016-01-28 2017-01-27 Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101559.8A DE102016101559A1 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben

Publications (1)

Publication Number Publication Date
DE102016101559A1 true DE102016101559A1 (de) 2017-08-03

Family

ID=59327971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101559.8A Withdrawn DE102016101559A1 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben

Country Status (2)

Country Link
US (1) US20170221988A1 (de)
DE (1) DE102016101559A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018120433B4 (de) * 2018-08-22 2023-08-17 Infineon Technologies Ag Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
JP7077252B2 (ja) * 2019-02-27 2022-05-30 株式会社東芝 半導体装置の製造方法
FR3130072A1 (fr) * 2021-12-07 2023-06-09 Aledia Procédé de fabrication d’un dispositif optoélectronique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006004215B4 (de) * 2005-10-06 2012-05-31 Denso Corporation Verfahren zur Herstellung eines Halbleitersubstrats
US20130105796A1 (en) * 2011-10-31 2013-05-02 Shanghai Hua Hong Nec Electronics Company, Limited Semiconductor structures and fabrication method
DE102012222786A1 (de) * 2011-12-26 2013-06-27 Denso Corporation Verfahren zur fertigung einer halbleitervorrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
CN102208336B (zh) * 2010-03-31 2013-03-13 上海华虹Nec电子有限公司 形成交替排列的p型和n型半导体薄层的工艺方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006004215B4 (de) * 2005-10-06 2012-05-31 Denso Corporation Verfahren zur Herstellung eines Halbleitersubstrats
US20130105796A1 (en) * 2011-10-31 2013-05-02 Shanghai Hua Hong Nec Electronics Company, Limited Semiconductor structures and fabrication method
DE102012222786A1 (de) * 2011-12-26 2013-06-27 Denso Corporation Verfahren zur fertigung einer halbleitervorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Moens, P. et al.: UltiMOS: A Local Charge-Balanced Trench-Based 600V Super-Junction Device. In: Proceedings of the 23rd International Symposium on Power Semiconductor Devices and IC's, 2011, S. 304 - 307. *
Yamauchi, S. et al.: 200 V Super Junction MOSFET Fabricated by High Aspect Ratio Trench Filling. In: Proceedings of the 18th International Symposium on Power Semiconductor Devices and IC's, 2006, S. 1 - 4. *

Also Published As

Publication number Publication date
US20170221988A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
DE102006062821B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE112006004215B4 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102004010676B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE102018214400A1 (de) Nanosheet-Transistor mit verbessertem inneren Abstandshalter
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005040228A1 (de) Transistor und Verfahren zur Herstellung desselben
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102016118956B4 (de) Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung
DE102017100783A1 (de) Ätzen von Dummy-Finnen, um Vertiefungen in einem Substrat auszubilden
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
DE102006045914A1 (de) Halbleitervorrichtung, Verfahren zu deren Fertigung und Verfahren zu deren Bewertung
DE102018105996B4 (de) Selektives aufwachsen von schichten zur spaltfüllung von unten nach oben und damit hergestellte vorrichtung
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE102007044414A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102017127856A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102016101559A1 (de) Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee