JP7077252B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7077252B2
JP7077252B2 JP2019033709A JP2019033709A JP7077252B2 JP 7077252 B2 JP7077252 B2 JP 7077252B2 JP 2019033709 A JP2019033709 A JP 2019033709A JP 2019033709 A JP2019033709 A JP 2019033709A JP 7077252 B2 JP7077252 B2 JP 7077252B2
Authority
JP
Japan
Prior art keywords
type
wafer
semiconductor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019033709A
Other languages
English (en)
Other versions
JP2020140994A (ja
Inventor
繁昭 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019033709A priority Critical patent/JP7077252B2/ja
Priority to US16/550,676 priority patent/US10804376B2/en
Publication of JP2020140994A publication Critical patent/JP2020140994A/ja
Application granted granted Critical
Publication of JP7077252B2 publication Critical patent/JP7077252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
電力制御用半導体装置には、電流と交差する方向にｎ形半導体層とｐ形半導体層を交互に配置した、所謂スーパージャンクション構造を有するものがある。スーパージャンクション構造は、例えば、ｎ形半導体に設けられたトレンチの内部にｐ形半導体層を埋め込むことにより形成される。しかしながら、トレンチの開口幅に対する深さの比が大きくなると、トレンチの内部にボイドを発生させることなく、ｐ形半導体層を埋め込むことが難しくなる。
特開２０１２－１５６２２５号公報
実施形態は、埋め込み型スーパージャンクション構造におけるボイドを低減できる半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第１導電形の第１ウェーハおよび第１導電形の第２ウェーハのそれぞれに、略同一の形状およびサイズの拡張された開口部を有するトレンチを形成する工程と、前記第１ウェーハの前記トレンチの内部に、前記開口部に位置するスペースを残して、第２導電形の第１半導体層を第１成長条件下で形成する工程と、前記第２ウェーハの前記トレンチの内部に、前記第１成長条件下で第２導電形の第２半導体層を形成した後、前記開口部に残されたスペースを埋め込んだ第３半導体層を第２成長条件下で形成する工程と、前記開口部に位置する前記スペースの底に対応する前記トレンチの深さ方向の第１レベルと、前記スペースのサイズもしくは形状に基づく前記深さ方向の第２レベルと、を前記第１ウェーハにより得た後に、前記第２ウェーハの前記第３半導体層が設けられた表面側において、前記第２ウェーハの表層を、前記第１レベルと前記第２レベルの間の中間位置の深さに相当する深さまで除去する工程と、を備える。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置の製造過程を示す模式断面図である。 図２に続く製造過程を示す模式断面図である。 図３に続く製造過程を示す模式断面図である。 図４に続く製造過程を示す模式断面図である。 図５に続く製造過程を示す模式断面図である。 実施形態に係る半導体装置の製造過程におけるウェーハ断面の一部を示す模式図である。 実施形態に係る半導体装置の製造過程における特性を示すグラフである。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、パワーＭＯＳＦＥＴであり、スーパージャンクション構造を有する。
図１に示すように、半導体装置１は、半導体部１０と、ドレイン電極２０と、ソース電極３０と、ゲート電極４０と、を備える。ドレイン電極２０は、半導体部１０の裏面上に設けられる。ソース電極３０は、半導体部１０の表面上に設けられる。ゲート電極４０は、例えば、半導体部１０とソース電極３０との間に設けられる。ゲート電極４０は、例えば、ゲート絶縁膜４３を介して半導体部１０と向き合う。また、ゲート電極４０は、層間絶縁膜４５によりソース電極３０から電気的に絶縁される。
半導体部１０は、例えば、ドリフト層１１と、ｐ形拡散層１３と、ｎ形ソース層１５と、ｎ形ドレイン層１７と、を含む。半導体部１０は、例えば、シリコンである。
ドリフト層１１は、例えば、ｎ形ピラー１１Ｎと、ｐ形ピラー１１Ｐと、ｎ形半導体領域１１Ｂと、を含む。ｎ形ピラー１１Ｎおよびｐ形ピラー１１Ｐは、例えば、ドレイン電極２０からソース電極３０に向かう方向（Ｚ方向）に延び、半導体部１０の表面に沿った方向（Ｘ方向）に交互に配置される。ｎ形ピラー１１Ｎは、隣接するｐ形ピラー１１Ｐの間に位置する。ｎ形ピラー１１Ｎとｐ形ピラー１１Ｐは、チャージバランスするように設けられる。すなわち、ｎ形ピラー１１Ｎおよびｐ形ピラー１１Ｐに含まれるｐ形不純物の総量は、ｎ形ピラー１１Ｎおよびｐ形ピラー１１Ｐに含まれるｎ形不純物の総量と略同一である。
ｎ形半導体領域１１Ｂは、ｐ形ピラー１１Ｐとｎ形ドレイン層１７との間、および、ｎ形ピラー１１Ｎとｎ形ドレイン領域１７との間に位置する。ｎ形半導体領域１１Ｂは、ｎ形ピラー１１Ｎのｎ形不純物と略同一の濃度のｎ形不純物を含む。ｎ形半導体領域１１Ｂとｎ形ピラー１１Ｎの境界は、例えば、Ｚ方向において、ｐ形ピラー１１Ｐとｎ形半導体領域１１Ｂとの境界と同じレベルに位置する。
ｐ形拡散層１３は、例えば、ｐ形ピラー１１Ｐとソース電極３０との間に選択的に設けられる。ｐ形拡散層１３は、ｐ形ピラー１１Ｐのｐ形不純物よりも高濃度のｐ形不純物を含む。ソース電極３０は、ｐ形拡散層１３に電気的に接続される。
ｎ形ソース層１５は、ｐ形拡散層１３とソース電極３０との間に選択的に設けられる。ｎ形ソース層１５は、ｎ形ピラー１１Ｎのｎ形不純物よりも高濃度のｎ形不純物を含む。ソース電極３０は、ｎ形ソース層１５に接し、電気的に接続される。
ゲート電極４０は、例えば、ｎ形ピラー１１Ｎとソース電極３０との間に設けられる。ゲート電極４０は、ｎ形ピラー１１Ｎとｎ形ソース層１５との間に位置するｐ形拡散層１３の一部とゲート絶縁膜４３を介して向き合うように設けられる。
ｎ形ドレイン層１７は、ドリフト層１１とドレイン電極２０との間に設けられる。ｎ形ドレイン層１７は、ｎ形ピラー１１Ｎのｎ形不純物およびｎ形半導体領域１１Ｂのｎ形不純物よりも高濃度のｎ形不純物を含む。ドレイン電極２０は、例えば、ｎ形ドレイン層１７に接し、電気的に接続される。
次に、図２（ａ）～図６（ｂ）を参照して、半導体装置１の製造方法を説明する。
図２（ａ）～図６（ｂ）は、実施形態に係る半導体装置１の製造過程を示す模式断面図である。また、図２（ａ）～図６（ｂ）は、半導体ウェーハ１００の断面を表す模式図である。半導体ウェーハ１００は、例えば、ｎ形シリコンウェーハである。
図２（ａ）に示すように、半導体ウェーハ１００の表面上にマスク１０３を選択的に形成する。マスク１０３は、例えば、シリコン酸化膜である。マスク１０３は、例えば、Ｙ方向に延びるラインアンドスペース状に設けられる。
図２（ｂ）に示すように、マスク１０３を用いて半導体ウェーハ１００を選択的にエッチングし、半導体ウェーハ１００の表面側に開口部１０５を形成する。この際、半導体ウェーハ１００は、例えば、ＣＤＥ（Chemical Dry Etching）もしくはウェットエッチング用いて等方的にエッチングされる。開口部１０５は、例えば、マスク１０３のＸ方向の開口幅ＷＭよりも広いＸ方向の開口幅ＷＯＰを有するように設けられる。
図３（ａ）に示すように、マスク１０３を用いて半導体ウェーハ１００を選択的にエッチングし、半導体ウェーハ１００の表面側にトレンチ１０７を形成する。トレンチ１０７は、例えば、異方性のＲＩＥ（Reactive Ion Etching）を用いて形成される。
トレンチ１０７は、Ｘ方向に拡張された開口部１０５を含む。開口部１０５は、トレンチ１０７の内部におけるｐ形半導体層の成長を容易にするために設けられる。例えば、開口部１０５を設けることにより、ｐ形半導体層中の空隙（ボイド）の発生を抑制することができる。
図３（ｂ）に示すように、トレンチ１０７の内面を覆うように、ｐ形半導体層１１３を形成する。半導体ウェーハ１００の表面には、マスク１０３が残されているため、ｐ形半導体層１１３は、例えば、トレンチ１０７の内面に露出したシリコン上に選択的にエピタキシャル成長される。ｐ形半導体層１１３は、例えば、ｐ形不純物であるボロン（Ｂ）を含むｐ形シリコン層である。
図４（ａ）に示すように、トレンチ１０７の内部にｐ形半導体層１１５をさらに形成する。ｐ形半導体層１１５は、ｐ形半導体層１１３の表面上にエピタキシャル成長される。ｐ形半導体層１１５は、その成長速度がｐ形半導体層１１３の成長速度よりも遅くなる条件下で形成される。ｐ形半導体層１１５は、例えば、ｐ形不純物であるボロン（Ｂ）を含むｐ形シリコン層である。
ｐ形半導体層１１５の成長は、例えば、開口部１０５の内部にスペース１０５ｓを残した状態で終了する。例えば、スペース１０５ｓの内部には、ｐ形半導体層１１５の第１面１１５ｆおよび第２面１１５ｇが露出される。第１面１１５ｆは、Ｚ方向において第２面１１５ｇよりも高いレベルに位置する。また、第１面１１５ｆは、第２面１１５ｇにつながって形成される。第１面１１５ｆのＺ方向に対する傾斜角は、第２面１１５ｇのＺ方向に対する傾斜角よりも大きい。
例えば、半導体ウェーハ１００として、（１００）面を主表面とするシリコンウェーハを用いる場合、第１面１１５ｆは、（１１１）面となる。このようなスペース１０５ｓの形状は、マスク１０３を残して開口部１０５の内面にシリコンをエピタキシャル成長することにより形成される。また、スペース１０５ｓのＺ方向の直下に小さなボイドＤＦ１が形成されることがある。
図４（ｂ）に示すように、スペース１０５ｓを埋め込むように、ｐ形半導体層１１７を形成する。ｐ形半導体層１１７は、ｐ形半導体層１１５の第１面１１５ｆおよび第２面１１５ｇの上にエピタキシャル成長される。ｐ形半導体層１１７は、例えば、ｐ形不純物であるボロン（Ｂ）を含むｐ形シリコン層である。ｐ形半導体層１１７は、その成長速度がｐ形半導体層１１５の成長速度よりも速い条件下で形成される。ｐ形半導体層１１７は、Ｚ方向における第１面１１５ｆと第２面１１５ｇとの間の境界のレベルに位置するボイドＤＦ２を含む。
図５（ａ）に示すように、ｐ形半導体層１１７が形成された表面側において、半導体ウェーハ１００の表層を除去する。半導体ウェーハ１００の表層は、例えば、ＣＭＰ（Chemical Mechanical Polish）を用いて除去される。例えば、Ｚ方向におけるボイドＤＦ１とボイドＤＦ２との間の中間のレベルにおいて、ＣＭＰは停止される（図４（ｂ）参照）。これにより、ボイドＤＦ２を含む表層が除去される。また、半導体ウェーハ１００の表面にボイドＤＦ１が露出されることを回避できる。
図５（ｂ）に示すように、ｐ形半導体層１１３およびｐ形半導体層１１５を含むｐ形ピラー１１Ｐの上に、ｐ形拡散層１３を選択的に形成する。ｐ形拡散層１３は、例えば、ｐ形不純物であるボロン（Ｂ）を選択的にイオン注入し、熱処理により拡散させることにより形成される。この際、ｐ形拡散層１３は、ボイドＤＦ１がｐ形拡散層１３の内部に位置するように形成される。これにより、半導体装置１の動作時において、ボイドＤＦ１が空乏層内に位置することを回避し、ボイドＤＦ１のデバイス特性に及ぼす影響を抑制できる。
図６（ａ）に示すように、ｐ形拡散層１３の中にｎ形ソース層１５を選択的に形成する。ｎ形ソース層１５は、例えば、ｎ形不純物であるリン（Ｐ）を選択的にイオン注入し、熱処理により活性化させることにより形成される。
さらに、半導体ウェーハ１００の表面上にゲート電極４０およびソース電極３０を形成する。これにより、半導体ウェーハ１００の表面上にＭＯＳ（Metal Oxide Semiconductor）構造が形成される。続いて、半導体ウェーハ１００の裏面側を研削もしくは研磨することにより、所定の厚さに薄層化する。
ｐ形拡散層１３は、ｐ形ピラー１１Ｐとソース電極３０との間に位置する。ｎ形ソース層１５は、ｐ形拡散層１３とソース電極３０との間に選択的に設けられる。ゲート電極４０は、隣接するｐ形ピラー１１Ｐ間に位置する半導体ウェーハ１００の一部（ｎ形ピラー１１Ｎ）と、ソース電極３０と、の間に位置する。ソース電極４０は、ｐ形拡散層１３、ｎ形ソース層１５およびゲート電極４０を覆うように設けられ、隣接するゲート電極間において、ｐ形拡散層１３およびｎ形ソース層１５に電気的に接続される。ゲート電極４０は、ゲート絶縁膜４３を介してｎ形ピラー１１Ｎ、ｐ形拡散層１３およびｎ形ソース層１５から電気的に絶縁される。また、ゲート電極４０は、層間絶縁膜４５を介してソース電極３０から電気的に絶縁される。
図６（ｂ）に示すように、半導体ウェーハ１００の裏面側にｎ形ドレイン層１７を形成することにより、半導体部１０を完成させる。さらに、半導体部１０の裏面上にドレイン電極２０を形成する。半導体ウェーハ１００の一部は、ｎ形ピラー１１Ｎおよびｎ形半導体領域１１Ｂとして残る。
上記の例では、トレンチ１０７の内部に、ｐ形半導体層１１３、ｐ形半導体層１１５およびｐ形半導体層１１７を形成する過程を順に説明したが、これらのｐ形半導体層は、成長条件を変えながら連続的に形成される。
図７は、実施形態に係る半導体装置１の製造過程における半導体ウェーハ１００の断面の一部を示す模式図である。図７は、図４（ａ）に示す断面の一部を拡大した模式断面図である。
図７に示す構造は、例えば、トレンチ１０７の内部にｐ形半導体層１１３およびｐ形半導体層１１５を形成した時点で、エピタキシャル成長過程を終了することにより得られる。
図７に示すように、半導体ウェーハ１００の表面側にスペース１０５ｓが形成される。スペース１０５ｓの内面には、例えば、２つの第１面１１５ｆと、２つの第２面１１５ｇが露出される。
スペース１０５ｓの底の直下には、例えば、ボイドＤＦ１が形成される。すなわち、ボイドＤＦ１は、スペース１０５ｓの底が位置するＺ方向のレベルＬ１より下方に位置する。また、Ｚ方向における第１面１１５ｆと第２面１１５ｇとの境界が位置するレベルには、ボイドＤＦ２が形成される。例えば、２つの第１面１１５ｆの延長面が交差するレベルＬ２は、ボイドＤＦ２の下方に位置する。
例えば、レベルＬ１とレベルＬ２との間の中間のレベルまで半導体ウェーハ１００の表層を除去することにより、ボイドＤＦ２を除去することができる。また、ボイドＤＦ１が半導体ウェーハ１００の表層を除去した後の表面に露出されることを回避できる。これにより、半導体装置１の製造歩留りを向上させることができる。
例えば、ｐ形半導体層１１５を成長した後、ｐ形半導体層１１７を成長する前に、トレンチ１０７を埋め込むｐ形半導体層の成長を停止したモニタウェーハを形成する。モニタウェーハにおけるスペース１０５ｓのサイズを計測することにより、スペース１０５ｓの底のレベルＬ１を知ることができる。また、スペース１０５ｓの開口幅ＷＳに基づいて、レベルＬ２を導出することができる。すなわち、第１面１１５ｆがシリコンの（１１１）面である場合、レベルＬ２は、ＷＳ×（１／２）×ｔａｎ５４．７°で算出される深さである。ここで、「５４．７°」は、シリコンにおける（１００）面と（１１１）面との間の内角である。
このように、図２（ａ）～図６（ｂ）に示す半導体装置１の製造過程において、ｐ形半導体層１１５を成長した後、ｐ形半導体層１１７を成長する前にｐ形半導体層の成長を停止したモニタウェーハを作成することにより、レベルＬ１およびレベルＬ２を知ることができる。これにより、半導体ウェーハ１００の表層の除去量を制御することができる。モニタウェーハには、ｐ形半導体層１１７を形成するウェーハと略同一の形状、および、サイズ（例えば、Ｘ方向の幅、およびＺ方向の深さ）のトレンチが形成される。
図８は、実施形態に係る半導体装置１の製造過程における特性を示すグラフである。横軸Ｘは、第１面１１５ｆと第２面１１５ｇとの間の境界のＺ方向におけるレベルである。縦軸Ｙは、スペース１０５ｓの底のＺ方向におけるレベルである。なお、Ｘ、Ｙは、例えば、半導体ウェーハ１００の表面からの深さを表す。
図８中のプロットは、ｐ形半導体層１１５を成長した後、ｐ形半導体層１１７を成長する前に成長プロセスを停止したモニタウェーハにより得られたデータである。これらのデータの相関関係に基づいて、半導体ウェーハ１００の表層の除去量を制御しても良い。例えば、図８のデータからＹ＝１０．６－２．２４Ｘの相関式が得られる。すなわち、スペース１０５ｓのサイズおよび形状からＸとＹのいずれかを知ることができれば、ボイドＤＦ１とボイドＤＦ２との中間のレベル、例えば、（Ｘ＋Ｙ）／２を知ることができる。これにより、半導体ウェーハ１００の表層の除去量を制御しても良い。
このように、本実施形態では、トレンチ１０７の開口部１０５を拡張し、ｐ形半導体層１１５の成長速度をｐ形半導体層１１３の成長速度およびｐ形半導体層１１７の成長速度よりも遅くする。これにより、スーパージャンクション構造の成長時間を抑制しつつ、ｐ形ピラー１１Ｐの内部に大きなボイドが発生することを回避できる。さらに、この成長方法でも抑制することが難しい小さなボイドＤＦ２は、半導体ウェーハ１００の表層と共に除去することができる。また、半導体ウェーハ１００の表面にボイドＤＦ１が露出することを回避できる。これにより、半導体装置１の製造歩留りを向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、 １０…半導体部、 １１…ドリフト層、 １１Ｂ…ｎ形半導体領域、 １１Ｎ…ｎ形ピラー、 １１Ｐ…ｐ形ピラー、 １３…ｐ形拡散層、 １５…ｎ形ソース層、 １７…ｎ形ドレイン層、 ２０…ドレイン電極、 ３０…ソース電極、 ４０…ゲート電極、 ４３…ゲート絶縁膜、 ４５…層間絶縁膜、 １００…半導体ウェーハ、 １０３…マスク、 １０５…開口部、 １０５ｓ…スペース、 １０７…トレンチ、 １１３、１１５、１１７…ｐ形半導体層、 １１５ｆ…第１面、 １１５ｇ…第２面、 ＤＦ１、ＤＦ２…ボイド、

Claims (5)

  1. 第１導電形の第１ウェーハおよび第１導電形の第２ウェーハのそれぞれに、略同一の形状およびサイズの拡張された開口部を有するトレンチを形成する工程と、
    前記第１ウェーハの前記トレンチの内部に、前記開口部に位置するスペースを残して、第２導電形の第１半導体層を第１成長条件下で形成する工程と、
    前記第２ウェーハの前記トレンチの内部に、前記第１成長条件下で第２導電形の第２半導体層を形成した後、前記開口部に残されたスペースを埋め込んだ第３半導体層を第２成長条件下で形成する工程と、
    前記開口部に位置する前記スペースの底に対応する第１レベルであって、前記トレンチの深さ方向の第１レベルと、前記スペースのサイズもしくは形状に基づく前記深さ方向の第２レベルと、を前記第１ウェーハにより得た後に、前記第２ウェーハの前記第３半導体層が設けられた表面側において、前記第２ウェーハの表層を、前記第１レベルと前記第２レベルの間の中間位置の深さに相当する深さまで除去する工程と、
    を備えた半導体装置の製造方法。
  2. 前記第１成長条件は、前記トレンチの内面上に第１成長速度で第２導電形の半導体を成長する第１段階と、前記第１成長速度よりも遅い第２成長速度で第２導電形の半導体を成長する第２段階と、を含む請求項１記載の半導体装置の製造方法。
  3. 前記第２成長条件は、前記第２成長速度よりも速い成長速度で第２導電形の半導体を成長することを含む請求項２記載の半導体装置の製造方法。
  4. 前記第２レベルは、前記スペースの開口幅の２分の１にｔａｎ５４．７°を乗じた値の深さに位置する前記深さ方向のレベルである請求項１～３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記トレンチは、前記第１ウェーハおよび前記第２ウェーハの上に設けられたマスクを用いた選択エッチングにより形成され、
    前記第１半導体層、第２半導体層および前記第３半導体層は、前記第１ウェーハおよび前記第２ウェーハの上に前記マスクを残した状態で形成される請求項１～４のいずれか１つに記載の半導体装置の製造方法。
JP2019033709A 2019-02-27 2019-02-27 半導体装置の製造方法 Active JP7077252B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019033709A JP7077252B2 (ja) 2019-02-27 2019-02-27 半導体装置の製造方法
US16/550,676 US10804376B2 (en) 2019-02-27 2019-08-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019033709A JP7077252B2 (ja) 2019-02-27 2019-02-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020140994A JP2020140994A (ja) 2020-09-03
JP7077252B2 true JP7077252B2 (ja) 2022-05-30

Family

ID=72140395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019033709A Active JP7077252B2 (ja) 2019-02-27 2019-02-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10804376B2 (ja)
JP (1) JP7077252B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569345B2 (en) * 2020-11-23 2023-01-31 Alpha And Omega Semiconductor (Cayman) Ltd. Gas dopant doped deep trench super junction high voltage MOSFET

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245269A (ja) 2005-03-03 2006-09-14 Fujitsu Ltd 基板研磨方法
JP2010182881A (ja) 2009-02-05 2010-08-19 Toshiba Corp 半導体装置の製造方法
WO2010109892A1 (ja) 2009-03-26 2010-09-30 株式会社Sumco 半導体基板、半導体装置及び半導体基板の製造方法
JP2010225831A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体装置の製造方法
US20170221988A1 (en) 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006281384A (ja) 2005-04-01 2006-10-19 Toshiba Corp 研磨装置、基板の研磨終点位置検出方法、及び基板の膜厚測定方法
JP5072221B2 (ja) 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
JP2012156225A (ja) 2011-01-25 2012-08-16 Toshiba Corp 半導体装置およびその製造方法
JP5556851B2 (ja) 2011-12-26 2014-07-23 株式会社デンソー 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245269A (ja) 2005-03-03 2006-09-14 Fujitsu Ltd 基板研磨方法
JP2010182881A (ja) 2009-02-05 2010-08-19 Toshiba Corp 半導体装置の製造方法
JP2010225831A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体装置の製造方法
WO2010109892A1 (ja) 2009-03-26 2010-09-30 株式会社Sumco 半導体基板、半導体装置及び半導体基板の製造方法
US20170221988A1 (en) 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches

Also Published As

Publication number Publication date
US20200273968A1 (en) 2020-08-27
JP2020140994A (ja) 2020-09-03
US10804376B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
KR102573764B1 (ko) 반도체 소자 및 이의 제조 방법
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6341074B2 (ja) 半導体装置の製造方法
JP5383732B2 (ja) 半導体装置
JP5298565B2 (ja) 半導体装置およびその製造方法
US9748141B2 (en) Semiconductor device and method for manufacturing the same
JP2004047967A (ja) 半導体装置及びその製造方法
US10510879B2 (en) Semiconductor device
TWI442569B (zh) 包含具有超接面之溝渠金屬氧化物半導體場效應電晶體之半導體裝置
KR20120131653A (ko) 비휘발성 메모리 장치 및 그 제조 방법
WO2016042738A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6817895B2 (ja) 半導体装置
JP5884357B2 (ja) 炭化珪素半導体装置
JP2006059940A (ja) 半導体装置
CN108400166B (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
TWI450327B (zh) 功率半導體元件的製作方法
JP5616720B2 (ja) 半導体装置およびその製造方法
JP7077252B2 (ja) 半導体装置の製造方法
TW201327686A (zh) 具有超級介面之溝槽型功率電晶體元件及其製作方法
US20140213023A1 (en) Method for fabricating power semiconductor device
JP2008282859A (ja) 半導体装置
JP2012195541A (ja) 半導体基板および半導体装置の製造方法
JP5390760B2 (ja) 半導体装置の製造方法および半導体装置
JP5397402B2 (ja) 半導体素子の製造方法
JP7246287B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220518

R150 Certificate of patent or registration of utility model

Ref document number: 7077252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150