FR3130072A1 - Procédé de fabrication d’un dispositif optoélectronique - Google Patents

Procédé de fabrication d’un dispositif optoélectronique Download PDF

Info

Publication number
FR3130072A1
FR3130072A1 FR2113065A FR2113065A FR3130072A1 FR 3130072 A1 FR3130072 A1 FR 3130072A1 FR 2113065 A FR2113065 A FR 2113065A FR 2113065 A FR2113065 A FR 2113065A FR 3130072 A1 FR3130072 A1 FR 3130072A1
Authority
FR
France
Prior art keywords
buffer layer
layer
zone
masking layer
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2113065A
Other languages
English (en)
Inventor
Emmanuel Petitprez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Priority to FR2113065A priority Critical patent/FR3130072A1/fr
Priority to PCT/EP2022/083944 priority patent/WO2023104611A1/fr
Priority to TW111146655A priority patent/TW202329213A/zh
Publication of FR3130072A1 publication Critical patent/FR3130072A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

Titre : Procédé de fabrication d’un dispositif optoélectronique L’invention a pour objet un procédé de fabrication d’un dispositif optoélectronique comprenant une première zone (100) comprenant une pluralité de structures tridimensionnelles (3D), et une deuxième zone (200) dépourvue desdites structures 3D, ledit procédé comprenant au moins une fourniture d’un substrat (1) comprenant une couche superficielle (2) permettant la nucléation et la croissance des structures 3D, une formation d’une couche tampon (4) couvrant le substrat (1) au niveau de la deuxième zone (200), sans couvrir la première zone (100), une croissance des structures 3D (6) dans la première zone (100) à partir de la couche superficielle (2), ladite croissance formant des résidus (7) au-dessus de la couche tampon (4), dans la deuxième zone (200), et une première gravure configurée pour éliminer les résidus (7) et pour s’arrêter dans la couche tampon (4). Figure pour l’abrégé : Fig. 10

Description

Procédé de fabrication d’un dispositif optoélectronique
L’invention concerne le domaine des technologies des semi-conducteurs. Elle trouve pour application particulièrement avantageuse la fabrication de dispositifs optoélectroniques comprenant des structures tridimensionnelles, par exemple des diodes électroluminescentes à base de fils ou de nanofils semi-conducteurs, des lasers, des photo-détecteurs ou encore des cellules solaires.
ÉTAT DE LA TECHNIQUE
Les architectures dites 3D de dispositifs microélectroniques et optoélectroniques basées sur des réseaux de structures semi-conductrices tridimensionnelles, telles que des nanofils ou des microfils, sont considérées comme des alternatives prometteuses aux architectures classiques basées sur des structures semi-conductrices bidimensionnelles, telles que des couches planes.
De tels dispositifs à architecture 3D peuvent présenter une efficacité globale améliorée. Des réseaux ordonnés de nanofils à base d’un matériau semi-conducteur tel que le GaN, ou plus généralement à base d’un matériau à gap direct pour l’optoélectronique, présentent souvent une qualité cristalline supérieure à celle d’une couche plane à base du même matériau. Cela permet par exemple d’améliorer l'émission de lumière d’un dispositif optoélectronique tel qu’une diode électroluminescente à architecture 3D (LED 3D). Les propriétés optiques de tels réseaux permettent également d’améliorer l'extraction de la lumière.
La fabrication de dispositifs optoélectroniques à architecture 3D fonctionnels nécessite de structurer les réseaux ordonnés de structures 3D, par exemple pour définir des zones de contact du dispositif. D’autres zones de la plaque (ou wafer en anglais) sur lequel sont formés les nanofils nécessitent également d’être dépourvues desdits nanofils. C’est le cas par exemple des zones dédiées aux mesures ellipsométriques, qui doivent être planes. C’est également le cas des zones comprenant des marques d’alignement pour la lithographie, qui doivent rester repérables.
Plusieurs solutions connues permettent de former une zone dépourvue de structures 3D.
Une solution divulguée dans le document US 2010/116780 A1 consiste à prévoir, préalablement à la croissance des nanofils, des couches sacrificielles localisées au niveau des zones devant être exemptes de nanofils. La croissance est ensuite effectuée « pleine plaque », et les nanofils qui ont crû sur les couches sacrificielles sont retirés par décollage ou « lift off » en anglais, en dissolvant les couches sacrificielles. En pratique cependant, les nanofils ne croissent pas de façon idéale sur les zones masquées telles que les couches sacrificielles. Des résidus de croissance, plus compacts, peuvent se former avec ou à la place des nanofils. Ces résidus et/ou croissances parasites génèrent une rugosité de surface présentant des inconvénients notables. Par exemple, cette rugosité de surface difracte la lumière et rend difficile voire impossible la visualisation de structures sous-jacentes. De plus, la présence de cette rugosité de surface rend impossible la métrologie de couches minces par techniques optiques comme l’ellipsométrie, l’interférométrie ou encore la scattérométrie. Ces résidus sont plus difficiles à éliminer par lift off que les couches sacrificielles.
La présente invention vise à pallier au moins partiellement les inconvénients mentionnés ci-dessus.
En particulier, un objet de la présente invention est de proposer un procédé de fabrication d’un dispositif optoélectronique 3D permettant d’éliminer des croissances parasites au niveau de certaines zones déterminées.
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.
RÉSUMÉ
Pour atteindre les objectifs mentionnés ci-dessus, un premier aspect concerne un procédé de fabrication d’un dispositif optoélectronique comprenant une première zone comprenant une pluralité de structures tridimensionnelles (3D), et une deuxième zone dépourvue desdites structures 3D.
Le procédé comprend au moins une fourniture d’un substrat comprenant une couche superficielle permettant la nucléation et la croissance des structures 3D, une formation d’une couche tampon couvrant le substrat au niveau de la deuxième zone, sans couvrir la première zone, une croissance des structures 3D dans la première zone à partir de la couche superficielle, ladite croissance formant des résidus au-dessus de la couche tampon, dans la deuxième zone, et une première gravure configurée pour éliminer les résidus et pour s’arrêter dans la couche tampon.
Lors de la croissance des structures 3D, les croissances parasites surviennent ainsi sur la couche tampon. Le transfert de topographie qui accompagne la première gravure, typiquement anisotrope, a ainsi lieu sur ou dans la couche tampon, qui peut ensuite être elle-même retirée sélectivement à la couche sous-jacente, par exemple lors d’une deuxième gravure isotrope.
La couche tampon permet donc d’éviter que la topographie des résidus ne soit transférée dans la couche sous-jacente lors de la première gravure des résidus. Ainsi, le procédé permet d’obtenir avantageusement, après retrait de la couche tampon, une surface plane, sans croissance et sans rugosité. Une telle surface plane est notamment nécessaire lors de certaines étapes de fabrication et de métrologie, par exemple lors de mesures ellipsométriques. Cela permet également de rendre visibles les motifs présents sur le substrat (par exemple des marques d’alignement), ces motifs pouvant être nécessaires à la suite du procédé de fabrication.
Un autre aspect de l’invention concerne un dispositif comprenant un substrat, une première zone comprenant une pluralité de structures 3D et une deuxième zone comprenant une couche tampon surmontée par des résidus.
Avantageusement, la deuxième zone ne comprend pas de structures 3D et la couche tampon présente une épaisseur strictement supérieure à une épaisseur maximale des résidus, de façon à ce que ladite couche tampon puisse absorber un transfert de topographie des résidus lors d’une gravure des résidus.
BRÈVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée de modes de réalisation de cette dernière qui sont illustrés par les dessins d’accompagnement suivants dans lesquels :
La illustre un substrat.
La illustre le dépôt d’une couche de nucléation sur le substrat.
La illustre le dépôt d’une couche de masquage sur la couche de nucléation.
La illustre le dépôt pleine plaque d’une couche tampon sur la couche de masquage.
La illustre la réduction de la couche tampon aux dimensions d’une zone d’intérêt.
La illustre la formation d’ouvertures dans la couche de masquage.
La illustre la croissance par épitaxie de structures 3D au travers de la couche de masquage ainsi que des croissances parasites ayant lieu sur la couche tampon.
La illustre la formation d’une encapsulation autour des structures 3D.
La illustre la gravure des croissances parasites présentes sur la couche tampon.
La illustre la gravure de la couche tampon et de l’encapsulation.
La illustre le dépôt pleine plaque d’une couche additionnelle de masquage, étape optionnelle pouvant avoir lieu après l’étape illustrée à la .
La illustre, dans le cas où l’étape décrite à la a été mise en œuvre, la formation d’ouvertures dans la couche de masquage et la couche additionnelle de masquage, étape constituant donc une variante à l’étape illustrée à la .
La illustre un mode de réalisation dans lequel un espace est laissé entre le flanc de l’encapsulation et le flanc de la couche additionnelle de masquage entourant la couche tampon.
La illustre la gravure des croissances parasites présentes sur la couche tampon.
La illustre la gravure de la couche tampon.
Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les dimensions des différents éléments du dispositif optoélectronique ne sont pas forcément représentatives de la réalité.

Claims (20)

  1. Procédé de fabrication d’un dispositif optoélectronique comprenant une première zone (100) comprenant une pluralité de structures tridimensionnelles (3D), et une deuxième zone (200) dépourvue desdites structures 3D, ledit procédé comprenant au moins :
    • Une fourniture d’un substrat (1) comprenant une couche superficielle (2) permettant la nucléation et la croissance des structures 3D,
    • Une formation d’une couche tampon (4) couvrant le substrat (1) au niveau de la deuxième zone (200), sans couvrir la première zone (100),
    • Une croissance des structures 3D (6) dans la première zone (100) à partir de la couche superficielle (2), ladite croissance formant des résidus (7) au-dessus de la couche tampon (4), dans la deuxième zone (200),
    • Une première gravure configurée pour éliminer les résidus (7) et pour s’arrêter dans la couche tampon (4).
  2. Procédé selon la revendication précédente comprenant une deuxième gravure, configurée pour éliminer la couche tampon (4).
  3. Procédé selon l’une quelconque des revendications précédentes comprenant un dépôt d’une couche de masquage (3) sur la couche superficielle (2), et une formation d’ouvertures (5) dans ladite couche de masquage (3), au niveau de la première zone (100), de sorte à exposer la couche superficielle (2) au travers desdites ouvertures (5), dans lequel la couche tampon (4) est formée sur la couche de masquage (3) et dans lequel la croissance des structures 3D se fait au travers des ouvertures (5) de la couche de masquage (3).
  4. Procédé selon la revendication précédente en combinaison avec la revendication 2, dans lequel la deuxième gravure est configurée pour éliminer la couche tampon (4) sélectivement à la couche de masquage (3).
  5. Procédé selon l’une quelconque des revendications précédentes comprenant une formation d’une encapsulation (8) des structures 3D, avant la première gravure.
  6. Procédé selon la revendication précédente, dans lequel l’encapsulation (8) est formée de façon à laisser un espace entre ladite encapsulation (8) et la couche tampon (4).
  7. Procédé selon l’une quelconque des revendications 3 à 6, comprenant un dépôt pleine plaque d’une couche additionnelle de masquage (9) après la formation de la couche tampon (4), et une formation d’ouvertures (5) au travers de ladite couche additionnelle de masquage (9) et de la couche de masquage (3).
  8. Procédé selon la revendication précédente, dans lequel la couche additionnelle de masquage (9) est à base du même matériau que celui de la couche de masquage (3).
  9. Procédé selon l’une quelconque des deux revendications précédentes, dans lequel la première gravure est configurée pour retirer une portion de la couche additionnelle de masquage (9) recouvrant la couche tampon (4).
  10. Procédé selon l’une quelconque des trois revendications précédentes, dans lequel la couche de masquage (3) et la couche additionnelle de masquage (9) présentent respectivement des épaisseurs e3et e9telles que e3+ e9≤ 500 nm.
  11. Procédé selon la revendication 5 en combinaison avec l’une quelconque des revendications 7 à 10, dans lequel la couche additionnelle de masquage (9) est déposée de telle sorte qu’un espace est préservé entre un flanc (80) de l’encapsulation (8) et une portion de la couche additionnelle de masquage (9) disposée contre un flanc (40) de la couche tampon (4).
  12. Procédé selon l’une quelconque des revendications précédentes, dans lequel la première gravure est anisotrope.
  13. Procédé selon l’une quelconque des revendications précédentes en combinaison avec la revendication 2, dans lequel la deuxième gravure est isotrope.
  14. Procédé selon l’une quelconque des revendications précédentes, dans lequel la formation de la couche tampon (4) est configurée de façon à ce que la couche tampon (4) recouvre, en projection dans un plan de base (xy), intégralement une zone d’intérêt sous-jacente choisie parmi une zone de marques d’alignement, une zone de mesure ellipsométrique.
  15. Procédé selon l’une quelconque des revendications précédentes, dans lequel la définition de la couche tampon (4) se fait par photolithographie.
  16. Procédé selon l’une quelconque des revendications précédentes, dans lequel les structures 3D sont à base d’un matériau III-V tel que le GaN, le GaAs, l’InP.
  17. Procédé selon l’une quelconque des revendications précédentes en combinaison avec la revendication 3, dans lequel la première gravure présente une sélectivité supérieure ou égale à 5:1, et de préférence supérieure ou égale à 10:1, entre le matériau de la couche tampon (4) et le matériau de la couche de masquage (3).
  18. Procédé selon l’une quelconque des revendications précédentes en combinaison avec la revendication 3, dans lequel la formation des ouvertures (5) de la couche de masquage (3) se fait après le dépôt de la couche tampon (4).
  19. Procédé selon l’une quelconque des revendications précédentes dans lequel la couche tampon (4) présente une épaisseur (e4) strictement supérieure à une épaisseur maximale (e7max) des résidus (7), de façon à ce que ladite couche tampon (4) puisse absorber un transfert de topographie des résidus (7) lors d’une gravure des résidus (7).
  20. Procédé selon la revendication précédente, dans lequel l’épaisseur (e4) de la couche tampon (4) est au moins deux fois supérieure à l’épaisseur maximale (e7max) des résidus (7), et de préférence au moins cinq fois supérieure.
FR2113065A 2021-12-07 2021-12-07 Procédé de fabrication d’un dispositif optoélectronique Pending FR3130072A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2113065A FR3130072A1 (fr) 2021-12-07 2021-12-07 Procédé de fabrication d’un dispositif optoélectronique
PCT/EP2022/083944 WO2023104611A1 (fr) 2021-12-07 2022-11-30 Procédé de fabrication d'un dispositif optoélectronique
TW111146655A TW202329213A (zh) 2021-12-07 2022-12-06 製造光電子器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2113065A FR3130072A1 (fr) 2021-12-07 2021-12-07 Procédé de fabrication d’un dispositif optoélectronique
FR2113065 2021-12-07

Publications (1)

Publication Number Publication Date
FR3130072A1 true FR3130072A1 (fr) 2023-06-09

Family

ID=81448563

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2113065A Pending FR3130072A1 (fr) 2021-12-07 2021-12-07 Procédé de fabrication d’un dispositif optoélectronique

Country Status (3)

Country Link
FR (1) FR3130072A1 (fr)
TW (1) TW202329213A (fr)
WO (1) WO2023104611A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100116780A1 (en) 2008-11-12 2010-05-13 Jae Min Myoung Method for patterning nanowires on substrate using novel sacrificial layer material
US20130328126A1 (en) * 2012-06-11 2013-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US20160276433A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Field Effect Transistors and Methods of Forming Same
US20170221988A1 (en) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches
US20190153619A1 (en) * 2016-06-28 2019-05-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nucleation structure suitable for epitaxial growth of three-dimensional semiconductor elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100116780A1 (en) 2008-11-12 2010-05-13 Jae Min Myoung Method for patterning nanowires on substrate using novel sacrificial layer material
US20130328126A1 (en) * 2012-06-11 2013-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US20160276433A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Field Effect Transistors and Methods of Forming Same
US20170221988A1 (en) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches
US20190153619A1 (en) * 2016-06-28 2019-05-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nucleation structure suitable for epitaxial growth of three-dimensional semiconductor elements

Also Published As

Publication number Publication date
TW202329213A (zh) 2023-07-16
WO2023104611A1 (fr) 2023-06-15

Similar Documents

Publication Publication Date Title
EP1730790A1 (fr) Fabrication de dispositifs a semiconducteur
EP3811418B1 (fr) Dispositif optoelectronique comprenant une matrice de diodes
FR3075461A1 (fr) Procede de fabrication d'une heterostructure comportant des structures elementaires photoniques en materiau iii-v a la surface d'un substrat a base de silicium
WO2017093359A1 (fr) Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
FR3031834A1 (fr) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
EP3438041B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
FR3089687A1 (fr) Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
FR3130072A1 (fr) Procédé de fabrication d’un dispositif optoélectronique
FR2914489A1 (fr) Procede de fabrication de composants electroniques
EP3651214A1 (fr) Procédé de réalisation d'une photodiode et photodiode
WO2022002896A1 (fr) Dispositif optoélectronique et procédé de fabrication correspondant
EP4000107A1 (fr) Diode électroluminescente et procédé de fabrication
EP3657557B1 (fr) Procédé de réalisation d'une source de lumière et source de lumière
FR3059110A1 (fr) Diffuseur optique et son procede de fabrication
FR3076080B1 (fr) Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
EP4158698A1 (fr) Dispositif optoélectronique et procédé de fabrication
FR3105748A1 (fr) Dispositif pour traitement par laser et procédé de traitement au laser
FR3118303A1 (fr) Dispositif optoélectronique et procédé de fabrication
WO2022043053A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
EP4104203A1 (fr) Procede de fabrication de nanostructures de nitrure d'aluminium et de gallium (algan)
FR3137497A1 (fr) Dispositif optoélectronique à réflecteur
FR3118290A1 (fr) Dispositif optoélectronique à diodes électroluminescentes tridimensionnelles de type axial
FR3118291A1 (fr) Dispositif optoélectronique à diodes électroluminescentes tridimensionnelles de type axial
FR3105878A1 (fr) Dispositif à composants optoélectroniques tridimensionnels pour découpe au laser et procédé de découpe au laser d'un tel dispositif
FR3088478A1 (fr) Procede de fabrication collective d'une pluralite de structures semi-conductrices

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230609

PLFP Fee payment

Year of fee payment: 3