JP3542491B2 - 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス - Google Patents
化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス Download PDFInfo
- Publication number
- JP3542491B2 JP3542491B2 JP06530698A JP6530698A JP3542491B2 JP 3542491 B2 JP3542491 B2 JP 3542491B2 JP 06530698 A JP06530698 A JP 06530698A JP 6530698 A JP6530698 A JP 6530698A JP 3542491 B2 JP3542491 B2 JP 3542491B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- substrate
- layer
- type
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板及びその作製方法に係り、さらに詳しくは、電子デバイス、集積回路の形成に適した、Si基板上に単結晶化合物半導体が形成された半導体基板及びその作製方法、さらにこの半導体基板上に作製した電子デバイスに係る。
【0002】
【従来の技術】
SiやGeのような周期律表第IV族に属するIV族元素は、古くから半導体デバイスの基板(ウエハ)として使用され、高度に発達してきた。現在も周知の通りDRAM、MPU、ロジックIC、アナログICなど多くの電子デバイスとしてSi基板上に作製され、ダイオードやMOSトランジスタやバイポーラトランジスタの活性領域として利用されている。しかし、これらIV族元素は発光素子にするには向いていない。
【0003】
一方、GaAsやGaP、InP、GaN、ZnSe等に代表されるIII −V、II−VI族などの化合物半導体はLEDやレーザー等の発光デバイスに非常に適しており、幾多の研究がなされ、LEDや半導体レーザーが既に実用化されている。又、これら化合物半導体を利用しHEMTトランジスタなどを作成し、GHz帯域で使用できるような高周波回路も実用化されてきた。
【0004】
しかし、化合物半導体基板は、機械的強度が低いため、化合物半導体の大面積ウエハの作製は困難である。したがって、ウエハの大きさは、シリコンウエハと比べるとかなり小さいためにその生産効率もシリコンプロセスに比べると低い。さらにウエハ自体の製造コストも同じサイズのシリコンウエハの10倍強である。
【0005】
かかる問題点を克服するためにGaAs on Siに代表されるように安価で機械的強度も高く大面積ウエハが作製できるSi基板上に化合物半導体をヘテロエピタキシャル成長させる試みがなされている。この技術は機械的強度が強く、かつ、安価で、かつ、熱伝導率の高いシリコン基板上に、化合物半導体を用いたLED、レーザー等の発光デバイスや高速電子デバイスを形成することで、生産性の向上、コストの削減等を果たし、これらデバイスの普及を目指すものである。さらにかかる発光デバイス、高速電子デバイスを高度に発達したSi−LSIと同一基板上に集積できるので、光電子集積回路(OEIC)の実現も可能となる。
【0006】
しかしながら、斯様なSi上への化合物半導体への成長にはいくつかの問題点が指摘されており、Si上に成長した化合物粉体を用いてデバイスを作製するには困難な点が多い。
【0007】
一つは、極性・無極性に起因した逆位相粒(antiphase domain)の発生により、エピタキシャル層に大きな応力や格子欠陥が発生することである。
【0008】
もう一つは、Si基板と化合物半導体膜との間に、熱膨張係数の差と格子不整合によって、応力や格子欠陥が発生することである。
【0009】
前者は、オフ角を有するSi基板を使用することで抑制できる。後者は容易に解決できず、多くの研究機関においてさまざまな結晶成長技術の研究が行われてきたものの、結晶性の指標となる転位密度は、現在のところ、106/cm2 の壁を容易に突破することができないでいる。これは、Si基板と化合物半導体層の格子定数の不一致によって、格子歪が生じるためと言われている。高密度に導入された結晶欠陥は発光特性、寿命などのデバイス特性を劣化させるため実用的でない。よって化合物ウエハ並みに低欠陥密度のIII −V、II−VI等の化合物半導体薄膜をSi基板上に作成することが求められている。
【0010】
また、SiCやSiGe等のIV−IV化合物系の半導体単結晶膜もまた発光材料として多くの研究報告がなされている。そして、これら化合物半導体単結晶膜もSi基板上に形成することが望まれる。このようにSiGe、SiCなどのIV−IV化合物系の単結晶膜をSi基板上に形成する場合にも、このような結晶欠陥の低減は同様の理由で強く要請されていた。
【0011】
以上詳述したとおり、Si基板上への良質な結晶性をもつ単結晶をヘテロエピタキシーすることの要請は高いが、未だ実現の可能性は低い。
【0012】
このようなシリコン基板上へのヘテロエピタキシャル成長では数多くの報告がなされている。
【0013】
そのなかには、Si基板表面に多孔質Si層を形成し、この上にヘテロエピタキシャル成長することで結晶欠陥を低減しようという試みもあった。
【0014】
Ohmachiらは、応用物理学会1987年20aX5「ポーラスSi上のGaAs成長」NTT ECL Y.Ohmachi,Y.Watanabe,Y.Kadota,And H.Okamotoにおいて、10μmの多孔質シリコン上にMOCVD、MBE法で結晶成長し、offset基板とjust基板で表面性、半値幅に差があることを報告した。
【0015】
10μmの厚さの多孔質シリコン上にMBE法でGaAsを結晶成長し、断面TEM観察すると同一条件でSi基板上に成長したGaAs結晶と比較して欠陥が多いことも知られている。
【0016】
このように、多孔質シリコンを用いることで結晶性を改善する試みもいくつか報告されているが、ヘテロエピタキシャル成長させた化合物半導体層の格子歪は緩和されることがあるものの、化合物半導体の結晶性が悪く、デバイスに応用することは非常に困難であった。
【0017】
また、面方位(100)面を主面とするSi基板上へのヘテロエピタキシャル成長では、成長した膜の表面は一般に荒れている。これを解決するには(100)面から数度傾けた、いわゆるオフセット基板を用いる必要があった。図3のPAは、表面粗さ(平均二乗粗さ)のオフ角依存性を示している。良好な表面モルフォロジーを得るには、オフ角を精密に制御する必要がある。このような精密制御は、歩留まりと相まって基板コストの上昇をもたらす傾向にあった。
【0018】
一方、多孔質Si上のホモエピタキシーでは、本発明者らは、水素希釈されたソースガスを用いた熱CVD法によるシリコンホモエピタキシャル成長において、ソースガスを供給する直前の水素プリベークで表面孔が閉塞されると、結晶性が向上することを見い出した。(N.Sato,K.Sakaguchi,K.Yamagata,Y.Fujiyama,and T,Yonehara,J.Electrochem.Soc.142(1995)p.3116)
図2は、従来技術の工程を説明するための模式的断面図であり、図2において、20は多孔質層、21は多孔質層の壁、22は多孔質の孔、24は化合物半導体単結晶膜、25は結晶欠陥である。
【0019】
まず、多孔質Si基板20を用意する。(図2(a))
次に、該多孔質Si基板20をCVD装置の反応室内に配置して、トリメチルガリウム(TMGa)、アルシン(AsH3 )等をソースガスに用いて、多孔質Si基板20上にGaAs等の化合物半導体の単結晶24をヘテロエピタキシャル成長させる。(図2(b))
こうして得られた化合物半導体単結晶24には、多孔質Si基板20の表面26側に歪みや格子不整合や粒界等の結晶欠陥25が生じている。
【0020】
本発明は、結晶欠陥の少ない単結晶化合物半導体膜を大面積なシリコン基板上にも、高生産性、高均一性、高制御性のもとに、かつ低コストで作製することが可能な半導体基板を提供することを目的とする。
【0021】
さらに本発明の別の目的は表面が平滑で結晶欠陥の少ない単結晶化合物半導体膜を、オフセットを特に規定しない大面積のシリコン基板上に形成する方法を提供することにある。
【0023】
本発明の更に別の目的は、多孔質領域を有するSi基板を、熱処理することにより、0.5〜50μmの周期で1〜10nmの振幅を示す凹凸を有する封止された多孔質領域の表面を形成する工程と、該熱処理により封止された多孔質領域の該表面上に単結晶の化合物半導体層を、ヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の作製方法を提供することにある。
【0024】
本発明によれば、基板の面方位のオフ角を特に規定しないSi基板上に良好な結晶性をもち、表面が平滑な化合物半導体層を大面積に形成することができる。
【0025】
特に、低オフ角の基板、例えば、(100)に対してオフ角1°以内というような、市場に豊富に流通するSi基板上においても、良好な結晶性と平滑な表面を合わせ持った化合物半導体層を大面積に一括してヘテロエピタキシャル成長により形成できる。
【0026】
また、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なSi基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【0027】
本発明においては、多孔質Si上に、単結晶化合物半導体層をヘテロエピタキシャル成長させる前に、あらかじめ水素中での熱処理を施すことにより結晶性を改善した単結晶化合物半導体層をSi基板上に形成することができる。
【0028】
また、本発明によれば、Si基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【0029】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【0030】
また、本発明によれば、元々結晶性の良いSi基板を加工して形成された多孔質シリコンの表面の孔を該多孔質Si層の表面の孔を微量のSiを供給しながら熱処理して封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板並ないしはそれ以上に向上するものである。
【0031】
また、本発明によれば、元々結晶性の良いSi基板を加工して形成された多孔質シリコンの表面の孔を微量のSiを供給しながら熱処理して封止することで、歪みや格子不整合による欠陥を化合物半導体単結晶層に導入せずに良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成した場合と同等の特性で太陽電池、レーザーや発光ダイオード等の発光素子やHEMT等のトランジスタを形成することができ、しかも、生産性、均一性、制御性、経済性の面において卓越することができる。
【0032】
【発明の実施の形態】
図1は、本発明の好適な実施の形態としての半導体基板の作製方法を示す模式的断面図である。
【0033】
図1において、10は多孔質領域を有するSi基板であり、多孔質領域の孔12と孔12を形成する壁部分11とを含む。ここでは、理解を容易にする為に孔12を単純な形状に描いているが、孔12は実際には、分岐した連通孔のような複雑な形状になることが多い。
【0034】
図1の(a)に示すように、まず多孔質領域を有するSi基板10を用意する。このようなSi基板10は、公けに入手できるシリコンウエハ(非多孔質Si基板)に陽極化成処理を施すことで、ウエハの全て又はウエハの表面部分のみを多孔質化することが出来る。
【0035】
次に、多孔質領域を有するSi基板を水素雰囲気下で熱処理する。
【0036】
水素中での熱処理により、基板の表面に不本意に形成されている自然酸化膜が除去される。自然酸化膜は、高温水素中で下記の反応により除去される。
【0037】
SiO2 +Si→2SiO↑
さらに水素中での熱処理を継続すると、多孔質シリコンの表面では、微小な荒れを平滑化し表面エネルギーを下げるべく、表面原子のマイグレーション(migration)が生じる。その結果、表面の孔が塞がれ、孔密度が著しく減少した表面部13が形成される。
【0038】
この表面部13は、図1の(b)に示すとおり極薄の非多孔質性のSi層とみなすこともできる。このSi層は後に形成される化合物半導体層よりも充分薄い。
【0039】
次に、図1の(c)に示すように表面の孔を封止した多孔質領域を有するSi基板上に化合物半導体単結晶14をヘテロエピタキシャル成長させる。
【0040】
以上、述べたようにして、化合物半導体単結晶膜14を形成すれば、Siとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥15は、多孔質Siの孔を封止する極薄のSi層13内にのみ導入され、化合物半導体単結晶膜14には導入されない。これは、バルクSiに比べ脆弱な多孔質領域上に形成された、極薄のSi層の方が、化合物半導体単結晶膜よりもはるかに脆弱である。よって欠陥15はこのSi層13内に優先的に導入される。
【0041】
こうして、欠陥15がSi層13内に優先的に導入される結果、ヘテロエピタキシャル成長させても、欠陥の少ない化合物半導体単結晶14が得られるのである。
【0042】
前述した孔12の封口処理においては、Si原子を含むガスの存在しない水素雰囲気中で熱処理を行ったが、Si原子を含むガスを微量添加した水素雰囲気中で熱処理することも出来る。
【0043】
具体的には、水素ガスのみ、水素と不活性ガスとの混合ガス、水素とシリコン化合物の混合ガス、水素と不活性ガスとシリコン化合物の混合ガス等の雰囲気である。
【0044】
熱処理雰囲気中に不本意に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに前記反応式に基づく反応が進行する結果、孔の大きさや、熱処理温度などによっては、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【0045】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質表面のSi原子だけでなく雰囲気ガスから供給されたSi原子のうち、多孔質Si表面に吸着したSi原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成されるものである。
【0046】
以下、本発明の半導体基板の作製法に採用され得る各工程について、更に詳しく説明する。
【0047】
[多孔質Si]
多孔質シリコンは、1964年にUhlirらが発見して以来、1970年代にはFIPOS法への応用を念頭においた研究が、また、1990年代には多孔質シリコンのPhotoluminescenceがL.T.Canhamらのグループ、および、U.Goseleらのグループにより発見されて以来はこの発光デバイスへの応用を目指した研究がなされている。発光デバイス系の研究ではn− ,p− のシリコン基板が好まれる。一方、多孔質Si上に非多孔質単結晶をエピタキシャル成長させる場合にはその構造の安定性とエピタキシャルシリコン層の結晶性の良さからn− ,p− よりはn+ ,p+ 基板が好まれる。本発明で対象とする多孔質Siはこれらの従来から研究されている多孔質シリコンと本質的には同一であり、陽極化成などの方法により作製されるが、多孔質Siであるかぎり、基板の不純物、両方位、作成方法等に限定されない。
【0048】
多孔質表面の孔密度は、その作製方法と基板の不純物濃度により変わるが、例えば1010〜1012/cm2 程度である。
【0049】
陽極化成により多孔質シリコンを形成する場合、化成液はHFを主たる成分とする水溶液である。一般にはエタノールなどのアルコールを添加することによりシリコン表面での接触角を大きくすることで付着した気泡の脱離を加速し、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明における多孔質シリコンの多孔度(porosity)は、FIPOS法に用いられるよりも低い(概ね50%以下、より好ましくは30%以下)方が好適であるが、これに限定されるものではない。
【0050】
多孔質シリコンは陽極化成における電解エッチング作用により形成されるため、その表面では、孔以外の部分でも、微小な荒れが、Field Emission type Scanning Electron Microscope(FESEM)により観察される。
【0051】
[予備酸化]
多孔質シリコンの隣接する孔の間の壁の厚みは数nm〜数十nmと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の表面の熱酸化時、あるいはその他後工程における熱処理時に多孔質層の内部の孔の再配列がおこり、多孔質の増速エッチングの特性が損なわれることがある。そこで、多孔質形成後、エピタキシャル成長前に熱酸化等の方法により、あらかじめ孔壁の壁面に薄い保護膜を形成してもよい。これにより、孔の粗大化が抑制される。保護膜の形成に際しては、特に酸化による場合は孔壁内部の単結晶シリコンの領域を残すことが必須である。従って、保護膜の膜厚は多くとも数nm程で十分である。
【0052】
熱処理温度の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略できる。
【0053】
[HF浸せき]
前記予備酸化のため、あるいは、多孔質形成後の自然酸化により多孔質シリコン表面、および、多孔質の孔の内壁面には酸化シリコン膜などの保護被膜が形成されているので、これを低濃度のHF水溶液に浸けることで、保護膜を多孔質領域の表面近傍のみ除去する。本方法によれば、多孔質の奥部の孔壁の酸化膜は除去されないので、後の熱処理が高温になっても、多孔質内部の孔の粗大化の抑制は十分になされる。
【0054】
[熱処理]
多孔質Si領域の表面の孔を封止するために本発明においては、多孔質Si領域を熱処理する。
【0055】
該多孔質Si層の表面の孔を封止する為の熱処理は、Si原子を含むガスのない雰囲気下又は、Si原子を含むガスを含有する雰囲気下で行われるとよい。
【0056】
Si原子を含むガスの存在しない水素中での熱処理温度は600℃以上1400℃以下より好ましくは900℃以上1200℃以下である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。使用する水素ガスは、露点−92℃以下のものを用いる。露点が高い水素ガスには残留酸素、水分が多いが、これらはシリコンを酸化し、形成された酸化シリコンは反応により除去される。
【0057】
結果として、過剰にシリコンがエッチングされることになり、こうなると孔を封止するのに必要なSi原子の量が不足するため、孔密度の減少量が少なくなってしまう。露点が上昇しないよう、チャンバーのリークにも十分注意する必要がある。
【0058】
本発明に用いられる熱処理雰囲気は、水素のみでなく、希ガス(アルゴン、ヘリウムなど)のような不活性ガスとの混合雰囲気であっても構わない。ガス中の残留水分、酸素等が影響するのは同様であるので、この場合も露点は−92℃以下の混合ガスを用いる。混合ガスでは、水素濃度が下がるので、万一漏洩した場合の安全性を高めることが可能である。
【0059】
こうして表面Si原子のマイグレーションにより、多孔質領域の表面が孔が封止される。表面孔を封止するに要するSi層の厚みは極めて薄く概ね孔の径と同程度ないしは、それ以下、具体的には100nm以下、より好ましくは30nm以下である。孔が封止された表面には0.5〜50μm周期、より好ましくは1〜9μm周期、典型的には数μm周期で1〜10nm程度の振幅をもつなだらかな凹凸(うねり)をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿った原子ステップが形成されていることが確認される。これらの凹凸(うねり)は圧力依存性があり、熱処理雰囲気の圧力を好ましくは大気圧以下、より好ましくは200Torr以下0.001Torr以上とすることにより、うねりの振幅が大きくなる。その結果、この上に、ヘテロエピタキシャル成長により形成する化合物半導体膜の表面モルフォロジーは、図3に示すように、オフ角なしのバルク上の場合CEと比べると、平滑であり、オフ角に依存しない。これは、オフ角が小さくとも、なだらかな凹凸(うねり)が生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【0060】
さらに、シリコン表面の不本意な窒化・酸化を避けるため、定常状態の熱処理工程の前後の昇温、降温時には少なくとも800℃以上、より好ましくは600℃以上の温度では、雰囲気が水素に置換していることが望ましい。
【0061】
次に、本発明に用いられる熱処理において微量のSi原子含有ガスを供給することで、微量のSi原子含有ガスが添加された雰囲気中で多孔質Siを熱処理する工程について述べる。
【0062】
熱処理時の雰囲気は非酸化性雰囲気、より好ましくは水素ないしは、水素と不活性ガスからなる雰囲気であることが望ましい。あるいは、真空中であってもよい。これらの雰囲気で熱処理すると多孔質Siの表面の孔が封止される。しかし、雰囲気中に残留酸素や水分が存在すると、これらとシリコンが反応して酸化シリコンを形成し、さらに反応が進行する結果、シリコンはエッチングされてしまい、多孔質表面の孔は封止されないことがある。
【0063】
そこで、本発明ではエッチングにより失われるシリコンを補い、あるいは、それよりやや過剰にシリコンを供給しながら熱処理することにより、多孔質の孔の封止を行う。この熱処理では多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく多孔質表面のSi原子、および、気相から供給されたSi原子のうち、多孔質Si表面に吸着したSi原子が表面エネルギーを下げるべくマイグレーションする結果、表面の孔が塞がれ、孔密度が著しく減少した表面が形成される。表面でのSi原子のマイグレーションは供給される熱エネルギーによりなされる。
【0064】
本発明では特に表面Si原子のマイグレーションを効率よく行うため、該熱処理の温度は、Siの融点以下の比較的高温であることが望ましい。具体的には600℃以上1400℃以下、より好ましくは800℃以上1200℃以下、さらに好ましくは1000℃以上1200℃以下であることが望ましい。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。特に水素が含まれる雰囲気中では表面が平滑になりやすい。
【0065】
この熱処理の後、断面構造を観察すると多孔質構造は残存しており、表面の孔のみが封止され、表面に1nm〜100nmの極薄のSi薄膜が形成される。
【0066】
こうして多孔質の孔が封止された表面は、0.5〜50μm周期、より好ましくは1〜9μm周期、典型的には数μm周期、1〜10nm程度の振幅のうねり(なだらかな凹凸)をもった表面となる。この表面を原子間力顕微鏡で観察すると凹凸に沿って原子ステップが形成されていることが確認される。これらのうねり(なだらかな凹凸)は、圧力依存性があり、水素中熱処理中の圧力を好ましくは大気圧以下、より好ましくは200Torr以下とすることにより、うねりの振幅が大きくなる。
【0067】
その結果、この上に形成する化合物半導体膜の表面モルフォロジーは、図3に示すようにオフ角なしのバルク上の場合CEと比べると、オフ角によらず平滑になる。これは、オフ角が小さくともうねりが生じることによりオフ基板同様にステップ密度が高くなるためと考えられる。
【0068】
また、エッチングにより多孔質領域から失われるシリコンに比して、過剰な量のSiを気相から供給する場合は、孔の封止に伴いSiの極薄膜が形成されるが、かかる極薄膜の膜厚が厚くなると、化合物半導体単結晶層を形成した際に欠陥が化合物半導体層にも導入されてしまい、本発明の目的に適さない。極薄膜の膜厚は、化合物半導体層の膜厚より薄く、例えば、その5分の1以下、より好ましくは10分の1以下であることが望ましい。
【0069】
具体的には1nm〜100nmの範囲から、化合物半導体層の層厚を考慮して選ぶとよい。
【0070】
また、Si極薄膜の形成速度は、Si原子の供給源としてSiH2 Cl2 、SiH4 、SiCl3 、SiCl4 等のシリコンソースガスを用いる場合は、20nm/min以下、より好ましくは10nm/min以下さらに好ましくは、2nm/min以下の成長速度になるようソースガスの流量を設定する。MBE法のようにSiを固体ソースから供給し、基板温度が800℃以下と低い成膜法の場合には成長速度は、0.1nm/min以下であることが望ましい。
【0071】
[化合物半導体単結晶のヘテロエピタキシャル成長]
表面の孔を封止した多孔質シリコン層を有するシリコン基板上に化合物半導体単結晶をMOCVD又はMBEにより形成する。通常の単結晶シリコンウエハ上へのヘテロエピタキシャル成長においては、成長前にシリコン表面の自然酸化膜除去のために超高真空中で1200℃程度に加熱するが、本発明においては熱的に変質しやすい多孔質シリコンを用いるため、熱処理温度は1200℃より十分低い方が好ましい。
【0072】
自然酸化膜除去温度は、あらかじめ、HF等に浸漬して自然酸化膜を除去し、ただちに、熱処理容器に設置すること、及び、露点の温度の低いH2 ガスを使用して熱処理することにより、低温化される。
【0073】
あらかじめHF浸せきしたのち、清浄度の高い水素雰囲気に基板を設置すれば、800℃程度の低温でも自然酸化膜が自ずから除去されてその後エピタキシャル成長が進行する。
【0074】
あるいは、上述した熱処理後に該Si基板を大気に曝すことなく、化合物半導体単結晶成長用のチャンバーに設置すれば、自然酸化膜の形成は著しく抑制されるので、前記したような自然酸化膜除去のための熱処理は不要になる。望ましくは、水素中熱処理と化合物半導体単結晶成長を同一のチャンバーで行うことも良い方法である。さらに望ましくは水素中熱処理と化合物半導体単結晶成長の間に基板の温度が両プロセスのうち低い方の温度より低く、ならないことが必要である。
【0075】
以上、述べたようにして化合物半導体単結晶膜を形成すれば、Siとの格子不整合等や成膜温度から常温への降温と熱膨張係数の差異等により導入される結晶欠陥は、多孔質Siの孔を封止する極薄のSi層と多孔質領域にのみ導入され、化合物半導体単結晶膜14には導入されない。これは、多孔質というバルクSiに比べ脆弱な多孔質領域上に形成された極薄のSi層の方が化合物半導体単結晶膜よりもはるかに脆弱であり、欠陥を導入しやすいからである。
【0076】
上記特性を引き出すためには、ヘテロエピタキシャル成長させる化合物半導体単結晶膜の厚みは厚いことが望ましい。好ましくは少なくとも50nm以上、より好ましくは200nm以上が望ましい。
【0077】
ここでいう化合物半導体とは、III −V化合物(GaAs、GaP、InP、GaInAsなど)、II−VI化合物(ZnTe、ZnSe、ZnS、CdTe、HgTe、CdHgTeなど)、IV−IV化合物(SiGe、SiCなど)が代表的にあげられるが、必ずしもこれに限定されるものではない。
【0078】
[デバイスの作製]
上記したような方法により形成された化合物半導体単結晶膜は、発光ダイオード、半導体レーザーなどの発光素子、あるいは、HEMTトランジスタなどの高速電子デバイス作製に用いれば、その特性は、化合物半導体基板そのものを用いた場合、化合物半導体単結晶基板上にホモエピタキシャル成長した場合、あるいは、格子歪みが極めて小さいヘテロエピタキシャル成長をした場合と同等、あるいはそれ以上に良好な特性を得ることができる。
【0079】
【実施例】
以下、本発明の実施例について説明する。
【0080】
(実施例1)
615μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の6インチ径の(100)単結晶Si基板4枚をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0081】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁表面は極薄の熱酸化膜で覆われた。
【0082】
次に、2枚の基板を露点がマイナス95℃のH2 雰囲気中で1050℃、760Torrで10分間熱処理した。残る2枚の基板は露点がマイナス90℃以下のH2 雰囲気中で1050℃、760Torrで10分間熱処理した。昇降温時にも雰囲気は水素雰囲気とした。
【0083】
この状態で、それぞれ1枚の基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ2μm周期で振幅3nmのうねりが観察された。この観察に供さない残りの基板を次の工程に投入した。
【0084】
次に、この多孔質Si上にMOCVD(Metal Organic Chemical Vapor Deposition)法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、GaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaAs層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。露点−95℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ(Rrms)で0.3nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmより良好であった。
【0085】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0086】
一方、露点−90℃の水素で熱処理した場合には表面ラフネスは0.9nm、欠陥密度はおよそ1×105 /cm2 であった。
【0087】
(実施例2)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0088】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0089】
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0090】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1050℃、80Torrで10分間熱処理した。
【0091】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ4μm周期で振幅4nmのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【0092】
次に、この多孔質Si上にMOCVD法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、GaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaAs層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0093】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0094】
(実施例3)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0095】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0096】
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0097】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1050℃、80Torrで10分間熱処理し、そのまま温度を700℃に下げ、この多孔質Si上にMOCVD法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、GaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。
【0098】
同時に、表面をSiにより封止された多孔質Si層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0099】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ5×103 /cm2 であった。
【0100】
(実施例4)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0101】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0102】
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁の表面に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0103】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1050℃、80Torrで10分間熱処理し、そのまま温度を700℃に下げ、この多孔質Si上にMBE(Molecular Beam Epitaxy)法により単結晶AlGaAsを1μmの厚みにエピタキシャル成長した。
【0104】
透過電子顕微鏡による断面観察の結果、AlGaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaAs層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.41nmであり、多孔質シリコンを形成せず、シリコン基板上に直接AlGaAs層を形成した場合の表面粗さである3.7nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0105】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0106】
(実施例5)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0107】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0108】
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0109】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1150℃、760Torrで10分間熱処理し、その後、この多孔質Si上に液相成長法により単結晶GaPを1μmの厚みにエピタキシャル成長した。
【0110】
透過電子顕微鏡による断面観察の結果、GaP層に結晶欠陥が導入されておらず、良好な結晶性を有するGaP層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaP層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0111】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0112】
(実施例6)
図4は、本発明による光起電力素子としての太陽電池の断面模式図であり、図4において、41はSi基板、42は多孔質層、43は多孔質の孔の封止部であるSi層、44はp− 型のGaAs層、45はp+ 型のInGaP層、46はp型のGaAs層、47はn+ 型のGaAs層、48はn+ 型のInGaP層、49はn+ 型のAlInP層、410は反射防止膜、411,412は電極である。以下、本実施例の素子の製造工程について述べる。
【0113】
625μmの厚みをもった比抵抗0.01Ω・cmのp型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0114】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は極薄の熱酸化膜で覆われた。
【0115】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0116】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1100℃、760Torrで10分間熱処理し、その後、この多孔質Si上に液相成長法により単結晶GaAsを5μmの厚みにエピタキシャル成長した。
【0117】
さらにp+ 型InGaP、p型GaAs、n+ 型GaAs、n+ 型InGaP、n+ 型AlInPを積層し、AlInP層49の表面には第1の電極と反射防止膜を形成し、Si基板41の裏面には第2の電極を形成し、太陽電池を形成した。
【0118】
この太陽電池のFill Factorを測定したところ、同じ構造を多孔質Siを形成しない単結晶Si基板上に形成した場合は0.831、多孔質Siを形成したが、多孔質表面の孔の封止処理をしない場合は0.807で、本発明による場合0.870を示した特性の改善が確認された。
【0119】
(実施例7)
図5は、本発明による発光素子としてのLEDの断面模式図であり、図5において、51はSi基板、52は多孔質層、53は多孔質の孔の封止部であるSi層、54はn− 型のGaAlAs、55はp− 型のGaAlAs、56はp− 型のGaAlAs、57は電極である。以下、本実施例の製造工程について説明する。
【0120】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0121】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は極薄の熱酸化膜で覆われた。
【0122】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0123】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1100℃、760Torrで10分間熱処理し、その後、この封口処理された多孔質Si上に液相成長法により単結晶n− 型GaAsを5μmの厚みにエピタキシャル成長した。
【0124】
さらにn− 型GaAlAs、p− 型GaAlAsを積層し、GaAlAsの層56の表面とSi基板51の裏面に第1及び第2の電極を形成し、図5のように発光ダイオードを形成したところ、GaAs基板上に形成した場合と同等の強度での赤色発光が確認された。
【0125】
(実施例8)
図6は、本発明による発光素子としての半導体レーザーの断面模式図であり、図6において、61はSi基板、62は多孔質層、63は多孔質の孔の封止部であるSi層、64はn− 型のGaAs、65はp− 型のGaAs、66はn− 型のZnSeバッファ層、67はn− 型のZnMgSSe、68はZnSSe/ZnCdSe、69はp− 型のZnMgSSe、610はp− 型のZnSe、611はp− 型のZnSe/ZnTe、612はp− 型のZnTe、613は電極である。以下、本実施例の製造工程について説明する。
【0126】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0127】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0128】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0129】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1000℃、10Torrで10分間の熱処理による封口処理を施し、その後、この多孔質Si上にMBE法により単結晶のn− 型GaAsを5μmの厚みにエピタキシャル成長した。
【0130】
さらにp− 型GaAs、n− 型ZnSeを積層したのち、n− 型ZnSe層を10μmのストライプ上にパターニングして除去したのち、さらにn− 型ZnMgSSe、ZnSSe/ZnCdSe、p− 型ZnMgSSe、p− 型ZnSe、p− 型ZnSe/ZnTe、p− 型ZnTeを形成した。表面にはAn/Pt/Pdの第1の電極を、裏面には、Inの第2の電極を形成し、パルス電圧を印加したところ、GaAs基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも210A/cm2 であった。
【0131】
(実施例9)
図7は、本発明によるトランジスタとしてのHEMTの断面模式図であり、図7において、71はSi基板、72は多孔質層、73は多孔質の孔の封止部であるSi層、74は単結晶GaAs層、75はノンドープのGaAs、76はn型のAlGaAs、77はn型のGaAs、78はAuGeのソース電極、79はAlのゲート電極、710はAuGeのドレインである。以下、本実施例の製造工程について説明する。
【0132】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0133】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0134】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0135】
次に、この多孔質Siを露点がマイナス92℃以下のH2 雰囲気中で1000℃、1Torrで10分間熱処理し、その後、この多孔質Si上にMBE法により単結晶GaAsを5μmの厚みにエピタキシャル成長した。
【0136】
さらに、ノンドープのGaAs層、n型AlGaAs、n型GaAsを形成した。この上にゲート、ソース、ドレインを作製し、HEMT(high electron mobility transistor)を作製したところ、GaAs基板上に形成した場合と同様に高速で動作した。
【0137】
(実施例10)
615μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の6インチ径の(100)単結晶Si基板3枚のうち2枚をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0138】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0139】
次に、このうち1枚の基板をH2 を2301/min流しながら1050℃、760Torrで1分間熱処理し、さらにSiH4 を50sccm添加して5分間熱処理した。
【0140】
次に、これら3枚の前処理をした(100)Si基板上にMOCVD法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、SiH4 を添加して熱処理した多孔質Si上に形成したGaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaAs層との間には極めて明瞭で平滑な界面が形成されていることも確認された。また、多孔質を形成したもののSiH4 を添加した熱処理をせずにGaAs層を形成した基板では、電子顕微鏡で断面観察すると多孔質SiとGaAs層の界面が100nmぐらいの高低差で乱れていることが確認された。一方、多孔質を形成せずにGaAs層を形成した場合は、Si/GaAs界面からGaAs層に双晶欠陥や積層欠陥、転移が無数に導入されていることが確認された。
【0141】
さらに原子間力顕微鏡で50μm角の領域を測定して表面ラフネスを求めた。露点−95℃の水素で熱処理した基板に化合物半導体層を形成した表面のラフネスは平均二乗粗さ(Rrms)で0.3nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmより良好であった。
【0142】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0143】
一方、多孔質を形成しない場合には欠陥密度はおよそ1×106 /cm2 と高く、多孔質を形成してもSiH4 添加熱処理をしない場合には1×105 /cm2 程度であった。
【0144】
(実施例11)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0145】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0146】
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0147】
次に、この多孔質SiをH2 雰囲気中で1050℃、80TorrでSiH4 を20sccm添加しながら10分間熱処理した。
【0148】
この状態で基板を取り出して表面粗さを原子間力顕微鏡で測定してみると、およそ4μm周期で振幅4nmのうねりが観察された。この観察に供さない基板を次の工程に投入した。
【0149】
次に、この多孔質Si上にMOCVD法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、GaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0150】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ5×103 /cm2 であった。
【0151】
(実施例12)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0152】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0153】
次に、この多孔質Siを露点がH2 雰囲気中で1050℃、80Torrで5分間熱処理し、引き続いてSiH2 Cl2 を20sccm添加して5分間熱処理した。そのまま温度を700℃に下げ、この多孔質Si上にMOCVD法により単結晶GaAsを1μmの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス:TMG/AsH3 /H2
ガス圧力:80Torr
温度:700℃
透過電子顕微鏡による断面観察の結果、GaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。
【0154】
同時に、表面をSiにより封止された多孔質Si層との間には極めて急峻な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0155】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ5×103 /cm2 であった。
【0156】
(実施例13)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0157】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0158】
次に、この多孔質SiをH2 雰囲気中で950℃、20TorrでSiH4 を30sccm添加しながら10分間熱処理し、そのまま温度を700℃に下げ、供給ガスを変え、この多孔質Si上にMBE法により単結晶AlGaAsを1μmの厚みにエピタキシャル成長した。
【0159】
透過電子顕微鏡による断面観察の結果、AlGaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.41nmであり、多孔質シリコンを形成せず、シリコン基板上に直接AlGaAs層を形成した場合の表面粗さである3.7nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0160】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ7×103 /cm2 であった。
【0161】
(実施例14)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0162】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を1.25%のHF溶液に20秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0163】
次に、この多孔質Siを4%−H2 :96%−Ar雰囲気中で1100℃、760TorrでSiH4 を30sccm添加しながら10分間熱処理し、そのまま温度を700℃に下げ、供給ガスを変え、この多孔質Si上にMBE法により単結晶AlGaAsを1μmの厚みにエピタキシャル成長した。
【0164】
透過電子顕微鏡による断面観察の結果、AlGaAs層に結晶欠陥が導入されておらず、良好な結晶性を有するGaAs層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaAs層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.41nmであり、多孔質シリコンを形成せず、シリコン基板上に直接AlGaAs層を形成した場合の表面粗さである3.7nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0165】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ7×103 /cm2 であった。
【0166】
(実施例15)
625μmの厚みをもった比抵抗0.01Ω・cmのp型(n型とすることもできる)の5インチ径のオフ角0度(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0167】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中300℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0168】
次に、この多孔質Siを露点が到達真空度1×10−10 Torrの超高真空中で1150℃でSiを極微量供給しながら10分間熱処理し、その後、この多孔質Si上に液相成長法により単結晶GaPを1μmの厚みにエピタキシャル成長した。
【0169】
透過電子顕微鏡による断面観察の結果、GaP層に結晶欠陥が導入されておらず、良好な結晶性を有するGaP層が形成されたことが確認された。同時に、表面をSiにより封止された多孔質Si層とGaP層との間には極めて明瞭で平滑な界面が形成されていることも確認された。さらに原子間力顕微鏡で50μm角の領域を測定することにより、表面ラフネスを求めた。表面ラフネス平均二乗粗さ(Rrms)で0.4nmであり、多孔質シリコンを形成せず、シリコン基板上に直接GaAs層を形成した場合の表面粗さである3.5nm(オフ角0度の場合)に比べ、はるかに平滑であり、オフ角を4度とした場合の0.42nmとほぼ同等になった。
【0170】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ1×104 /cm2 であった。
【0171】
(実施例16)
本発明による光起電力素子としての太陽電池は図4に示したものと同じ構成である。41はSi基板、42は多孔質層、43は多孔質の孔の封止部であるSi層、44はp− 型のGaAs、45はp+ 型のInGaP、46はp型のGaAs、47はn+ 型のGaAs、48はn+ 型のInGaP、49はn+ 型のAlInP、410は反射防止膜、411,412は電極である。以下、本実施例の製造工程について説明する。
【0172】
625μmの厚みをもった比抵抗0.01Ω・cmのp型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0173】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0174】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0175】
次に、この多孔質SiをH2 雰囲気中で1100℃、760Torrで1分間熱処理し、引き続いてSiH2 Cl2 を20sccm添加して5分間熱処理した。
【0176】
その後、この多孔質Si上に液相成長法により単結晶GaAsを5μmの厚みにエピタキシャル成長した。
【0177】
さらにp+ 型InGaP、p型GaAs、n+ 型GaAs、n+ 型InGaP、n+ 型AlInPを積層し、表面には第1の電極と反射防止膜を形成し、裏面には第2の電極を形成し、太陽電池を形成した。
【0178】
この太陽電池のFill Factorを測定したところ、同じ構造を多孔質Siを形成しない単結晶Si基板上に形成した場合は0.831、多孔質Siを形成したが、多孔質表面の孔の封止処理をしない場合は0.807で、本発明による場合0.870を示した特性の改善が確認された。
【0179】
(実施例17)
本発明による発光素子としてのLEDは、図5に示したものと同じ構成である。51はSi基板、52は多孔質層、53は多孔質の孔の封止部、54はn− 型のGaAlAs、55はp− 型のGaAlAs、56はp− 型のGaAlAs、57は電極である。以下、本実施例の製造工程について説明する。
【0180】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0181】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0182】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0183】
次に、この多孔質SiをH2 雰囲気中で1100℃、760Torrで1分間熱処理し、引き続いてSiH4 20sccmを添加して熱処理を6分間継続した。
【0184】
その後、この多孔質Si上に液相成長法により単結晶のn− 型GaAsを5μmの厚みにエピタキシャル成長した。
【0185】
さらにn− 型GaAlAs、p− 型GaAlAsを積層し、表面と裏面に第1及び第2の電極を形成し、図5のように発光ダイオードを形成したところ、GaAs基板上に形成した場合と同等の強度での赤色発光が確認された。
【0186】
(実施例18)
本発明による発光素子としての半導体レーザーは、図6に示すものと同じである。61はSi基板、62は多孔質層、63は多孔質の孔の封止部としてのSi層、64はn− 型のGaAs、65はp− 型のGaAs、66はn− 型のZnSeバッファ層、67はn− 型のZnMgSSe、68はZnSSe/ZnCdSe、69はp− 型のZnMgSSe、610はp− 型のZnSe、611はp− 型のZnSe/ZnTe、612はp− 型のZnTe、613は電極である。以下、本実施例の製造工程について説明する。
【0187】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0188】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0189】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0190】
次に、この多孔質SiをH2 雰囲気中で1100℃、760Torrで1分間の熱処理し、引き続いてSiH4 20sccmを添加して熱処理を6分間継続した。
【0191】
その後、この多孔質Si上にMBE法により単結晶n− 型GaAsを5μmの厚みにエピタキシャル成長した。
【0192】
さらにp− 型GaAs、n− 型ZnSeを積層したのち、n− 型ZnSe層を10μmのストライプ上にパターニングして除去したのち、さらにn− 型ZnMgSSe、ZnSSe/ZnCdSe、p− 型ZnMgSSe、p− 型ZnSe、p− 型ZnSe/ZnTe、p− 型ZnTeを形成した。表面にはAn/Pt/Pdの電極を、裏面にはIn電極を形成し、パルス電圧を印加したところ、GaAs基板上にかかるデバイス構造を形成した場合と同様に室温で発振した。閾値電流密度はいずれも210A/cm2 であった。
【0193】
(実施例19)
本発明によるトランジスタとしてのHEMTは、図7に示すものと同じである。71はSi基板、72は多孔質層、73は多孔質の孔の封止部としてのSi層、74はGaAs、75はノンドープのGaAs、76はn型のAlGaAs、77はn型のGaAs、78はソース、79はゲート、710はドレインである。以下、本実施例の製造工程について説明する。
【0194】
625μmの厚みをもった比抵抗0.01Ω・cmのn型の5インチ径の(100)単結晶Si基板をHFをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Si層を形成した。
【0195】
陽極化成条件は以下の通りであった。
電流密度:7mA/cm2
陽極化成溶液:HF:H2 O:C2 H5 OH=1:1:1
時間:12分
多孔質Si層の厚み:10μm
多孔度:20%
次に、この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁の表面は極薄の熱酸化膜で覆われた。
【0196】
次に、この基板を1.25%のHF溶液に30秒浸けて多孔質表面および、その近傍の孔内壁に形成された極薄酸化膜を剥離した後、純水でリンスし、スピン乾燥した。
【0197】
次に、この多孔質SiをH2 雰囲気中で1000℃、1TorrでSiH4 を10sccm添加しながら5分間熱処理し、その後、この多孔質Si上にMBE法により単結晶GaAsを5μmの厚みにエピタキシャル成長した。
【0198】
さらに、ノンドープのGaAs層、n型AlGaAs、n型GaAsを形成した。この上にゲート、ソース、ドレインを作製し、HEMTを作製したところ、GaAs基板上に形成した場合と同様に高速で動作した。
【0199】
【発明の効果】
以上詳述したように、本発明によれば、従来技術の有する問題点に答えうる半導体デバイス、半導体基板、およびその作製方法を提供することができる。すなわち、安価なSi基板を用いて高品質な化合物半導体基板を作製することができ、この基板を用いて、安価で、特性が良好な化合物半導体デバイスを作製することができる。
【0200】
本発明においては、多孔質Si上に単結晶化合物半導体層を形成する際に、あらかじめ水素を含む雰囲気中での熱処理を施すことにより、従来技術が有していた問題点である結晶性、及び表面平滑性を改善した単結晶化合物半導体層をSi基板上に形成することができる。
【0201】
しかも本発明によれば、平滑な表面を得るのに必要となるオフ角を有する単結晶Si基板を用いずとも平滑な表面を有し、かつ結晶性の良好で、基板との界面の急峻な化合物半導体膜を形成することができ、特に、低オフ角の基板市場に広く流通する(100)±1°程度のSi基板を用いることができるなど、基板の制約が低くできる。
【0202】
また、本発明によれば、Si基板上に結晶性の良い化合物半導体層を得る上で、生産性、均一性、制御性、経済性の面において卓越することができる。
【0203】
さらに、本発明によれば、従来の化合物半導体デバイスの利点を実現し、応用可能な半導体基板の作製方法を提案することができる。
【0204】
また、本発明によれば、元々結晶性の良いSi基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を形成するものであり、多数枚を一括処理することが可能であり、その生産性、経済性を劣化させることなく、結晶性を化合物半導体単結晶基板なみないしはそれ以上に向上するものである。
【0205】
本発明によれば、元々結晶性の良いSi基板を加工して形成された多孔質シリコンの表面の孔を水素中熱処理により封止することで、良質な化合物半導体単結晶層を大面積に一括して形成するものであり、かかる化合物半導体単結晶層上に化合物半導体基板上に形成する場合と同等の特性で太陽電池や光センサ等の光電変換素子レーザーや発光ダイオード等の発光素子、HEMT等のトランジスタを形成することができ、これらはしかも、生産性、均一性、制御性、経済性の面において卓越している。
【図面の簡単な説明】
【図1】本発明の工程を説明するための模式的断面図である。
【図2】従来技術の工程を説明するための模式的断面図である。
【図3】基板のオフアングルと表面ラフネスの関係を示すグラフである。
【図4】本発明による光電変換素子としての太陽電池の断面図である。
【図5】本発明による発光素子としてのLEDの断面図である。
【図6】本発明による発光素子としての半導体レーザーの断面図である。
【図7】本発明によるトランジスタとしてのHEMTの断面図である。
【符号の説明】
11,21 多孔質
12,22 多孔質の孔
13 多孔質の孔の封止部(極薄Si膜)
14,24 化合物半導体単結晶膜
15,25 結晶欠陥
41,51,61,71 Si基板
42,52,62,72 多孔質
43,53,63,73 多孔質の孔の封止部(極薄Si膜)
44 p− 型GaAs
45 p+ 型InGaP
46 p型GaAs
47 n+ 型GaAs
48 n+ 型InGaP
49 n+ 型AlInP
410 反射防止膜
411,412 電極
54 n− 型GaAlAs
55 p− 型GaAlAs
56 p+ 型GaAlAs
57 電極
64 n− 型GaAs
65 p− 型GaAs
66 n− 型ZnSeバッファ層
67 n− 型ZnMgSSe
68 ZnSSe/ZnCdSe
69 p− 型ZnMgSSe
610 p− 型ZnSe
611 p− 型ZnSe/ZnTe
612 p− 型ZnTe
613 電極
74 GaAs
75 non dope GaAs
76 n− 型AlGaAs
77 n− 型GaAs
78 ソース
79 ゲート
710 ドレイン
Claims (12)
- 多孔質領域を有するSi基板を、熱処理することにより、0.5〜50μmの周期で1〜10nmの振幅を示す凹凸を有する封止された多孔質領域の表面を形成する工程と、該熱処理により封止された多孔質領域の該表面上に単結晶の化合物半導体層を、ヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の作製方法。
- 前記表面を形成する工程は、Siを含むガスが実質的に存在しない雰囲気中で行われることを特徴とする請求項1記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、前記多孔質領域表面の自然酸化膜を除去する工程を有することを特徴とする請求項1記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、該多孔質領域の孔の内壁を、内部に単結晶Siが残留する程度に、酸化する工程を有することを特徴とする請求項1記載の半導体基板の作製方法。
- 前記表面を形成する工程の前に、前記多孔質領域表面の酸化膜を除去する工程を有することを特徴とする請求項4記載の半導体基板の作製方法。
- 前記表面を形成する工程は、露点−92℃以下の水素雰囲気中での熱処理であることを特徴とする請求項1に記載の半導体基板の作製方法。
- 前記多孔質層表面の酸化膜ないしは自然酸化膜を除去する工程は、該多孔質領域を有するSi基板をHF溶液に浸漬することによりなされることを特徴とする請求項3又は5記載の半導体基板の作製方法。
- 前記Si基板の主面の面方位は、(100)であることを特徴とする請求項1に記載の半導体基板の作製方法。
- 前記表面を形成する工程は、微量のSiを含むガスを含む雰囲気中で行われることを特徴とする請求項1に記載の半導体基板の作製方法。
- 前記表面を形成する工程は、水素、あるいは水素と不活性ガスからなる雰囲気中で行われることを特徴とする請求項9記載の半導体基板の作製方法。
- 前記表面を形成する工程は、露点−92℃以下の水素雰囲気中での熱処理であることを特徴とする請求項9記載の半導体基板の作製方法。
- 前記多孔質領域表面の酸化膜ないしは自然酸化膜を除去する為に、該多孔質領域を有するSi基板をHF溶液に浸漬すること、および、該多孔質化したSi基板を露点−92℃以下の水素雰囲気中で熱処理することを特徴とする請求項9記載の半導体基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06530698A JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6285697 | 1997-03-17 | ||
JP9-62856 | 1997-03-17 | ||
JP06530698A JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10321535A JPH10321535A (ja) | 1998-12-04 |
JP3542491B2 true JP3542491B2 (ja) | 2004-07-14 |
Family
ID=26403913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06530698A Expired - Fee Related JP3542491B2 (ja) | 1997-03-17 | 1998-03-16 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3542491B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10032579B4 (de) * | 2000-07-05 | 2020-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement |
CN101853786B (zh) | 2005-10-06 | 2012-06-13 | 胜高股份有限公司 | 半导体衬底的制造方法 |
CN101300721B (zh) | 2005-10-21 | 2010-12-15 | Lg化学株式会社 | 多电池组系统、其控制方法和电池组 |
KR100991084B1 (ko) | 2005-12-15 | 2010-10-29 | 주식회사 엘지화학 | 멀티 전지 팩 시스템 및 그 제어방법, 및 이를 이용한 전지팩 |
JP2007324324A (ja) * | 2006-05-31 | 2007-12-13 | Sumitomo Electric Ind Ltd | 太陽電池 |
KR100941305B1 (ko) * | 2006-12-18 | 2010-02-11 | 주식회사 실트론 | 질화물 반도체 기판 및 그 제조 방법 |
JP2008218655A (ja) * | 2007-03-02 | 2008-09-18 | Silicon Technology Co Ltd | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 |
WO2010090383A1 (ko) * | 2009-02-05 | 2010-08-12 | 주식회사 포인트엔지니어링 | 다공성 기판을 이용한 박막 태양전지 제조 방법 및 그에 따른 태양전지 |
JP5504660B2 (ja) * | 2009-03-24 | 2014-05-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
CN103871849A (zh) * | 2012-12-18 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 外延层的形成方法 |
TWI492482B (zh) * | 2014-02-27 | 2015-07-11 | Hycon Technology Corp | 用於準確量測電池容量的主僕式電池管理系統 |
JP5720837B2 (ja) * | 2014-07-07 | 2015-05-20 | セイコーエプソン株式会社 | 光学変換装置及び同装置を含む電子機器 |
-
1998
- 1998-03-16 JP JP06530698A patent/JP3542491B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10321535A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100369219B1 (ko) | 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자 | |
KR100352368B1 (ko) | 반도체기판 및 이것의 제조방법 | |
US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
US6143629A (en) | Process for producing semiconductor substrate | |
US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
US4699688A (en) | Method of epitaxially growing gallium arsenide on silicon | |
JP3542491B2 (ja) | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス | |
WO2009002277A1 (en) | Growth of indium gallium nitride (ingan) on porous gallium nitride (gan) template by metal-organic chemical vapor deposition (mocvd) | |
KR20000022995A (ko) | 반도체기판 및 그 형성방법 | |
US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
JP2010073750A (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
US8529699B2 (en) | Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device | |
CN115565876A (zh) | 基于硅衬底的氮化物外延结构及其制作方法和半导体器件 | |
JP4569026B2 (ja) | 半導体基板及びその製造方法 | |
CN115360272B (zh) | 一种AlN薄膜的制备方法 | |
CN112349817B (zh) | 一种氮化镓量子阱的外延生长方法 | |
JP3748499B2 (ja) | 半導体基板の作製方法 | |
JP2003086508A (ja) | 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス | |
KR100295022B1 (ko) | 질화물 반도체 제조방법 | |
JP2010073749A (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
JP2000150839A (ja) | 半導体基板の作製方法 | |
KR101068018B1 (ko) | 화합물 반도체층 형성방법 | |
JP2000164515A (ja) | 化合物半導体基板およびその形成方法 | |
Davis et al. | Growth via Mocvd and Characterization Of GaN and AlxGa1− xN (0001) Alloys for Optoelectronic and Microelectronic Device Applications | |
JPH10284512A (ja) | Ii−vi族化合物半導体単結晶ウェハの製造方法およびii−vi族化合物半導体単結晶ウェハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |