DE60032660T2 - Verfahren zur Herstellung einer planaren Heterostruktur - Google Patents

Verfahren zur Herstellung einer planaren Heterostruktur Download PDF

Info

Publication number
DE60032660T2
DE60032660T2 DE60032660T DE60032660T DE60032660T2 DE 60032660 T2 DE60032660 T2 DE 60032660T2 DE 60032660 T DE60032660 T DE 60032660T DE 60032660 T DE60032660 T DE 60032660T DE 60032660 T2 DE60032660 T2 DE 60032660T2
Authority
DE
Germany
Prior art keywords
trench
substrate
stack
trenches
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60032660T
Other languages
English (en)
Other versions
DE60032660D1 (de
Inventor
Caroline Hernandez
Yves Campidelli
Maurice Rivoire
Daniel Bensahel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zarbana Digital Fund LLC
Original Assignee
Fahrenheit Thermoscope LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fahrenheit Thermoscope LLC filed Critical Fahrenheit Thermoscope LLC
Application granted granted Critical
Publication of DE60032660D1 publication Critical patent/DE60032660D1/de
Publication of DE60032660T2 publication Critical patent/DE60032660T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H01L31/035254—Superlattices; Multiple quantum well structures including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table, e.g. Si-SiGe superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223—IV compounds
    • H01S5/3224—Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Herstellung einer planaren Heterostruktur für die Fabrikation von elektronischen und/oder optoelektronischen Vorrichtungen, insbesondere in der Mikroelektronikindustrie.
  • Einer der entscheidenden und oftmals einschränkenden Schritte des Verfahrens zur Herstellung integrierter Schaltkreise ist der Schritt des Ätzens (der Gravur) mittels Photolithographie. Um sehr dünne Muster herzustellen, typischerweise mit einer Breite von weniger als 100 nm, erfordern photolithographische Techniken eine Ausrüstung, die sowohl sehr teuer als auch zeitaufwendig ist, wie etwa eine optischen Freilegung unter Verwendung von Röntgenstrahlen oder direktes Schreiben mit einem Elektronenstrahl.
  • Es wäre daher wünschenswert, soweit wie möglich auf den photolythographischen Schritt zur Herstellung derartiger mikroelektronischen Vorrichtungen, insbesondere optoelektronischer Vorrichtungen zu verzichten.
  • Es ist nun herausgefunden worden, daß die Möglichkeit besteht, auf den photolithographischen Schritt zur Herstellung von Mustern in aktivem Material (CMOS Gatter oder vielfache Quantenwandschicht) mit einer sehr dünnen vorbestimmten Breite zu verzichten oder diesen zu umgehen, indem die sehr gute Kontrolle über die Dicke der Ablagerungen verwendet wird. Eine derartige Herangehensweise ermöglicht es, (prinzipiell optoelektronische) Vorrichtungen herzustellen, die planar sind, d. h. an der Oberfläche der Probe und nicht mehr in ihrer Gesamtheit.
  • Gemäß der Erfindung beinhaltet das Verfahren zur Herstellung einer planaren Heterostruktur:
    • a) Einarbeiten (Ätzen) wenigstens eines Grabens mit vorbestimmter Breite und Tiefe, der einen Boden und vertikale Seitenwände aufweist, in einem Halbleitersubstrat und ausgehend von einer oberen Hauptfläche des Substrats;
    • b) Aufbringen eines Stapels von aufeinanderfolgenden und abwechselnden Schichten aus Si1-xGex (0 < x ≤ 1) und Si auf die obere Hauptfläche des Substrats und den Boden und die Seitenwände des Grabens, deren Anzahl und Dicke von der beabsichtigten Endverwendung für die Heterostruktur abhängt; und
    • c) chemisch-mechanisches Polieren, um eine Endheterostruktur mit einer ebenen oberen Hauptfläche zu erhalten, mit derem Niveau die in dem Graben aufgebrachten Stapelschichten bündig sind.
  • In einer ersten Ausführungsform des Verfahrens der Erfindung füllt der Stapel aufeinanderfolgender abwechselnder Schichten den Graben nicht vollständig, und eine Schicht eines dielektrischen Materials wird vor dem Schritt des chemisch-mechanischen Polierens aufgebracht, um das Auffüllen des Grabens zu vervollständigen.
  • In einer zweiten Ausführungsform des Verfahrens der Erfindung wird der Stapel aufeinanderfolgender abwechselnder Schichten in dem Graben hergestellt, um eine, z. B. zentrale, Ausnehmung in dem Graben zu lassen, und der Stapel wird vor dem chemischmechanischen Polieren angeätzt, so daß sich die Ausnehmung nach unten in das Material des Substrats erstreckt. Ein dielektrisches Material wird dann aufgebracht, um die ausgeweitete Ausnehmung zu füllen, und das chemisch-mechanische Polieren wird ausgeführt, um die endgültige planare Heterostruktur zu erhalten.
  • In einer dritten Ausführungsform des Verfahrens der Erfindung wird vor dem Aufbringen des Stapels eine Schicht eines den Graben auffüllenden dielektrischen Materials auf diesen aufgebracht, und das dielektrische Materials wird angeätzt, um in dem Graben eine, z. B. zentrale, Trennung zu bilden, die den Graben in zwei Halb-Gräben trennt, und die zwei Halb-Gräben werden durch Aufbringen eines Stapels von aufeinanderfolgenden abwechselnden Schichten gefüllt.
  • Die für die vorliegende Erfindung geeigneten Substrate sind aus massivem Silicium oder dünnen Siliciumfilmen hergestellt, z. B. Silicium-Isolator (SOI), oder aus massivem Germanium oder dünnem Germaniumfilmen.
  • Natürlich kann das Verfahren der Erfindung die Herstellung einer Mehrzahl von Gräben in dem Substrat beinhalten, gemäß der für die Vorrichtung beabsichtigten Anwendung. Die Gräben können abhängig von der Anwendung identische oder unterschiedliche Breiten haben. Die Tiefe der Gräben wird ebenfalls gemäß der Anwendung variieren.
  • Die Seitenwände (Flanken) der Gräben sind vorzugsweise vertikal, d. h. so nahe wie möglich an der <100> Kristallrichtung und im allgemeinen in einem Winkel von 70° bis 80° bezüglich der Ebene der oberen Hauptfläche des Substrats. Wenn die Flanken der Gräben nicht vertikal sind, dann werden auf den Flanken, Oberseiten und Unterseiten der Gräben während dem nachfolgenden Aufbringen des Stapels keine Schichten mit gleichförmiger Dicke erhalten. Darüber hinaus sind die Eckbereiche am Boden oder an der Oberseite der Gräben empfindliche Regionen insoweit, daß der Wachstum der Schichten des Stapels in diesen Regionen, obwohl übereinstimmend, gestört wird. Es wird daher bevorzugt, diese Regionen von den zukünftig aktiven Regionen, entfernt zu halten, z. B. durch Herstellung tieferer Gräben, d. h. von Gräben mit einem hohen Längenverhältnis d/w (d = Tiefe und w = Breite). Die Flanken der Gräben werden ebenfalls bevorzugt monokristalline Qualität haben, d. h. daß die Flächen der Gräben nach dem Ätzen oxidiert werden und danach die Oxidschicht, beispielsweise durch Auflösung, entfernt wird, um Oberflächen ohne Defekte zu erhalten.
  • Die Gräben können durch jegliches herkömmliches Verfahren wie etwa Photolitho-Ätzen unter Verwendung einer Maske hergestellt werden.
  • Das Aufbringen der abwechselnden dünnen Schichten von Si1-xGex und Si ist im allgemeinen ein heteroepitaxiales oder epitaxiales Aufbringen, das chemische Dampfaufbringung (CVD) beinhaltet. Wenn das Ausgangssubstrat Silicium oder Silicium auf Isolator ist, kann die Ge Konzentration in der Si1-xGex Legierung, die unmittelbar auf dem Substrat aufgebracht ist, von einigen Prozent bis 100% Atomgewicht betragen. Nichtsdestotrotz wird die Dicke der Schicht derart sein, daß diese Schicht auf dem Siliciumsubstrat gezwungen ist, d. h., geringer als die kritische Dichte, oberhalb der die Schicht relaxiert und dabei Fehlstellen erzeugt. Das ganze vice versa in dem Fall des Aufbringens siliciumreichen Si1-xGex auf einem Germaniumsubstrat. Die verschiedenen Schichten werden unter Temperatur, Druck- und aktivem gasspezifischen Flußbedingungen aufgebracht, die eine Gleichmäßigkeit der zu erhaltenden Auftragung erlauben, d. h. eine konstante Dicke jedes Films über die Fläche, die Flanken und den Boden des Grabens. Dies ist wichtig, da das Endergebnis hinsichtlich der „Linienbreite" von der Präzision der Dicke der Filme auf den Flanken des Grabens abhängen wird. Diese Ablagerungen können hergestellt werden, indem eine herkömmliche industrielle Einzel-Wafer Epitaxymaschine verwendet wird, die sich insbesondere zur Bildung der erwünschten Si1-xGex/Si Mehrfachschichten als geeignet erweist. Die verwendeten Ablagerungen werden vorzugsweise in dem Oberflächenbereich liegen, d. h. ein Ablagerungsregime, in dem die Oberflächenbeschichtung den Fortschritt der chemischen Reaktionen steuert (im Gegensatz zu dem Diffusionsregime). Folglich können mit Vorstufengasen wie etwa SiH4, GeH4, und H2 (wobei letzteres ebenfalls den Teil eines Trägergases spielt) Ablagerungstemperaturen variierend von 450 bis 700°C verwendet werden. Um eine übereinstimmende Ablagerung zu erhalten, insbesondere mit hohen Längenverhältnissen, ist es bevorzugt, das Aufbringen mit einem niedrigen Gesamtdruck auszuführen, typischerweise von der Größenordnung von 2.6 kPa (20 Torr). Es können jedoch höhere Drücke bis zu atmosphärischen Drücken verwendet werden.
  • Für bestimmte Anwendungen kann in herkömmlicher Weise eine Schicht eines ebnenden oder nichtebnenden dielektrischen Materials, wie etwa SiO2 oder Si3N4 aufgetragen werden, z. durch CVD, und zwar auf der Struktur mit gefüllten Gräben.
  • Wahlweise können die epitaxial oder heteroepitaxial gewachsenen Schichten in den Gräben mit einem n- oder p-Dotiertyp abhängig von der gewünschten Architektur dotiert werden.
  • Nachdem verschiedene Schichten aufgebracht worden sind, wird das chemischmechanische Polieren (CMP) ausgeführt, um die Schichten an die Oberfläche des Substrats bündig anzugleichen. Jegliches herkömmliches CMP Verfahren kann verwendet werden, wobei die Bedingungen derart bestimmt werden, daß unabhängig von der Architektur eine ebene Fläche erhalten wird.
  • Schließlich können für nochmals andere Anwendungen Schichten von Materialien wie etwa Si, SiGe oder Dielektrika nach CMP auf die polierte Oberfläche wieder aufgebracht werden, z. B. durch herkömmliche Epitaxy.
  • Das verbleibende der Beschreibung bezieht sich auf die angehängten Figuren, von denen jeweils:
  • Die 1a bis 1d diagrammatische Ansichten in Schnitt (1a bis 1c) und Perspektive (1d) der Hauptschritte einer Ausführungsform des Verfahrens der Erfindung darstellen;
  • die 2a bis 2e diagrammatische Ansichten in Schnitt (2a bis 2d) und in Perspektive (2e) der Hauptschritte einer zweiten Ausführungsform des Verfahrens der Erfindung darstellen; und
  • die 3a bis 3d diagrammatische Schnittansichten der Hauptschritte einer dritten Ausführungsform des Verfahrens der Erfindung darstellen.
  • Mit Bezug auf die 1a bis 1d wird nun eine erste Ausführungsform des Verfahrens der Erfindung beschrieben.
  • Nach Bildung einer Schicht 2 aus Silicium oder Germanium in herkömmlicher Weise, z. B. durch Epitaxy, auf einem Substrat 1 wie etwa einem „Isolator auf Silicium (IOS)" Substrat mit einer Schicht aus Silicium 1a und einer Schicht aus Siliciumoxid 1b, werden Gräben 3, welche ein Längenverhältnis d/w aufweisen, das vorbestimmt ist, aber das von einem zu einem anderen Graben variieren kann, in herkömmlicher Weise in diese Schicht 2 eingeätzt.
  • Abwechselnde Schichten von Si1-x-Gex 5, 7 und Si 6, 8 werden dann aufeinanderfolgend, wie 1b zeigt, auf die obere Fläche der Schicht 2 aufgebracht, insbesondere auf die Vorsprünge 4, welche die Gräben begrenzen, und auf die Wände der Gräben 3. Klarerweise wird die Anzahl der abwechselnd aufeinanderfolgenden Schichten von der Dicke dieser Schichten und von dem erwünschten Endprodukt abhängen.
  • Bei dem Beispiel einer Ausführungsform des Verfahrens, das dargestellt ist, füllen die aufeinanderfolgenden abwechselnden Schichten die Gräben nicht vollständig auf, sondern belassen eine Ausnehmung darin, und eine Schicht aus einem dielektrischen Material 9 wie etwa SiO2 oder Si3N4 wird aufgebracht, immer noch auf herkömmliche Weise, z. B. durch CVD, um so die Ausnehmungen der Gräben aufzufüllen und die abwechselnden Schichten 5 bis 8 abzudecken.
  • Zu dieser Stufe des Verfahrens wird ein herkömmliches chemisch-mechanisches Polieren ausgeführt, um oberflächliche Teile der Schicht aus dielektrischem Material 9 und der aufeinanderfolgenden abwechselnden Schichten 5 bis 8 zu entfernen, um eine Heterostruktur mit einer ebenen oberen Flächen zu erhalten, auf dessen Niveau die aufeinanderfolgenden abwechselnden Schichten 5 bis 8 und die Schicht aus dielektrischem Material 9 glatt angepaßt sind, wie die 1c und 1d zeigen.
  • Benachbarte Zonen aus verschiedenen Materialien, die kombiniert sind, um die erwünschte Vorrichtung herzustellen, werden so an der ebenen oberen Fläche erhalten. Nach herkömmlicher Herstellung vorbestimmter Kontaktzonen werden in einer Ebene wirkende Vorrichtungen erhalten, wie etwa Quantenwände, die eine Detektion bei verschiedenen Wellenlängen mit Befeuchtung normal zu der Fläche erlauben, d. h. ohne Absorption in den unterschiedlichen Schichten, und dies aufgrund der unterschiedlichen Gräbenbreiten.
  • Die 2a bis 2e, in denen die gleichen Bezugszeichen die gleichen Elemente darstellen, erläutern eine zweite Ausführungsform des Verfahrens der Erfindung.
  • Wie 2a zeigt, wird, nachdem wie zuvor eine Struktur mit einer Schicht 2 aus Si oder Ge einschließlich Gräben 3 und Beschichtung mit aufeinanderfolgend abwechselnder Schichten von Si1-xGex und Si hergestellt wurde, ebenfalls wie mit Bezug auf die 1a bis 1d beschrieben, die obere Fläche der Struktur in herkömmlicher Weise beschichtet, z. B. durch Photolithographie, mit einer Harzmaske 11, welche ein geeignetes Muster aufweist, das die ungefüllten Teile oder Ausnehmungen 10 der Gräben freigelegt läßt. Diese Photolithographie ist nicht kritisch, da sie außerhalb der aktiven Zonen der Vorrichtung stattfindet.
  • Die Struktur wird dann in herkömmlicher Weise eingeätzt, um die Böden der ungefüllten Teile der Gräben freizulegen, und um so ausgeweitete Ausnehmungen 12 zu bilden, die nach unten in die Schicht 2 aus Si oder Ge dringen.
  • Dann wird, wie zuvor, eine Schicht 9 aus isolierendem Material aufgebracht, um die ausgeweiteten Ausnehmungen 12 zu füllen, um die verschiedenen aktiven Zonen (2c) zu isolieren, und chemisch-mechanisches Polieren wird ausgeführt, um die in den 2d und 2e dargestellte planare Heterostruktur zu erhalten.
  • Die 3a bis 3d, in denen gleiche Bezugszeichen gleiche Elemente darstellen, erläutert diagrammatisch eine weitere Ausführungsform der Isolierung der aktiven Zonen einer planaren Heterostruktur gemäß der Erfindung.
  • Wie 3a zeigt, werden die Gräben nach ihrer Bildung in einer Schicht 2 aus Si oder Ge gefüllt und die Schicht 2 wird mit einem dielektrischen Material 9 bedeckt. Ein vorbestimmtes Muster einer Harzmaske 11 wird dann in herkömmlicher Weise auf die Schicht 9 aus dielektrischem Material übertragen.
  • Wie 3b zeigt, ist das Muster des Harzes 11 derart, daß alles, was nach dem Ätzen von der Schicht aus dielektrischem Material 9 bleibt, die z. B. zentrale Wände 13 mit einer vorbestimmten Dicke sind, die die Gräben in zwei Halbgräben 14, 15 unterteilen.
  • Die abwechselnd aufeinanderfolgenden Schichten 5–8 aus Si und SiGe werden dann auf die Halbgräben und auf die Fläche der Schicht 2 aufgebracht (3c), und dann wird das chemisch-mechanische Polieren ausgeführt, um die planare Heterostruktur aus 3d zu erhalten. Beispiele von auf multiplen Quantenwänden basierenen Ausführungsformen – Herstellung von Quantendrähten Dicke der abwechslenden Schichten
    SiGe (15–20% at. Ge Inhalt) < 10nm
    Ge 0.5 bis 5 nm
    Si ~ 10nm
    • SiGe/Si vielfache Schichten: X Perioden
    • Breite des Grabens w = [X(20 + 10)]× 2
    • Tiefe des Grabens in dem Substrat: d > 500 nm (d > w)
    • CMP bis zum höhenmäßigen Anpassen aller Schichten
    • Optional Einkapselschicht aus dielektrischem Material oder Si.
  • – Auf SiGe/Si basierender Detektor:
  • Gleiche Struktur wie oben zusätzlich einer abwechselnden Folge von benachbarten Gräben mit variablem Abstand, deren Summe geringer ist als die Fläche des Lichtpunkts (Herstellung von Erfassungsmatrizen)
  • – Herstellung einer auf Si basierten Laserstruktur:
  • Gleiche Struktur wie zuvor, aber mit Gräbenbreiten, um die drei Pumplevels für Laseremission in einer Ebene zu erhalten.
  • Zusammenfassung
  • Verfahren zur Herstellung einer Planaren Heterostruktur
  • Das Verfahren umfaßt:
    Ätzen wenigstens eines Grabens (3) mit vorbestimmter Breite und Tiefe in ein Halbleitersubstrat (2);
    Aufbringen eines Stapels aufeinanderfolgender und abwechselnder Schichten (5–8) aus Si1-xGex (0 < x ≤ 1) und Si auf dem Substrat und in dem Graben, deren Anzahl und Dicke von dem beabsichtigten Endgebrauch für die Heterostruktur abhängt; und
    chemisch-mechanisches Polieren, um eine fertiggestellte Heterostruktur mit einer ebenen oberen Hauptfläche zu erhalten, auf deren Niveau die auf die Gräben aufgebrachten Stapelschichten eingeebnet sind.
  • Anwendung in der Mikroelektronik
    • 1c

Claims (8)

  1. Verfahren zur Herstellung einer planaren Heterostruktur, dadurch gekennzeichnet, dass hierzu gehört: a) in einen Halbleitersubstrat (2) wird, ausgehend von einer oberen Hauptfläche des Substrates wenigstens ein Graben eingearbeitet, mit einer vorbestimmten Breite und einer vorbestimmten Tiefe, der einen Boden und vertikale Seitenwände aufweist: b) auf die obere Hauptfläche des Substrates, den Boden und die Seitenwände des Grabens, wird eine Stapel von aufeinander folgend und abwechselnden Schichten aus Si1-xGex(0 < X ≤ 1) und Si(5–8) aufgebracht, deren Anzahl und Dicke von der schließlich beabsichtigten Verwendung der Heterostruktur abhängig ist und c) es wird mechanisch-chemisch poliert um eine endgültige Heterostruktur zu erzeugen, die eine obere Haupflächenebene auf einer Höhe aufweist, dass sie den Stapel der aufeinander liegend abgelagerten Schichten in dem Graben berührt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Stapel der aufeinander folgend abwechselnden Schichten den Graben nicht zur Gänze füllt und dass es außerdem zu dem Verfahren gehört, dass vor dem mechanisch chemischen Polierschritt eine Schicht (9) aus dielektrischem Material zum Auffüllen des Grabens aufgebracht wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Stapel aus aufeinander folgend abwechselnden Schichten 5–8 in dem Graben (3) einen Freiraum (10) in dem Graben lässt und dass vor dem Schritt des mechanisch chemischen Polierens eine Struktur in dem Stapel in der Weise eingebracht wird, dass der Freiraum bis in das Substratmaterial reicht und dass eine Schicht aus dielektrischem Material (9) aufgebracht wird, um den vertieften Freiraum 12 zu füllen.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Aufbringen des Stapels eine Schicht aus dielektrischem Material (9), das den Graben (3) füllt, aufgebracht wird, dass das dielektrische Material abgetragen wird, um in dem Graben ein Strukturelement (13) mit einer vorbestimmten Dicke zu erzeugen, das den Graben in zwei Teilgräben aufteilt, und dass die beiden Teilgräben gefüllt werden, indem der Ablagerungsschritt (b) ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass hierzu gehört: eine Anzahl von Gräben mit gleicher oder unterschiedlicher Breite wird eingearbeitet.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat ein massives Siliciumsubstrat oder Germaniumsubstrat ist.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat ein Siliciumsubstrat auf einer Isolierschicht ist. (SSI).
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass hierzu die Schritte gehören, dass nach dem Einarbeiten des Grabens die Wände des Grabens oxidiert werden und dass das gebildete Oxid beseitigt wird.
DE60032660T 1999-03-31 2000-03-14 Verfahren zur Herstellung einer planaren Heterostruktur Expired - Lifetime DE60032660T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9904052 1999-03-31
FR9904052A FR2791810B1 (fr) 1999-03-31 1999-03-31 Procede de fabrication d'une heterostructure planaire

Publications (2)

Publication Number Publication Date
DE60032660D1 DE60032660D1 (de) 2007-02-15
DE60032660T2 true DE60032660T2 (de) 2007-10-04

Family

ID=9543881

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032660T Expired - Lifetime DE60032660T2 (de) 1999-03-31 2000-03-14 Verfahren zur Herstellung einer planaren Heterostruktur

Country Status (5)

Country Link
US (1) US6399502B1 (de)
EP (2) EP1772905A1 (de)
JP (1) JP5008786B2 (de)
DE (1) DE60032660T2 (de)
FR (1) FR2791810B1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
DE10152087A1 (de) * 2001-10-23 2003-05-08 Infineon Technologies Ag Verfahren zur Erzeugung eines Substrats für die Herstellung einer Halbleiter-Struktur und Verfahren zur Herstellung einer Halbleiter-Struktur unter Verwendung eines solchen Substrats
EP1363393A3 (de) * 2002-05-15 2003-12-10 Infineon Technologies AG Mischerschaltung
US7005668B2 (en) * 2002-06-25 2006-02-28 Massachusetts Institute Of Technology Method for improving hole mobility enhancement in strained silicon p-type MOSFETS
FR2853451B1 (fr) * 2003-04-03 2005-08-05 St Microelectronics Sa Couches monocristallines heteroatomiques
KR20060031801A (ko) * 2003-05-29 2006-04-13 어플라이드 머티어리얼스, 인코포레이티드 불순물 베이스의 광도파관 검출기
JP2007516607A (ja) * 2003-05-29 2007-06-21 アプライド　マテリアルズ　インコーポレイテッド 埋込式導波路検出器
KR100531177B1 (ko) * 2004-08-07 2005-11-29 재단법인서울대학교산학협력재단 격자 변형된 반도체 박막 형성 방법
FR2914489A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Crolles 2 Procede de fabrication de composants electroniques
FR2914783A1 (fr) 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
FR2942738B1 (fr) 2009-03-03 2016-04-15 Commissariat A L'energie Atomique Procede de fabrication d'un moule pour la lithographie par nano-impression
FR2942739B1 (fr) 2009-03-03 2011-05-13 Commissariat Energie Atomique Procede de fabrication d'un moule pour la lithographie par nano-impression
US8278741B2 (en) * 2009-06-30 2012-10-02 Intel Corporation Sidewall photodetector
US8227339B2 (en) 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US8580690B2 (en) * 2011-04-06 2013-11-12 Nanya Technology Corp. Process of planarizing a wafer with a large step height and/or surface area features
US10204793B2 (en) * 2016-05-17 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Chemical mechanical polishing slurry, method for chemical mechanical polishing and manufacturing method of semiconductor structure
CN111029417A (zh) * 2019-12-02 2020-04-17 上海集成电路研发中心有限公司 一种光电探测器及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885584A (ja) * 1981-11-16 1983-05-21 Nec Corp 半導体レ−ザ
EP0203146B1 (de) * 1984-11-27 1989-05-24 AT&T Corp. Transistor mit tiefem graben
JPH02264489A (ja) * 1989-04-05 1990-10-29 Mitsubishi Electric Corp 埋込型半導体装置の製造方法
JPH081949B2 (ja) * 1989-05-30 1996-01-10 三菱電機株式会社 赤外線撮像装置及びその製造方法
JPH04336465A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2582519B2 (ja) * 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5541427A (en) * 1993-12-03 1996-07-30 International Business Machines Corporation SRAM cell with capacitor
JPH07249833A (ja) * 1994-03-10 1995-09-26 Daido Hoxan Inc 発光素子
JPH08306906A (ja) * 1995-03-09 1996-11-22 Fujitsu Ltd 量子半導体装置およびその製造方法
WO1997038442A1 (en) * 1996-04-10 1997-10-16 Advanced Micro Devices, Inc. Semiconductor trench isolation with improved planarization methodology
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JPH10326906A (ja) * 1997-05-26 1998-12-08 Hamamatsu Photonics Kk 光検出素子及び撮像素子
JPH1146014A (ja) * 1997-07-25 1999-02-16 Hitachi Ltd ４族系半導体装置、半導体光装置、および半導体高発光部材

Also Published As

Publication number Publication date
FR2791810B1 (fr) 2001-06-22
EP1041639A1 (de) 2000-10-04
JP5008786B2 (ja) 2012-08-22
EP1041639B1 (de) 2007-01-03
FR2791810A1 (fr) 2000-10-06
US6399502B1 (en) 2002-06-04
DE60032660D1 (de) 2007-02-15
EP1772905A1 (de) 2007-04-11
JP2000315807A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
DE60032660T2 (de) Verfahren zur Herstellung einer planaren Heterostruktur
EP0021147B1 (de) Verfahren zur Herstellung von breiten, tief eingeschnittenen Isolationsgräben in einem Halbleitersubstrat
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE112006002626B4 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE68927686T2 (de) Verfahren zur Grabenfüllung mittels einer Keimschicht
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE19837395C2 (de) Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE102007026879A1 (de) Verfahren zum Herstellen einer Struktur auf oder in einem Substrat, Abbildungsschicht zum Erzeugen sublithographischer Strukturen, Verfahren zum Invertieren eines sublithographischen Musters, durch Herstellung einer Struktur erhältliche Einrichtung
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE3634140C2 (de)
DE69528098T2 (de) Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben
DE102018106124B3 (de) Verfahren zum Erzeugen eines Superjunction-Transistorbauelements
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE69133009T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit elektrisch isolierten Komponenten
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE69106478T2 (de) Verfahren zur heteroepitaktischen Züchtung von Schichten.

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: FAHRENHEIT THERMOSCOPE LLC, LAS VEGAS, NEV., US

8364 No opposition during term of opposition