JP2000315807A - プレーナ・ヘテロ構造の製造方法 - Google Patents
プレーナ・ヘテロ構造の製造方法Info
- Publication number
- JP2000315807A JP2000315807A JP2000091660A JP2000091660A JP2000315807A JP 2000315807 A JP2000315807 A JP 2000315807A JP 2000091660 A JP2000091660 A JP 2000091660A JP 2000091660 A JP2000091660 A JP 2000091660A JP 2000315807 A JP2000315807 A JP 2000315807A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- grooves
- layer
- heterostructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 7
- 230000005693 optoelectronics Effects 0.000 abstract description 4
- 229910006990 Si1-xGex Inorganic materials 0.000 abstract description 3
- 229910007020 Si1−xGex Inorganic materials 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
- H01L31/035254—Superlattices; Multiple quantum well structures including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table, e.g. Si-SiGe superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3223—IV compounds
- H01S5/3224—Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Optics & Photonics (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
用いない超小型電子デバイス、特に光電子デバイスなど
の製造方法。 【解決手段】 本方法は、半導体基板(2)において、
予め定めた幅、及び深さを有する少なくとも1つの溝を
エッチングするステップと、基板、及び溝に、連続的な
交互のSi1-xGex(0<x≦1)とSiの層(5〜8)の積
層を堆積し、意図するヘテロ構造の最終的な用途に依存
する数及び厚さの積層を堆積するステップと、平らな上
側主表面を有する最終的なヘテロ構造を得るために化学
機械的研磨をし、溝に堆積した積層の高さを同じにそろ
えるステップとを含む。超小型電子技術に応用すること
ができる。
Description
電子デバイスの製造に関するプレーナ・ヘテロ構造(pla
nar heterostructure)を製造する方法一般に関し、特に
超小型電子技術工業に関する。
るプロセスをしばしば制限するステップは、フォトリソ
グラフィによるエッチングのステップである。典型的に
100nm以下の幅を有する非常に薄いパターンを生成
するために、フォトリソグラフィ技術は非常に高価で手
間のかかる装置を必要とし、そのようなフォトリソグラ
フィ技術としては、X線を用いる光学的露光、又は電子
ビームを用いる直接書き込みがある。
デバイス(microelectronic device)、特に光電子デバイ
ス(optoelectronic device) などの製造に関して、フォ
トリソグラフィのステップをできる限り用いないことが
望まれる。
存在する非常に良い制御を使用することによって、フォ
トリソグラフィのステップなしに又はこれを回避して、
活物質に非常に細く予め定めた幅でパターン(例、CM
OSゲート又は多重量子井戸層)を生成することができ
ることがわかった。そのような手法は、プレーナの試料
のバルク内というよりむしろ試料の表面にある(特に光
電子)デバイスを製造することを可能とする。
製造方法は以下のものを含む。 a)半導体基板において、基板の上側の主表面から始ま
り、底壁及び垂直な側壁を有する予め定めた幅及び深さ
を持つ少なくとも1つの溝(trench)をエッチングする。 b)基板の上側主表面、溝の底壁及び側壁に、連続的な
交互のSi1-xGex(0<x≦1)層とSi積層を堆積し、意図
するヘテロ構造の最終的な用途に依存する数及び厚さの
層を堆積する。 c)平らな上側主表面を有する最終的なヘテロ構造を得
るための化学機械的研磨を行い、溝における堆積した積
層の高さを主表面と同じ高さにする。
いて、溝における連続的な交互の積層は完全には溝を埋
めず、化学機械的研磨ステップの前に誘電材料の層を堆
積して溝の充てんを完了する。
いて、代表的な例として、溝における連続的な交互の積
層は、溝にくぼみを残すように生成され、化学機械的研
磨の前に、くぼみが基板材料に達するように積層はエッ
チングされる。それから誘電材料が堆積され、拡大した
くぼみを充てんし、化学機械的研磨が実行され、最終的
なプレーナ・ヘテロ構造を得る。
いて、積層が堆積される前に、誘電材料の層を堆積し、
代表的な例として、誘電材料をエッチングして2つの半
溝(half-trench)に分割するしきいを溝に形成し、堆積
によって2つの半溝に連続的な交互の積層を充てんす
る。
ルク製又は薄膜シリコン製の基板であり、例としては、
バルク又は薄膜ゲルマニウムのシリコン・オン絶縁体
(silicon-on-insulator;SOI)がある。
て、本発明の方法は、基板に複数の溝を生成することを
含むことができる。溝は、その応用に依存する同じ又は
異なる幅を有することができる。溝の深さもその応用に
従って変化する。
り、つまり側壁は、<100>の結晶学的方位に非常に
近く、一般的に基板の上側主表面の平面に対して70°
から80°の角度である。溝の側面が垂直でない場合、
次の積層の堆積の間に、溝の側面、上部、及び底部に、
均一な厚さの層を得ることができない。さらに、これら
の領域における積層の成長が形状には沿うけれども乱さ
れる点で、溝の底部又は上部の角部領域は敏感な領域で
ある。従って、例としてより深い溝、つまり大きい縦横
比d/w(d=深さ、w=幅)を有する溝を形成するこ
とによって、これらの領域を後で活性になる領域から離
すことが好ましい。溝の側壁も単結晶質の性質を有する
ことが好ましく、そのため、エッチング後に溝の表面を
酸化し、欠陥のない表面を得るために、例えば溶解によ
って酸化層を除去する。
hotolitho-etching)などの任意の従来の方法を用いるこ
とによって、溝を生成することができる。
ピタキシャル堆積であり、エピタキシャル堆積は、一般
にヘテロエピタキシャル(heteroepitaxial)、又は化
学蒸着法(chemical vapour deposition;CVD)を含
む。出発基板がシリコン又はシリコン・オン絶縁体(SO
I)である場合、基板に即座に堆積するSi1-xGex合金のGe
濃度は、数原子%から100原子%まで変えることがで
きる。しかしながら、層の厚さはシリコン基板上で制約
され、つまり、これを越えると層が緩和して転位を生じ
る限界の層の厚さ以下とされる。逆に、ゲルマニウム基
板にSiリッチなSi 1-xGexを堆積する場合においても同様
である。形状に沿った堆積をすることができる温度、圧
力、及び活性ガス種の流束の条件下で、様々な層が堆積
される。すなわち、溝の表面、側壁、及び底面でそれぞ
れの膜が一定の厚さになるような堆積が行われる。これ
は最終的な結果である「線幅」が、溝の側壁の膜厚の正
確性に依存するので重要である。これらの堆積は、従来
の工業用シングル・ウェーハ・エピタキシ装置を用いて
製造することができ、この装置は所望のSi1-xGex/Siの
多重層の形成に特に適していることが明らかである。使
用する堆積は表面形態が好ましく、つまりそれは(拡散
形態に対して)化学反応の進行を制御するのが表面領域
である堆積形態である。したがって、SiH4、GeH4、及び
H2などの先行ガス(後者はキャリアガスの役割も行う)
と共に、堆積温度を450℃から700℃まで変化して
行ってもよい。特に大きな縦横比の形状に一致した堆積
を得るために、低い全気圧で堆積を実行することが好ま
しく、2.6kPa(20torr)程度が典型的であ
る。しかしながら、雰囲気圧をより高圧にしてもよい。
する構成物に、平坦化、又は非平坦化されるSiO2又はS
i3N4などの絶縁材料層を、従来技術、例としてCVDによ
って堆積してもよい。
ヘテロエピタキシャルに成長した層に、所望の構造に依
存してn又はp型の不純物(ドーパント;dopant)を注
入してもよい。
(chemical-mechanical polishing;CMP)を実行し、そ
れらの層を基板表面と同じ高さにする。任意の従来技術
のCMP法を使うことができ、どんな構造であろうと平ら
な表面が得られるように、その条件が決められる。
従来技術のエピタキシによって、Si、SiGe、又は誘電体
などの材料層を、CMPの後の研磨された表面に再堆積す
ることができる。
う。図1のaからdは、本発明の方法の実施形態におけ
る主要ステップの断面図(aからc)及び斜視図(d)
を示す。図2のaからcは、本発明の方法の第2実施形
態における主要ステップの断面図を示す。図3のaから
bは、本発明の方法の第2実施形態における主要ステッ
プの断面図(a)及び斜視図(b)を示す。図4のaか
らdは、本発明の方法の第3実施形態における主要ステ
ップの断面図を示す。
の第1実施形態をここで説明する。従来の技術、例とし
てエピタキシによって、シリコン又はゲルマニウムの層
2を基板1に形成した後で、この層2に溝3をエッチン
グする。基板1は「絶縁体オン・シリコン(IOS;insul
ator-on-silicon)」基板などであり、シリコン層1a
及び酸化珪素層1bを含む。溝3は予め定めたd/wの
縦横比を有している。しかしながら所望の最終的なデバ
イスに従って、その縦横比を溝ごとに変えてもよい。
上面、より具体的には溝を境界とする隆起4、及び溝3
の壁面に、交互のSi1-xGex(5、7)及びSi(6、8)
の層を順々に堆積する。明らかなように、連続的な交互
の層の数は、これらの層の厚さ及び所望の最終的デバイ
スに依存する。
交互の層は完全に溝を充てんせずに、そこにくぼみを残
す。従来技術、例としてCVD法によってSiO2又はSi3N4な
どの絶縁材料層9が堆積され、絶縁材料層は溝のくぼみ
を充てんし、連続的な交互の層(5−8)を覆う。
学機械的研磨を実行し、これにより絶縁材料層9及び連
続的な交互の層(5−8)の外面部分を除去し、図1の
c及びdに示すように、連続的な交互の層(5−8)及
び誘電材料層9の高さを同じにし、平らな上側表面を有
するヘテロ構造を得る。
るために組み合わされた様々な材料の隣接する領域を、
平らな上側の表面に得る。従来技術による予め定めた接
点領域の製造後に、平面において機能するデバイスが得
られる。このようなデバイスの例は、表面に垂直な照明
の異なる波長での検出を、すなわち異なる層における吸
収を用いないで可能とする量子井戸である。これは異な
る溝幅を用いることにより達成される。
明の方法における第2の実施形態を示し、同じ参照番号
は同じ要素を表す。
Ge2の層の構成物を、前述のように製造した後で、図1
のaからdに関して述べたような連続的な交互のSi1-xG
exとSiの層で溝を被覆する。その構成物の上側表面を、
従来技術、例としてフォトリソグラフィによって適当な
パターンを有する樹脂マスク11で被覆する。このとき
溝の充てんしていない部分又は露出したくぼみ10は被
覆されない。このフォトリソグラフィは、デバイスの活
性領域の外側で行うので重要ではない。
を表に出すために、従来技術を用いて構成物をエッチン
グし、この結果としてSi又はGeの層2に達するくぼみ1
2を形成する。
(図2のc)を絶縁するために、拡張したくぼみ12を
充てんするように絶縁材料の層9が堆積され、図3のa
及びbに示すようなプレーナ・ヘテロ構造を得るため
に、化学機械的研磨が実行される。
ナ・ヘテロ構造の活性領域の絶縁方法に関する別の実施
形態を図で示し、同じ参照番号は、同じ要素を表す。
溝を形成した後、溝を充てんして層2を誘電材料9で覆
う。それからマスキング樹脂11の予め定めたパターン
を従来技術を用いて誘電材料9に生成する。
て、樹脂11のパターンは、エッチング後に残った誘電
材料層9が予め定めた厚さを持つ壁13となるようにす
るものであり、その壁は溝を2つの半溝(14、15)
に分割する。
(5−8)を2つの半溝、及び層2の表面(図4のc)
に堆積し、図4のdに示すプレーナ・ヘテロ構造を得る
ために、化学機械的研磨を実行する。
の溝を含み、この間隔の総計は、光スポットの領域以下
である(検出マトリクスの製造)。
する3つのポンピング準位を得るための溝幅を有する。
テップをできる限り用いない超小型電子デバイスの製造
方法が得られる。
おける主要ステップの断面図(図1のaからc)及び斜
視図(図1のd)を示す。
態における主要ステップの断面図(図2のaからc)を
示す。
態における主要ステップの断面図(図3のd)及び斜視
図(図3のe)を示す。
態における主要ステップの断面図を示す。
Claims (8)
- 【請求項1】プレーナ・ヘテロ構造を製造する方法であ
って、 半導体基板(2)の上側主表面から始まり、底面及び垂
直な側壁を有し予め定めた幅及び深さを持つ少なくとも
1つの溝を、該基板にエッチングするステップと、 前記基板の上側主表面、並びに前記溝の底面及び側壁
に、連続的な交互のSi1- xGex(0<x≦1)層及びSi積
層を意図するヘテロ構造の最終的な用途に依存する数と
厚さで堆積するステップと、 平らな上側主表面を有する最終的なヘテロ構造を得るた
めに、化学機械的研磨をし、前記溝に堆積した積層を同
じ高さにするステップとを含む方法。 - 【請求項2】前記積層が前記溝を完全に満たさず、前記
化学的機械的研磨ステップの前に、誘電材料の層(9)
を堆積して該溝を満たす請求項1に記載の方法。 - 【請求項3】前記積層が、前記溝にくぼみ(10)を残
し、前記化学的機械的研磨ステップの前に該くぼみが前
記基板の材料に達するよう該積層をエッチングし、誘電
材料の層(9)を、拡大したくぼみ(12)に満たすよ
うに堆積する請求項1に記載の方法。 - 【請求項4】前記積層の堆積に先行して、前記溝(3)
を満たす誘電材料の層(9)を堆積し、該誘電材料をエ
ッチングして、2つの半溝に該溝を分割する予め定めた
厚さの壁(13)を該溝に形成し、該半溝が前記堆積ス
テップを実行することによって満たされる請求項1に記
載の方法。 - 【請求項5】同じ幅、又は異なる幅を有する複数の溝を
エッチングする請求項1から4のいずれかに記載の方
法。 - 【請求項6】前記基板が、シリコン又はゲルマニウムの
バルク基板である請求項1から5のいずれかに記載の方
法。 - 【請求項7】前記基板がシリコン・オン絶縁体(SOI)
基板である請求項1から5のいずれかに記載の方法。 - 【請求項8】前記溝をエッチングした後、該溝の壁を酸
化するステップと、その酸化生成物を除去するステップ
とを含む請求項1から7のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9904052 | 1999-03-31 | ||
FR9904052A FR2791810B1 (fr) | 1999-03-31 | 1999-03-31 | Procede de fabrication d'une heterostructure planaire |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000315807A true JP2000315807A (ja) | 2000-11-14 |
JP5008786B2 JP5008786B2 (ja) | 2012-08-22 |
Family
ID=9543881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000091660A Expired - Fee Related JP5008786B2 (ja) | 1999-03-31 | 2000-03-29 | プレーナ・ヘテロ構造の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6399502B1 (ja) |
EP (2) | EP1772905A1 (ja) |
JP (1) | JP5008786B2 (ja) |
DE (1) | DE60032660T2 (ja) |
FR (1) | FR2791810B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007516607A (ja) * | 2003-05-29 | 2007-06-21 | アプライド マテリアルズ インコーポレイテッド | 埋込式導波路検出器 |
JP2012531038A (ja) * | 2009-06-30 | 2012-12-06 | インテル コーポレイション | 側壁光検出器 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967140B2 (en) * | 2000-03-01 | 2005-11-22 | Intel Corporation | Quantum wire gate device and method of making same |
DE10152087A1 (de) * | 2001-10-23 | 2003-05-08 | Infineon Technologies Ag | Verfahren zur Erzeugung eines Substrats für die Herstellung einer Halbleiter-Struktur und Verfahren zur Herstellung einer Halbleiter-Struktur unter Verwendung eines solchen Substrats |
EP1363393A3 (de) * | 2002-05-15 | 2003-12-10 | Infineon Technologies AG | Mischerschaltung |
US7005668B2 (en) * | 2002-06-25 | 2006-02-28 | Massachusetts Institute Of Technology | Method for improving hole mobility enhancement in strained silicon p-type MOSFETS |
FR2853451B1 (fr) * | 2003-04-03 | 2005-08-05 | St Microelectronics Sa | Couches monocristallines heteroatomiques |
KR20060031801A (ko) * | 2003-05-29 | 2006-04-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 불순물 베이스의 광도파관 검출기 |
KR100531177B1 (ko) * | 2004-08-07 | 2005-11-29 | 재단법인서울대학교산학협력재단 | 격자 변형된 반도체 박막 형성 방법 |
FR2914489A1 (fr) * | 2007-04-02 | 2008-10-03 | St Microelectronics Crolles 2 | Procede de fabrication de composants electroniques |
FR2914783A1 (fr) | 2007-04-03 | 2008-10-10 | St Microelectronics Sa | Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant. |
FR2942738B1 (fr) | 2009-03-03 | 2016-04-15 | Commissariat A L'energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
FR2942739B1 (fr) | 2009-03-03 | 2011-05-13 | Commissariat Energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
US8227339B2 (en) | 2009-11-02 | 2012-07-24 | International Business Machines Corporation | Creation of vias and trenches with different depths |
US8580690B2 (en) * | 2011-04-06 | 2013-11-12 | Nanya Technology Corp. | Process of planarizing a wafer with a large step height and/or surface area features |
US10204793B2 (en) * | 2016-05-17 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Chemical mechanical polishing slurry, method for chemical mechanical polishing and manufacturing method of semiconductor structure |
CN111029417A (zh) * | 2019-12-02 | 2020-04-17 | 上海集成电路研发中心有限公司 | 一种光电探测器及其制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264489A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 埋込型半導体装置の製造方法 |
JPH033268A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 赤外線撮像装置及びその製造方法 |
JPH04336465A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07249833A (ja) * | 1994-03-10 | 1995-09-26 | Daido Hoxan Inc | 発光素子 |
JPH08306906A (ja) * | 1995-03-09 | 1996-11-22 | Fujitsu Ltd | 量子半導体装置およびその製造方法 |
WO1997038442A1 (en) * | 1996-04-10 | 1997-10-16 | Advanced Micro Devices, Inc. | Semiconductor trench isolation with improved planarization methodology |
JPH10326906A (ja) * | 1997-05-26 | 1998-12-08 | Hamamatsu Photonics Kk | 光検出素子及び撮像素子 |
JPH1146014A (ja) * | 1997-07-25 | 1999-02-16 | Hitachi Ltd | 4族系半導体装置、半導体光装置、および半導体高発光部材 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5885584A (ja) * | 1981-11-16 | 1983-05-21 | Nec Corp | 半導体レ−ザ |
EP0203146B1 (en) * | 1984-11-27 | 1989-05-24 | AT&T Corp. | Trench transistor |
JP2582519B2 (ja) * | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
US5275974A (en) * | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
US5362669A (en) * | 1993-06-24 | 1994-11-08 | Northern Telecom Limited | Method of making integrated circuits |
US5541427A (en) * | 1993-12-03 | 1996-07-30 | International Business Machines Corporation | SRAM cell with capacitor |
US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
-
1999
- 1999-03-31 FR FR9904052A patent/FR2791810B1/fr not_active Expired - Fee Related
-
2000
- 2000-03-14 EP EP06026986A patent/EP1772905A1/fr not_active Withdrawn
- 2000-03-14 DE DE60032660T patent/DE60032660T2/de not_active Expired - Lifetime
- 2000-03-14 EP EP00400703A patent/EP1041639B1/fr not_active Expired - Lifetime
- 2000-03-29 JP JP2000091660A patent/JP5008786B2/ja not_active Expired - Fee Related
- 2000-03-31 US US09/540,188 patent/US6399502B1/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264489A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 埋込型半導体装置の製造方法 |
JPH033268A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 赤外線撮像装置及びその製造方法 |
JPH04336465A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07249833A (ja) * | 1994-03-10 | 1995-09-26 | Daido Hoxan Inc | 発光素子 |
JPH08306906A (ja) * | 1995-03-09 | 1996-11-22 | Fujitsu Ltd | 量子半導体装置およびその製造方法 |
WO1997038442A1 (en) * | 1996-04-10 | 1997-10-16 | Advanced Micro Devices, Inc. | Semiconductor trench isolation with improved planarization methodology |
JPH10326906A (ja) * | 1997-05-26 | 1998-12-08 | Hamamatsu Photonics Kk | 光検出素子及び撮像素子 |
JPH1146014A (ja) * | 1997-07-25 | 1999-02-16 | Hitachi Ltd | 4族系半導体装置、半導体光装置、および半導体高発光部材 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007516607A (ja) * | 2003-05-29 | 2007-06-21 | アプライド マテリアルズ インコーポレイテッド | 埋込式導波路検出器 |
JP2012531038A (ja) * | 2009-06-30 | 2012-12-06 | インテル コーポレイション | 側壁光検出器 |
Also Published As
Publication number | Publication date |
---|---|
FR2791810B1 (fr) | 2001-06-22 |
EP1041639A1 (fr) | 2000-10-04 |
JP5008786B2 (ja) | 2012-08-22 |
EP1041639B1 (fr) | 2007-01-03 |
FR2791810A1 (fr) | 2000-10-06 |
US6399502B1 (en) | 2002-06-04 |
DE60032660T2 (de) | 2007-10-04 |
DE60032660D1 (de) | 2007-02-15 |
EP1772905A1 (fr) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008786B2 (ja) | プレーナ・ヘテロ構造の製造方法 | |
US6537894B2 (en) | Process for fabricating a substrate of the silicon-on-insulator or silicon-on-nothing type and resulting device | |
CA1249074A (en) | Submerged wall isolation of silicon islands | |
EP0299062B1 (en) | Process for producing thin single crystal silicon islands on insulator | |
US4929566A (en) | Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth | |
US20010042871A1 (en) | Silicon-on-insulator islands | |
EP1026728A2 (en) | Substrate and method of manufacturing the same | |
EP1435110B1 (en) | A method for forming a layered semiconductor structure and corresponding structure | |
US7265031B2 (en) | Methods of fabricating semiconductor-on-insulator (SOI) substrates and semiconductor devices using sacrificial layers and void spaces | |
EP0405923B1 (en) | Method for forming variable width isolation structures | |
US5234861A (en) | Method for forming variable width isolation structures | |
US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
KR20190098715A (ko) | 상향식 핀 구조 형성을 위한 방법들 | |
US10916650B2 (en) | Uniform bottom spacer for VFET devices | |
EP1049155A1 (en) | Process for manufacturing a SOI wafer with buried oxide regions without cusps | |
KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
JPH0697400A (ja) | Soiウェーハ及びその製造方法 | |
JP2000058802A (ja) | Soiウェハの製造方法 | |
JPS6038832A (ja) | 半導体装置とその製造方法 | |
EP0488230B1 (en) | Method of manufacturing a semiconductor substrate having a dielectric isolation structure | |
US12002813B2 (en) | Method for forming semiconductor-on-insulator (SOI) substrate by cleaving a multilayer structure along voids to separate a substrate | |
JPH03110856A (ja) | 半導体装置の製造方法 | |
US6593204B2 (en) | Method of fabricating a silicon-on-insulator system with thin semiconductor islets surrounded by an insulative material | |
WO2020121649A1 (ja) | 半導体基板、半導体基板の製造方法及び半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120126 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |