JPH02264489A - 埋込型半導体装置の製造方法 - Google Patents
埋込型半導体装置の製造方法Info
- Publication number
- JPH02264489A JPH02264489A JP8596589A JP8596589A JPH02264489A JP H02264489 A JPH02264489 A JP H02264489A JP 8596589 A JP8596589 A JP 8596589A JP 8596589 A JP8596589 A JP 8596589A JP H02264489 A JPH02264489 A JP H02264489A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- substrate
- crystal
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は０ＥＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ
ｓ ＩｎｔｅｇｔｏｔｅｄＣｉｒｃｕｉｔ）用埋込型レ
ーザの製造方法に関するものである。
ｓ ＩｎｔｅｇｔｏｔｅｄＣｉｒｃｕｉｔ）用埋込型レ
ーザの製造方法に関するものである。
第２図（ａ） 〜（ｃ）は従来の０ＥＩＣ用埋込ＴＪＳ
（Ｔｒａｎ’５ｖｅｒｓｅＪｕｎｃｔｉｏｎ ５ｔｒ
ｉｐｅ）レーザの製造方法の工程の一部を示す断面図で
ある。図において（１）は５．１ （半絶縁性） Ｇａ
Ａｓ基板、（２）は選択成長用のＳｉＮ膜マスク（３）
は埋込溝、（４）はｎ−ＡｌＧａＡｓ層、（５月よｎ−
ＧａＡｓ層、（６」はｎ−ＡｌＧａＡｓ層、（７）はｎ
−ＧａＡｓ層、（８）はＰ１拡散領域、（９）はＰドラ
イブ領域、（１０は埋込成長時にＳｉＮ膜マスク（２）
上に付着したポリ結晶である。
（Ｔｒａｎ’５ｖｅｒｓｅＪｕｎｃｔｉｏｎ ５ｔｒ
ｉｐｅ）レーザの製造方法の工程の一部を示す断面図で
ある。図において（１）は５．１ （半絶縁性） Ｇａ
Ａｓ基板、（２）は選択成長用のＳｉＮ膜マスク（３）
は埋込溝、（４）はｎ−ＡｌＧａＡｓ層、（５月よｎ−
ＧａＡｓ層、（６」はｎ−ＡｌＧａＡｓ層、（７）はｎ
−ＧａＡｓ層、（８）はＰ１拡散領域、（９）はＰドラ
イブ領域、（１０は埋込成長時にＳｉＮ膜マスク（２）
上に付着したポリ結晶である。
次いで製造方法について説明する。第２図（ａ）におい
てＳ、Ｉ ＧａＡｓ基板（１）に埋込溝（３３を、例え
ば深さ５μｍ１幅６００μｍ程度のストライブ状に形成
する。
てＳ、Ｉ ＧａＡｓ基板（１）に埋込溝（３３を、例え
ば深さ５μｍ１幅６００μｍ程度のストライブ状に形成
する。
次いで、選択成長用５ｉＮ（又は、５ｉＯ１などの絶縁
膜）膜マスク（２）を形成する。（このとき、 ＳｉＮ
膜マスク（２）を埋込溝（３Ｂを形成する際のマスクと
して併用する場合もある。） 次に、第２図（ｂ）に示すごと（ＭＯＣＶＤなどを用い
て、ｎ−ＡｊＧａＡｓ １１１（４）、ｎ−ＧａＡｓ
ＩＩ（δ）、ｎ −ＡｌＧａＡｓ層（６）、ｎ−ＧａＡ
ｓ層（７）を順次埋込成長スル。
膜）膜マスク（２）を形成する。（このとき、 ＳｉＮ
膜マスク（２）を埋込溝（３Ｂを形成する際のマスクと
して併用する場合もある。） 次に、第２図（ｂ）に示すごと（ＭＯＣＶＤなどを用い
て、ｎ−ＡｊＧａＡｓ １１１（４）、ｎ−ＧａＡｓ
ＩＩ（δ）、ｎ −ＡｌＧａＡｓ層（６）、ｎ−ＧａＡ
ｓ層（７）を順次埋込成長スル。
Ｃのとき、ＳｉＮ膜マスク（２）上にポリ結晶αＧが付
着する。研磨などでポリ結晶（ＪＱを除去した後、第２
図（ｃ）に示すように戸拡散領域（８）、Ｐドライブ領
域（９）を形成する。この後、拡散などによって熱変成
したウェハの表面部分２Ｒｎ程度をメカノケミカルなど
の手法によって除去し、Ｐ、ｎ［極などを形成する。（
図示せず） 〔発明が解決しようとする課題〕 従来の０ＥＩＣ用−埋込ＴＪＳレーザの製造方法は以上
のように構成されているので、埋込成長時に５ｉＮ１１
！＋２１上に付着するポリ結晶（１Ｇの除去が難しく、
手間かかるなどの問題点があった。
着する。研磨などでポリ結晶（ＪＱを除去した後、第２
図（ｃ）に示すように戸拡散領域（８）、Ｐドライブ領
域（９）を形成する。この後、拡散などによって熱変成
したウェハの表面部分２Ｒｎ程度をメカノケミカルなど
の手法によって除去し、Ｐ、ｎ［極などを形成する。（
図示せず） 〔発明が解決しようとする課題〕 従来の０ＥＩＣ用−埋込ＴＪＳレーザの製造方法は以上
のように構成されているので、埋込成長時に５ｉＮ１１
！＋２１上に付着するポリ結晶（１Ｇの除去が難しく、
手間かかるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ポリ結晶ＱＱの除去の不要な製造方法を得る
ことを目的とする。
たもので、ポリ結晶ＱＱの除去の不要な製造方法を得る
ことを目的とする。
〔課題を解決するための手段〕
この発明に係る０ＥＩＣ用ＴＪＳレーザの製造方法は、
溝内埋込成長を行う際に選択的に埋込成長を行わず、埋
込溝内及びウェハ全面に結晶成長した後、拡散など熱処
理を行い、メカノケミカルなどの手法層こよって、埋め
込み溝以外の結晶成長層を除去するとともに埋込溝部分
のコンタクト層表面の熱変成層を同時に除去し、ウェハ
を平坦化したものである。
溝内埋込成長を行う際に選択的に埋込成長を行わず、埋
込溝内及びウェハ全面に結晶成長した後、拡散など熱処
理を行い、メカノケミカルなどの手法層こよって、埋め
込み溝以外の結晶成長層を除去するとともに埋込溝部分
のコンタクト層表面の熱変成層を同時に除去し、ウェハ
を平坦化したものである。
この発明に係る０ＥＩＣ用ＴＪＳレーザの製造方法は、
選択成長を行わないため、選択成長マスク上に付着した
ポリ結晶の除去工程を必要としない。
選択成長を行わないため、選択成長マスク上に付着した
ポリ結晶の除去工程を必要としない。
以下、この発明の一実施例を図について説明する。
第１図（ａ） 〜（ｄ）は０ＥＩＣ用ＴＪＳレーザの製
造工程の一部を示す断面図である。図において（１）
、 （３３〜（９）は第２図の従来例を示したものと同
等であるので説明を省略する。
造工程の一部を示す断面図である。図において（１）
、 （３３〜（９）は第２図の従来例を示したものと同
等であるので説明を省略する。
次に、製造工程について説明する。第１図（ａ）におい
て、Ｓ、Ｉ ＧａＡｓ 基板（１）に、埋込溝（３］
を形成する。このとき埋込溝（３）の方位は順逆どちら
でも構わない。
て、Ｓ、Ｉ ＧａＡｓ 基板（１）に、埋込溝（３］
を形成する。このとき埋込溝（３）の方位は順逆どちら
でも構わない。
次いで、第１図（ｂ）に示すごと（ＭＯＣＶＤなどで、
ｎ −ＡｌＧａＡｓ層（４）、ｎ−ＧａＡｓ 層（旬、
ｎ −ＡｌＧａＡｓ層（６）、ｎ−ＧａＡｓ層（７）を
順次形成する。このとき、結晶成長は、選択的に行われ
ず、埋込溝（３）内及び埋込溝（３）以外の部分（ウェ
ハ全面）に成長する。
ｎ −ＡｌＧａＡｓ層（４）、ｎ−ＧａＡｓ 層（旬、
ｎ −ＡｌＧａＡｓ層（６）、ｎ−ＧａＡｓ層（７）を
順次形成する。このとき、結晶成長は、選択的に行われ
ず、埋込溝（３）内及び埋込溝（３）以外の部分（ウェ
ハ全面）に成長する。
次に、第１図（ｃ）に示すごとく拡散・ドライブ工程な
どの熱処理を行い、戸拡散領域（８）、Ｐドライブ領域
（９３を形成する。
どの熱処理を行い、戸拡散領域（８）、Ｐドライブ領域
（９３を形成する。
次いで、第１図（ｄ）に示すごとくメカノケミカルなど
の手法によって、埋込溝（３）内に成長された結晶成長
層以外の結晶成長層を除去する。（このとき、熱処理に
よって熱変成したウニ八表面層も同時に除去される。）
この工程の後、電極を形成及びメカノケミカルによって
露出したＳ、Ｉ ＧａＡｓ基板（１）上にＦＥＴなどを
形成する。Ｃ図示せず）なお、上記実施例では、 Ｓ、
Ｉ ＧａＡｓ基板（１）上の成長層を除去する際にメカ
ノケミカルによっていたが、他の手法、例えば、選択エ
ツチング、又は他の研磨法を使用しても可能である。ま
た、上記実施例ではＧａＡｓ系の材料を使用して、埋込
溝内にＴＪＳレーザを形成しているが、他の構造のレー
ザ例えば量子井戸レーザを埋込溝内に形成してもよい。
の手法によって、埋込溝（３）内に成長された結晶成長
層以外の結晶成長層を除去する。（このとき、熱処理に
よって熱変成したウニ八表面層も同時に除去される。）
この工程の後、電極を形成及びメカノケミカルによって
露出したＳ、Ｉ ＧａＡｓ基板（１）上にＦＥＴなどを
形成する。Ｃ図示せず）なお、上記実施例では、 Ｓ、
Ｉ ＧａＡｓ基板（１）上の成長層を除去する際にメカ
ノケミカルによっていたが、他の手法、例えば、選択エ
ツチング、又は他の研磨法を使用しても可能である。ま
た、上記実施例ではＧａＡｓ系の材料を使用して、埋込
溝内にＴＪＳレーザを形成しているが、他の構造のレー
ザ例えば量子井戸レーザを埋込溝内に形成してもよい。
また、他の材料例えばＩｎＰ系の材料を使用したレーザ
に適用し上記実施例と同様の効果を奏する。
に適用し上記実施例と同様の効果を奏する。
以上のように、この発明によれば、基板に形成された溝
内及び基板表面に結晶成長を行った後、熱処理（拡散・
ドライブ工程）を行い、基板表面部分の結晶成長層を除
去する製造方法としたことにより、基板表面上の不要な
結晶成長層の除去と熱度ＩＲ層の除去が同時に行えると
ともに、選択成長を行った場合に生ずる選択成長マスク
上のポリ結晶の除去の困難を回避できるため、ウェハプ
ロセスが容易になる効果がある。
内及び基板表面に結晶成長を行った後、熱処理（拡散・
ドライブ工程）を行い、基板表面部分の結晶成長層を除
去する製造方法としたことにより、基板表面上の不要な
結晶成長層の除去と熱度ＩＲ層の除去が同時に行えると
ともに、選択成長を行った場合に生ずる選択成長マスク
上のポリ結晶の除去の困難を回避できるため、ウェハプ
ロセスが容易になる効果がある。
第１図（ａ）〜（ｄ）はこの発明の一実施例による０Ｅ
ＩＣ用ＴＪＳレーザの製造力°法の工程を示す断面図、
第２図（ａ） 〜（ｃ）は従来の０ＥＩＣ用ＴＪＳレー
ザの製造方法の工程を示す断面図である。図において（
１）は５．１ ＧａＡｓ基板、（３）は埋め込み溝、（
４）はｎ−ＡｌＧａＡｓ層、（６）はｎ−ＧａＡｓ層、
（６」はｎ −ＡＩＧａＡｓ 層、（７）はｎ−ＧａＡ
ｓ層、（８）はＰ＋拡散領域、（９）はＰドライブ領域
、（ＩＱはＩり結晶である。 なお、図中、同一番号は同一、又は相当部分を示す。
ＩＣ用ＴＪＳレーザの製造力°法の工程を示す断面図、
第２図（ａ） 〜（ｃ）は従来の０ＥＩＣ用ＴＪＳレー
ザの製造方法の工程を示す断面図である。図において（
１）は５．１ ＧａＡｓ基板、（３）は埋め込み溝、（
４）はｎ−ＡｌＧａＡｓ層、（６）はｎ−ＧａＡｓ層、
（６」はｎ −ＡＩＧａＡｓ 層、（７）はｎ−ＧａＡ
ｓ層、（８）はＰ＋拡散領域、（９）はＰドライブ領域
、（ＩＱはＩり結晶である。 なお、図中、同一番号は同一、又は相当部分を示す。
Claims (1)
- 半絶縁性基板内に溝を形成した後、上記基板の表図及び
溝内にエピタキシャル層をたい積する工程と、熱処理を
行つた後に、上記溝内に形成されたエピタキヤル層以外
の基板表面のエピタキシャル層を除去する工程とを含む
ことを特徴とする埋込型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8596589A JPH02264489A (ja) | 1989-04-05 | 1989-04-05 | 埋込型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8596589A JPH02264489A (ja) | 1989-04-05 | 1989-04-05 | 埋込型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264489A true JPH02264489A (ja) | 1990-10-29 |
Family
ID=13873450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8596589A Pending JPH02264489A (ja) | 1989-04-05 | 1989-04-05 | 埋込型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315807A (ja) * | 1999-03-31 | 2000-11-14 | Fr Telecom | プレーナ・ヘテロ構造の製造方法 |
-
1989
- 1989-04-05 JP JP8596589A patent/JPH02264489A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315807A (ja) * | 1999-03-31 | 2000-11-14 | Fr Telecom | プレーナ・ヘテロ構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311055A (en) | Trenched bipolar transistor structures | |
| JP2889588B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交番の形成方法 | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JP2001148349A (ja) | 第ｉｉｉ族の窒化物をベースとする半導体に対する選択的成長プロセス | |
| JPS5723292A (en) | Semiconductor laser device and manufacture thereof | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPH02264489A (ja) | 埋込型半導体装置の製造方法 | |
| JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0328816B2 (ja) | ||
| JPH03191549A (ja) | Ｓｉ基板上化合物半導体装置の製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| GB2302986A (en) | Semiconductor laser | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JP2503263B2 (ja) | 半導体発光装置の製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JP2508456B2 (ja) | 半導体単結晶薄膜の形成方法 | |
| JPS61198713A (ja) | 半導体装置の製造方法 | |
| JPS63302576A (ja) | 半導体装置の製造方法 | |
| JPS59117286A (ja) | 半導体レ−ザの製造方法 | |
| JPH05136171A (ja) | 半導体素子の製造方法 | |
| JPS6344790A (ja) | 半導体レ−ザ装置 |