JP3609840B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP3609840B2 JP3609840B2 JP12335292A JP12335292A JP3609840B2 JP 3609840 B2 JP3609840 B2 JP 3609840B2 JP 12335292 A JP12335292 A JP 12335292A JP 12335292 A JP12335292 A JP 12335292A JP 3609840 B2 JP3609840 B2 JP 3609840B2
- Authority
- JP
- Japan
- Prior art keywords
- cladding layer
- substrate
- mixed crystal
- crystal ratio
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、高出力，高信頼性を有する基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素子の製造方法に関するものである。
【０００２】
【従来の技術】
徐冷法を利用したＧａＡｌＡｓ高出力半導体発光素子を形成する場合、図２（ａ）に示す様にＧａＡｓ基板１上に第１クラッド層２，活性層３，第２クラッド層４と順次連続的に液相エピタキシャル成長を行うダブルヘテロ構造を用いる。この構造は、活性層３領域内で禁止帯巾の差を利用して有効なキャリア閉じ込めを行う事により、所望の波長光をより効率的に得る事ができる。そして、図２（ｂ）に示す様に更に、成長が終わった後のウエハーのＧａＡｓ基板１を除去する事により、素子の裏面（すなわち第１クラッド層２の成長開始面）からも光を取り出すことができる。
【０００３】
【発明が解決しようとする課題】
図２（ｂ）のようなＧａＡｓ基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素子を作成する場合、活性層３領域でのキャリアの十分な閉じ込め効果を得る為には、活性層両界面Ａ，ＢでのＡｌＡｓ混晶比を高くした、ある一定以上の禁止帯巾を有するクラッド層２，４を形成する必要がある。しかし、あまりＡｌＡｓ混晶比を高くすると、Ａｌ酸化が助長され、耐湿性に不利な条件となる。
【０００４】
素子はアッセンブリされた後、ダイボンド用接着剤，モールド樹脂により保護されるものの、屋外等の環境変化の激しい使用条件下、ダイボンド用接着剤，モールド樹脂の種類によっては、若干の吸湿が起こる。
【０００５】
液相エピタキシャルの徐冷法を用いると、メルト内原料仕込量，エピタキシャル温度等の成長条件によっては、固相として、取り込まれるＡｌＡｓ混晶比が成長方向に向って低くなる偏析現象が生じる。図２に示す様に、第１クラッド層２のＡｌＡｓ混晶比がＧａＡｓ基板１−第１クラッド層２の界面Ａ′では高く、第１クラッド層２−活性層３の界面Ａでは低くなる為、ＧａＡｓ基板１を除去した後、ダイボンド用接着剤との接触面となる第１クラッド層２の成長開始面Ａ′のＡｌＡｓ混晶比に制限がある時には、第１クラッド層２の成長終了面である活性層３との界面ＡでのＡｌＡｓ混晶比が低くなり、十分なキャリア閉じ込め効果が得られない場合がある。
【０００６】
【課題を解決するための手段】
本発明は、液相エピタキシャル成長装置内において、GaAs基板に、偏析現象により成長方向に対してAlAs混晶比が低くなる第１クラッド層を成長させる工程と、
前記基板を取り出し、数μmの厚みを残して、基板を取り去る工程と、
この薄くなった基板を再び前記液相エピタキシャル成長装置に入れ、前記基板を全て取り去る工程と、
この基板を全て取り去る工程に引き続いて、基板除去面に活性層を成長させる工程と、
前記活性層に、偏析現象により成長方向に対してAlAs混晶比が低くなる第２クラッド層を成長させる工程と、を有することを特徴とする。
さらに、本発明は、前記第１クラッド層及び第２クラッド層は前記活性層から遠ざかるにつれてAlAs混晶比が低くなり、前記第１クラッド層及び第２クラッド層のAlAs混晶比が高い方の面を前記活性層との界面として、キャリア閉じ込め効果を高くできることを特徴とする。
【０００７】
【作用】
このように本発明では、ＧａＡｓ基板上にＧａＡｌＡｓエピタキシャル層を成長させたウエハーにおいて、ＧａＡｓ基板を除去し、その除去した方のＧａＡｌＡｓエピタキシャル面上に次のエピタキシャル層を、順次成長させる 従って、いずれのクラッド層も偏析現象を利用し、成長方向に向かってＡｌＡｓ混晶比が低くなり、クラッド層のＡｌＡｓ混晶比の低い方の面を電極形成面，高い方の面を活性層との界面にする事により、キャリア閉じ込め効果が高く、表面での耐候性に優れた素子が実現できる。
【０００８】
【実施例】
図１は、本発明の一実施例によるエピタキシャル成長例を示す図である。
【０００９】
ＧａＡｓ基板１上に十分な層厚を有する第１クラッド層２を成長させた後、成長装置から、ウエハーを取り出す（図１（ａ））。次に表面酸化を防ぐ為、数μｍの厚みを残しＧａＡｓ基板１をエッチング等の手法により取り去り（図１（ｂ））、再び成長装置にＧａＡｓ基板側に成長を行なえる様セットする（図１（ｃ））。そして、不活性ガス雰囲気中のエピタキシャル炉内でメルトバック等の手法を用い、数μｍ残してあったＧａＡｓ基板１を全て取り去る（図１（ｄ））。この後、第１クラッド層２上に活性層３，第２クラッド層４を順次成長させる（図１（ｅ））。
【００１０】
図１（ｅ）に明らかなように、上記により製造された素子は、第１クラッド層２及び第２クラッド層４共に活性層３を中心にして表面に行くに従ってＡｌＡｓ混晶比が低くなり、高い方の面を活性層３との界面とする事によりキャリア閉じ込め効果を高くできる。また、低い方の面には電極を形成して耐候性に優れたものとすることができる。
【００１１】
従来技術では、エピタキシャル条件や素子の表裏両面にＡｌＡｓ混晶比の制約がある場合、必然的に活性層界面ＡｌＡｓ混晶比が偏析現象によりほぼ定まってしまうが、本手法を用いる事により素子設計の範囲が拡がる。
【００１２】
又、偏析現象はＡｌＡｓだけでなく、不純物においても生じる現象である為、同様の考え方により、素子不純物濃度設計の一手法として取り入れることができる。
【００１３】
【発明の効果】
以上のように本発明によれば、第１，第２それぞれのクラッド層表面のＡｌＡｓ混晶比が低く、活性層界面のＡｌＡｓ混晶比の高い素子構造のものが得られ、発光効率，耐候性に優れた発光素子が提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるエピタキシャル成長フローによる各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を示す図である。
【図２】従来例におけるエピタキシャル成長フローによる各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を示す図である。
【符号の説明】
１ ＧａＡｓ基板
２ 第１クラッド層
３ 活性層
４ 第２クラッド層
【産業上の利用分野】
本発明は、高出力，高信頼性を有する基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素子の製造方法に関するものである。
【０００２】
【従来の技術】
徐冷法を利用したＧａＡｌＡｓ高出力半導体発光素子を形成する場合、図２（ａ）に示す様にＧａＡｓ基板１上に第１クラッド層２，活性層３，第２クラッド層４と順次連続的に液相エピタキシャル成長を行うダブルヘテロ構造を用いる。この構造は、活性層３領域内で禁止帯巾の差を利用して有効なキャリア閉じ込めを行う事により、所望の波長光をより効率的に得る事ができる。そして、図２（ｂ）に示す様に更に、成長が終わった後のウエハーのＧａＡｓ基板１を除去する事により、素子の裏面（すなわち第１クラッド層２の成長開始面）からも光を取り出すことができる。
【０００３】
【発明が解決しようとする課題】
図２（ｂ）のようなＧａＡｓ基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素子を作成する場合、活性層３領域でのキャリアの十分な閉じ込め効果を得る為には、活性層両界面Ａ，ＢでのＡｌＡｓ混晶比を高くした、ある一定以上の禁止帯巾を有するクラッド層２，４を形成する必要がある。しかし、あまりＡｌＡｓ混晶比を高くすると、Ａｌ酸化が助長され、耐湿性に不利な条件となる。
【０００４】
素子はアッセンブリされた後、ダイボンド用接着剤，モールド樹脂により保護されるものの、屋外等の環境変化の激しい使用条件下、ダイボンド用接着剤，モールド樹脂の種類によっては、若干の吸湿が起こる。
【０００５】
液相エピタキシャルの徐冷法を用いると、メルト内原料仕込量，エピタキシャル温度等の成長条件によっては、固相として、取り込まれるＡｌＡｓ混晶比が成長方向に向って低くなる偏析現象が生じる。図２に示す様に、第１クラッド層２のＡｌＡｓ混晶比がＧａＡｓ基板１−第１クラッド層２の界面Ａ′では高く、第１クラッド層２−活性層３の界面Ａでは低くなる為、ＧａＡｓ基板１を除去した後、ダイボンド用接着剤との接触面となる第１クラッド層２の成長開始面Ａ′のＡｌＡｓ混晶比に制限がある時には、第１クラッド層２の成長終了面である活性層３との界面ＡでのＡｌＡｓ混晶比が低くなり、十分なキャリア閉じ込め効果が得られない場合がある。
【０００６】
【課題を解決するための手段】
本発明は、液相エピタキシャル成長装置内において、GaAs基板に、偏析現象により成長方向に対してAlAs混晶比が低くなる第１クラッド層を成長させる工程と、
前記基板を取り出し、数μmの厚みを残して、基板を取り去る工程と、
この薄くなった基板を再び前記液相エピタキシャル成長装置に入れ、前記基板を全て取り去る工程と、
この基板を全て取り去る工程に引き続いて、基板除去面に活性層を成長させる工程と、
前記活性層に、偏析現象により成長方向に対してAlAs混晶比が低くなる第２クラッド層を成長させる工程と、を有することを特徴とする。
さらに、本発明は、前記第１クラッド層及び第２クラッド層は前記活性層から遠ざかるにつれてAlAs混晶比が低くなり、前記第１クラッド層及び第２クラッド層のAlAs混晶比が高い方の面を前記活性層との界面として、キャリア閉じ込め効果を高くできることを特徴とする。
【０００７】
【作用】
このように本発明では、ＧａＡｓ基板上にＧａＡｌＡｓエピタキシャル層を成長させたウエハーにおいて、ＧａＡｓ基板を除去し、その除去した方のＧａＡｌＡｓエピタキシャル面上に次のエピタキシャル層を、順次成長させる 従って、いずれのクラッド層も偏析現象を利用し、成長方向に向かってＡｌＡｓ混晶比が低くなり、クラッド層のＡｌＡｓ混晶比の低い方の面を電極形成面，高い方の面を活性層との界面にする事により、キャリア閉じ込め効果が高く、表面での耐候性に優れた素子が実現できる。
【０００８】
【実施例】
図１は、本発明の一実施例によるエピタキシャル成長例を示す図である。
【０００９】
ＧａＡｓ基板１上に十分な層厚を有する第１クラッド層２を成長させた後、成長装置から、ウエハーを取り出す（図１（ａ））。次に表面酸化を防ぐ為、数μｍの厚みを残しＧａＡｓ基板１をエッチング等の手法により取り去り（図１（ｂ））、再び成長装置にＧａＡｓ基板側に成長を行なえる様セットする（図１（ｃ））。そして、不活性ガス雰囲気中のエピタキシャル炉内でメルトバック等の手法を用い、数μｍ残してあったＧａＡｓ基板１を全て取り去る（図１（ｄ））。この後、第１クラッド層２上に活性層３，第２クラッド層４を順次成長させる（図１（ｅ））。
【００１０】
図１（ｅ）に明らかなように、上記により製造された素子は、第１クラッド層２及び第２クラッド層４共に活性層３を中心にして表面に行くに従ってＡｌＡｓ混晶比が低くなり、高い方の面を活性層３との界面とする事によりキャリア閉じ込め効果を高くできる。また、低い方の面には電極を形成して耐候性に優れたものとすることができる。
【００１１】
従来技術では、エピタキシャル条件や素子の表裏両面にＡｌＡｓ混晶比の制約がある場合、必然的に活性層界面ＡｌＡｓ混晶比が偏析現象によりほぼ定まってしまうが、本手法を用いる事により素子設計の範囲が拡がる。
【００１２】
又、偏析現象はＡｌＡｓだけでなく、不純物においても生じる現象である為、同様の考え方により、素子不純物濃度設計の一手法として取り入れることができる。
【００１３】
【発明の効果】
以上のように本発明によれば、第１，第２それぞれのクラッド層表面のＡｌＡｓ混晶比が低く、活性層界面のＡｌＡｓ混晶比の高い素子構造のものが得られ、発光効率，耐候性に優れた発光素子が提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるエピタキシャル成長フローによる各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を示す図である。
【図２】従来例におけるエピタキシャル成長フローによる各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を示す図である。
【符号の説明】
１ ＧａＡｓ基板
２ 第１クラッド層
３ 活性層
４ 第２クラッド層
Claims (2)
- 液相エピタキシャル成長装置内において、GaAs基板に、偏析現象により成長方向に対してAlAs混晶比が低くなる第１クラッド層を成長させる工程と、
前記基板を取り出し、数μmの厚みを残して、基板を取り去る工程と、
この薄くなった基板を再び前記液相エピタキシャル成長装置に入れ、前記基板を全て取り去る工程と、
この基板を全て取り去る工程に引き続いて、基板除去面に活性層を成長させる工程と、
前記活性層に、偏析現象により成長方向に対してAlAs混晶比が低くなる第２クラッド層を成長させる工程と、を有することを特徴とする半導体発光素子の製造方法。 - 前記第１クラッド層及び第２クラッド層は前記活性層から遠ざかるにつれてAlAs混晶比が低くなり、前記第１クラッド層及び第２クラッド層のAlAs混晶比が高い方の面を前記活性層との界面として、キャリア閉じ込め効果を高くできることを特徴とする請求項１に記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12335292A JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12335292A JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327010A JPH05327010A (ja) | 1993-12-10 |
| JP3609840B2 true JP3609840B2 (ja) | 2005-01-12 |
Family
ID=14858451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12335292A Expired - Fee Related JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609840B2 (ja) |
-
1992
- 1992-05-15 JP JP12335292A patent/JP3609840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327010A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6018991A (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US3961996A (en) | Process of producing semiconductor laser device | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| JPS5948976A (ja) | 半導体レ−ザ | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP4350227B2 (ja) | 半導体結晶成長方法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| US4725450A (en) | Method for fabricating a semiconductor laser device | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPS5882585A (ja) | 半導体レ−ザの製造方法 | |
| JPS6237835B2 (ja) | ||
| JPH0567849A (ja) | 半導体発光素子 | |
| JPH02264489A (ja) | 埋込型半導体装置の製造方法 | |
| JPS61168986A (ja) | 半導体発光素子の製造方法 | |
| JPH0614576B2 (ja) | 半導体素子の製造方法 | |
| JPH08130344A (ja) | 半導体素子およびその製造方法 | |
| JPH02238674A (ja) | 半導体装置及びその製造方法 | |
| JP2001177183A (ja) | 半導体レーザの製造方法 | |
| JPS60251654A (ja) | 半導体装置の製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |