JPH05327010A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH05327010A JPH05327010A JP12335292A JP12335292A JPH05327010A JP H05327010 A JPH05327010 A JP H05327010A JP 12335292 A JP12335292 A JP 12335292A JP 12335292 A JP12335292 A JP 12335292A JP H05327010 A JPH05327010 A JP H05327010A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- growth
- active layer
- alas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 発光効率，耐候性に優れた基板除去型ダブル
ヘテロＧａＡｌＡｓ半導体発光素子を得る。 【構成】 偏析現象により成長方向に対してＡｌＡｓ混
晶比が低くなる第１クラッド層２をＧａＡｓ基板１上に
成長させ、このウエハーを一度取り出し、ＧａＡｓ基板
１を除去した後、ＧａＡｓ基板を除去した後の面（第１
クラッド層２の成長開始面）上に、活性層３及び第２ク
ラッド層４を順次成長させ、第１，第２それぞれのクラ
ッド層２，４表面のＡｌＡｓ混晶比が低く、活性層２と
の界面でＡｌＡｓ混晶比の高い素子を形成する。
ヘテロＧａＡｌＡｓ半導体発光素子を得る。 【構成】 偏析現象により成長方向に対してＡｌＡｓ混
晶比が低くなる第１クラッド層２をＧａＡｓ基板１上に
成長させ、このウエハーを一度取り出し、ＧａＡｓ基板
１を除去した後、ＧａＡｓ基板を除去した後の面（第１
クラッド層２の成長開始面）上に、活性層３及び第２ク
ラッド層４を順次成長させ、第１，第２それぞれのクラ
ッド層２，４表面のＡｌＡｓ混晶比が低く、活性層２と
の界面でＡｌＡｓ混晶比の高い素子を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高出力，高信頼性を有
する基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素
子の製造方法に関するものである。
する基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光素
子の製造方法に関するものである。
【０００２】
【従来の技術】徐冷法を利用したＧａＡｌＡｓ高出力半
導体発光素子を形成する場合、図２（ａ）に示す様にＧ
ａＡｓ基板１上に第１クラッド層２，活性層３，第２ク
ラッド層４と順次連続的に液相エピタキシャル成長を行
うダブルヘテロ構造を用いる。この構造は、活性層３領
域内で禁止帯巾の差を利用して有効なキャリア閉じ込め
を行う事により、所望の波長光をより効率的に得る事が
できる。そして、図２（ｂ）に示す様に更に、成長が終
わった後のウエハーのＧａＡｓ基板１を除去する事によ
り、素子の裏面（すなわち第１クラッド層２の成長開始
面）からも光を取り出すことができる。
導体発光素子を形成する場合、図２（ａ）に示す様にＧ
ａＡｓ基板１上に第１クラッド層２，活性層３，第２ク
ラッド層４と順次連続的に液相エピタキシャル成長を行
うダブルヘテロ構造を用いる。この構造は、活性層３領
域内で禁止帯巾の差を利用して有効なキャリア閉じ込め
を行う事により、所望の波長光をより効率的に得る事が
できる。そして、図２（ｂ）に示す様に更に、成長が終
わった後のウエハーのＧａＡｓ基板１を除去する事によ
り、素子の裏面（すなわち第１クラッド層２の成長開始
面）からも光を取り出すことができる。
【０００３】
【発明が解決しようとする課題】図２（ｂ）のようなＧ
ａＡｓ基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光
素子を作成する場合、活性層３領域でのキャリアの十分
な閉じ込め効果を得る為には、活性層両界面Ａ，Ｂでの
ＡｌＡｓ混晶比を高くした、ある一定以上の禁止帯巾を
有するクラッド層２，４を形成する必要がある。しか
し、あまりＡｌＡｓ混晶比を高くすると、Ａｌ酸化が助
長され、耐湿性に不利な条件となる。
ａＡｓ基板除去型ダブルヘテロＧａＡｌＡｓ半導体発光
素子を作成する場合、活性層３領域でのキャリアの十分
な閉じ込め効果を得る為には、活性層両界面Ａ，Ｂでの
ＡｌＡｓ混晶比を高くした、ある一定以上の禁止帯巾を
有するクラッド層２，４を形成する必要がある。しか
し、あまりＡｌＡｓ混晶比を高くすると、Ａｌ酸化が助
長され、耐湿性に不利な条件となる。
【０００４】素子はアッセンブリされた後、ダイボンド
用接着剤，モールド樹脂により保護されるものの、屋外
等の環境変化の激しい使用条件下、ダイボンド用接着
剤，モールド樹脂の種類によっては、若干の吸湿が起こ
る。
用接着剤，モールド樹脂により保護されるものの、屋外
等の環境変化の激しい使用条件下、ダイボンド用接着
剤，モールド樹脂の種類によっては、若干の吸湿が起こ
る。
【０００５】液相エピタキシャルの徐冷法を用いると、
メルト内原料仕込量，エピタキシャル温度等の成長条件
によっては、固相として、取り込まれるＡｌＡｓ混晶比
が成長方向に向って低くなる偏析現象が生じる。図２に
示す様に、第１クラッド層２のＡｌＡｓ混晶比がＧａＡ
ｓ基板１−第１クラッド層２の界面Ａ′では高く、第１
クラッド層２−活性層３の界面Ａでは低くなる為、Ｇａ
Ａｓ基板１を除去した後、ダイボンド用接着剤との接触
面となる第１クラッド層２の成長開始面Ａ′のＡｌＡｓ
混晶比に制限がある時には、第１クラッド層２の成長終
了面である活性層３との界面ＡでのＡｌＡｓ混晶比が低
くなり、十分なキャリア閉じ込め効果が得られない場合
がある。
メルト内原料仕込量，エピタキシャル温度等の成長条件
によっては、固相として、取り込まれるＡｌＡｓ混晶比
が成長方向に向って低くなる偏析現象が生じる。図２に
示す様に、第１クラッド層２のＡｌＡｓ混晶比がＧａＡ
ｓ基板１−第１クラッド層２の界面Ａ′では高く、第１
クラッド層２−活性層３の界面Ａでは低くなる為、Ｇａ
Ａｓ基板１を除去した後、ダイボンド用接着剤との接触
面となる第１クラッド層２の成長開始面Ａ′のＡｌＡｓ
混晶比に制限がある時には、第１クラッド層２の成長終
了面である活性層３との界面ＡでのＡｌＡｓ混晶比が低
くなり、十分なキャリア閉じ込め効果が得られない場合
がある。
【０００６】
【課題を解決するための手段】本発明は、偏析現象によ
り成長方向に対してＡｌＡｓ混晶比が低くなる第１クラ
ッド層をＧａＡｓ基板上に成長させた後のウエハーを一
度取り出し、ＧａＡｓ基板を除去した後、ＧａＡｓ基板
を除去した後の面（第１クラッド層成長開始面）上に、
活性層及び第２クラッド層を順次成長させることを特徴
とする。
り成長方向に対してＡｌＡｓ混晶比が低くなる第１クラ
ッド層をＧａＡｓ基板上に成長させた後のウエハーを一
度取り出し、ＧａＡｓ基板を除去した後、ＧａＡｓ基板
を除去した後の面（第１クラッド層成長開始面）上に、
活性層及び第２クラッド層を順次成長させることを特徴
とする。
【０００７】
【作用】このように本発明では、ＧａＡｓ基板上にＧａ
ＡｌＡｓエピタキシャル層を成長させたウエハーにおい
て、ＧａＡｓ基板を除去し、その除去した方のＧａＡｌ
Ａｓエピタキシャル面上に次のエピタキシャル層を、順
次成長させる 従って、いずれのクラッド層も偏析現象
を利用し、成長方向に向かってＡｌＡｓ混晶比が低くな
り、クラッド層のＡｌＡｓ混晶比の低い方の面を電極形
成面，高い方の面を活性層との界面にする事により、キ
ャリア閉じ込め効果が高く、表面での耐候性に優れた素
子が実現できる。
ＡｌＡｓエピタキシャル層を成長させたウエハーにおい
て、ＧａＡｓ基板を除去し、その除去した方のＧａＡｌ
Ａｓエピタキシャル面上に次のエピタキシャル層を、順
次成長させる 従って、いずれのクラッド層も偏析現象
を利用し、成長方向に向かってＡｌＡｓ混晶比が低くな
り、クラッド層のＡｌＡｓ混晶比の低い方の面を電極形
成面，高い方の面を活性層との界面にする事により、キ
ャリア閉じ込め効果が高く、表面での耐候性に優れた素
子が実現できる。
【０００８】
【実施例】図１は、本発明の一実施例によるエピタキシ
ャル成長例を示す図である。
ャル成長例を示す図である。
【０００９】ＧａＡｓ基板１上に十分な層厚を有する第
１クラッド層２を成長させた後、成長装置から、ウエハ
ーを取り出す（図１（ａ））。次に表面酸化を防ぐ為、
数μｍの厚みを残しＧａＡｓ基板１をエッチング等の手
法により取り去り（図１（ｂ））、再び成長装置にＧａ
Ａｓ基板側に成長を行なえる様セットする（図１
（ｃ））。そして、不活性ガス雰囲気中のエピタキシャ
ル炉内でメルトバック等の手法を用い、数μｍ残してあ
ったＧａＡｓ基板１を全て取り去る（図１（ｄ））。こ
の後、第１クラッド層２上に活性層３，第２クラッド層
４を順次成長させる（図１（ｅ））。
１クラッド層２を成長させた後、成長装置から、ウエハ
ーを取り出す（図１（ａ））。次に表面酸化を防ぐ為、
数μｍの厚みを残しＧａＡｓ基板１をエッチング等の手
法により取り去り（図１（ｂ））、再び成長装置にＧａ
Ａｓ基板側に成長を行なえる様セットする（図１
（ｃ））。そして、不活性ガス雰囲気中のエピタキシャ
ル炉内でメルトバック等の手法を用い、数μｍ残してあ
ったＧａＡｓ基板１を全て取り去る（図１（ｄ））。こ
の後、第１クラッド層２上に活性層３，第２クラッド層
４を順次成長させる（図１（ｅ））。
【００１０】図１（ｅ）に明らかなように、上記により
製造された素子は、第１クラッド層２及び第２クラッド
層４共に活性層３を中心にして表面に行くに従ってＡｌ
Ａｓ混晶比が低くなり、高い方の面を活性層３との界面
とする事によりキャリア閉じ込め効果を高くできる。ま
た、低い方の面には電極を形成して耐候性に優れたもの
とすることができる。
製造された素子は、第１クラッド層２及び第２クラッド
層４共に活性層３を中心にして表面に行くに従ってＡｌ
Ａｓ混晶比が低くなり、高い方の面を活性層３との界面
とする事によりキャリア閉じ込め効果を高くできる。ま
た、低い方の面には電極を形成して耐候性に優れたもの
とすることができる。
【００１１】従来技術では、エピタキシャル条件や素子
の表裏両面にＡｌＡｓ混晶比の制約がある場合、必然的
に活性層界面ＡｌＡｓ混晶比が偏析現象によりほぼ定ま
ってしまうが、本手法を用いる事により素子設計の範囲
が拡がる。
の表裏両面にＡｌＡｓ混晶比の制約がある場合、必然的
に活性層界面ＡｌＡｓ混晶比が偏析現象によりほぼ定ま
ってしまうが、本手法を用いる事により素子設計の範囲
が拡がる。
【００１２】又、偏析現象はＡｌＡｓだけでなく、不純
物においても生じる現象である為、同様の考え方によ
り、素子不純物濃度設計の一手法として取り入れること
ができる。
物においても生じる現象である為、同様の考え方によ
り、素子不純物濃度設計の一手法として取り入れること
ができる。
【００１３】
【発明の効果】以上のように本発明によれば、第１，第
２それぞれのクラッド層表面のＡｌＡｓ混晶比が低く、
活性層界面のＡｌＡｓ混晶比の高い素子構造のものが得
られ、発光効率，耐候性に優れた発光素子が提供でき
る。
２それぞれのクラッド層表面のＡｌＡｓ混晶比が低く、
活性層界面のＡｌＡｓ混晶比の高い素子構造のものが得
られ、発光効率，耐候性に優れた発光素子が提供でき
る。
【図１】本発明の一実施例におけるエピタキシャル成長
フローによる各構造例と各エピタキシャル層のＡｌＡｓ
混晶比例を示す図である。
フローによる各構造例と各エピタキシャル層のＡｌＡｓ
混晶比例を示す図である。
【図２】従来例におけるエピタキシャル成長フローによ
る各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を
示す図である。
る各構造例と各エピタキシャル層のＡｌＡｓ混晶比例を
示す図である。
１ ＧａＡｓ基板 ２ 第１クラッド層 ３ 活性層 ４ 第２クラッド層
Claims (1)
- 【請求項１】 偏析現象により成長方向に対してＡｌＡ
ｓ混晶比が低くなる第１クラッド層をＧａＡｓ基板上に
成長させ、該成長後の基板を一度取り出し前記ＧａＡｓ
基板を除去した後、ＧａＡｓ基板を除去した後の前記第
１クラッド層成長開始面上に、活性層及び第２クラッド
層を順次成長させてなることを特徴とする半導体発光素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12335292A JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12335292A JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327010A true JPH05327010A (ja) | 1993-12-10 |
| JP3609840B2 JP3609840B2 (ja) | 2005-01-12 |
Family
ID=14858451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12335292A Expired - Fee Related JP3609840B2 (ja) | 1992-05-15 | 1992-05-15 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609840B2 (ja) |
-
1992
- 1992-05-15 JP JP12335292A patent/JP3609840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3609840B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897468A (ja) | 半導体発光素子 | |
| JPH09129974A (ja) | 半導体レーザ素子 | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| US3998672A (en) | Method of producing infrared luminescent diodes | |
| JPS5948976A (ja) | 半導体レ−ザ | |
| JPH05327010A (ja) | 半導体発光素子の製造方法 | |
| JPH07120838B2 (ja) | 半導体発光装置 | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| US6245588B1 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0897466A (ja) | 発光素子 | |
| JP3151096B2 (ja) | 半導体発光素子 | |
| JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
| JPS6174386A (ja) | 半導体素子 | |
| JP2005536896A (ja) | 電磁放射線を発する半導体チップの製造法及び電磁放射線を発する半導体チップ | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| JPH01120012A (ja) | 化合物半導体装置 | |
| JPH08316571A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6324692A (ja) | 多機能半導体装置の製造方法 | |
| JPH03161987A (ja) | 半導体レーザ装置 | |
| JP2883338B2 (ja) | 発光ダイオードの製造方法 | |
| JP2002252406A (ja) | 埋め込みリボン半導体レーザと製造方法 | |
| JPS621293A (ja) | 半導体発光素子 | |
| JPS6021894A (ja) | 液相エピタキシヤル成長方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS6244715B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |