JP2002252406A - 埋め込みリボン半導体レーザと製造方法 - Google Patents

埋め込みリボン半導体レーザと製造方法

Info

Publication number
JP2002252406A
JP2002252406A JP2002027710A JP2002027710A JP2002252406A JP 2002252406 A JP2002252406 A JP 2002252406A JP 2002027710 A JP2002027710 A JP 2002027710A JP 2002027710 A JP2002027710 A JP 2002027710A JP 2002252406 A JP2002252406 A JP 2002252406A
Authority
JP
Japan
Prior art keywords
layer
ribbon
doped
laser
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002027710A
Other languages
English (en)
Inventor
Noureddine Bouadma
ヌルデイーヌ・ブアドウマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2002252406A publication Critical patent/JP2002252406A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 リボンの両側の壁面、すなわちリボンの上部
および底部壁面だけでなく、上部および底部壁面に接続
する側方壁面からも来るｐ型不純物の拡散から、活性層
がさらに保護されるＢＲＳレーザ、および、ＢＲＳレー
ザの製造方法を提供する。 【解決手段】 埋め込みリボンレーザを製造するため
に、活性層に直接隣接するｐ型不純物がドープされた層
に、薄いｎ型不純物がドープされた層が形成される。リ
ボンを形成するために活性層をエッチングした後、リボ
ンの４つの側方面が全てｎ型不純物がドープされた層と
接触するように、リボンは、ｎ型不純物がドープされた
層に埋め込まれる。１つの面は薄い層に接触し、他の３
つの面は埋め込み層に接触する。これは、リボンの電気
的閉じ込めを改善する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に光通信に使用
される、埋め込みリボン半導体レーザに関する。
【０００２】
【従来の技術】従来技術の埋め込みリボンレーザ構造
は、１９８７年第四半期の「ｌ’Ｅｃｈｏ ｄｅｓ ｒ
ｅｃｈｅｒｃｈｅｓ」誌第１３０号に公表された、「Ｅ
ｖｏｌｕｔｉｏｎ ｅｔ ｐｅｒｓｐｅｃｔｉｖｅｓ
ｄｅｓ ｓｔｒｕｃｔｕｒｅｓｌａｓｅｒ ｐｏｕｒ
ｔｅｌｅｃｏｍｕｎｉｃａｔｉｏｎｓ」と題された、
Ｊ．Ｃ．ＢＯＵＬＥＹによる論文の６０頁に説明されて
いる。この論文の６０頁の上部に説明されているよう
に、リボンレーザの活性部分は、例えば、成分の比率が
必要とされるレーザ放射波長によって決まる、ＧａＩｎ
ＡｓＰ組成を有する長方形断面のリボンで形成されてい
る。このリボンは埋め込まれ、すなわち、例えば、Ｉｎ
Ｐなどのより小さい屈折率を持つ媒体によって完全に囲
まれている。例えば、底面などのリボンの１つの面は、
ｎ型不純物がドープされたＩｎＰ層と接触しており、他
の３つの側方面は、ｐ型不純物がドープされたＩｎＰ層
と接触している。活性リボンを完全に囲むＩｎＰ媒体内
に活性リボンを埋め込むことには、２つの目的がある。
第一に、例えば、１．３μｍの活性帯に対してＥｇ＝
０．３５ｅＶであるＩｎＰとＧａＩｎＡｓＰとの間の禁
制帯ギャップＥｇの差によるｐ−ｎ接合が存在するため
に、この埋め込みは、リボン内に注入されたキャリアを
閉じ込める。これは、ＩｎＰとＧａＩｎＡｓＰとの間の
屈折率ｎの大きな差のために、光の双方向導波も同様に
達成する。その断面の小さな寸法（約１．５μｍの幅、
約０．１５μｍの厚さ）のために、活性層によって形成
される導波路は、１つのモード、すなわち基本モードの
伝播のみを受け入れ、そのモードの大きさは、導波路の
寸法と実質的に等しい。この幾何学的形状の知られてい
る利点は、これが、非常に低い閾値電流を備えたレーザ
を作り出すことである。これは、基本モードの重なり、
従って、基本モードの相互作用、およびキャリアを注入
することによって励起された物質の体積が、最適になる
ためである。したがって、レーザ発振は、リボンの横断
面を劈開することによって、ファブリ−ペロ空洞を形成
することによって得られる。
【０００３】様々な埋め込みリボンレーザ構造は、埋め
込まれたリボンに電子を注入するために、および電子を
リボンに閉じ込めるために使用される方法、および用い
られる技術において互いに異なる。
【０００４】１つの埋め込みリボン構造レーザの理論お
よび製造を、添付図面の図１および図２を参照して以下
に説明する。この構造は、図１の矢印１の方向に、例え
ば、ＴｉＡｕまたは任意の他の金属合金層などの電気接
触層２と、ｎ型不純物がドープされたＩｎＰ層３と、組
成が得られる波長を決定する、ｎ型不純物がドープされ
たＩｎＰ層３上に堆積された、例えば、ＧａＩｎＡｓＰ
の活性レーザ材料のリボン４とを含み、該リボン４は６
つの面を有し、６つの面は、層３に接触する図１の底部
に示す１つの面４１と、面４１に平行な上面４２と、互
いに平行であり面４１、４２に垂直な２つの面４３、４
４と、最後に横断方向に割れた面４５、４６とであり、
この構造は、さらに、リボン４の３つの面４２〜４４で
リボン４と接触するｐ型不純物がドープされたＩｎＰ層
５を含み、底面４１は、ｎ型不純物がドープされたＩｎ
Ｐ層３と接触し、この構造は、さらに最後に、例えば、
ＡｕＰｔの層である接触層６を含む。
【０００５】この種類の埋め込み構造の１つの実施形態
を、追加の情報とともに、図２を参照して以下に説明す
る。
【０００６】図２は、様々な製造ステップで得られる製
品の断面をそれぞれ表す部分Ａ、Ｂ、Ｃを有する。
【０００７】適切なドーパント濃度でｎ型不純物がドー
プされたＩｎＰバッファ層３．２は、例えば、５×１０
１８のドーパント濃度までドープされた、高濃度にｎ型
不純物がドープされたＩｎＰ基板３．１上にエピタキシ
ャル成長される。この層３．２を成長する方法のため
に、この層は、層３．１より良好に制御された結晶特性
を有する。
【０００８】続いて、ＩｎＧａＡｓＰ活性層４が、エピ
タキシャル成長され、その後、活性層４を保護するため
のＩｎＰ層３５が続く。続いて、後に続く例えばＳｉＯ
２層の製造ステップの間に、活性層４を保護するため
に、誘電体マスク層９が堆積される。
【０００９】この第１のステップの最後に得られた製品
を、図２の部分Ａに示す。
【００１０】これに、層３．２の残っている部分に現わ
れるメサ１１を形成するための深いエッチングが続く。
メサ１１の幅は、リボン４の幅である。メサ１１は、そ
の上部からその底部まで、エッチング後の層９、３５、
４の残り、およびメサ１１の両側の層３．２の厚さの一
部を含む。
【００１１】深いエッチングの後に得られた製品を、図
２の部分Ｂに示す。図２の部分ＢおよびＣにおいて、面
４３、４４は、例えば、層３および４の平面に垂直に示
されている。にもかかわらず、使用されるエッチング方
法のために、これらの面が平面ではないことは、理解さ
れなければならない。結果として、面４３、４４に接す
る平面と各層に平行な平面とがなす角度は、各層ごとに
異なることがある。
【００１２】マスク９を除去した後、ｐ型不純物がドー
プされたＩｎＰ層５が、リボン４の露出された部分の全
周囲にエピタキシャル成長される。したがって、リボン
４は、その側方面４２、４３、および４４が、ｐ型不純
物がドープされたＩｎＰ材料に直接隣接し、それによっ
て、層４の材料と隣接する層の材料との屈折率の差によ
る光閉じ込め効果、および層３と層５との間のｎ−ｐ接
合によるリボン４の電気的閉じ込めを達成する。層５
は、上に重ねられた２つの部分５．１および５．２から
形成される。層５．１は、層３．２および９のすぐ上に
あり、そのためリボンは層５．１に埋め込まれる。層
５．１のすぐ上に位置する層５．２は、後に堆積される
例えばＡｕＰｔの層の金属接触層６との接触を向上させ
るために、層５．１より強くｐ型不純物がドープされて
いる。
【００１３】電気的な閉じ込め効果は、リボン４のメサ
の両側で、メサに隣接しない、層５の部分のＨ＋陽子を
使用するイオン打ち込みによって、増強することができ
る。したがって、図２の部分Ｃの打ち込み部分５．３
は、非導電性が与えられる。これは、電流の漏れを制限
する。
【００１４】
【発明が解決しようとする課題】埋め込みリボンＢＲＳ
レーザは、最も単純な埋め込みリボンヘテロ構造レーザ
の１つであると考えられる。しかし、ＢＲＳレーザの電
流閉じ込めが、順バイアスｐ−ｎ接合によって得られる
ため、図３に示すように、電流の漏れは、ｐ型不純物ド
ーピングのレベルに、および注入された電流に大きく依
存する。図３は、リボン４が埋め込まれたｐ型不純物が
ドープされたＩｎＰ層５のｐ型不純物ドーピングの異な
ったレベルについて、横軸にプロットされたバイアス電
流に対する縦軸にプロットされた漏れ電流の割合を表す
曲線を示す。ｐ型不純物ドーピングの値は、各曲線に示
されている。リボン４のｎ型不純物ドーピングのレベル
は、通常１０１８から２×１０１８／ｃｍ３である。曲
線、特にｐ型不純物ドーピングが５×１０１８の曲線
は、特にバイアス電流が高い場合に、高いレベルのｐ型
不純物ドーピングが、漏れ電流を減少させることを示唆
している。
【００１５】さらに、当技術分野においては知られてい
ることであるが、エピタキシャル成長の第２段階の間
に、高濃度のｐ型不純物、例えば、ＺｎをＩｎＰ層５に
取り込むことが、特にデバイスのレーザ活性層４を形成
する隣接する層内に、不純物の拡散を招く。このように
して活性層４内に導入された不純物は、非放射性再結合
サイトを形成し、これがレーザの性能を劣化させる。
【００１６】同様に、不純物のＩｎＰ層への取り込みの
間、不純物、例えばＺｎの濃度は、基板の壁面の方位に
応じて変化する。したがって、同じ成長条件について
は、＜１１１＞方位におけるＩｎＰ内のＺｎの濃度は、
＜１００＞方位に対する濃度の７倍よりも高い濃度か
ら、１０倍よりも低い濃度まで変化することがある。当
技術分野においては、上記に示すように、ＢＲＳのリボ
ンの壁面４３、４４が、エッチングによって得られ、平
面ではないことが知られている。この壁面は、異なる方
位を備えた隣接する１組のファセットで構成されている
と考えることができる。この結果、壁面４３、４４の表
面でのエピタキシャル成長の間、Ｚｎの濃度が、壁面に
沿って大きく変化することが予想される。前述の説明か
ら言えることは、たとえ、比較的低いＺｎの濃度が考え
られるとしても、この濃度は、壁面４３、４４に沿って
局所的に非常に高くなることがあり、したがって、活性
層４へのＺｎの拡散を招くことである。特にゲイン、光
学損失、漏れ電流、特性デバイス温度、および動的性能
を含めたレーザの特性は、特にリボンが細い場合、これ
によって大幅に劣化する。
【００１７】発明者は、活性層に隣接するＩｎＰ層の成
長の間、ｎ型不純物がドープされたＩｎＰ層に存在する
Ｓｉなどのｎ型不純物の活性層に向う拡散が、ｐ型不純
物がドープされたＩｎＰ層に存在するＺｎなどのｐ型不
純物の拡散より、重大ではないことに気付いた。
【００１８】活性層へのＺｎの拡散を低減するために、
本発明の第１の実施形態において、例えば、ｎ型不純物
がドープされたＩｎＧａＡｓＰまたはＩｎＰなどの材料
の薄い層が、活性層４とｐ型不純物がドープされた層と
の間に導入される。このようにして、リボン４の底部側
方面および上部側方面は、ｎ型層と接触し、このｎ型層
は、ｐ型不純物が、層４の上部面および底部面を介し
て、層４に拡散することを防止する。このように製造さ
れた大面積接触レーザは、良好な再現性で、特に閾値電
流の最低値における、例えば量子効率などの向上した特
性を示した。したがって、大面積接触を備えたレーザデ
バイスにおいて、＜１００＞方位を介した、活性層への
Ｚｎの拡散を低減するために、基本的構造に薄いｎ型不
純物がドープされた層を追加することは、効果的である
ことが証明され、通常は再現できる。しかし、順バイア
ス接合によって達成された電流閉じ込めを備えたＢＲＳ
リボンレーザは、この薄い分離層の存在にもかかわら
ず、平凡な性能および不十分な再現性を示し続ける。
【００１９】ＢＲＳ構造を製造する方法が原因となり、
この技術を使用しても、向上は少ない。上述したよう
に、この方法は、狭いメサ１１を限定し、エッチング
し、その後に、光学的閉じ込めも提供する電流閉じ込め
ＩｎＰのｐ型層を成長させることを含む。その結果、メ
サ１１の側方壁面４３、４４は、ｎ型不純物がドープさ
れた層で覆われない。発明者は、ＢＲＳ構造の場合、活
性層と、リボンを埋め込んでいるｐ型層との間のｎ型不
純物がドープされた材料の薄い層が比較的効果のないこ
とは、Ｚｎが、保護されていない壁面４３、４４を介し
て拡散し続け、上記に報告した問題を引き起こすという
事実によって説明できると仮定した。これは、第２の実
施形態において、活性層が、リボンの両側の隣接する壁
面、すなわち、リボンの上部および底部壁面だけでな
く、上部および底部壁面に接続する側方壁面からも来る
ｐ型不純物の拡散からさらに保護される、ＢＲＳレー
ザ、およびＢＲＳレーザの製造方法を本発明が目標とす
る理由である。これは、ＢＲＳレーザに通常見られる全
ての品質を有するが、さらに、上記に報告した問題を引
き起こす過剰な漏れ電流がない、大きなバイアス電流の
おかげで、さらに強力なレーザ放射を放出できる改良さ
れたＢＲＳレーザを生み出す。
【００２０】結果的に、本発明のこの実施形態におい
て、成長は、従来技術のように、ＩｎＰのｎ型閉じ込め
層を成長させることによってではなく、閉じ込め層で開
始される。薄いｎ型不純物がドープされたＩｎＰ層は、
活性層の底部面が薄いｎ型不純物がドープされた層に隣
接するように、活性層を成長させる直前に成長される。
「薄い」とは、厚さ約１μｍ未満を意味し、５０ｎｍ程
度の厚さが好ましい。
【００２１】続いて、活性層が成長される。したがっ
て、活性層は、２つのｎ型不純物がドープされた層に挟
まれ、ｐ型不純物がドープされた層に接触することはな
い。続いて、リボンを一体化するメサを限定するための
エッチングの後、ＩｎＰのｎ型閉じ込め層が成長され
る。このようにして、側方壁面４３、４４は、ｐ型不純
物がドープされた材料、例えば、Ｚｎがドープされた材
料によって囲まれる代わりに、ｎ型不純物がドープされ
た材料によって囲まれる。これは、リボンの全ての壁面
を介した、活性層へのＺｎの拡散を防止する。
【００２２】
【課題を解決するための手段】したがって、本発明は、
１組の埋め込みリボン半導体レーザを製造する方法に関
する。この方法は、以下のステップを含む。
【００２３】ｐ型不純物がドープされた閉じ込め層を形
成するステップと、薄いｎ型不純物がドープされた層を
形成するステップと、レーザ活性層を形成するステップ
と、前記活性層をリボンに形成するために、前記活性層
を局部的にエッチングするステップと、前記リボンの側
方面が全てｎ型不純物がドープされた層に隣接するよう
に、ｎ型不純物がドープされた層に、前記リボンを埋め
込むステップ。
【００２４】製造プロセスの間、活性層がｐ型不純物が
ドープされた層に接触することがないため、この方法
は、活性層へのｐ型不純物の拡散を排除する。
【００２５】本発明による方法には、２つの変形があ
る。第１の変形において、ｐ型不純物がドープされた材
料から作られた上部層を少なくとも備えた基板ウエハ上
に作成され、ｎ型不純物がドープされた閉じ込め層にメ
サを埋め込むステップの後に、メタライゼーション層
が、ｎ型不純物がドープされた埋め込み層の上部に堆積
される。
【００２６】続いて、堆積されたメタライゼーション層
が第２のウエハに接触するように、元のウエハが、第２
のウエハの上にひっくり返される。
【００２７】最初のウエハを形成する基板は、メサを埋
め込んでいるｎ型不純物がドープされた閉じ込め層が上
に成長される、ｐ型不純物がドープされた材料層に向け
て、除去される。
【００２８】続いて、メタライゼーション層が、ウエハ
をひっくり返し、基板を除去したために、この時点で上
部層となっている前記ｐ型不純物がドープされた材料層
上に堆積される。メタライゼーション層を堆積する前
に、非常に強くｐ型不純物がドープされた中間接触層
が、改善されたオーム接触をもたらすために堆積される
のが好ましい。
【００２９】第２の変形において、メサをｎ型不純物が
ドープされた閉じ込め層に埋め込むステップの後、埋め
込み層の幅は、メサの両側でのエッチングによって狭め
られ、埋め込み層の残っている上部表面をマスキングし
た後、絶縁層が、メサの両側で側方向に選択的に堆積さ
れる。
【００３０】続いて、マスクを除去した後、メタライゼ
ーションの上部層が堆積される。
【００３１】本発明による埋め込みリボンレーザは、そ
の側方面の２つ、すなわち、底部および上部表面が、ｎ
型不純物がドープされた層に隣接していることが特徴で
ある。明らかに、上記に説明したように、リボンの４つ
の側方面、すなわち、上部面および底部面だけでなく、
上部面および底部面に接続する２つの面も含めた４つ側
方面に対して、ｎ型不純物がドープされた層に隣接する
のが非常に好ましい。
【００３２】本発明の実施形態を添付の図面を参照して
以下に説明する。
【００３３】
【発明の実施の形態】当技術分野で知られているよう
に、製造は、例えば、ＩｎＰなどのｎ型不純物がドープ
されたまたはｐ型不純物がドープされたＩＩＩ−Ｖ族材
料の基板で開始し、この上に、連続層が堆積される。ウ
エハ上には多数のチップが作成されるが、これらは、そ
の後に分離されなければならない。図４を参照して以下
に続く説明は、１つのチップにのみ関する。ＩｎＰのＩ
ＩＩ−Ｖ族基板３．１での製造プロセスは、以下の通り
である。
【００３４】ａ）厚さ約０．５μｍの不純物がドープさ
れていないＩｎＰバッファ層３．２が、エピタキシャル
成長の第１の段階によって形成される。続いて、厚さ約
０．３μｍの高濃度にｐ型不純物がドープされたＩｎＧ
ａＡｓ接触層１５が、エピタキシャル成長される。以下
に説明するように、この層は、製造のこの段階では層
３．２に隣接するその表面でのｐ型接触のために、金属
層、例えば、ＡｕＰｔの層を受けることを意図されてい
る。
【００３５】ｂ）続いて、厚さ約３μｍで、１．５から
２×１０１８／ｃｍ３のドーピング濃度を備えたｐ型Ｉ
ｎＰ閉じ込め層１６が、エピタキシャル成長される。
【００３６】ｃ）これの次に続くのは、例えばＳｉがド
ープされた、厚さ約５０ｎｍのＩｎＧａＡｓＰの薄いｎ
型不純物がドープされた層１７である。
【００３７】ｄ）続いて、活性層４が成長される。
【００３８】ｅ）最後に、厚さ約０．１μｍの不純物が
ドープされていないＩｎＰの薄い層１８が、製造プロセ
スの間、活性層４を保護するために形成される。
【００３９】上記の作業の後、このデバイスは、図４の
部分Ａに示す形を取る。
【００４０】続いて、製造は、以下のように継続する。
【００４１】ｆ）リボン４を乗せているメサ１１を限定
するためのエッチング、例えば、ドライエッチングが、
ｐ型ＩｎＰ層１６に向けて下方に継続する。このエッチ
ングのステップの最後に、デバイスは、図４の部分Ｂに
示す形を取る。底部層３．１、３．２、および１５は変
更されない。層１６の一部が、層１６の残っている部分
の上方に現われる。層１６のこの現われた部分は、層１
７の残りの部分、リボン４を形成する層４の残りの部
分、および、層１８の残りの部分を支持する。層１６の
現われている部分、および、層１７、４、１８の残って
いる部分は、共にメサ１１を形成する。
【００４２】ｇ）続いて、厚さ約３μｍで、例えば２×
１０１８／ｃｍ３などの不純物濃度を備えたｎ型不純物
がドープされたＩｎＰ閉じ込め層１９が、エピタキシャ
ル成長の第２の段階によって成長される。
【００４３】ｈ）続いて、メタライゼーション層２０、
例えば、ＴｉＡｕの層が堆積される。製造プロセスのこ
の段階の最後において、デバイスは、図４の部分Ｃに示
す形を取る。
【００４４】ｉ）続いて、チップを分離するための線を
準備するために、ウエハ上にＶ型の溝が形成される。
【００４５】ｊ）基板３を、機械的または化学的研磨に
よって、約１２０μｍの厚さに薄くした後、このように
して形成された元のウエハは、メタライゼーション領域
が既にトレースされている第２のウエハ、例えば、Ｓｉ
ウエハ上にひっくり返される。
【００４６】ｋ）続いて、ウエハがひっくり返されたた
め、この時点で上部となっているＩｎＰ基板３の残って
いる厚さが、最初は、高速エッチングにより、次に、最
後のトレースを除去するために緩慢なエッチングにより
除去される。接触層１５も、このエッチングに対して、
停止のための層として働く。
【００４７】ｌ）標準的なｐ型メタライゼーション層２
１、例えば、ＡｕＰｔの層が堆積される。層３．１およ
び３．２で形成される層３の覆いが除去され、メタライ
ゼーション層２１が、接触層１５の上部に堆積される。
【００４８】続いて、漏れ電流を制限するために、ｐ型
不純物がドープされた層１５および１６の外部側方部分
１５．４および１６．４に、それぞれ陽子を注入しても
よい。
【００４９】最終的な製品は、図４の部分Ｄに示す形を
取る。リボン４は、ｎ型不純物がドープされた層１９に
埋め込まれる。これは、薄いｎ型不純物がドープされた
層１７によってｐ型不純物がドープされた層１６から分
離され、そのため、リボンを形成する層４に向かうｐ型
不純物、例えばＺｎが決して移動することはない。
【００５０】異なった実施形態において、リボン４は、
異なった方法で、構造の残りの部分から電気的に絶縁さ
れ、誘電体材料層２２は、図５を参照して次に説明する
条件下において、挟み込まれる。図５は、部分Ｃ’、
Ｃ’’、Ｃ’’’を有する。
【００５１】この実施形態について、上記に説明された
ステップｂ）からｇ）は、同じである。第１の実施形態
と比較される変形形態は、以下の２つの相違点を備え、
図４の部分Ｃに示す埋め込みリボンレーザの製造の状態
で開始される。ｐ型不純物がドープされた接触層１５は
存在せず、メタライゼーション層２０は、堆積されてい
ない。したがって、この状況は、図５の部分Ｃ’に示す
ものである。
【００５２】このデバイスは、この段階において、図の
部分Ｃ’に表されるように、底部から上部に向かって、
２つの厚さ３．１および３．２に分割されたｐ型不純物
がドープされた基板３、ｐ型ＩｎＰ閉じ込め層１６、ｎ
型不純物がドープされた材料の薄い層１７、リボン４、
および最後に保護層１８を含む。リボン４は、メサを限
定するためのエッチングの後に残っている層１６の部
分、およびメサ１１を限定するためのエッチングの後の
層１７、４、および１８の残っている部分によって形成
される、メサ１１内にある。このメサ１１は、ｎ型不純
物がドープされたＩｎＰ材料層１９によって、その３つ
の側方面４２〜４４で、および薄いｎ型不純物がドープ
された材料層１７によってその第４の側方面４１で囲ま
れる。部分Ｃ’に示す状況は、メタライゼーション層２
０が存在せず、高濃度にｐ型不純物がドープされたＩｎ
ＧａＡｓＰ層１５がこれ以上必要ないことを除いて、図
４の部分Ｃに示す状況と同一である。同様に、この実施
形態は、ｐ型不純物がドープされた基板から開始され
る。
【００５３】上述の状況に、以下が続く。
【００５４】ｇ１）層１９の、メサ１１に対して対照的
であるのが好ましい側方向エッチングが、メサ１１の両
側だが、メサ１１に隣接しない部分を除去する。メサ１
１を埋め込んでいる層１９のエッチングの後、メサ１１
は、その埋め込み層１９によってまだ囲まれているが、
その層の幅は、例えばリボン４の幅の約４倍に、低減さ
れている。大きさのオーダーを固定するために、リボン
４が約１．５μｍの幅を有していれば、層１９の残り部
分は、約６μｍの幅を有することができる。
【００５５】埋め込み層１９のエッチングの後、デバイ
スは、図５の部分Ｃ’’に示す形を取る。層１９は、上
部表面２３、および各層の平面に実質的に垂直な２つの
表面２４、２５を有する。
【００５６】ｇ２）次のステップは、エッチングされた
埋め込み層１９の上部表面２３をマスキングする、誘電
体材料層２２、例えば、Ｓｉ３Ｎ４またはＳｉＯ２の層
の選択的側方向堆積である。層２２は、単一の作業で堆
積される。層２２が、メサ１１の両側に位置するため、
層２２は、エッチングされた埋め込み層１９の幅によっ
て、互いから分離された２つの部分で構成される。した
がって、層２２の各部分は、層１９の表面２４、２５を
覆う。したがって、層２２は、リボン４の上部および底
部面の平面と実質的に垂直であり、エッチングされた層
１９の幅、すなわち、上記に説明したように、リボン４
の幅の約４倍だけ、互いから分離されている。層２２の
部分は、同様に、それらがメサ１１の両側を覆う層１６
とともに、継続的に延長される。
【００５７】ｇ３）層１９の上部表面２３は、マスキン
グされていない。
【００５８】ｈ’）続いて、ｎ型金属接触層２０’、例
えばＴｉＡｕの層が、これが層１９の少なくとも上部部
分２３を覆うように、しかし、好ましくは、これが、上
部部分２３および電気的絶縁層２２を覆うように形成さ
れる。接触層２０’の堆積のこの好ましい方式によって
作成されたデバイスの、層２０’を堆積した直後の状態
は、図５の部分Ｃ’’’に示される。
【００５９】製造プロセスは、ステップｊ）からｋ）を
除き、本発明による方法の既に説明した実施形態におけ
るように、さらに継続する。
【００６０】ステップｊは、基板３が、機械的または化
学的研磨によって、約１２０μｍの厚さに薄くするステ
ップｊ’によって代わられる。続いて、金属、例えばＰ
ｔＴｉＡｕが、チップを劈開させることによって分離す
る前に堆積される。
【００６１】この実施形態において、ｎ型不純物がドー
プされたＩｎＰ材料に陽子の打ち込みを行うことは、不
可能である。したがって、電気的閉じ込めは、絶縁層２
２によって向上される。
【図面の簡単な説明】
【図１】様々な層、およびリボンを示す、埋め込みリボ
ンレーザの理論図である。
【図２】埋め込みリボンレーザの製造の進行を断面で示
し、３つの部分Ａ、Ｂ、およびＣを有する図である。
【図３】異なったｐ型不純物がドープされた濃度に対す
る、バイアス電流に応じた漏れ電流の百分率を表す一群
の曲線を示す図である。
【図４】本発明による方法の第１の実施形態による、リ
ボンレーザの製造の様々な段階を示し、４つの部分Ａ、
Ｂ、Ｃ、およびＤを有する図である。
【図５】本発明による方法の第２の実施形態による、リ
ボンレーザの製造の様々な段階を示し、３つの部分
Ｃ’、Ｃ’’、およびＣ’’’を有する図である。
【符号の説明】
２ 接触層 ３ ｎ型不純物がドープされたＩｎＰ層 ３．１ 基板 ３．２ バッファ層 ４ 活性リボン ５ ｐ型不純物がドープされたＩｎＰ層 ５．１、５．２ 層 ４１、４２、４３、４４、４５、４６ 面 ９ マスク層 １１ メサ １５ 接触層 １６、１９ 閉じ込め層 １７ ｎ型不純物がドープされた層 １８ 薄い層 ２０、２１ メタライゼーション層 ２２ 誘電体材料層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 （ｂ）ＩＩＩ−Ｖ族材料基板の上部に、
    ｐ型不純物がドープされた閉じ込め層を形成するステッ
    プと、 （ｃ）薄いｎ型不純物がドープされた層を形成するステ
    ップと、 （ｄ）活性層を形成するステップと、 （ｆ）前記活性層、前記薄いｎ型不純物がドープされた
    層、および前記ｐ型不純物がドープされた閉じ込め層の
    厚さの一部を局部的にエッチングして、リボンを含むメ
    サを形成するステップと、 （ｇ）前記リボンの側方面が全てｎ型不純物がドープさ
    れた層に隣接するように、ｎ型不純物がドープされた層
    に、前記リボンを埋め込むステップとを含む、埋め込み
    リボン半導体レーザ構造を製造する方法。
  2. 【請求項２】 （ｇ）埋め込み層に前記リボンを埋め込
    むステップの後に、さらに（ｇ１）前記埋め込み層の幅
    を減少させるようにエッチングするステップを含み、該
    ステップにより、前記メサの両側であり、かつ前記メサ
    には隣接していない部分を除去し、その結果、該エッチ
    ング後に、前記リボンが前記埋め込み層に埋められたま
    まとなり、エッチングされた層が減少した幅を有し、ま
    た上部表面、および前記リボンの上部または底部面の平
    面に実質的に垂直な表面を有し、さらに（ｇ２）幅が減
    少された前記埋め込み層の前記上部表面をマスキング
    し、誘電体材料絶縁層を堆積するステップを含み、該ス
    テップにより、絶縁層が、前記埋め込み層の側方表面、
    および前記メサの両側のｐ型不純物がドープされた閉じ
    込め層の部分を覆う、 ｐ型不純物がドープされたＩＩＩ−Ｖ族材料ウエハに適
    用される、請求項１に記載の方法。
  3. 【請求項３】 （ｄ）レーザ活性層を形成するステップ
    の後に、さらに （ｅ）前記レーザ活性層を保護するための薄い層を形成
    するステップを含む、請求項１に記載の方法。
  4. 【請求項４】 （ｇ）閉じ込め層を成長するステップの
    後に、さらに （ｈ）前記閉じ込め層の上部にメタライゼーション層を
    堆積するステップを含む、請求項１に記載の方法。
  5. 【請求項５】 前記（ｇ２）誘電体材料絶縁層を堆積す
    るステップの後に、さらに（ｈ’）エッチングされた閉
    じ込め層の上部にメタライゼーション層を堆積するステ
    ップを含む、請求項２に記載の方法。
  6. 【請求項６】 前記（ｂ）ＩＩＩ−Ｖ族材料基板の上部
    に前記閉じ込め層を堆積するステップの前に、 （ａ）ｐ型不純物がドープされた接触層をエビタキシャ
    ル成長させるステップを含み、 前記（ｈ）前記メタライゼーション層を堆積するステッ
    プの後に、 （ｋ）第２のウエハ上にウエハをひっくり返し、前記基
    板を除去するステップと、 （ｌ）前記接触層の上部にメタライゼーション層を堆積
    するステップとをさらに含む、請求項４に記載の半導体
    レーザ構造を製造する方法。
  7. 【請求項７】 ｐ型不純物がドープされた層の側方外側
    部分に、陽子を注入するステップをさらに含む、請求項
    ６に記載の半導体レーザ構造を製造する方法。
  8. 【請求項８】 埋め込みメサの一部を形成するリボンを
    含む埋め込みリボンレーザであって、前記リボンが、４
    つの側方面、すなわち、上部面、底部面、および、上部
    面および底部面に結合した２つの面を有し、前記リボン
    の側方底部面および側方上部面が、ｎ型不純物がドープ
    された層に隣接する埋め込みリボンレーザ。
  9. 【請求項９】 前記上部面および底部面に結合する前記
    側方面も、ｎ型不純物がドープされた層に隣接する、請
    求項８に記載の埋め込みリボンレーザ。
  10. 【請求項１０】 ｎ型不純物がドープされた層におい
    て、前記リボンが、ｐ型不純物がドープされた層から１
    μｍ未満の厚さだけ離れている、請求項８に記載の埋め
    込みリボンレーザ。
  11. 【請求項１１】 前記リボンを一体化している前記メサ
    の両側に、誘電体材料層の前記リボンの前記上部面およ
    び底部面の平面に垂直な部分を含む、請求項８に記載の
    埋め込みリボンレーザ。
  12. 【請求項１２】 前記リボンを一体化している前記メサ
    の両側の誘電体材料層部分が、前記リボンの幅の４倍に
    実質的に等しい距離だけ互いに離れている、請求項１１
    に記載の埋め込みリボンレーザ。
JP2002027710A 2001-02-13 2002-02-05 埋め込みリボン半導体レーザと製造方法 Withdrawn JP2002252406A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0101912A FR2820891B1 (fr) 2001-02-13 2001-02-13 Laser semi conducteur a ruban enterre et procede de fabrication
FR0101912 2001-02-13

Publications (1)

Publication Number Publication Date
JP2002252406A true JP2002252406A (ja) 2002-09-06

Family

ID=8859933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002027710A Withdrawn JP2002252406A (ja) 2001-02-13 2002-02-05 埋め込みリボン半導体レーザと製造方法

Country Status (4)

Country Link
US (1) US6751246B2 (ja)
EP (1) EP1233494A1 (ja)
JP (1) JP2002252406A (ja)
FR (1) FR2820891B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413527B1 (ko) * 2002-01-29 2004-01-03 한국전자통신연구원 단일 집적 반도체 광소자 제작방법
TWI373894B (en) * 2003-06-27 2012-10-01 Nichia Corp Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
FR2879841B1 (fr) * 2004-12-22 2008-10-24 Thales Sa Laser semiconducteur de puissance a faibles divergence et astigmatisme

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347611A (en) * 1980-11-06 1982-08-31 Xerox Corporation Large optical cavity (LOC) mesa laser
GB2292011B (en) * 1993-07-20 1997-11-05 Mitsubishi Electric Corp Semiconductor optical devices and methods for fabricating semiconductor optical devices
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
JPH07335981A (ja) * 1994-06-07 1995-12-22 Mitsubishi Electric Corp 半導体発光素子，レーザアンプ，及び増幅機能を有する波長可変フィルタ
FR2736473B1 (fr) * 1995-07-06 1997-09-12 Boumedienne Mersali Dispositif laser a structure enterree pour circuit photonique integre et procede de fabrication
JP3481458B2 (ja) * 1998-05-14 2003-12-22 アンリツ株式会社 半導体レーザ
JP2000216495A (ja) * 1999-01-26 2000-08-04 Nec Corp 半導体光素子の製造方法

Also Published As

Publication number Publication date
US6751246B2 (en) 2004-06-15
FR2820891B1 (fr) 2004-08-27
EP1233494A1 (fr) 2002-08-21
US20020110170A1 (en) 2002-08-15
FR2820891A1 (fr) 2002-08-16

Similar Documents

Publication Publication Date Title
JP3897186B2 (ja) 化合物半導体レーザ
JP2545188B2 (ja) 埋込みヘテロ構造レ―ザ
EP1750336B1 (en) Semiconductor optical device and a method of fabricating the same
CA2072632A1 (en) Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
US5913107A (en) Photosemiconductor device and method of fabricating the same
US4716125A (en) Method of producing semiconductor laser
JPH07162086A (ja) 半導体レーザの製造方法
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
EP0293000B1 (en) Light emitting device
US5441912A (en) Method of manufacturing a laser diode
WO2019208697A1 (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
US5222091A (en) Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor
US4870650A (en) Semiconductor laser having a boundary-region absorption layer
US6751246B2 (en) Buried ribbon semiconductor laser and a method of fabrication
JP2001185809A (ja) 半導体光デバイス装置及びその製造方法
EP0273730B1 (en) Method of fabricating semiconductor laser device
JPH07254750A (ja) 半導体レーザ
US20030062517A1 (en) Semiconductor device with current confinement structure
US6829275B2 (en) Hybrid confinement layers of buried heterostructure semiconductor laser
JP3241002B2 (ja) 半導体レーザの製造方法
US4530099A (en) Planar narrow-stripe laser with improved charge carrier confinement
US6023483A (en) Semiconductor light-emitting device
JP2555984B2 (ja) 半導体レーザおよびその製造方法
EP0867949A2 (en) Semiconductor light-emitting device
WO2006024025A2 (en) Optical-mode-confined and electrical-current-confined semiconductor light sources utilizing resistive interfacial layers

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405