JPH1146014A

JPH1146014A - ４族系半導体装置、半導体光装置、および半導体高発光部材

Info

Publication number: JPH1146014A
Application number: JP20025997A
Authority: JP
Inventors: Kiyokazu Nakagawa; 清和中川; Yoshinobu Kimura; 嘉伸木村; Masanobu Miyao; 正信宮尾
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-07-25
Filing date: 1997-07-25
Publication date: 1999-02-16

Abstract

(57)【要約】【課題】本発明の目的は、シリコン系４族半導体で光
集積回路装置を可能とすることにある。【解決手段】シリコンとシリコン以外の４族元素、例
えばゲルマニウムという4族系半導体からなるシリコン
とシリコン以外の４族元素の混晶を用いて発光素子部と
受光素子部を隣接する同一基板上に形成する。【効果】シリコン以外の４族元素を分散させたシリコ
ンーゲルマニウム混晶からなる高発光効率の発光素子と
受光素子形成が可能となる。同一シリコン基板上に電子
素子部と発光および受光の光素子部形成が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はシリコン、ゲルマニ
ウムの4族系元素を用いた半導体装置、半導体光装置、
半導体高光遷移確率部材およびその製造方法に関するも
のである。

【０００２】

【従来の技術】従来のシリコンおよびゲルマニウムを用
いた発光素子に関しては、例えば、ジャーナル・オブ・
クリスタル・グロース、1993年、第127巻、第1083頁か
ら第1087頁(Journal of Crystal Growth, volume 127
(1993) pp.1083-1087)（記事１）、アプライド・フィジ
クス・レター、1987年、第50巻、第1417頁(Appl. Phys.
Letters, volume 50(1987),1417)（記事２）,ジャーナ
ル・オブ・ヴァキュームサイエンス・アンド・テクノロ
ジィー1991年、B9、第779頁(J. Vacuum Sci. Technol.,
B9(1991),779)（記事３）などに見られる。

【０００３】記事１はシリコン（１１１）面に成長させ
たｐ型の歪シリコンーゲルマニウム／シリコン多重量子
井戸構造において、室温以上にてエレクトロルミネッセ
ンスが観測されたとの報告である。記事２はシリコン
（１００）面に気相成長させたシリコンーゲルマニウム
・アロイのエレクトロルミネッセンスの観測の報告であ
る。記事３はシリコン（１００）面にMBE(Molecular Be
am Epitaxy)によって成長させたシリコンーゲルマニウ
ムを用いた量子井戸構造よりのエレクトロルミネッセン
スの観測の報告である。

【０００４】

【発明が解決しようとする課題】上記従来技術の４族系
半導体材料による発光は、いずれも、いまだエレクトロ
ルミネッセンスが観測されたことにとどまる。同材料の
発光遷移確率が極めて低い為、十分な発光は得られず、
実用的な発光素子としては使用できないものであった。

【０００５】本発明の目的は、４族系半導体材料による
発光部または受光部を集積化した半導体装置を提供する
ものである。

【０００６】本発明の別な目的は、４族系半導体材料に
よって、良好な光集積回路装置を提供せんとするもので
ある。

【０００７】本発明の別な目的は、４族系半導体材料に
よって、光配線を有する半導体装置を提供せんとするも
のである。

【０００８】本発明の別な目的は、４族系半導体材料に
よって、より大きな発光強度を有する半導体光装置を提
供せんとするものである。

【０００９】本発明の別な目的は、４族系半導体材料に
よって、良好な受光特性を有する半導体光装置を提供せ
んとするものである。

【００１０】本発明の別な目的は、高い発光遷移確率を
有する４族系半導体部材を提供せんとするものである。

【００１１】

【課題を解決するための手段】本願明細書に開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００１２】（１）本発明の第１の形態は、シリコン基
板に、シリコンとシリコンを除く４族元素との混晶層を
活性領域として少なくとも一層有する半導体光素子部を
有することを特徴とする半導体装置である。また、上記
混晶層からなる発・受光層素子と同一混晶層をチャンネ
ルとして用いた電界効果トランジスタを同一基板上に集
積することが可能となる。本発明によれば、シリコンお
よび４族元素を主体としている為、これまでのシリコン
を主体とする半導体装置の各種回路構成、製造方法をそ
のまま適用し、半導体光素子部を有する半導体装置の実
現が可能である（２）本発明の半導体装置の別な形態は、前記半導体光
素子部が半導体発光素子部なることを特徴とする前項
（１）に記載の半導体装置である。

【００１３】（３）本発明の半導体装置の別な形態は、
前記半導体光素子部が半導体受光素子部なることを特徴
とする前項（１）に記載の半導体装置である。

【００１４】（４）本発明の半導体装置の別な形態は、
前記半導体発光素子部または前記半導体受光素子部の活
性領域が、シリコン層と、シリコンとシリコンを除く４
族元素との混晶層とを有する量子井戸構造を有すること
を特徴とする前項（１）―（３）に記載の半導体装置で
ある。シリコンとシリコンを除く４族元素との混晶層と
を有する量子井戸構造を用いることによって、これまで
のシリコン・プロセスとの互換性を確保しつつ、量子井
戸構造が有する特徴、例えば、発光効率、受光効率の向
上などの効果を得ることが出来る。

【００１５】量子井戸の数は、通例の発光、受光素子に
おいて用いている技術の適用で十分である。

【００１６】（５）本発明の半導体装置の別な形態は、
前記シリコンを除く４族元素が、ゲルマニウム、炭素、
および錫の群から選ばれた少なくとも一者なることを特
徴とする前記（１）―（４）記載の半導体装置である。
シリコンを除く４族元素としては、ゲルマニウム、炭
素、および錫が有用である。更に、ゲルマニウムと炭
素、わけてもゲルマニウムが、イオン半径の観点からも
有効である。また、例えば、ゲルマニウムと炭素の併用
なども用いることも勿論可能である。わけてもゲルマニ
ウムが、格子定数の観点から有効である。また、炭素の
場合には、格子定数がシリコンに比べて３４％小さいた
め、シリコンに比べ格子定数が４％大きいゲルマニウム
と炭素を併用して混晶を形成することが有効である。

【００１７】（６）本発明の半導体装置の別な形態は、
シリコン基板に、シリコンとシリコンを除く４族元素と
の混晶層を活性領域として少なくとも一層有する半導体
発光部あるいはシリコンとシリコンを除く４族元素との
混晶層を活性領域として少なくとも一層有する半導体受
光部との少なくともいずれかを有し、少なくとも前記半
導体発光部と前記半導体受光部を接続する光路を有する
ことを特徴とする半導体装置である。半導体高発光遷移
確率部材を用いて、半導体発光部あるいは半導体受光部
などを構成し、この両者に光路をもって接続することに
よって、これまでの半導体装置の論理回路などの間の配
線の役割を、光を用いて構成することが出来る。電子回
路部に対していわゆる光配線を組み込むことが出来、極
めて高速な半導体装置を実現することが出来る。銅配線
の半導体集積回路装置に比較し、本発明によれば、配線
遅延時間は１桁ないし１。５桁程度改善することが出来
る。

【００１８】（７）更に、前記項目（６）とは異なり前
記半導体発光部と前記半導体受光部を用いて光論理回路
自体を構成することも出来る。

【００１９】（８）本発明の半導体装置の別な形態は、
前記半導体発光素子部または前記半導体受光素子部の活
性領域が、シリコン層と、シリコンとシリコンを除く４
族元素との混晶層とを有する量子井戸構造を有すること
を特徴とする前項（５）―（６）に記載の半導体装置で
ある。シリコンとシリコンを除く４族元素との混晶層と
を有する量子井戸構造を用いることによって、これまで
のシリコン・プロセスとの互換性を確保しつつ、量子井
戸構造が有する特徴、例えば、発光効率、受光効率の向
上などの効果を得ることが出来る。

【００２０】（９）本発明の半導体装置の別な形態は、
前記シリコンを除く４族元素が、ゲルマニウム、炭素お
よび錫の群から選ばれた少なくとも一者なることを特徴
とする前記（６）―（８）に記載の半導体装置である。
シリコンを除く４族元素としては、ゲルマニウム、炭
素、および錫が本目的に有用である。更に、ゲルマニウ
ムと炭素、わけてもゲルマニウムが、イオン半径の観点
からも有効である。また、例えば、ゲルマニウムと炭素
の併用なども用いることも勿論可能である。

【００２１】次に、シリコンを主体とした半導体材料の
発光遷移確率の向上、並びにこれを用いた半導体光装置
および半導体高発光遷移確率部材などについて説明す
る。

【００２２】尚、原理的な説明に、シリコンーゲルマニ
ウム系を例にとって説明するが、本発明に係わる他の系
についても同様の原理である。即ち、ゲルマニウムを、
添加するシリコンを除く４族元素、例えば、炭素、錫と
して考えれば良い。

【００２３】シリコンを主体とした半導体材料の発光遷
移確率については、発光遷移確率を低下させているゲル
マニウムーゲルマニウム結合（以下、Ge-Ge結合と記
す）の濃度をシリコンーゲルマニウム結合（Si-Ge結
合）の濃度の10分の1以下とすることで大幅な向上が認
められる。即ち、シリコンーゲルマニウム混晶内で、Ｇ
ｅ−Ｇｅ結合を有するゲルマニウム原子対（以下、Ｇｅ
原子対と記す）またはクラスターの形成を抑制し、Si-G
e結合を導入する。こうすることに依って、シリコン原
子（以下、Si原子と記す）とゲルマニウム原子（以下、
Ge原子と記す）周囲の対象性を４面体配位から歪ませ、
４族の半導体では従来イオン結合性が無く電荷の分布が
無かったものをこの歪みにより電荷分布を生じさせ、Ga
As化合物半導体と類似のバンド構造とした。本願発明は
こうして、シリコンやゲルマニウムの間接遷移型半導体
では従来不可能だった高い発光効率を得られるようにし
たものである。こうして、半導体高発光遷移確率部材を
得ることができる。

【００２４】このことは、そのラマン散乱強度における
Ｇｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ結合振動モード
の１／１０以下の混晶として観測される。

【００２５】これまで、シリコン結晶中に、全てのGe原
子が分散することはなく、多数ののGe原子はGe-Ge結合
を有するGe原子対またはクラスターを形成される。その
ため、Si原子とGe原子の原子半径の違いによる歪みがGe
-Ge結合により吸収されてしまい、結果としてSi領域とG
e領域との混合物と同等となる。そして、発光遷移確率
は極めて低いものとなっているのが現状であった。

【００２６】これに対して、本発明のシリコンーゲルマ
ニウム混晶では、概ね、発光遷移確率を、従来のシリコ
ンーゲルマニウム系の発光の効率を概ね10倍向上させる
ことが出来る。

【００２７】（１０）本発明の半導体装置の別な形態
は、ＳｉーＧｅ混晶層を活性領域として少なくとも一層
有し、且つ前記ＳｉーＧｅ混晶層が、Ｇｅ原子クラスタ
ーのＧｅ原子数が、当該ＳｉーＧｅ混晶に含まれるＧｅ
原子数の１／１０以下となるようにＧｅ原子を配された
混晶層なることを特徴とする半導体光装置である。

【００２８】（１１）本発明の半導体装置の別な形態
は、ＳｉーＧｅ混晶層を活性領域として少なくとも一層
有し、且つ前記ＳｉーＧｅ混晶層が、そのラマン散乱強
度におけるＧｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ結合
振動モードの１／１０以下の混晶層なることを特徴とす
る半導体光装置である。

【００２９】尚、本願明細書における半導体発光装置と
して、ｐｎ接合またはｐｉｎ接合などのヘテロ接合を有
し、光を発光する半導体装置、具体的には発光ダイオー
ド装置あるいはスーパルミネッセントダイオード、半導
体レーザ装置などをあげることが出来る。

【００３０】（１２）本発明の別な形態は、シリコンを
除く４族元素の原子クラスターの当該シリコンを除く４
族元素の原子数が、シリコンとシリコンを除く４族元素
との混晶に含まれる原子数の１／１０以下となるように
前記シリコンを除く４族元素の原子を配されたシリコン
とシリコンを除く４族元素との混晶よりなることを特徴
とする半導体高発光遷移確率部材である。

【００３１】（１３）本発明の別な形態は、ラマン散乱
強度におけるシリコンを除く４族元素相互の結合振動モ
ードがシリコンとシリコンを除く４族元素との結合振動
モードの１／１０以下のシリコンとシリコンを除く４族
元素との混晶よりなることを特徴とする半導体高発光遷
移確率部材である。

【００３２】（１４）本願発明の別な形態は、Ｇｅ原子
クラスターのＧｅ原子数が、ＳｉーＧｅ混晶に含まれる
Ｇｅ原子数の１／１０以下となるようにＧｅ原子を配さ
れたＳｉーＧｅ混晶よりなることを特徴とする半導体高
発光遷移確率部材である。

【００３３】（１５）本願発明の別な形態は、ラマン散
乱強度におけるＧｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ
結合振動モードの１／１０以下のＳｉーＧｅ混晶よりな
ることを特徴とする半導体高発光遷移確率部材である。

【００３４】ここに列挙した各半導体高発光遷移確率部
材は、上記各半導体装置、半導体光装置等を実現に有用
なものである。

【００３５】本願にて用いるシリコンとシリコンを除く
４族元素との混晶の製造方法には、MBE(Molecular Beam
Epitaxy)やCVD(Chemical Vapor Deposition)などがあ
る。わけてもMBEが有用である。

【００３６】シリコンーゲルマニウム混晶内で、Ge-Ge
結合を有するGe原子対またはクラスターの形成を抑制
し、Si-Ge結合を導入する必用がある。この為の代表的
な方法は次の手段である。

【００３７】第１の例は、SiGe混晶層を結晶成長する際
に結晶表面を原子状水素で常に覆うことによりGeクラス
ター形成を抑制することである。勿論、製造する個別の
半導体装置によって、より具体的条件は異なるが、好ま
しい例を掲げれば次の通りである。成長温度は３００℃
より６００℃、Ｈ＋の流量は０．１―１ＭＬ／Ｓｅｃ，
好ましくは０．３―０．６ＭＬ／Ｓｅｃ、Ｓｉの流量は
数ＭＬ／Ｓｅｃ、好ましくは３―６ＭＬ／Ｓｅｃ、Ｇｅ
流量は０．０５―０．３ＭＬ／Ｓｅｃである。

【００３８】第２の例は比較的低い温度250℃から350℃
の温度域でSiGe層を成長し、Geクラスター形成を抑制
し、さらに低温成長による低い結晶性を回復させるため
の750℃から950℃程度のアニールを行うものである。
尚、各材料の流量は前記の条件に準ずれば良い。

【００３９】従って、例えば、Ge原子を分散させたSi(1
-X)Ge(X)混晶層（但し、ここで、例えば(1-X)あるい
は、(X)などは各元素の元素比を表す。以下、同じ表示
である。）の形成法として、SiGe混晶層を結晶成長する
際に、結晶表面を原子状水素で覆うことによりGeクラス
ター形成を抑制しSi/Si(1-X)Ge(X)/Si/Si(1-X)Ge(X)/Si
・・・/Si(1-X)Ge(X)/Si多重量子井戸構造を形成するこ
とが出来る。

【００４０】更には、例えば、Ge原子を分散させたSi(1
-X)Ge(X)混晶層の形成法として、比較的低い温度250℃
から350℃の温度域でSiGe層を成長しGeクラスター形成
を抑制し、さらに低温成長による低い結晶性を回復させ
るための750℃から950℃程度のアニールとを組み合わせ
Si/Si(1-X)Ge(X)/Si/Si(1-X)Ge(X)/Si・・・/Si(1-X)Ge
(X)/Si多重量子井戸構造を形成することが出来る。

【００４１】上述した各種形態は以下の実施例をもって
詳しく説明される。

【００４２】

【発明の実施の態様】

実施例1 本実施例は量子井戸構造を有するp-i-n型の発光ダイオ
ードの例である。

【００４３】図1は、本実施例の半導体装置を構成する
為の半導体層を積層した状態を示す断面図である。抵抗
率が1000Ωcmの高抵抗シリコン基板111の(100)面を化学
洗浄した後、通例の分子線成長装置に入れ、表面クリー
ニングを行う。

【００４４】次いで、電子線加熱蒸着法を用いて、Siお
よびBを本基板上に基板温度600℃で、同時に蒸着しｐ型
電極層としてp+-Si層112を厚さ100Å、およびｐ型層と
してp-Si層113を厚さ300Åに成長する。このp+-Si層112
のBのドーピング量は１立方ｃｍ当たり1x10²⁰程度であ
る。 p-Si層113のBのドーピング量は１立方ｃｍ当たり1
x10¹⁸程度である。

【００４５】こうして、準備された基板上に不純物をド
ープしていないi-Si層114を厚さ200Å、不純物をドープ
していないi-Si_0.8Ge_0.2層115を厚さ100Å、不純物をド
ープしていない i-Si層116を厚さ200Åに成長する。

【００４６】i-Si_0.8Ge_0.2層115の成長は、基板温度600
℃にて、分子状水素に高周波を印加して形成した原子状
水素を1秒間、単位面積あたり0.5原子層照射しながらSi
およびGeを同時蒸着して成長した。ここで、Siは電子線
加熱蒸着法により、Geは抵抗加熱のいわゆるクヌードセ
ンセルを用いた。

【００４７】さらに、ｎ型層としてn-Si層117を厚さ300
Å、ｎ側電極層としてn+-Si層118を厚さ2000Åに成長す
る。 n-Si層117はSbをクヌードセンセルを用いてSiと同
時に蒸着し、Sb濃度は１立方ｃｍ当たり1x10¹⁸程度であ
る。また、さらに電極層n+-Si層118はSb濃度１立方ｃｍ
当たり1x10²⁰程度である。

【００４８】こうして形成した多層構造体を分子線成長
装置から取り出し、通例のフォトリソグラフィー法を用
いてメサ型に加工しp-i-n型のダイオード構造と、さら
にこのダイオード構造に隣接して同一構造のp-i-n型の
ダイオード構造のを形成する。一方は、発光素子部、他
方が受光素子部である。

【００４９】図２に示す通り、上述のごとくメサ型加工
を施した半導体基体上に、CVD法によってパッシベーシ
ョン膜として、SiO₂膜119を堆積する。次いで通例のフ
ォトリソグラフィとエッチング法によって、電極取り出
し部を開口部とするなどSiO₂膜を所望形状にパターンニ
ングする。さらに、アルミニウムを蒸着し、所望形状に
フォトリソグラフィーとエッチングによって加工し、電
極120を形成する。こうして、図２にその断面図を示す
通り発光素子部と受光素子部を同一基板に有する半導体
装置を得ることが出来た。

【００５０】シリコンーゲルマニウム混晶を用いること
による発光効率は概ね一桁の向上が見られる。この為、
変調速度は、従来の4族半導体のシリコンーゲルマニウ
ム混晶による発光素子に印加するバイアスを変調する場
合に比べ10倍以上高速動作が可能となった。

【００５１】また、シリコンーゲルマニウムー炭素混晶
を本方法により形成することによっても、同様の発光効
率の向上が認められ、素子性能の向上が可能となった。

【００５２】実施例２図1は、半導体光高遷移材料を構成する為の半導体層を
積層した状態を示す断面図である。抵抗率が1000Ωcmの
高抵抗シリコン基板111の(100)面を化学洗浄した後、通
例の分子線成長装置に入れ、表面クリーニングを行う。

【００５３】次いで、電子線加熱蒸着法を用いて、Siお
よびBを本基板上に基板温度600℃で、同時に蒸着しｐ型
電極層としてp+-Si層112を厚さ100Å、およびｐ型層と
してp-Si層113を厚さ300Åに成長する。このp+-Si層112
のBのドーピング量は１立方ｃｍ当たり1x10²⁰程度であ
る。 p-Si層113のBのドーピング量は１立方ｃｍ当たり1
x10¹⁸程度である。

【００５４】こうして、準備された基板上に不純物をド
ープしていないi-Si層114を厚さ200Å、不純物をドープ
していないi-Si0.8Ge0.2層115を厚さ100Å、不純物をド
ープしていない i-Si層116を厚さ200Åに成長する。

【００５５】i-Si_0.8Ge_0.2層115の成長は、基板温度600
℃にて、分子状水素に高周波を印加して形成した原子状
水素を1秒間、単位面積あたり0.5原子層照射しながらSi
およびGeを同時蒸着して成長した。ここで、Siは電子線
加熱蒸着法により、Geは抵抗加熱のいわゆるクヌードセ
ンセルを用いた。

【００５６】本実施例でのシリコンーゲルマニウム混晶
形成の検討において、下記の一般的事実が明らかとなっ
た。上記のごときシリコンーゲルマニウム混晶の形成時
の原子状水素の照射の際、原子状水素の照射密度は1平
方ｃｍあたり0.1原子層以上で、本願発明の実施に障害
となるＧｅ−Ｇｅクラスターの形成が抑制される。

【００５７】図３は各種シリコンーゲルマニウム混晶の
ラマン散乱強度を示したものである。原子状水素を結晶
成長中に導入した試料では図３の（b）、(c)に示す結果
となった。図３の（b）ようにSi-Ge結合に対応する振動
のラマン散乱ピークが観察されるが、Ge-Ge結合のピー
クは Si-Ge結合に対応する振動のラマン散乱ピークの１
／１０以下となるか、あるいはGe-Ge結合のピークが観
察されない。

【００５８】一方、水素を導入しない場合には図2(ａ)
に示すようにGe-Ge結合のラマン散乱ピークが十分大き
く観察されている。この例のSi_0.8Ge_0.2層中には1x10¹⁶
個のGe原子が存在することから、ラマン散乱の強度比か
ら水素照射をしない場合には3x10¹⁵個のGeがGe-Ge結合
に寄与している。図４はSi-Geラマン散乱およびGe-Geラ
マン散乱の強度の和とSi-Ge散乱強度の比、すなわちSi-
Geラマン散乱強度÷（Si-Geラマン散乱強度 + Ge-Geラ
マン散乱強度）と発光強度の関係を示している。尚、発
光強度は相対値で表示している。このように、発光強度
はSi-Geラマン散乱強度÷（Si-Geラマン散乱強度 + Ge-
Geラマン散乱強度）に依存して増加することが分かっ
た。

【００５９】尚、ラマン散乱強度は、上述の説明におい
て、そのピークの強度としたが、正確にはそのスペクト
ルの積分値で評価される。

【００６０】こうしたラマン散乱強度と発光強度の関係
は、ゲルマニウム以外の４族元素、例えば、炭素、錫に
おいても同様の傾向を示す。

【００６１】シリコンーゲルマニウムー炭素混晶を本方
法により形成することによっても、同様の発光効率の向
上が認められ、素子性能の向上が可能となった。

【００６２】実施例３本実施例は量子井戸構造を有するp-i-n型の発光素子
部、受光素子部および電子素子部を同一基板に形成した
例である。本例の半導体装置は、いはゆる光集積回路装
置、OEIC(Optical Electronic Integrated Circuit)を
構成している。尚、シリコンーゲルマニウム混晶の製造
方法に関しては、実施例１とはこれを異にする。勿論、
実施例１と同じ方法によってシリコンーゲルマニウム混
晶を製造しても良い。

【００６３】図４は、第３の実施例の半導体装置を構成
する為、半導体層を積層した状態を示す断面図である。
抵抗率が1000Ωcmの高抵抗Si(100)基板２１１を化学洗
浄した後、通例の分子線成長装置に入れ、表面クリーニ
ングを行う。

【００６４】次いで、電子線加熱蒸着法を用いてSiおよ
びBを本基板上に基板温度600℃で同時に蒸着し、ｐ型電
極層として p+-Si層２１２を厚さ100Å、およびｐ型層
としてp-Si層２１３を厚さ300Åに成長する。このp+-Si
層２１２のBのドーピング量は１立方ｃｍ当たり1x10²⁰
程度である。 p-Si層２１３のBのドーピング量は１立方
ｃｍ当たり1x10¹⁸程度である。

【００６５】こうして準備された基板上に、基板温度30
0℃で、不純物をドープしていないi-Si層２１４を厚さ2
00Å、不純物をドープしていないi-Si_0.8Ge_0.2層２１５
を厚さ100Å、 i-Si層２１６を厚さ200Åに順次成長し
た。ここで、Siは電子線加熱蒸着法によりGeは抵抗加熱
のいわゆるクヌードセンセルを用いた。その後、こうし
て準備した半導体積層体を900℃15分間アニールする。
次いで、温度を600℃に下げて、ｎ型層としてn-Si層２
１７を厚さ300Å、電極層n+-Si層２１８を厚さ2000Åに
成長する。

【００６６】n-Si層２１７は、Sbをクヌードセンセルを
用いてSiと同時に蒸着した。そのSb濃度は１立方ｃｍ当
たり1x10¹⁸程度である。電極層n+-Si層２１８のSb濃度
は１立方ｃｍ当たり1x10²⁰程度である。

【００６７】こうして形成した多層構造体を分子線成長
装置から取り出し、周知のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層２１７、２１８を取り除く。さら
に、周知のフォトリソグラフィー法およびエッチング法
を用いて、各素子間分離のためメサ型に加工を行う。こ
うして準備された多層積層体に、CVD法によって、パッ
シベーション膜として、SiO₂膜２１９を400℃で500Å堆
積する。このSiO₂膜２１９をフォトリソグラフィー法お
よびエッチング法によって、電極取り出し部を開口部と
するなど、所望形状に加工する。さらに、アルミニウム
電極２２０の蒸着し、所望形状にォトリソグラフィー法
およびエッチング法によって加工し、電極を形成する。
更に、砒素イオン注入によるソース電極２２１、ドレー
ン電極２２２の形成などを形成した。本願発明に係わる
シリコンーゲルマニウム混晶の製造以外の諸部分の製造
は、従来の半導体装置の形成技術を用いて十分である。

【００６８】図６は、本実施例の半導体装置の断面図で
ある。この半導体装置は、電界効果トランジスタ部、お
よびp-i-n型のダイオード構造の発光素子部、この発光
素子に隣接して同一構造の受光用のダイオード部が同一
基板に形成されている。この電界効果トランジスタ部
は、単純化して描かれているが、これら発光素子部、受
光素子部の駆動回路の構成に用いられるものである。駆
動回路自体はこれまでの通例のもので良い。本願発明に
よれば、シリコン基板を用いているので、これまでの半
導体装置における、回路、システム構成、あるいは製造
方法など全く同様に適用可能である。これは、本願発明
の大きな利点の一つである。

【００６９】尚、シリコンーゲルマニウム混晶の製造に
おいて、従来の例にみられる様に、単に600℃程度の高
温での結晶成長ではGeが結晶表面でGe-Ge結合を形成し
てしまう。このため、この実施例では、SiGe層215を形
成する際300℃程度の低温成長を行っている。その後の
アニールは結晶性回復を行うのでである。このプロセス
を用いることにより、実施例1の原子状水素照射と同等
の効果が得られる。

【００７０】実施例４本実施例は発光素子部、受光素子部および電子素子部を
同一基板上の形成した例を示すものである。そして、発
光素子部―受光素子部対はいはゆる光配線を構成してい
る例である。本実施例では、成長基板面にシリコンーゲ
ルマニウム混晶を原子状水素を照射しながら形成する。

【００７１】図７は、本実施例の半導体装置を構成する
為の半導体層を積層した状態を示す断面図である。図８
は本実施例の半導体装置の主要部分の断面図である。

【００７２】先ず、抵抗率が1000Ωcmの高抵抗Si(100)
基板311を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。この後、電子線加熱蒸着法を用
いてSiおよびBを本基板上に、基板温度600℃で同時に蒸
着し、電極層としてp+-Si層312を厚さ100Å、およびp-
Si層313を厚さ300Åに成長する。このp+-Si層312のBの
ドーピング量は、１立方ｃｍ当たり1x10²⁰程度、さらに
p-Si層313のBのドーピング量は１立方ｃｍ当たり1x10¹⁸
程度である。

【００７３】こうして準備された基板上に、不純物をド
ープしていないi-Si層314を厚さ200Å成長し、不純物を
ドープしていないi-Si_0.8Ge_0.2層315を厚さ100Å、およ
びi-Si層316を厚さ200Åに成長する。

【００７４】このi-Si_0.8Ge_0.2層315の成長は、基板温
度600℃にて、分子状水素に高周波を印加して形成した
原子状水素を1秒間、単位面積あたり0.5原子層、基板上
に照射しながらSiおよびGeを同時蒸着して成長した。こ
こで、Siは電子線加熱蒸着法により、Geは抵抗加熱のい
わゆるクヌードセンセルを用いた。

【００７５】さらに、ｎ型層としてn-Si層317を300Å、
ｎ側電極層としてn+-Si層318を2000Åに成長する。 n-S
i層317はSbをクヌードセンセルを用いてSiと同時に蒸着
し、Sb濃度は１立方ｃｍ当たり1x10¹⁸程度である。さら
に電極層n+-Si層318のSb濃度は１立方ｃｍ当たり1x10²⁰
程度である。

【００７６】こうして形成した多層構造体を分子線成長
装置から取り出し、通例のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層317、318を取り除く。さらにフォト
リソグラフィー法およびエッチング法を用いて光素子部
と電界効果トランジスタ部の各素子間分離３５０のため
メサ型に加工した。

【００７７】こうして準備した半導体積層体に、CVD法
によって、パッシベーション膜として SiO₂膜319を400
℃で500Å堆積する。次いで、通例のフォトリソグラフ
ィー法およびエッチング法によって、電極取り出し部を
開口部とするなどSiO₂膜を所望形状に加工する。さら
に、アルミニウムを蒸着し、これを所望形状に加工し電
極320を形成する。イオン注入法によるソース321、ドレ
ーン電極322の形成など従来の素子形成技術を用いて電
子素子部を完成する。本願発明に係わるシリコンーゲル
マニウム混晶の製造以外の諸部分の製造は、従来の半導
体装置の形成技術を用いて十分である。図８の（ａ）は
こうして作成した半導体受光装置の断面図、図８の
（ｂ）は半導体発光装置の断面図である。尚、同図に
は、これらの各半導体装置に接続される電子回路の主要
部を合わせて示している。

【００７８】図９は本実施例の半導体装置の全体構成を
略述する斜視図である。図８の（ａ）、（ｂ）には、発
光素子部、受光素子部を示している。半導体基板４００
には、シリコンの回路部４０５、４０６、例えば、ＵＬ
ＳＩ(Ultra Large Scale Integrated Circuit)が形成さ
れている。これらは、例えばこれまでのロジック回路で
ある。これらの回路は当然従来の半導体装置の形成技術
を用いて半導体基板に作りつけられる。

【００７９】そして、本実施例では、p-i-n型のダイオ
ード構造の発光素子部４０１、この発光素子に隣接して
同一構造の受光用のダイオード部４０２が同一基板４０
０に形成され、且つこの両者間に光路４０９が設けられ
ている。この発光―受光素子部対によって光配線が構成
されている。

【００８０】尚、発光素子部４０１は発光素子駆動用電
子回路部４０３によって、受光素子部は受光素子駆動用
電子回路部４０４によって駆動される。これら発光素子
駆動用電子回路部４０３、受光素子駆動用電子回路部４
０４は各々シリコンの回路部（ＵＬＳＩ部）４０５、４
０６よりの信号入力４０７、４０８によって制御されて
いる。

【００８１】本実施例の半導体装置はその光配線を適用
するので、ＵＬＳＩ装置における配線遅延時間を大幅に
短いものとなすことが出来る。

【００８２】たとえば、６４ビット論理回路装置の基本
設計として、配線幅が０．２ミクロン、厚さ０．５ミク
ロンの例を考えると、本願発明の半導体装置によれば配
線遅延時間は約１／１０¹⁰秒／ｃｍ程度を実現すること
が出来る。他方、同じ配線幅の条件で、銅配線では約
０．７／１０⁹秒／ｃｍ程度、アルミニウム配線では約
１／１０⁸秒／ｃｍ程度、またタングステン配線では約
１／１０⁷秒／ｃｍ程度とならざるを得ない。尚、配線
遅延時間はいずれも室温の値である。このように、本願
発明のいはゆる光配線を用いて配線遅延時間を大幅に短
縮することが可能となる。

【００８３】本願発明は、シリコン基板を用いているの
で、これまでの半導体装置における、回路、システム構
成、あるいは製造方法など全く同様に適用可能である。
これは、本願発明の大きな利点の一つである。

【００８４】尚、本発明の適用に当って、本実施例に限
らず更に集積度の、大きいあるいは小さい半導体装置へ
の適用が可能なることは言うまでもない。以上の説明で
は集積回路部をロジック回路の例としたが、ダイナミッ
ク形ランダムアクセスメモリを用いた半導体集積回路装
置、その変形形態あるいはその他の半導体装置において
も本発明の効果、特に配線遅延時間を大幅に短いものと
なすことを得ることが出来ることはいうまでもない。

【００８５】その他の半導体装置の代表的な例をあげれ
ば、マイコンなどの論理回路、バイポーラトランジスタ
を有する半導体集積回路装置、BiCMOS回路、DRAM(Dynam
ic Random Access Memory),SRAM(Static Random Memor
y)，ROM(Read Only Memory)，EEPROM(Electrically Era
sable Programmable ROM)，フラッシュメモリ(Flash Me
mory)、あるいはこれらの複合半導体装置などをあげる
ことが出来る。

【００８６】

【発明の効果】本発明によれば、４族系半導体材料によ
る発光部または受光部を集積化した半導体装置を提供で
きる。

【００８７】本発明によれば、４族系半導体材料によっ
て、良好な光集積回路装置を提供できる。

【００８８】本発明によれば、４族系半導体材料によっ
て、光配線を有する半導体装置を提供できる。

【００８９】本発明によれば、４族系半導体材料によっ
て、より大きな発光強度を有する半導体光装置を提供で
きる。

【００９０】本発明によれば、４族系半導体材料によっ
て、良好な受光特性を有する半導体光装置を提供でき
る。

【００９１】本発明によれば、高い発光遷移確率を有す
る４族系半導体部材を提供できる。

【００９２】本発明によれば、従来発光効率が低く実用
不可能だったシリコン系の４族半導体で光素子形成が可
能となった。また、本発明は４族半導体を用いたもの
で、化学的性質もシリコンとほぼ同じであり、通例のシ
リコン集積回路形成技術が利用できる利点が大きい。こ
うして、同一シリコン基板上に電子回路部と発光および
受光の光素子部の形成が可能となった。

【図面の簡単な説明】

【図1】図１は実施例１に例示した半導体装置を製造す
る為の半導体積層体の断面図である。

【図２】図２は実施例１に例示した発光素子部と受光素
子部の断面図である。

【図３】図３は本発明および従来法により形成したシリ
コンーゲルマニウム混晶のラマン散乱スペクトルを示す
ものである。

【図４】図４はラマン散乱強度と発光強度の関係を示す
図である。

【図５】図５は実施例３に例示した半導体装置を製造す
る為の半導体積層体の断面図である。

【図６】図６は実施例３に例示した発光素子部と受光素
子部の断面図である。

【図７】図７は実施例４に例示した半導体装置を製造す
る為の半導体積層体の断面図である。

【図８】図８は電子素子部と光素子部を集積化した構造
の断面図である。

【図９】図９は実施例４に例示した光集積回路装置の構
成を示す斜視図である。

【符号の説明】

111・・・高抵抗Si(100)基板；112・・・p+-Si層；113
・・・p-Si層；114・・・i-Si層；115・・・i-Si_0.8Ge
_0.2層；116・・・i-Si層；117・・・n-Si層；118・・・
n+-Si層；119・・・CVD-SiO₂膜；120・・・電極；211・
・・高抵抗Si(100)基板；212・・・p+-Si層；213・・・
p-Si層；214・・・i-Si層；215・・・i-Si_0.8Ge_0.2層；
216・・・i-Si層；217・・・n-Si層；218・・・n+-Si
層；219・・・CVD-SiO₂膜；220・・・アルミニウム電
極；311・・・高抵抗Si(100)基板；312・・・p+-Si層；
313・・・p-Si層；314・・・i-Si層；315・・・i-Si_0.8
Ge_0.2層；316・・・i-Si層；317・・・n-Si層；318・・
・n+-Si層；319・・・CVD-SiO₂膜；320・・・電極；321
・・・ソース、ドレーン領域

Claims

【特許請求の範囲】

【請求項１】シリコン基板に、シリコンとシリコンを除
く４族元素との混晶層を活性領域として少なくとも有す
る半導体発光部と、シリコンとシリコンを除く４族元素
との混晶層を活性領域として少なくとも有する半導体受
光部とを少なくとも有し、前記半導体発光部と前記半導
体受光部との少なくとも一対を接続する光路を有するこ
とを特徴とする半導体装置。
【請求項２】シリコン基板に、所望の電子回路部と、シ
リコンとシリコンを除く４族元素との混晶層を活性領域
として少なくとも有する半導体発光部と、シリコンとシ
リコンを除く４族元素との混晶層を活性領域として少な
くとも有する半導体受光部と、前記半導体発光部と前記
半導体受光部との少なくとも一対を接続する光路を有
し、前記電子回路部の所望信号が、この光路を伝播する
ことを特徴とする半導体装置。
【請求項３】前記半導体発光素子部または前記半導体受
光素子部の活性領域が、シリコン層と、シリコンとシリ
コンを除く４族元素との混晶層とを有する量子井戸構造
を有することを特徴とする請求項１―２記載の半導体装
置。
【請求項４】前記シリコンを除く４族元素が、ゲルマニ
ウム、炭素および錫の群から選ばれた少なくとも一者な
ることを特徴とする請求項１―３に記載の半導体装置。
【請求項５】前記シリコンを除く４族元素がゲルマニウ
ムなることを特徴とする請求項１―３に記載の半導体装
置。
【請求項６】シリコン基板に、シリコンとシリコンを除
く４族元素との混晶層を活性領域として少なくとも有す
る半導体発光部あるいはシリコンとシリコンを除く４族
元素との混晶層を活性領域として少なくとも有する半導
体受光部との少なくともいずれかを有することを特徴と
する半導体光装置。
【請求項７】前記半導体発光素子部または前記半導体受
光素子部の活性領域が、シリコン層と、シリコンとシリ
コンを除く４族元素との混晶層とを有する量子井戸構造
を有することを特徴とする請求項６に記載の半導体光装
置。
【請求項８】前記シリコンを除く４族元素が、ゲルマニ
ウム、炭素および錫の群から選ばれた少なくとも一者な
ることを特徴とする請求項６に記載の半導体光装置。
【請求項９】前記シリコンを除く４族元素がゲルマニウ
ムなることを特徴とする請求項６に記載の半導体光装
置。
【請求項１０】前記半導体光素子部が半導体発光素子部
なることを特徴とする請求項６―９に記載の半導体光装
置。
【請求項１１】前記半導体光素子部が半導体受光素子部
なることを特徴とする請求項６―９に記載の半導体光装
置。
【請求項１２】シリコン基板に、所望の電子回路部と、
シリコンとシリコンを除く４族元素との混晶層を活性領
域として少なくとも有する半導体発光部と、シリコンと
シリコンを除く４族元素との混晶層を活性領域として少
なくとも有する半導体受光部とを有し、前記半導体発光
部と前記半導体受光部とを少なくとも有してに光論理回
路が構成されたことを特徴とする半導体装置。
【請求項１３】前記半導体発光素子部または前記半導体
受光素子部の活性領域が、シリコン層と、シリコンとシ
リコンを除く４族元素との混晶層とを有する量子井戸構
造を有することを特徴とする請求項１２記載の半導体装
置。
【請求項１４】前記シリコンを除く４族元素が、ゲルマ
ニウム、炭素および錫の群から選ばれた少なくとも一者
なることを特徴とする請求項１２―１３記載の半導体装
置。
【請求項１５】前記シリコンを除く４族元素がゲルマニ
ウムなることを特徴とする請求項１２―１３記載の半導
体装置。
【請求項１６】シリコンとシリコンを除く４族元素との
混晶層を活性領域として少なくとも有し、且つ前記シリ
コンと前記シリコンを除く４族元素との混晶層が、前
記シリコンを除く４族元素の原子クラスターの前記シリ
コンを除く４族元素の原子数が当該混晶に含まれる前記
シリコンを除く４族元素の原子数の１／１０以下となる
ように前記シリコンを除く４族元素の原子を配された混
晶層なることを特徴とする半導体光装置。
【請求項１７】シリコンとシリコンを除く４族元素との
混晶層を活性領域として少なくとも有し、且つ前記シリ
コンと前記シリコンを除く４族元素との混晶層が、その
ラマン散乱強度における前記シリコンを除く４族元素相
互の結合振動モードが前記シリコンと前記シリコンを除
く４族元素との結合振動モードの１／１０以下の混晶層
なることを特徴とする半導体光装置。
【請求項１８】シリコンーゲルマニウム混晶層を活性領
域として少なくとも有し、且つ前記シリコンーゲルマニ
ウム混晶層が、ゲルマニウム原子クラスターのゲルマニ
ウム原子数が、当該シリコンーゲルマニウム混晶に含ま
れるゲルマニウム原子数の１／１０以下となるようにゲ
ルマニウム原子を配された混晶層なることを特徴とする
半導体光装置。
【請求項１９】シリコンーゲルマニウム混晶層を活性領
域として少なくとも一層有し、且つ前記シリコンーゲル
マニウム混晶層が、そのラマン散乱強度におけるゲルマ
ニウムーゲルマニウム結合振動モードがシリコンーゲル
マニウム結合振動モードの１／１０以下の混晶層なるこ
とを特徴とする半導体光装置。
【請求項２０】前記シリコンーゲルマニウム混晶層が半
導体発光素子部の活性領域なることを特徴とする請求項
１８―１９記載の半導体光装置。
【請求項２１】前記シリコンーゲルマニウム混晶層が半
導体受光素子部の活性領域なることを特徴とする請求項
１８―１９記載の半導体光装置。
【請求項２２】前記シリコンーゲルマニウム混晶層を複
数層有し、少なくとも半導体発光素子部の活性領域およ
び半導体受光素子部の活性領域を構成していることを特
徴とする請求項１８―１９記載の半導体光装置。
【請求項２３】シリコン基板に、シリコンとシリコンを
除く４族元素との混晶層を活性領域として少なくとも有
する半導体発光部と、シリコンとシリコンを除く４族元
素との混晶層を活性領域として少なくとも有する半導体
受光部とを少なくとも有し、前記半導体発光部と前記半
導体受光部との少なくとも一対を接続する光路を有し、
且つ前記シリコンと前記シリコンを除く４族元素との混
晶層が、前記シリコンを除く４族元素の原子クラスター
の前記シリコンを除く４族元素の原子数が当該混晶に含
まれる前記シリコンを除く４族元素の原子数の１／１０
以下となるように前記シリコンを除く４族元素の原子を
配された混晶層なることを特徴とする半導体装置。
【請求項２４】シリコン基板に、所望の電子回路部と、
シリコンとシリコンを除く４族元素との混晶層を活性領
域として少なくとも有する半導体発光部と、シリコンと
シリコンを除く４族元素との混晶層を活性領域として少
なくとも有する半導体受光部と、前記半導体発光部と前
記半導体受光部との少なくとも一対を接続する光路を有
し、前記電子回路部の所望信号が、この光路を伝播し、
且つ前記シリコンと前記シリコンを除く４族元素との混
晶層が、前記シリコンを除く４族元素の原子クラスター
の前記シリコンを除く４族元素の原子数が当該混晶に含
まれる前記シリコンを除く４族元素の原子数の１／１０
以下となるように前記シリコンを除く４族元素の原子を
配された混晶層なることを特徴とする半導体装置。
【請求項２５】シリコン基板に、シリコンとシリコンを
除く４族元素との混晶層を活性領域として少なくとも有
する半導体発光部と、シリコンとシリコンを除く４族元
素との混晶層を活性領域として少なくとも有する半導体
受光部とを少なくとも有し、前記半導体発光部と前記半
導体受光部との少なくとも一対を接続する光路を有し、
且つ前記シリコンと前記シリコンを除く４族元素との混
晶層が、そのラマン散乱強度における前記シリコンを除
く４族元素相互の結合振動モードが前記シリコンと前記
シリコンを除く４族元素との結合振動モードの１／１０
以下の混晶層なることを特徴とする半導体装置。
【請求項２６】シリコン基板に、所望の電子回路部と、
シリコンとシリコンを除く４族元素との混晶層を活性領
域として少なくとも有する半導体発光部と、シリコンと
シリコンを除く４族元素との混晶層を活性領域として少
なくとも有する半導体受光部と、前記半導体発光部と前
記半導体受光部との少なくとも一対を接続する光路を有
し、前記電子回路部の所望信号が、この光路を伝播し、
且つ前記シリコンと前記シリコンを除く４族元素との混
晶層が、且つ前記シリコンと前記シリコンを除く４族元
素との混晶層が、そのラマン散乱強度における前記シリ
コンを除く４族元素相互の結合振動モードが前記シリコ
ンと前記シリコンを除く４族元素との結合振動モードの
１／１０以下の混晶層なることを特徴とする半導体装
置。
【請求項２７】シリコンを除く４族元素の原子クラスタ
ーの当該シリコンを除く４族元素の原子数が、シリコン
とシリコンを除く４族元素との混晶に含まれる原子数の
１／１０以下となるように前記シリコンを除く４族元素
の原子を配されたシリコンとシリコンを除く４族元素と
の混晶よりなることを特徴とする半導体高発光遷移確率
部材。
【請求項２８】ラマン散乱強度におけるシリコンを除く
４族元素相互の結合振動モードがシリコンとシリコンを
除く４族元素との結合振動モードの１／１０以下のシリ
コンとシリコンを除く４族元素との混晶よりなることを
特徴とする半導体高発光遷移確率部材。
【請求項２９】シリコンを除く４族元素の原子クラスタ
ーの当該シリコンを除く４族元素の原子数が、シリコン
ーゲルマニウム混晶に含まれるゲルマニウム原子数の１
／１０以下となるようにゲルマニウム原子を配されたシ
リコンーゲルマニウム混晶よりなることを特徴とする半
導体高発光遷移確率部材。
【請求項３０】ラマン散乱強度におけるゲルマニウムー
ゲルマニウム結合振動モードがシリコンーゲルマニウム
結合振動モードの１／１０以下のシリコンーゲルマニウ
ム混晶よりなることを特徴とする半導体高発光遷移確率
部材。