JPH1187763A - ４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材 - Google Patents
４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材Info
- Publication number
- JPH1187763A JPH1187763A JP9243979A JP24397997A JPH1187763A JP H1187763 A JPH1187763 A JP H1187763A JP 9243979 A JP9243979 A JP 9243979A JP 24397997 A JP24397997 A JP 24397997A JP H1187763 A JPH1187763 A JP H1187763A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- group
- mixed crystal
- crystal layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】本発明の目的は、シリコン系４族半導体で光集
積回路装置を可能とする。 【解決手段】シリコンとシリコンを除く４族元素、例え
ばゲルマニウムとの混晶層を活性領域として用い且つ当
該混晶領域にその組成を異にする領域を有してなる。
積回路装置を可能とする。 【解決手段】シリコンとシリコンを除く４族元素、例え
ばゲルマニウムとの混晶層を活性領域として用い且つ当
該混晶領域にその組成を異にする領域を有してなる。
Description
【０００１】
【発明の属する技術分野】本発明はシリコン、ゲルマニ
ウムなどの4族系元素を用いた4族系半導体装置、4族系
半導体光装置、4族系半導体高発光部材およびその製造
方法に関するものである。
ウムなどの4族系元素を用いた4族系半導体装置、4族系
半導体光装置、4族系半導体高発光部材およびその製造
方法に関するものである。
【０００２】
【従来の技術】従来のシリコンおよびゲルマニウムを用
いた発光素子に関しては、例えば、ジャーナル・オブ・
クリスタル・グロース、1993年、第127巻、第1083頁か
ら第1087頁(Journal of Crystal Growth, volume 127
(1993) pp.1083-1087)（記事１）、アプライド・フィジ
クス・レター、1987年、第50巻、第1417頁(Appl. Phys.
Letters, volume 50(1987),1417)（記事２）,ジャーナ
ル・オブ・ヴァキュームサイエンス・アンド・テクノロ
ジィー1991年、B9、第779頁(J. Vacuum Sci. Technol.,
B9(1991),779)（記事３）などに見られる。
いた発光素子に関しては、例えば、ジャーナル・オブ・
クリスタル・グロース、1993年、第127巻、第1083頁か
ら第1087頁(Journal of Crystal Growth, volume 127
(1993) pp.1083-1087)（記事１）、アプライド・フィジ
クス・レター、1987年、第50巻、第1417頁(Appl. Phys.
Letters, volume 50(1987),1417)（記事２）,ジャーナ
ル・オブ・ヴァキュームサイエンス・アンド・テクノロ
ジィー1991年、B9、第779頁(J. Vacuum Sci. Technol.,
B9(1991),779)（記事３）などに見られる。
【０００３】記事１はシリコン（１１１）面に成長させ
たｐ型の歪シリコンーゲルマニウム／シリコン多重量子
井戸構造において、室温以上にてエレクトロルミネッセ
ンスが観測されたとの報告である。記事２はシリコン
（１００）面に気相成長させたシリコンーゲルマニウム
・アロイのエレクトロルミネッセンスの観測の報告であ
る。記事３はシリコン（１００）面にMBE(Molecular Be
am Epitaxy)によって成長させたシリコンーゲルマニウ
ムを用いた量子井戸構造よりのエレクトロルミネッセン
スの観測の報告である。
たｐ型の歪シリコンーゲルマニウム／シリコン多重量子
井戸構造において、室温以上にてエレクトロルミネッセ
ンスが観測されたとの報告である。記事２はシリコン
（１００）面に気相成長させたシリコンーゲルマニウム
・アロイのエレクトロルミネッセンスの観測の報告であ
る。記事３はシリコン（１００）面にMBE(Molecular Be
am Epitaxy)によって成長させたシリコンーゲルマニウ
ムを用いた量子井戸構造よりのエレクトロルミネッセン
スの観測の報告である。
【０００４】
【発明が解決しようとする課題】上記従来技術の４族系
半導体材料による発光は、いずれも、いまだエレクトロ
ルミネッセンスが観測されたことにとどまる。同材料の
発光遷移確率が極めて低い為、十分な発光は得られず、
実用的な発光素子としては使用できないものであった。
半導体材料による発光は、いずれも、いまだエレクトロ
ルミネッセンスが観測されたことにとどまる。同材料の
発光遷移確率が極めて低い為、十分な発光は得られず、
実用的な発光素子としては使用できないものであった。
【０００５】本発明の目的は、４族系半導体材料による
発光部または受光部を集積化した半導体装置を提供する
ものである。
発光部または受光部を集積化した半導体装置を提供する
ものである。
【０００６】本発明の別な目的は、４族系半導体材料に
よって、良好な光集積回路装置を提供せんとするもので
ある。
よって、良好な光集積回路装置を提供せんとするもので
ある。
【０００７】本発明の別な目的は、４族系半導体材料に
よって、光配線を有する半導体装置を提供せんとするも
のである。
よって、光配線を有する半導体装置を提供せんとするも
のである。
【０００８】本発明の別な目的は、４族系半導体材料に
よって、より大きな発光強度を有する半導体光装置を提
供せんとするものである。
よって、より大きな発光強度を有する半導体光装置を提
供せんとするものである。
【０００９】本発明の別な目的は、４族系半導体材料に
よって、良好な受光特性を有する半導体光装置を提供せ
んとするものである。
よって、良好な受光特性を有する半導体光装置を提供せ
んとするものである。
【００１０】本発明の別な目的は、高い発光遷移確率を
有する４族系半導体高発光部材を提供せんとするもので
ある。
有する４族系半導体高発光部材を提供せんとするもので
ある。
【００１１】
【課題を解決するための手段】本願明細書に開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１２】（１）本発明の第１の形態は、シリコン基
板に、シリコンとシリコンを除く４族元素との混晶層を
活性領域として少なくとも一層有し、且つ前記シリコン
とシリコンを除く４族元素との混晶層はその混晶比を異
にする領域を有するする半導体光素子部を有することを
特徴とする半導体装置である。
板に、シリコンとシリコンを除く４族元素との混晶層を
活性領域として少なくとも一層有し、且つ前記シリコン
とシリコンを除く４族元素との混晶層はその混晶比を異
にする領域を有するする半導体光素子部を有することを
特徴とする半導体装置である。
【００１３】また、上記混晶層からなる発光素子層ある
いは光素子層と同一混晶層をチャンネルとして用いた電
界効果トランジスタを同一基板上に集積することが可能
となる。
いは光素子層と同一混晶層をチャンネルとして用いた電
界効果トランジスタを同一基板上に集積することが可能
となる。
【００１４】本発明によれば、シリコンおよび４族元素
を主体としている為、これまでのシリコンを主体とする
半導体装置の各種回路構成、製造方法をそのまま適用
し、半導体光素子部を有する半導体装置の実現が可能で
ある。
を主体としている為、これまでのシリコンを主体とする
半導体装置の各種回路構成、製造方法をそのまま適用
し、半導体光素子部を有する半導体装置の実現が可能で
ある。
【００１５】更に、本発明によれば、４族元素との混晶
層はその混晶比を異にする領域を有するので、半導体装
置に要求される特性と結晶成長における条件などの調整
が容易となる。
層はその混晶比を異にする領域を有するので、半導体装
置に要求される特性と結晶成長における条件などの調整
が容易となる。
【００１６】（２）本発明の半導体装置の別な形態は、
前記（１）項の前記シリコンとシリコンを除く４族元素
との混晶層はその混晶比を異にする領域が、量子井戸構
造を有することを特徴とする半導体装置である。本発明
によれば、４族元素との混晶層はその混晶比を異にする
領域を有するので、半導体装置に要求される特性と結晶
成長における条件などの調整が容易となる。
前記（１）項の前記シリコンとシリコンを除く４族元素
との混晶層はその混晶比を異にする領域が、量子井戸構
造を有することを特徴とする半導体装置である。本発明
によれば、４族元素との混晶層はその混晶比を異にする
領域を有するので、半導体装置に要求される特性と結晶
成長における条件などの調整が容易となる。
【００１７】（３）本発明の半導体装置の別な形態は、
前記半導体光素子部が半導体発光素子部なることを特徴
とする前項（１）または（２）に記載の半導体装置であ
る。（４）本発明の半導体装置の別な形態は、前記半導
体光素子部が半導体受光素子部なることを特徴とする前
項（１）または（２）に記載の半導体装置である。
（５）本発明の半導体装置の別な形態は、前記半導体発
光素子部または前記半導体受光素子部の活性領域が、シ
リコンとシリコンを除く４族元素との混晶層で構成され
た量子井戸構造を有することを特徴とする前項（１）―
（４）に記載の半導体装置である。シリコンを除く４族
元素との混晶層とを有する量子井戸構造を用いることに
よって、これまでのシリコン・プロセスとの互換性を確
保しつつ、量子井戸構造が有する特徴、例えば、発光効
率、受光効率の向上などの効果を得ることが出来る。
前記半導体光素子部が半導体発光素子部なることを特徴
とする前項（１）または（２）に記載の半導体装置であ
る。（４）本発明の半導体装置の別な形態は、前記半導
体光素子部が半導体受光素子部なることを特徴とする前
項（１）または（２）に記載の半導体装置である。
（５）本発明の半導体装置の別な形態は、前記半導体発
光素子部または前記半導体受光素子部の活性領域が、シ
リコンとシリコンを除く４族元素との混晶層で構成され
た量子井戸構造を有することを特徴とする前項（１）―
（４）に記載の半導体装置である。シリコンを除く４族
元素との混晶層とを有する量子井戸構造を用いることに
よって、これまでのシリコン・プロセスとの互換性を確
保しつつ、量子井戸構造が有する特徴、例えば、発光効
率、受光効率の向上などの効果を得ることが出来る。
【００１８】量子井戸の数は、通例の発光、受光素子に
おいて用いている技術に基づいて適用すれば十分であ
る。
おいて用いている技術に基づいて適用すれば十分であ
る。
【００１９】（６）本発明の半導体装置の別な形態は、
前記シリコンを除く４族元素が、ゲルマニウム、炭素、
および錫の群から選ばれた少なくとも一者なることを特
徴とする前記（１）―（５）記載の半導体装置である。
シリコンを除く４族元素としては、ゲルマニウム、炭
素、および錫が有用である。更に、ゲルマニウムと炭
素、わけてもゲルマニウムが、イオン半径の観点からも
有効である。また、例えば、ゲルマニウムと炭素の併用
なども用いることも勿論可能である。
前記シリコンを除く４族元素が、ゲルマニウム、炭素、
および錫の群から選ばれた少なくとも一者なることを特
徴とする前記（１）―（５）記載の半導体装置である。
シリコンを除く４族元素としては、ゲルマニウム、炭
素、および錫が有用である。更に、ゲルマニウムと炭
素、わけてもゲルマニウムが、イオン半径の観点からも
有効である。また、例えば、ゲルマニウムと炭素の併用
なども用いることも勿論可能である。
【００２０】（７）本発明の半導体装置の別な形態は、
シリコン基板に、シリコンとシリコンを除く４族元素と
の混晶層を活性領域として少なくとも一層有する半導体
発光部あるいはシリコンとシリコンを除く４族元素との
混晶層を活性領域として少なくとも一層有する半導体受
光部との少なくともいずれかを有し、且つ前記シリコン
とシリコンを除く４族元素との混晶層はその混晶比を異
にする領域を有し、少なくとも前記半導体発光部と前記
半導体受光部を接続する光路を有することを特徴とする
半導体装置である。半導体高発光遷移確率部材を用い
て、半導体発光部あるいは半導体受光部などを構成し、
この両者に光路をもって接続することによって、これま
での半導体装置の論理回路などの間の配線の役割を、光
を用いて構成することが出来る。電子回路部に対してい
わゆる光配線を組み込むことが出来、極めて高速な半導
体装置を実現することが出来る。銅配線の半導体集積回
路装置に比較し、本発明によれば、配線遅延時間は１桁
ないし１．５桁程度以上を改善することが出来る。
シリコン基板に、シリコンとシリコンを除く４族元素と
の混晶層を活性領域として少なくとも一層有する半導体
発光部あるいはシリコンとシリコンを除く４族元素との
混晶層を活性領域として少なくとも一層有する半導体受
光部との少なくともいずれかを有し、且つ前記シリコン
とシリコンを除く４族元素との混晶層はその混晶比を異
にする領域を有し、少なくとも前記半導体発光部と前記
半導体受光部を接続する光路を有することを特徴とする
半導体装置である。半導体高発光遷移確率部材を用い
て、半導体発光部あるいは半導体受光部などを構成し、
この両者に光路をもって接続することによって、これま
での半導体装置の論理回路などの間の配線の役割を、光
を用いて構成することが出来る。電子回路部に対してい
わゆる光配線を組み込むことが出来、極めて高速な半導
体装置を実現することが出来る。銅配線の半導体集積回
路装置に比較し、本発明によれば、配線遅延時間は１桁
ないし１．５桁程度以上を改善することが出来る。
【００２１】（８）本発明の半導体装置の別な形態は、
前記（７）項の前記シリコンとシリコンを除く４族元素
との混晶層はその混晶比を異にする領域が、量子井戸構
造を有することを特徴とする半導体装置である。
前記（７）項の前記シリコンとシリコンを除く４族元素
との混晶層はその混晶比を異にする領域が、量子井戸構
造を有することを特徴とする半導体装置である。
【００２２】（９）更に、前記項目（７）または（８）
とは異なり前記半導体発光部と前記半導体受光部を用い
て光論理回路自体を構成することも出来る。
とは異なり前記半導体発光部と前記半導体受光部を用い
て光論理回路自体を構成することも出来る。
【００２３】（１０）本発明の半導体装置の別な形態
は、前記半導体発光素子部または前記半導体受光素子部
の活性領域が、シリコンとシリコンを除く４族元素との
混晶層とを有する量子井戸構造を有することを特徴とす
る前項（５）―（６）に記載の半導体装置である。シリ
コンとシリコンを除く４族元素との混晶層とを有する量
子井戸構造を用いることによって、これまでのシリコン
プロセスとの互換性を確保しつつ、量子井戸構造が有す
る特徴、例えば、発光効率、受光効率の向上などの効果
を得ることが出来る。
は、前記半導体発光素子部または前記半導体受光素子部
の活性領域が、シリコンとシリコンを除く４族元素との
混晶層とを有する量子井戸構造を有することを特徴とす
る前項（５）―（６）に記載の半導体装置である。シリ
コンとシリコンを除く４族元素との混晶層とを有する量
子井戸構造を用いることによって、これまでのシリコン
プロセスとの互換性を確保しつつ、量子井戸構造が有す
る特徴、例えば、発光効率、受光効率の向上などの効果
を得ることが出来る。
【００２４】（１１）本発明の半導体装置の別な形態
は、前記シリコンを除く４族元素が、ゲルマニウム、炭
素および錫の群から選ばれた少なくとも一者なることを
特徴とする前記（６）―（８）に記載の半導体装置であ
る。シリコンを除く４族元素としては、ゲルマニウム、
炭素、および錫が本目的に有用である。更に、ゲルマニ
ウムと炭素、わけてもゲルマニウムが、イオン半径の観
点からも有効である。また、例えば、ゲルマニウムと炭
素の併用なども用いることも勿論可能である。
は、前記シリコンを除く４族元素が、ゲルマニウム、炭
素および錫の群から選ばれた少なくとも一者なることを
特徴とする前記（６）―（８）に記載の半導体装置であ
る。シリコンを除く４族元素としては、ゲルマニウム、
炭素、および錫が本目的に有用である。更に、ゲルマニ
ウムと炭素、わけてもゲルマニウムが、イオン半径の観
点からも有効である。また、例えば、ゲルマニウムと炭
素の併用なども用いることも勿論可能である。
【００２５】次に、更なる本発明の別な形態を説明する
前に、先ずシリコンを主体とした半導体材料の発光遷移
確率の向上、並びにこれを用いた半導体光装置および半
導体高発光遷移確率部材などについて説明する。
前に、先ずシリコンを主体とした半導体材料の発光遷移
確率の向上、並びにこれを用いた半導体光装置および半
導体高発光遷移確率部材などについて説明する。
【００２６】尚、原理的な説明に、シリコンーゲルマニ
ウム系を例にとって説明するが、本発明に係わる他の系
についても同様の原理である。即ち、ゲルマニウムを、
添加するシリコンを除く４族元素、例えば、炭素、錫と
して考えれば良い。
ウム系を例にとって説明するが、本発明に係わる他の系
についても同様の原理である。即ち、ゲルマニウムを、
添加するシリコンを除く４族元素、例えば、炭素、錫と
して考えれば良い。
【００２７】シリコンを主体とした半導体材料の発光遷
移確率については、発光遷移確率を低下させているゲル
マニウムーゲルマニウム結合（以下、Ge-Ge結合と記
す）の濃度をシリコンーゲルマニウム結合（Si-Ge結
合）の濃度の10分の1以下とすることで大幅な向上が認
められる。即ち、シリコンーゲルマニウム混晶内で、Ge
-Ge結合を有するゲルマニウム原子対（以下、Ge原子対
と記す）またはクラスターの形成を抑制し、Si-Ge結合
を導入する。こうすることに依って、シリコン原子（以
下、Si原子と記す）とゲルマニウム原子（以下、Ge原子
と記す）周囲の対象性を４面体廃位から歪ませ、シリコ
ンやゲルマニウムの間接遷移型半導体では従来不可能だ
った高い発光効率を得られるようにしたものである。こ
うして、半導体高発光遷移確率部材を得ることができ
る。
移確率については、発光遷移確率を低下させているゲル
マニウムーゲルマニウム結合（以下、Ge-Ge結合と記
す）の濃度をシリコンーゲルマニウム結合（Si-Ge結
合）の濃度の10分の1以下とすることで大幅な向上が認
められる。即ち、シリコンーゲルマニウム混晶内で、Ge
-Ge結合を有するゲルマニウム原子対（以下、Ge原子対
と記す）またはクラスターの形成を抑制し、Si-Ge結合
を導入する。こうすることに依って、シリコン原子（以
下、Si原子と記す）とゲルマニウム原子（以下、Ge原子
と記す）周囲の対象性を４面体廃位から歪ませ、シリコ
ンやゲルマニウムの間接遷移型半導体では従来不可能だ
った高い発光効率を得られるようにしたものである。こ
うして、半導体高発光遷移確率部材を得ることができ
る。
【００２８】このことは、そのラマン散乱強度における
Ｇｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ結合振動モード
の１／１０以下の混晶として観測される。
Ｇｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ結合振動モード
の１／１０以下の混晶として観測される。
【００２９】これまで、シリコン結晶中に、全てのGe原
子が分散することはなく、多数ののGe原子はGe-Ge結合
を有するGe原子対またはクラスターを形成される。その
ため、Si原子とGe原子の原子半径の違いによる歪みがGe
-Ge結合により吸収されてしまい、結果としてSi領域とG
e領域との混合物と同等となる。そして、発光遷移確率
は極めて低いものとなっているのが現状であった。
子が分散することはなく、多数ののGe原子はGe-Ge結合
を有するGe原子対またはクラスターを形成される。その
ため、Si原子とGe原子の原子半径の違いによる歪みがGe
-Ge結合により吸収されてしまい、結果としてSi領域とG
e領域との混合物と同等となる。そして、発光遷移確率
は極めて低いものとなっているのが現状であった。
【００３０】これに対して、本発明のシリコンーゲルマ
ニウム混晶では、概ね、発光遷移確率を、従来のシリコ
ンーゲルマニウム系の発光の効率を概ね10倍向上させる
ことが出来る。
ニウム混晶では、概ね、発光遷移確率を、従来のシリコ
ンーゲルマニウム系の発光の効率を概ね10倍向上させる
ことが出来る。
【００３１】更に、本願発明では、前記シリコンとシリ
コンを除く４族元素との混晶層はその混晶比を異にする
領域を有する。
コンを除く４族元素との混晶層はその混晶比を異にする
領域を有する。
【００３２】わけても前記シリコンとシリコンを除く４
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。
【００３３】この量子井戸構造の代表例は、少なくとも
Ｓｉ1―XＡX/Ｓｉ1―YＡY/Ｓｉ1―ZAZ（但し、Ａはシリ
コンを除く４族元素の少なくとも一者、また０＜Ｘ，
Ｙ，Ｚ＜１）なるヘテロ接合を有する量子井戸構造の一
つを少なくとも有することに特徴を有する。
Ｓｉ1―XＡX/Ｓｉ1―YＡY/Ｓｉ1―ZAZ（但し、Ａはシリ
コンを除く４族元素の少なくとも一者、また０＜Ｘ，
Ｙ，Ｚ＜１）なるヘテロ接合を有する量子井戸構造の一
つを少なくとも有することに特徴を有する。
【００３４】本願発明の量子井戸構造の構成において
は、０≦Ｘ，Ｙ，Ｚ≦１，および｜Ｘ−Ｙ｜，｜Ｙ−Ｚ
｜≧０．１を多用する。｜Ｘ−Ｙ｜，｜Ｙ−Ｚ｜が０．
７を越えると格子の歪みが大きくなり、調整に手数、労
力を要する。この観点からより、好ましくは｜Ｘ−Ｙ
｜，｜Ｙ−Ｚ｜≦０．５、更には｜Ｘ−Ｙ｜，｜Ｙ−Ｚ
｜≦０．６が好ましい。
は、０≦Ｘ，Ｙ，Ｚ≦１，および｜Ｘ−Ｙ｜，｜Ｙ−Ｚ
｜≧０．１を多用する。｜Ｘ−Ｙ｜，｜Ｙ−Ｚ｜が０．
７を越えると格子の歪みが大きくなり、調整に手数、労
力を要する。この観点からより、好ましくは｜Ｘ−Ｙ
｜，｜Ｙ−Ｚ｜≦０．５、更には｜Ｘ−Ｙ｜，｜Ｙ−Ｚ
｜≦０．６が好ましい。
【００３５】尚、発明の実施の形態の欄において、これ
らの量子井戸の形態についての更なる説明を行う。
らの量子井戸の形態についての更なる説明を行う。
【００３６】（１２）本発明の半導体装置の別な形態
は、ＳｉーＡ混晶層を活性領域として少なくとも一層有
し、且つ前記ＳｉーＡ混晶層が、Ａ原子クラスターのＡ
原子数が、当該ＳｉーＡ混晶に含まれるＡ原子数の１／
１０以下となるようにＡ原子を配された混晶層なること
を特徴とする半導体装置である。わけても、光半導体装
置が好適である。但し、Ａはシリコンを除く４族元素の
少なくとも一者である。Ａ元素はＧｅが好適である。
は、ＳｉーＡ混晶層を活性領域として少なくとも一層有
し、且つ前記ＳｉーＡ混晶層が、Ａ原子クラスターのＡ
原子数が、当該ＳｉーＡ混晶に含まれるＡ原子数の１／
１０以下となるようにＡ原子を配された混晶層なること
を特徴とする半導体装置である。わけても、光半導体装
置が好適である。但し、Ａはシリコンを除く４族元素の
少なくとも一者である。Ａ元素はＧｅが好適である。
【００３７】そして、前記シリコンとシリコンを除く４
族元素との混晶層はその混晶比を異にする領域を有す
る。
族元素との混晶層はその混晶比を異にする領域を有す
る。
【００３８】わけても前記シリコンとシリコンを除く４
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。量子井戸構造の詳細
は上記した通りである。
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。量子井戸構造の詳細
は上記した通りである。
【００３９】（１３）本発明の半導体装置の別な形態
は、ＳｉーＡ混晶層を活性領域として少なくとも一層有
し、且つ前記ＳｉーＡ混晶層が、そのラマン散乱強度に
おけるＧｅ−Ａ結合振動モードがＳｉ−Ａ結合振動モー
ドの１／１０以下の混晶層なることを特徴とする半導体
装置である。わけても、光半導体装置が好適である。但
し、Ａはシリコンを除く４族元素の少なくとも一者であ
る。 Ａ元素はＧｅが好適である。そして、前記シリコ
ンとシリコンを除く４族元素との混晶層はその混晶比を
異にする領域を有する。
は、ＳｉーＡ混晶層を活性領域として少なくとも一層有
し、且つ前記ＳｉーＡ混晶層が、そのラマン散乱強度に
おけるＧｅ−Ａ結合振動モードがＳｉ−Ａ結合振動モー
ドの１／１０以下の混晶層なることを特徴とする半導体
装置である。わけても、光半導体装置が好適である。但
し、Ａはシリコンを除く４族元素の少なくとも一者であ
る。 Ａ元素はＧｅが好適である。そして、前記シリコ
ンとシリコンを除く４族元素との混晶層はその混晶比を
異にする領域を有する。
【００４０】わけても前記シリコンとシリコンを除く４
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。量子井戸構造の詳細
は上記した通りである。
族元素との混晶層はその混晶比を異にする領域は、量子
井戸構造を有するのが有利である。量子井戸構造の詳細
は上記した通りである。
【００４１】尚、本願明細書における半導体発光装置と
して、ｐｎ接合またはｐｉｎ接合などのヘテロ接合を有
し、光を発光する半導体装置、具体的には発光ダイオー
ド装置あるいはスーパ−ルミネッセントダイオード、半
導体レーザ装置などをあげることが出来る。
して、ｐｎ接合またはｐｉｎ接合などのヘテロ接合を有
し、光を発光する半導体装置、具体的には発光ダイオー
ド装置あるいはスーパ−ルミネッセントダイオード、半
導体レーザ装置などをあげることが出来る。
【００４２】（１４）本発明の別な形態は、シリコンを
除く４族元素の原子クラスターの当該シリコンを除く４
族元素の原子数が、シリコンとシリコンを除く４族元素
との混晶に含まれる原子数の１／１０以下となるように
前記シリコンを除く４族元素の原子を配されたシリコン
とシリコンを除く４族元素との混晶よりなることを特徴
とする半導体高発光部材である。
除く４族元素の原子クラスターの当該シリコンを除く４
族元素の原子数が、シリコンとシリコンを除く４族元素
との混晶に含まれる原子数の１／１０以下となるように
前記シリコンを除く４族元素の原子を配されたシリコン
とシリコンを除く４族元素との混晶よりなることを特徴
とする半導体高発光部材である。
【００４３】（１５）本発明の別な形態は、ラマン散乱
強度におけるシリコンを除く４族元素相互の結合振動モ
ードがシリコンとシリコンを除く４族元素との結合振動
モードの１／１０以下のシリコンとシリコンを除く４族
元素との混晶よりなることを特徴とする半導体高発光部
材である。
強度におけるシリコンを除く４族元素相互の結合振動モ
ードがシリコンとシリコンを除く４族元素との結合振動
モードの１／１０以下のシリコンとシリコンを除く４族
元素との混晶よりなることを特徴とする半導体高発光部
材である。
【００４４】（１６）本願発明の別な形態は、Ｇｅ原子
クラスターのＧｅ原子数が、ＳｉーＧｅ混晶に含まれる
Ｇｅ原子数の１／１０以下となるようにＧｅ原子を配さ
れたＳｉーＧｅ混晶よりなることを特徴とする半導体高
発光部材である。
クラスターのＧｅ原子数が、ＳｉーＧｅ混晶に含まれる
Ｇｅ原子数の１／１０以下となるようにＧｅ原子を配さ
れたＳｉーＧｅ混晶よりなることを特徴とする半導体高
発光部材である。
【００４５】（１７）本願発明の別な形態は、ラマン散
乱強度におけるＧｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ
結合振動モードの１／１０以下のＳｉーＧｅ混晶よりな
ることを特徴とする半導体高発光部材である。
乱強度におけるＧｅ−Ｇｅ結合振動モードがＳｉ−Ｇｅ
結合振動モードの１／１０以下のＳｉーＧｅ混晶よりな
ることを特徴とする半導体高発光部材である。
【００４６】そして、上記（１４）―（１７）における
前記シリコンとシリコンを除く４族元素との混晶層はそ
の混晶比を異にする領域を有する。 わけても前記シリ
コンとシリコンを除く４族元素との混晶層はその混晶比
を異にする領域は、量子井戸構造を有するのが有利であ
る。量子井戸構造の詳細は上記した通りである。
前記シリコンとシリコンを除く４族元素との混晶層はそ
の混晶比を異にする領域を有する。 わけても前記シリ
コンとシリコンを除く４族元素との混晶層はその混晶比
を異にする領域は、量子井戸構造を有するのが有利であ
る。量子井戸構造の詳細は上記した通りである。
【００４７】ここに列挙した各半導体高発光部材は、上
記各半導体装置、半導体光装置等を実現に有用なもので
ある。
記各半導体装置、半導体光装置等を実現に有用なもので
ある。
【００４８】本願発明にて用いるシリコンとシリコンを
除く４族元素との混晶の製造方法には、MBE(Molecular
Beam Epitaxy)やCVD(Chemical Vapor Deposition)など
がある。わけてもMBEが有用である。
除く４族元素との混晶の製造方法には、MBE(Molecular
Beam Epitaxy)やCVD(Chemical Vapor Deposition)など
がある。わけてもMBEが有用である。
【００４９】シリコンーゲルマニウム混晶内で、Ge-Ge
結合を有するGe原子対またはクラスターの形成を抑制
し、Si-Ge結合を導入する必用がある。この為の代表的
な方法は次の手段である。
結合を有するGe原子対またはクラスターの形成を抑制
し、Si-Ge結合を導入する必用がある。この為の代表的
な方法は次の手段である。
【００５０】第１の例は、SiGe混晶層を結晶成長する際
に結晶表面を原子状水素で常に覆うことによりGeクラス
ター形成を抑制することである。勿論、製造する個別の
半導体装置によって、より具体的条件は異なるが、好ま
しい例を掲げれば次の通りである。成長温度は３００℃
より６００℃、Ｈ+の流量は０．１―１ＭＬ／Ｓｅｃ，
好ましくは０．３―０．６ＭＬ／Ｓｅｃ、Ｓｉの流量は
数ＭＬ／Ｓｅｃ、好ましくは３―６ＭＬ／Ｓｅｃ、Ｇｅ
流量は０．０５―０．３ＭＬ／Ｓｅｃである。
に結晶表面を原子状水素で常に覆うことによりGeクラス
ター形成を抑制することである。勿論、製造する個別の
半導体装置によって、より具体的条件は異なるが、好ま
しい例を掲げれば次の通りである。成長温度は３００℃
より６００℃、Ｈ+の流量は０．１―１ＭＬ／Ｓｅｃ，
好ましくは０．３―０．６ＭＬ／Ｓｅｃ、Ｓｉの流量は
数ＭＬ／Ｓｅｃ、好ましくは３―６ＭＬ／Ｓｅｃ、Ｇｅ
流量は０．０５―０．３ＭＬ／Ｓｅｃである。
【００５１】第２の例は比較的低い温度250℃から350℃
の温度域でSiGe層を成長し、Geクラスター形成を抑制
し、さらに低温成長による低い結晶性を回復させるため
の750℃から950℃程度のアニールを行うものである。
尚、各材料の流量は前記の条件に準ずれば良い。
の温度域でSiGe層を成長し、Geクラスター形成を抑制
し、さらに低温成長による低い結晶性を回復させるため
の750℃から950℃程度のアニールを行うものである。
尚、各材料の流量は前記の条件に準ずれば良い。
【００５２】従って、例えば、Ge原子を分散させたSi
1-XGeX混晶層の形成法として、SiGe混晶層を結晶成長す
る際に、結晶表面を原子状水素で常に覆うことによりGe
クラスター形成を抑制しSi/Si1-XGeX/Si/Si1-XGeX/Si・
・・/Si1-XGeX/Si多重量子井戸構造を形成することが出
来る。
1-XGeX混晶層の形成法として、SiGe混晶層を結晶成長す
る際に、結晶表面を原子状水素で常に覆うことによりGe
クラスター形成を抑制しSi/Si1-XGeX/Si/Si1-XGeX/Si・
・・/Si1-XGeX/Si多重量子井戸構造を形成することが出
来る。
【００５３】更には、例えば、Ge原子を分散させたSi
1-XGeX混晶層の形成法として、比較的低い温度250℃か
ら350℃の温度域でSiGe層を成長しGeクラスター形成を
抑制し、さらに低温成長による低い結晶性を回復させる
ための750℃から950℃程度のアニールとを組み合わせSi
/Si1-XGeX/Si/Si1-XGeX/Si・・・/Si1-XGeX/Si多重量子
井戸構造あるいはSi/Si1-XGeX/Si/Si1-X1GeX1/Si・・・
/Si1-XnGeXn/Si多重量子井戸構造を形成することが出来
る。
1-XGeX混晶層の形成法として、比較的低い温度250℃か
ら350℃の温度域でSiGe層を成長しGeクラスター形成を
抑制し、さらに低温成長による低い結晶性を回復させる
ための750℃から950℃程度のアニールとを組み合わせSi
/Si1-XGeX/Si/Si1-XGeX/Si・・・/Si1-XGeX/Si多重量子
井戸構造あるいはSi/Si1-XGeX/Si/Si1-X1GeX1/Si・・・
/Si1-XnGeXn/Si多重量子井戸構造を形成することが出来
る。
【００５４】第３の例は、Ｇｅなどの元素の照射にいわ
ゆるイオン化セルを用い、例えばＧｅをＧｅ+またはＧ
ｅ―にイオン化した後、フィルタを用い、そのどちらか
一方を選択して基板に照射する方法である。
ゆるイオン化セルを用い、例えばＧｅをＧｅ+またはＧ
ｅ―にイオン化した後、フィルタを用い、そのどちらか
一方を選択して基板に照射する方法である。
【００５５】第４の例は、イオン化ドープセルで形成さ
れる例えばGe+イオン及びGeーイオンの内Ge+イオンのみ
を選択し基板に照射する方法である。
れる例えばGe+イオン及びGeーイオンの内Ge+イオンのみ
を選択し基板に照射する方法である。
【００５６】上述した各種形態および製造方法は以下の
発明の実施の態様の欄でもって詳しく説明される。
発明の実施の態様の欄でもって詳しく説明される。
【００５７】
【発明の実施の形態】各種の実施形態を説明するに先立
って、本発明の主要部の代表的な例である量子井戸構造
の形成について一般的形態を説明する。尚、原理的な説
明に、シリコンーゲルマニウム系を例にとって説明する
が、本発明に係わる他の系についても同様の原理であ
る。即ち、ゲルマニウムを、添加するシリコンを除く４
族元素、例えば、炭素、錫として考えれば良い。
って、本発明の主要部の代表的な例である量子井戸構造
の形成について一般的形態を説明する。尚、原理的な説
明に、シリコンーゲルマニウム系を例にとって説明する
が、本発明に係わる他の系についても同様の原理であ
る。即ち、ゲルマニウムを、添加するシリコンを除く４
族元素、例えば、炭素、錫として考えれば良い。
【００５８】量子井戸構造としては、以下の３つの形態
が考えられる。
が考えられる。
【００５９】１．Ｓｉ1―XＧｅX（上層）/Ｓｉ1―YＧｅ
Y（中層）/Ｓｉ1―ZＧｅZ（下層）（但し、０＜Ｘ，
Ｙ，Ｚ＜１）なるヘテロ接合構造の例である。尚、上
層、中層、下層の各々は結晶成長の下層からの順序を示
している。
Y（中層）/Ｓｉ1―ZＧｅZ（下層）（但し、０＜Ｘ，
Ｙ，Ｚ＜１）なるヘテロ接合構造の例である。尚、上
層、中層、下層の各々は結晶成長の下層からの順序を示
している。
【００６０】２．半導体装置の製造を容易ならしめる
為、Ｘ＝Ｚ、即ち、Ｓｉ1―XＧｅX（上層）/Ｓｉ1―YＧ
ｅY（中層）/Ｓｉ1―XＧｅX（下層）（但し、０＜Ｘ，
Ｙ＜１）としても良い場合もある。
為、Ｘ＝Ｚ、即ち、Ｓｉ1―XＧｅX（上層）/Ｓｉ1―YＧ
ｅY（中層）/Ｓｉ1―XＧｅX（下層）（但し、０＜Ｘ，
Ｙ＜１）としても良い場合もある。
【００６１】３．更に、極端にはＸ＝Ｙ＝０、即ち、Ｓ
ｉ（上層）/ Ｓｉ1―YＧｅY（中層）/Ｓｉ（下層）（但
し、０＜Ｙ＜１）とも成しうる。
ｉ（上層）/ Ｓｉ1―YＧｅY（中層）/Ｓｉ（下層）（但
し、０＜Ｙ＜１）とも成しうる。
【００６２】例えば、下記の表１に具体的な例を示す。
【００６３】
【表１】
【００６４】しかし、半導体装置の特性を最大限に追求
する観点からは、Ｘ，Ｙ，Ｚを独立に制御する方が良
い。その理由は下記の通りである。
する観点からは、Ｘ，Ｙ，Ｚを独立に制御する方が良
い。その理由は下記の通りである。
【００６５】先ず、本発明の実施に際して考慮すべき
は、発光の起源であるＳｉ1-YＧｅY中に含まれるＳｉ−
Ｇｅボンドの数をどのように増加させるかという問題で
ある。この観点のみからは、Ｙ値を０．５に近づければ
良いことは言うまでもないが、この場合、Ｙ値とＺ値と
の差が大きくなると格子歪が大きくなる。この為、Ｓｉ
1-YＧｅY結晶中に結晶欠陥が発生することとなる。従っ
て、ケース（ｃ）の様にＺ値を０とすると、Ｙ値は余り
大きくは出来ず、結果としてＳｉ−Ｇｅボンドの数は余
り多くは出来ないこととなる。
は、発光の起源であるＳｉ1-YＧｅY中に含まれるＳｉ−
Ｇｅボンドの数をどのように増加させるかという問題で
ある。この観点のみからは、Ｙ値を０．５に近づければ
良いことは言うまでもないが、この場合、Ｙ値とＺ値と
の差が大きくなると格子歪が大きくなる。この為、Ｓｉ
1-YＧｅY結晶中に結晶欠陥が発生することとなる。従っ
て、ケース（ｃ）の様にＺ値を０とすると、Ｙ値は余り
大きくは出来ず、結果としてＳｉ−Ｇｅボンドの数は余
り多くは出来ないこととなる。
【００６６】このように、結晶の格子欠陥の観点から
は、ケース（ｃ）よりもケース（ｂ）およびケース
（ａ）の方が良い事はいうまでもない。
は、ケース（ｃ）よりもケース（ｂ）およびケース
（ａ）の方が良い事はいうまでもない。
【００６７】次に考慮すべきことは、Ｓｉ1-YＧｅY結晶
内に電子と正孔をいかに閉じ込めるかという問題であ
る。この観点からは、中層のＳｉ1-YＧｅYと上層のＳｉ
1-XＧｅX層とのエネルギー差および中層のＳｉ1-YＧｅY
層と下層のＳｉ1-ZＧｅZ層とのエネルギー差を大きくと
る必要がある。
内に電子と正孔をいかに閉じ込めるかという問題であ
る。この観点からは、中層のＳｉ1-YＧｅYと上層のＳｉ
1-XＧｅX層とのエネルギー差および中層のＳｉ1-YＧｅY
層と下層のＳｉ1-ZＧｅZ層とのエネルギー差を大きくと
る必要がある。
【００６８】上記の積層構造では、上層のＳｉ1-XＧｅX
層の結晶成長は中層のＳｉ1-YＧｅY層の結晶成長の後工
程でなされる。従って、中層のＳｉ1-YＧｅYと上層のＳ
ｉ1-XＧｅX層とのエネルギー差を比較的大きく取って、
結晶成長の面から多少の難点を有し、この層に若干の結
晶欠陥が発生しても、中層のＳｉ1-YＧｅY層の結晶性は
損なわれない利点がある。それは、中層のＳｉ1-YＧｅY
層が電子と正孔をその内部に閉じ込める層で特にその結
晶性が重要視される為である。
層の結晶成長は中層のＳｉ1-YＧｅY層の結晶成長の後工
程でなされる。従って、中層のＳｉ1-YＧｅYと上層のＳ
ｉ1-XＧｅX層とのエネルギー差を比較的大きく取って、
結晶成長の面から多少の難点を有し、この層に若干の結
晶欠陥が発生しても、中層のＳｉ1-YＧｅY層の結晶性は
損なわれない利点がある。それは、中層のＳｉ1-YＧｅY
層が電子と正孔をその内部に閉じ込める層で特にその結
晶性が重要視される為である。
【００６９】従って、ケース（ｂ）よりもケース（ａ）
の場合の方がエネルギー差の面で有利である。
の場合の方がエネルギー差の面で有利である。
【００７０】以上、説明した通り、本発明の半導体装置
においては、発光起源となるＳｉ−Ｇｅボンドの数の増
加、高品質の結晶成長の為の格子歪の抑制、電子，正孔
の閉じ込めの為のエネルギー差の確保といったパラメー
タを同時に満足する必要がある。従って、一般的には
Ｘ，Ｙ，Ｚは異なった値を取るのが好ましい。
においては、発光起源となるＳｉ−Ｇｅボンドの数の増
加、高品質の結晶成長の為の格子歪の抑制、電子，正孔
の閉じ込めの為のエネルギー差の確保といったパラメー
タを同時に満足する必要がある。従って、一般的には
Ｘ，Ｙ，Ｚは異なった値を取るのが好ましい。
【００７１】実施例１ 本実施例は量子井戸構造を有する発光ダイオードの例で
ある。そして、また発光素子部と受光素子部を同一基板
に有する例も合わせて示される。
ある。そして、また発光素子部と受光素子部を同一基板
に有する例も合わせて示される。
【００７２】図1は、本実施例の半導体装置を構成する
為の半導体層を積層した状態を示す断面図である。図２
は発光素子部と受光素子部を有する半導体装置の完成し
たものの断面図である。
為の半導体層を積層した状態を示す断面図である。図２
は発光素子部と受光素子部を有する半導体装置の完成し
たものの断面図である。
【００７３】先ず、抵抗率が1000Ωcmの高抵抗Si(100)
基板111を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
基板111を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
【００７４】次いで、電子線加熱蒸着法を用いて、Siお
よびBを本基板上に基板温度600℃で同時に蒸着し、Bの
ドーピング量１立方ｃｍ当たり1x1020atoms程度のp+-Si
層１１２を１００Å成長する。さらにBのドーピング量
１立方ｃｍ当たり1x1018 atoms程度のp-Si層113を300Å
成長した。
よびBを本基板上に基板温度600℃で同時に蒸着し、Bの
ドーピング量１立方ｃｍ当たり1x1020atoms程度のp+-Si
層１１２を１００Å成長する。さらにBのドーピング量
１立方ｃｍ当たり1x1018 atoms程度のp-Si層113を300Å
成長した。
【００７５】この上に不純物をドープしていないｉ―Ｓ
ｉ0.8Ｇｅ0。2層114を200Å、ｉ―Ｓｉ0.6Ｇｅ0。4層115
を100Å、ｉ―Ｓｉ0.9Ｇｅ0。1層11６を200Åの厚さに成
長した。こうしてＳｉ−Ｇｅ系による量子井戸構造を形
成する。結晶成長時の基板温度は６００℃である。Ｓｉ
は電子線加熱蒸着法により照射した。
ｉ0.8Ｇｅ0。2層114を200Å、ｉ―Ｓｉ0.6Ｇｅ0。4層115
を100Å、ｉ―Ｓｉ0.9Ｇｅ0。1層11６を200Åの厚さに成
長した。こうしてＳｉ−Ｇｅ系による量子井戸構造を形
成する。結晶成長時の基板温度は６００℃である。Ｓｉ
は電子線加熱蒸着法により照射した。
【００７６】また、Ｇｅは以下に示す２種類の手法で基
板に照射した。
板に照射した。
【００７７】第１の方法では、いわゆるイオン化ドープ
セルを用いたものである。イオン化ドープセルよりGe+
イオン又はGeーイオンのみを選択して基板に照射した。
即ちSiとGe+、もしくはSiとGeーの組み合わせで結晶成長
が生じた事になる。
セルを用いたものである。イオン化ドープセルよりGe+
イオン又はGeーイオンのみを選択して基板に照射した。
即ちSiとGe+、もしくはSiとGeーの組み合わせで結晶成長
が生じた事になる。
【００７８】第１の方法を模式的に図３に示す。Ｓｉは
電子線加熱手段３１を用いる。一方、ここではＧｅの照
射にいわゆるイオン化セル３２を用い、ＧｅをＧｅ+ま
たはＧｅ―３８にイオン化した後、フィルタ３３を用
い、そのどちらか一方を選択して基板３５に照射してい
るのが特徴である。尚、３０は真空容器、３６は真空排
気系、３４は基板に対するヒータである。
電子線加熱手段３１を用いる。一方、ここではＧｅの照
射にいわゆるイオン化セル３２を用い、ＧｅをＧｅ+ま
たはＧｅ―３８にイオン化した後、フィルタ３３を用
い、そのどちらか一方を選択して基板３５に照射してい
るのが特徴である。尚、３０は真空容器、３６は真空排
気系、３４は基板に対するヒータである。
【００７９】Ｓｉ、Ｇｅ+あるいはＧｅ―の照射率は各
々、大略１０13―14atoms/cm2・secとした。従って、Ｓ
ｉとＧｅ+、もしくはＳｉとＧｅ―の組み合わせで、結
晶成長が大略０．１−１．０モノレイヤ/secの速度で生
じた事になる。ＧｅはＧｅ+のみ又はＧｅ―のみの状態
で供給される為、Ｇｅ+―Ｇｅ+間またはＧｅ――Ｇｅ―
間にはクーロン反撥力が生じる事となる。従って、Ｇｅ
−Ｇｅ結合対の発生が抑制されることとなる。
々、大略１０13―14atoms/cm2・secとした。従って、Ｓ
ｉとＧｅ+、もしくはＳｉとＧｅ―の組み合わせで、結
晶成長が大略０．１−１．０モノレイヤ/secの速度で生
じた事になる。ＧｅはＧｅ+のみ又はＧｅ―のみの状態
で供給される為、Ｇｅ+―Ｇｅ+間またはＧｅ――Ｇｅ―
間にはクーロン反撥力が生じる事となる。従って、Ｇｅ
−Ｇｅ結合対の発生が抑制されることとなる。
【００８０】第２の方法では、イオン化ドープセルで形
成されるGe+イオン及びGeーイオンの内Ge+イオンのみを
選択し基板に照射した。更にこの場合には基板に7.899e
V以上で8.151eV以下のエネルギーを持つ紫外光を基板に
照射しつつ結晶成長した。
成されるGe+イオン及びGeーイオンの内Ge+イオンのみを
選択し基板に照射した。更にこの場合には基板に7.899e
V以上で8.151eV以下のエネルギーを持つ紫外光を基板に
照射しつつ結晶成長した。
【００８１】Si及びGeの第１イオン化エネルギーは各々
8.151eV及び7.899eVであるから、この光照射でGeのイオ
ン化率が増加する事になる。
8.151eV及び7.899eVであるから、この光照射でGeのイオ
ン化率が増加する事になる。
【００８２】第２の方法を模式的に図４に示す。 Ｓｉ
は電子線加熱手段３１を用いる。一方、ここでは、イオ
ン化セル４２で形成されるGe+イオンおよびGe―イオン
の内、先ずGe+イオン４８のみをフィルタ４３で選択し
ている。更にGe+イオン４８を基板４５に照射する際に
は、紫外光５０を基板４５に照射を行っている。この例
での紫外線のエネルギーは７．８９９ｅＶ以上で、８．
１５１ｅＶ以下である。尚、４０は真空容器、４６は真
空排気系、４４は基板に対するヒータ、４９は紫外線ラ
ンプである。
は電子線加熱手段３１を用いる。一方、ここでは、イオ
ン化セル４２で形成されるGe+イオンおよびGe―イオン
の内、先ずGe+イオン４８のみをフィルタ４３で選択し
ている。更にGe+イオン４８を基板４５に照射する際に
は、紫外光５０を基板４５に照射を行っている。この例
での紫外線のエネルギーは７．８９９ｅＶ以上で、８．
１５１ｅＶ以下である。尚、４０は真空容器、４６は真
空排気系、４４は基板に対するヒータ、４９は紫外線ラ
ンプである。
【００８３】照射するフォトンの数は大略１０12photon
s・ｃｍ―2〜１０13photons・ｃｍ―2とした。Ｓｉ基板
表面上の原子数は６．８×１０14atoms・ｃｍ―12であ
り、この表面上をＳｉ原子およびGe+イオンが大略５０
ｎｍの平均自由工程で動き回っている。従って、１０12
photons・ｃｍ―2〜１０13photons・ｃｍ―2のフォトン
を照射する事により表面上を動き回るＳｉ原子およびGe
+イオンの大半に紫外光を照射される事となる。以上述
べた様に、ある特殊な波長を有する紫外光を照射しつつ
ＳｉとＧｅ+とを同時照射し結晶成長を行うのがこの方
法の特徴となっている。
s・ｃｍ―2〜１０13photons・ｃｍ―2とした。Ｓｉ基板
表面上の原子数は６．８×１０14atoms・ｃｍ―12であ
り、この表面上をＳｉ原子およびGe+イオンが大略５０
ｎｍの平均自由工程で動き回っている。従って、１０12
photons・ｃｍ―2〜１０13photons・ｃｍ―2のフォトン
を照射する事により表面上を動き回るＳｉ原子およびGe
+イオンの大半に紫外光を照射される事となる。以上述
べた様に、ある特殊な波長を有する紫外光を照射しつつ
ＳｉとＧｅ+とを同時照射し結晶成長を行うのがこの方
法の特徴となっている。
【００８４】ところで、ＳｉおよびＧｅの第１イオン化
エネルギーは各々８．１５ｅＶおよび７．８９９ｅＶで
ある。従って、この光照射を行うことによりＳｉはイオ
ン化されずに、 Ｇｅ+のイオン化率のみが増加すること
となる。即ち、この第２の方法では、Ｇｅ−Ｇｅ対の発
生が第１の手法よりも格段に抑制される事となる。
エネルギーは各々８．１５ｅＶおよび７．８９９ｅＶで
ある。従って、この光照射を行うことによりＳｉはイオ
ン化されずに、 Ｇｅ+のイオン化率のみが増加すること
となる。即ち、この第２の方法では、Ｇｅ−Ｇｅ対の発
生が第１の手法よりも格段に抑制される事となる。
【００８５】その後、Sbをクヌードセンセルを用いてSi
と同時に蒸着し、Sb濃度１立方ｃｍ当たり1x1018atoms
程度のn-Si層117を300Å成長、さらにSb濃度１立方ｃｍ
当たり1x1020 atoms程度の電極層n+-Si層118を2000Å成
長する。
と同時に蒸着し、Sb濃度１立方ｃｍ当たり1x1018atoms
程度のn-Si層117を300Å成長、さらにSb濃度１立方ｃｍ
当たり1x1020 atoms程度の電極層n+-Si層118を2000Å成
長する。
【００８６】こうして形成した半導体多層構造体を分子
線成長装置から取り出し、フォトリソグラフィー法を用
いてメサ型に加工し、p-i-n型のダイオード構造の発光
素子を、さらにこの発光素子に隣接して同一構造のp-i-
n型のダイオードを形成する。
線成長装置から取り出し、フォトリソグラフィー法を用
いてメサ型に加工し、p-i-n型のダイオード構造の発光
素子を、さらにこの発光素子に隣接して同一構造のp-i-
n型のダイオードを形成する。
【００８７】CVD-SiO2膜119の堆積およびフォトリソグ
ラフィとエッチングによるパターンニング、アルミの蒸
着およびフォトリソグラフィーとエッチングによる電極
120を形成し、図２の形状の発光素子と受光素子を形成
した。
ラフィとエッチングによるパターンニング、アルミの蒸
着およびフォトリソグラフィーとエッチングによる電極
120を形成し、図２の形状の発光素子と受光素子を形成
した。
【００８８】この用にして形成した試料のラマン散乱ス
ペクトルを図５示す。同図の（ａ）は通常の手法で形成
したi-Si0.6Ge0.4層、図５の(b)は上記第１の手法で形
成したi-Si0.6Ge0.4層、図５の(c)は上記第2の手法で形
成したi-Si0.6Ge0.4層からの結果である。Ge-Ge結合の
ピークは図５の(a)に比して図５の(b)では１／１０に、
図５の(c)では１／５０に減じている事がわかる。
ペクトルを図５示す。同図の（ａ）は通常の手法で形成
したi-Si0.6Ge0.4層、図５の(b)は上記第１の手法で形
成したi-Si0.6Ge0.4層、図５の(c)は上記第2の手法で形
成したi-Si0.6Ge0.4層からの結果である。Ge-Ge結合の
ピークは図５の(a)に比して図５の(b)では１／１０に、
図５の(c)では１／５０に減じている事がわかる。
【００８９】これらの試料のエレクトロルミネセンス強
度を図４示す。図６の(a)は通常の手法で形成したi-Si
0.6Ge0.4層、図６の(b)は上記第１の手法で形成したi-S
i0.6Ge0.4層、図６の(c)は上記第2の手法で形成したi-S
i0.6Ge0.4層からの結果である。エレクトロルミネセン
ス強度は図６の(a)に比して図６の(b)では１０倍に、図
６の(c)では５０倍に増加している事がわかる。
度を図４示す。図６の(a)は通常の手法で形成したi-Si
0.6Ge0.4層、図６の(b)は上記第１の手法で形成したi-S
i0.6Ge0.4層、図６の(c)は上記第2の手法で形成したi-S
i0.6Ge0.4層からの結果である。エレクトロルミネセン
ス強度は図６の(a)に比して図６の(b)では１０倍に、図
６の(c)では５０倍に増加している事がわかる。
【００９０】発光効率が本発明により１０倍及び５０倍
に向上する事により、従来の4族半導体のSiGeによる発
光素子に印加するバイアスを変調する場合に比べ10倍及
び５０倍以上の高速動作が可能となった本実施例に於い
てはＳｉ1―XＧｅX（上層）/Ｓｉ1―YＧｅY（中層）/Ｓ
ｉ1―ZＧｅZ（下層）（但し、０＜Ｘ，Ｙ，Ｚ＜１）な
るヘテロ接合構造の例を示した。具体的には、Ｘ＝０．
１，Ｙ＝０．４，およびＺ＝０．２の場合について説明
した。更に上記一般的な量子井戸構造の説明に示した形
態も、当然取ることが出来る。
に向上する事により、従来の4族半導体のSiGeによる発
光素子に印加するバイアスを変調する場合に比べ10倍及
び５０倍以上の高速動作が可能となった本実施例に於い
てはＳｉ1―XＧｅX（上層）/Ｓｉ1―YＧｅY（中層）/Ｓ
ｉ1―ZＧｅZ（下層）（但し、０＜Ｘ，Ｙ，Ｚ＜１）な
るヘテロ接合構造の例を示した。具体的には、Ｘ＝０．
１，Ｙ＝０．４，およびＺ＝０．２の場合について説明
した。更に上記一般的な量子井戸構造の説明に示した形
態も、当然取ることが出来る。
【００９１】実施例２ 本実施例は発光、受光などの半導体光装置部と電子素子
部とを同一基板に形成した例である。
部とを同一基板に形成した例である。
【００９２】図７は本実施例の半導体装置を構成する為
の半導体層を積層した状態を示す断面図である。図８は
発光受光素子部と電子素子部を同一基板上に有する半導
体装置回路装置の完成したものの断面図である。
の半導体層を積層した状態を示す断面図である。図８は
発光受光素子部と電子素子部を同一基板上に有する半導
体装置回路装置の完成したものの断面図である。
【００９３】先ず、抵抗率が1000Ωcmの高抵抗Si(100)
基板211を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
基板211を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
【００９４】次いで、電子線加熱蒸着法を用いて、Siお
よびBを前述の工程で準備した基板上に基板温度600℃で
同時に蒸着する。Bのドーピング量１立方ｃｍ当たり1x1
020atoms程度のp+-Si層212を100Åの厚さに成長する。
さらにBのドーピング量１立方ｃｍ当たり1x1018atoms程
度のp-Si層213を300Åの厚さに成長し、この上に不純物
をドープしていないi-Si0.8Ge0.2層214を200Å、i-Si
0.6Ge0.4層214を100Å、i-Si0.9Ge0.1層214を200Åの厚
さに成長した。
よびBを前述の工程で準備した基板上に基板温度600℃で
同時に蒸着する。Bのドーピング量１立方ｃｍ当たり1x1
020atoms程度のp+-Si層212を100Åの厚さに成長する。
さらにBのドーピング量１立方ｃｍ当たり1x1018atoms程
度のp-Si層213を300Åの厚さに成長し、この上に不純物
をドープしていないi-Si0.8Ge0.2層214を200Å、i-Si
0.6Ge0.4層214を100Å、i-Si0.9Ge0.1層214を200Åの厚
さに成長した。
【００９５】上記の結晶成長時の基板温度は600℃で成
長した。Siは電子線加熱蒸着法により形成した。Geはい
わゆるイオン化ドープセルを用い、Ge+又びGeーを発生さ
せ、その内Ge+のみを選択し基板に照射した。更にこの
場合には基板に7.899eV以上で8.151eV以下のエネルギー
を持つ紫外光を基板に照射しつつ結晶成長した。
長した。Siは電子線加熱蒸着法により形成した。Geはい
わゆるイオン化ドープセルを用い、Ge+又びGeーを発生さ
せ、その内Ge+のみを選択し基板に照射した。更にこの
場合には基板に7.899eV以上で8.151eV以下のエネルギー
を持つ紫外光を基板に照射しつつ結晶成長した。
【００９６】即ち、実施例１で述べた第２の方法であ
る。こうして、量子井戸構造を準備する。
る。こうして、量子井戸構造を準備する。
【００９７】その後、Sbをクヌードセンセルを用いてSi
と同時に蒸着しSb濃度１立方ｃｍ当たり1x1018atoms程
度のn-Si層217を300Å成長、さらにSb濃度１立方ｃｍ当
たり1x1020atoms程度の電極層n+-Si層218を2000Åの厚
さに成長する。
と同時に蒸着しSb濃度１立方ｃｍ当たり1x1018atoms程
度のn-Si層217を300Å成長、さらにSb濃度１立方ｃｍ当
たり1x1020atoms程度の電極層n+-Si層218を2000Åの厚
さに成長する。
【００９８】この半導体多層構造を分子線成長装置から
取り出し、フォトリソグラフィー法およびエッチング法
を用いて電界効果トランジスタを形成する部分のSbドー
プ層217、218を取り除く。さらに通例のフォトリソグラ
フィー法およびエッチング法を用いて所望の通り素子間
分離のためメサ型に加工する。
取り出し、フォトリソグラフィー法およびエッチング法
を用いて電界効果トランジスタを形成する部分のSbドー
プ層217、218を取り除く。さらに通例のフォトリソグラ
フィー法およびエッチング法を用いて所望の通り素子間
分離のためメサ型に加工する。
【００９９】更に、この上部にパッシベーション膜とし
て、CVD-SiO2膜219を400℃で500Å堆積し、通例のフォ
トリソグラフィー法およびエッチング法によってCVD-Si
O2膜219を加工し、所望形状にパターニングする。次い
で、アルミニウム電極220の蒸着、イオン注入法による
ソース、ドレーン電極221の形成など従来の半導体分野
における素子形成技術を用いて、図８の形状の発光受光
素子部と電子素子部を同一基板上に有する半導体装置回
路を得ることが出来た。
て、CVD-SiO2膜219を400℃で500Å堆積し、通例のフォ
トリソグラフィー法およびエッチング法によってCVD-Si
O2膜219を加工し、所望形状にパターニングする。次い
で、アルミニウム電極220の蒸着、イオン注入法による
ソース、ドレーン電極221の形成など従来の半導体分野
における素子形成技術を用いて、図８の形状の発光受光
素子部と電子素子部を同一基板上に有する半導体装置回
路を得ることが出来た。
【０１００】実施例３ 本例は半導体高発光材料の例を示すものである。実施例
１と同様の半導体積層体を用いた。図１はこの半導体高
発光材料を構成する為の半導体層を積層した状態を示す
断面図である。
１と同様の半導体積層体を用いた。図１はこの半導体高
発光材料を構成する為の半導体層を積層した状態を示す
断面図である。
【０１０１】先ず、抵抗率が1000Ωcmの高抵抗Si(100)
基板111を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
基板111を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。
【０１０２】次いで、電子線加熱蒸着法を用いて、Siお
よびBを本基板上に基板温度600℃で同時に蒸着し、Bの
ドーピング量１立方ｃｍ当たり1x1020atoms程度のp+-Si
層112を100Å成長する。さらにBのドーピング量１立方
ｃｍ当たり1x1018atoms程度のp-Si層113を300Å成長し
た。
よびBを本基板上に基板温度600℃で同時に蒸着し、Bの
ドーピング量１立方ｃｍ当たり1x1020atoms程度のp+-Si
層112を100Å成長する。さらにBのドーピング量１立方
ｃｍ当たり1x1018atoms程度のp-Si層113を300Å成長し
た。
【０１０３】この上に不純物をドープしていないｉ―Ｓ
ｉ0.8Ｇｅ0。2層114を200Å、ｉ―Ｓｉ0.6Ｇｅ0。4層115
を100Å、 ｉ―Ｓｉ0.9Ｇｅ0。1層11６を200Åの厚さに
成長した。こうしてＳｉ−Ｇｅ系による量子井戸構造を
形成する。結晶成長時の基板温度は６００℃である。Ｓ
ｉは電子線加熱蒸着法により照射した。
ｉ0.8Ｇｅ0。2層114を200Å、ｉ―Ｓｉ0.6Ｇｅ0。4層115
を100Å、 ｉ―Ｓｉ0.9Ｇｅ0。1層11６を200Åの厚さに
成長した。こうしてＳｉ−Ｇｅ系による量子井戸構造を
形成する。結晶成長時の基板温度は６００℃である。Ｓ
ｉは電子線加熱蒸着法により照射した。
【０１０４】また、Ｇｅは前述した２種類の手法で基板
に照射した。
に照射した。
【０１０５】即ち、第１の方法では、いわゆるイオン化
ドープセルを用いたものである。イオン化ドープセルよ
りGe+イオン又はGeーイオンのみを選択して基板に照射し
た。
ドープセルを用いたものである。イオン化ドープセルよ
りGe+イオン又はGeーイオンのみを選択して基板に照射し
た。
【０１０６】第２の方法では、イオン化ドープセルで形
成されるGe+イオン及びGeーイオンの内Ge+イオンのみを
選択し基板に照射した。更にこの場合には基板に7.899e
V以上で8.151eV以下のエネルギーを持つ紫外光を基板に
照射しつつ結晶成長した。
成されるGe+イオン及びGeーイオンの内Ge+イオンのみを
選択し基板に照射した。更にこの場合には基板に7.899e
V以上で8.151eV以下のエネルギーを持つ紫外光を基板に
照射しつつ結晶成長した。
【０１０７】その後、Sbをクヌードセンセルを用いてSi
と同時に蒸着し、Sb濃度１立方ｃｍ当たり1x1018atoms
程度のn-Si層117を300Å成長、さらにSb濃度１立方ｃｍ
当たり1x1020atoms程度の電極層n+-Si層118を2000Å成
長する。
と同時に蒸着し、Sb濃度１立方ｃｍ当たり1x1018atoms
程度のn-Si層117を300Å成長、さらにSb濃度１立方ｃｍ
当たり1x1020atoms程度の電極層n+-Si層118を2000Å成
長する。
【０１０８】こうして形成した半導体多層構造体を分子
線成長装置から取り出し、これらの試料のラマン散乱ス
ペクトルを測定した。この結果を図９示す。図９の(a)
は通常の手法で形成したi-Si0.6Ge0.4層、図９の(b)は
上記第１の手法で形成したi-Si0.6Ge0.4層、図９の(c)
は上記第2の手法で形成したi-Si0.6Ge0.4層からの結果
である。Ge-Ge結合のピークは図９の(a)に比して図９の
(b)では１／１０に、図９の(c)では１／５０に減じてい
る事がわかる。
線成長装置から取り出し、これらの試料のラマン散乱ス
ペクトルを測定した。この結果を図９示す。図９の(a)
は通常の手法で形成したi-Si0.6Ge0.4層、図９の(b)は
上記第１の手法で形成したi-Si0.6Ge0.4層、図９の(c)
は上記第2の手法で形成したi-Si0.6Ge0.4層からの結果
である。Ge-Ge結合のピークは図９の(a)に比して図９の
(b)では１／１０に、図９の(c)では１／５０に減じてい
る事がわかる。
【０１０９】これらの試料のエレクトロルミネセンス強
度は次の通りであった。通常の手法で形成したi-Si0.6G
e0.4層のそれに比較して、上記第１の手法で形成したi-
Si0.6Ge0.4層のそれは約１０倍、上記第2の手法で形成
したi-Si0.6Ge0.4層からのそれは５０倍に増加してい
た。
度は次の通りであった。通常の手法で形成したi-Si0.6G
e0.4層のそれに比較して、上記第１の手法で形成したi-
Si0.6Ge0.4層のそれは約１０倍、上記第2の手法で形成
したi-Si0.6Ge0.4層からのそれは５０倍に増加してい
た。
【０１１０】本実施例でのシリコンーゲルマニウム混晶
形成の検討において、下記の一般的事実が明らかとなっ
た。上記のごときシリコンーゲルマニウム混晶の形成時
の原子状水素の照射の際、原子状水素の照射密度は1平
方ｃｍあたり0.1原子層以上で、本願発明の実施に障害
となるＧｅ−Ｇｅクラスターの形成が抑制される。
形成の検討において、下記の一般的事実が明らかとなっ
た。上記のごときシリコンーゲルマニウム混晶の形成時
の原子状水素の照射の際、原子状水素の照射密度は1平
方ｃｍあたり0.1原子層以上で、本願発明の実施に障害
となるＧｅ−Ｇｅクラスターの形成が抑制される。
【０１１１】こうしたラマン散乱強度と発光強度の関係
は、ゲルマニウム以外の４族元素、例えば、炭素、錫に
おいても同様の傾向を示す。
は、ゲルマニウム以外の４族元素、例えば、炭素、錫に
おいても同様の傾向を示す。
【０１１２】実施例４ 本実施例は量子井戸構造を有するp-i-n型の発光素子
部、受光素子部および電子素子部を同一基板に形成した
例である。本例の半導体装置は、いはゆる光集積回路装
置、OEIC(Optical Electronic Integrated Circuit)を
構成している。尚、シリコンーゲルマニウム混晶の製造
方法に関しては、実施例１とはこれを異にする。勿論、
実施例１と同じ方法によってシリコンーゲルマニウム混
晶を製造しても良い。
部、受光素子部および電子素子部を同一基板に形成した
例である。本例の半導体装置は、いはゆる光集積回路装
置、OEIC(Optical Electronic Integrated Circuit)を
構成している。尚、シリコンーゲルマニウム混晶の製造
方法に関しては、実施例１とはこれを異にする。勿論、
実施例１と同じ方法によってシリコンーゲルマニウム混
晶を製造しても良い。
【０１１３】図１０は、第４の実施例の半導体装置を構
成する為、半導体層を積層した状態を示す断面図であ
る。図１１は発光素子部、受光素子部および電子素子部
を同一基板に形成した半導体装置の完成したものの断面
図である。
成する為、半導体層を積層した状態を示す断面図であ
る。図１１は発光素子部、受光素子部および電子素子部
を同一基板に形成した半導体装置の完成したものの断面
図である。
【０１１４】抵抗率が1000Ωcmの高抵抗Si(100)基板２
１１を化学洗浄した後、通例の分子線成長装置に入れ、
表面クリーニングを行う。
１１を化学洗浄した後、通例の分子線成長装置に入れ、
表面クリーニングを行う。
【０１１５】次いで、電子線加熱蒸着法を用いてSiおよ
びBを本基板上に基板温度600℃で同時に蒸着し、ｐ型電
極層としてp+-Si層２１２を厚さ100Å、およびｐ型層と
してp-Si層２１３を厚さ300Åに成長する。このp+-Si層
２１２のBのドーピング量は１立方ｃｍ当たり1x1020程
度である。p-Si層２１３のBのドーピング量は１立方ｃ
ｍ当たり1x1018程度である。
びBを本基板上に基板温度600℃で同時に蒸着し、ｐ型電
極層としてp+-Si層２１２を厚さ100Å、およびｐ型層と
してp-Si層２１３を厚さ300Åに成長する。このp+-Si層
２１２のBのドーピング量は１立方ｃｍ当たり1x1020程
度である。p-Si層２１３のBのドーピング量は１立方ｃ
ｍ当たり1x1018程度である。
【０１１６】こうして準備された基板上に、i-Si0.8Ge
0.2層214を200Å、i-Si0.6Ge0.4層214を100Å、i-Si0.9
Ge0.1層214を200Åの厚さに順次成長した。この結晶成
長時の基板温度は300℃である。ここで、Siは電子線加
熱蒸着法によりGeは抵抗加熱のいわゆるクヌードセンセ
ルを用いた。こうして量子井戸構造が形成される。
0.2層214を200Å、i-Si0.6Ge0.4層214を100Å、i-Si0.9
Ge0.1層214を200Åの厚さに順次成長した。この結晶成
長時の基板温度は300℃である。ここで、Siは電子線加
熱蒸着法によりGeは抵抗加熱のいわゆるクヌードセンセ
ルを用いた。こうして量子井戸構造が形成される。
【０１１７】その後、こうして準備した半導体積層体を
900℃15分間アニールする。次いで、温度を600℃に下げ
て、 ｎ型層としてn-Si層２１７を厚さ300Å、電極層n+
-Si層２１８を厚さ2000Åに成長する。
900℃15分間アニールする。次いで、温度を600℃に下げ
て、 ｎ型層としてn-Si層２１７を厚さ300Å、電極層n+
-Si層２１８を厚さ2000Åに成長する。
【０１１８】n-Si層２１７は、Sbをクヌードセンセルを
用いてSiと同時に蒸着した。そのSb濃度は１立方ｃｍ当
たり1x1018程度である。電極層n+-Si層２１８のSb濃度
は１立方ｃｍ当たり1x1020程度である。
用いてSiと同時に蒸着した。そのSb濃度は１立方ｃｍ当
たり1x1018程度である。電極層n+-Si層２１８のSb濃度
は１立方ｃｍ当たり1x1020程度である。
【０１１９】こうして形成した多層構造体を分子線成長
装置から取り出し、周知のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層２１７、２１８を取り除く。さら
に、周知のフォトリソグラフィー法およびエッチング法
を用いて、各素子間分離のためメサ型に加工を行う。こ
うして準備された多層積層体に、CVD法によって、パッ
シベーション膜として、SiO2膜２１９を400℃で500Å堆
積する。このSiO2膜２１９をフォトリソグラフィー法お
よびエッチング法によって、電極取り出し部を開口部と
するなど、所望形状に加工する。さらに、アルミニウム
電極２２０の蒸着し、所望形状にォトリソグラフィー法
およびエッチング法によって加工し、電極を形成する。
更に、砒素イオン注入によるソース電極２２１、ドレー
ン電極２２２の形成などを形成した。本願発明に係わる
シリコンーゲルマニウム混晶の製造以外の諸部分の製造
は、従来の半導体装置の形成技術を用いて十分である。
装置から取り出し、周知のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層２１７、２１８を取り除く。さら
に、周知のフォトリソグラフィー法およびエッチング法
を用いて、各素子間分離のためメサ型に加工を行う。こ
うして準備された多層積層体に、CVD法によって、パッ
シベーション膜として、SiO2膜２１９を400℃で500Å堆
積する。このSiO2膜２１９をフォトリソグラフィー法お
よびエッチング法によって、電極取り出し部を開口部と
するなど、所望形状に加工する。さらに、アルミニウム
電極２２０の蒸着し、所望形状にォトリソグラフィー法
およびエッチング法によって加工し、電極を形成する。
更に、砒素イオン注入によるソース電極２２１、ドレー
ン電極２２２の形成などを形成した。本願発明に係わる
シリコンーゲルマニウム混晶の製造以外の諸部分の製造
は、従来の半導体装置の形成技術を用いて十分である。
【０１２０】図１１は、本実施例の半導体装置の断面図
である。この半導体装置は、電界効果トランジスタ部、
およびp-i-n型のダイオード構造の発光素子部、この発
光素子に隣接して同一構造の受光用のダイオード部が同
一基板に形成されている。この電界効果トランジスタ部
は、単純化して描かれているが、これら発光素子部、受
光素子部の駆動回路の構成に用いられるものである。駆
動回路自体はこれまでの通例のもので良い。本願発明に
よれば、シリコン基板を用いているので、これまでの半
導体装置における、回路、システム構成、あるいは製造
方法など全く同様に適用可能である。これは、本願発明
の大きな利点の一つである。
である。この半導体装置は、電界効果トランジスタ部、
およびp-i-n型のダイオード構造の発光素子部、この発
光素子に隣接して同一構造の受光用のダイオード部が同
一基板に形成されている。この電界効果トランジスタ部
は、単純化して描かれているが、これら発光素子部、受
光素子部の駆動回路の構成に用いられるものである。駆
動回路自体はこれまでの通例のもので良い。本願発明に
よれば、シリコン基板を用いているので、これまでの半
導体装置における、回路、システム構成、あるいは製造
方法など全く同様に適用可能である。これは、本願発明
の大きな利点の一つである。
【０１２１】実施例５ 本実施例は発光素子部、受光素子部および電子素子部を
同一基板上の形成した例を示すものである。そして、発
光素子部―受光素子部対はいはゆる光配線を構成してい
る例である。本実施例では、成長基板面にシリコンーゲ
ルマニウム混晶を原子状水素を照射しながら形成する。
同一基板上の形成した例を示すものである。そして、発
光素子部―受光素子部対はいはゆる光配線を構成してい
る例である。本実施例では、成長基板面にシリコンーゲ
ルマニウム混晶を原子状水素を照射しながら形成する。
【０１２２】本例の主要部は実施例４と基本構成は同様
である。図１０は、本実施例の半導体装置を構成する為
の半導体層を積層した状態を示す断面図である。図１１
は本実施例の半導体装置の主要部分の断面図である。
尚、同図には、これらの各半導体装置に接続される電子
回路の主要部を合わせて示している。図１２は本実施例
の半導体装置の全体構成を略述する斜視図である。
である。図１０は、本実施例の半導体装置を構成する為
の半導体層を積層した状態を示す断面図である。図１１
は本実施例の半導体装置の主要部分の断面図である。
尚、同図には、これらの各半導体装置に接続される電子
回路の主要部を合わせて示している。図１２は本実施例
の半導体装置の全体構成を略述する斜視図である。
【０１２３】先ず、抵抗率が1000Ωcmの高抵抗Si(100)
基板311を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。この後、電子線加熱蒸着法を用
いてSiおよびBを本基板上に、基板温度600℃で同時に蒸
着し、 電極層としてp+-Si層312を厚さ100Å、およびp-
Si層313を厚さ300Åに成長する。このp+-Si層312のBの
ドーピング量は、１立方ｃｍ当たり1x1020程度、さらに
p-Si層313のBのドーピング量は１立方ｃｍ当たり1x1018
程度である。
基板311を化学洗浄した後、分子線成長装置に入れ、表
面クリーニングを行う。この後、電子線加熱蒸着法を用
いてSiおよびBを本基板上に、基板温度600℃で同時に蒸
着し、 電極層としてp+-Si層312を厚さ100Å、およびp-
Si層313を厚さ300Åに成長する。このp+-Si層312のBの
ドーピング量は、１立方ｃｍ当たり1x1020程度、さらに
p-Si層313のBのドーピング量は１立方ｃｍ当たり1x1018
程度である。
【０１２４】こうして準備された基板上に、こうして準
備された基板上に、i-Si0.8Ge0.2層314を200Å、i-Si
0.6Ge0.4層315を100Å、i-Si0.9Ge0.1層316を200Åの厚
さに順次成長した。この結晶成長時の基板温度は300℃
である。ここで、Siは電子線加熱蒸着法によりGeは抵抗
加熱のいわゆるクヌードセンセルを用いた。こうして量
子井戸構造が形成される。これらのＳｉ−Ｇｅ系結晶の
結晶成長は前記の第２の方法で行った。
備された基板上に、i-Si0.8Ge0.2層314を200Å、i-Si
0.6Ge0.4層315を100Å、i-Si0.9Ge0.1層316を200Åの厚
さに順次成長した。この結晶成長時の基板温度は300℃
である。ここで、Siは電子線加熱蒸着法によりGeは抵抗
加熱のいわゆるクヌードセンセルを用いた。こうして量
子井戸構造が形成される。これらのＳｉ−Ｇｅ系結晶の
結晶成長は前記の第２の方法で行った。
【０１２５】さらに、ｎ型層としてn-Si層317を300Å、
ｎ側電極層としてn+-Si層318を2000Åに成長する。 n-S
i層317はSbをクヌードセンセルを用いてSiと同時に蒸着
し、Sb濃度は１立方ｃｍ当たり1x1018程度である。さら
に電極層n+-Si層318のSb濃度は１立方ｃｍ当たり1x1020
程度である。
ｎ側電極層としてn+-Si層318を2000Åに成長する。 n-S
i層317はSbをクヌードセンセルを用いてSiと同時に蒸着
し、Sb濃度は１立方ｃｍ当たり1x1018程度である。さら
に電極層n+-Si層318のSb濃度は１立方ｃｍ当たり1x1020
程度である。
【０１２６】こうして形成した多層構造体を分子線成長
装置から取り出し、通例のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層317、318を取り除く。さらにフォト
リソグラフィー法およびエッチング法を用いて光素子部
と電界効果トランジスタ部の各素子間分離３５０のため
メサ型に加工した。
装置から取り出し、通例のフォトリソグラフィー法およ
びエッチング法を用いて電界効果トランジスタを形成す
る部分のSbドープ層317、318を取り除く。さらにフォト
リソグラフィー法およびエッチング法を用いて光素子部
と電界効果トランジスタ部の各素子間分離３５０のため
メサ型に加工した。
【０１２７】こうして準備した半導体積層体に、CVD法
によって、パッシベーション膜としてSiO2膜319を400℃
で500Å堆積する。次いで、通例のフォトリソグラフィ
ー法およびエッチング法によって、電極取り出し部を開
口部とするなどSiO2膜を所望形状に加工する。さらに、
アルミニウムを蒸着し、これを所望形状に加工し電極32
0を形成する。イオン注入法によるソース321、ドレーン
電極322の形成など従来の素子形成技術を用いて電子素
子部を完成する。本願発明に係わるシリコンーゲルマニ
ウム混晶の製造以外の諸部分の製造は、従来の半導体装
置の形成技術を用いて十分である。
によって、パッシベーション膜としてSiO2膜319を400℃
で500Å堆積する。次いで、通例のフォトリソグラフィ
ー法およびエッチング法によって、電極取り出し部を開
口部とするなどSiO2膜を所望形状に加工する。さらに、
アルミニウムを蒸着し、これを所望形状に加工し電極32
0を形成する。イオン注入法によるソース321、ドレーン
電極322の形成など従来の素子形成技術を用いて電子素
子部を完成する。本願発明に係わるシリコンーゲルマニ
ウム混晶の製造以外の諸部分の製造は、従来の半導体装
置の形成技術を用いて十分である。
【０１２８】図１２は本実施例の半導体装置の全体構成
を略述する斜視図である。図１１の（ａ）、（ｂ）に
は、発光素子部、受光素子部を示している。半導体基板
４００には、シリコンの回路部４０５、４０６、例え
ば、ＵＬＳＩ(Ultra Large ScaleIntegrated Circuit)
が形成されている。これらは、例えばこれまでのロジッ
ク回路である。これらの回路は当然従来の半導体装置の
形成技術を用いて半導体基板に作りつけられる。
を略述する斜視図である。図１１の（ａ）、（ｂ）に
は、発光素子部、受光素子部を示している。半導体基板
４００には、シリコンの回路部４０５、４０６、例え
ば、ＵＬＳＩ(Ultra Large ScaleIntegrated Circuit)
が形成されている。これらは、例えばこれまでのロジッ
ク回路である。これらの回路は当然従来の半導体装置の
形成技術を用いて半導体基板に作りつけられる。
【０１２９】そして、本実施例では、p-i-n型のダイオ
ード構造の発光素子部４０１、この発光素子に隣接して
同一構造の受光用のダイオード部４０２が同一基板４０
０に形成され、且つこの両者間に光路４０９が設けられ
ている。この発光―受光素子部対によって光配線が構成
されている。
ード構造の発光素子部４０１、この発光素子に隣接して
同一構造の受光用のダイオード部４０２が同一基板４０
０に形成され、且つこの両者間に光路４０９が設けられ
ている。この発光―受光素子部対によって光配線が構成
されている。
【０１３０】尚、発光素子部４０１は発光素子駆動用電
子回路部４０３によって、受光素子部は受光素子駆動用
電子回路部４０４によって駆動される。これら発光素子
駆動用電子回路部４０３、受光素子駆動用電子回路部４
０４は各々シリコンの回路部（ＵＬＳＩ部）４０５、４
０６よりの信号入力４０７、４０８によって制御されて
いる。
子回路部４０３によって、受光素子部は受光素子駆動用
電子回路部４０４によって駆動される。これら発光素子
駆動用電子回路部４０３、受光素子駆動用電子回路部４
０４は各々シリコンの回路部（ＵＬＳＩ部）４０５、４
０６よりの信号入力４０７、４０８によって制御されて
いる。
【０１３１】本実施例の半導体装置はその光配線を適用
するので、ＵＬＳＩ装置における配線遅延時間を大幅に
短いものとなすことが出来る。
するので、ＵＬＳＩ装置における配線遅延時間を大幅に
短いものとなすことが出来る。
【０１３２】たとえば、６４ビット論理回路装置の基本
設計として、配線幅が０。２ミクロン、厚さ０。５ミク
ロンの例を考えると、本願発明の半導体装置によれば配
線遅延時間は約１０―10秒／ｃｍ程度を実現することが
出来る。他方、同じ配線幅の条件で、銅配線では約０．
７×１０―9秒／ｃｍ程度、アルミニウム配線では約１
０―8秒／ｃｍ程度、またタングステン配線では約１０
―7秒／ｃｍ程度とならざるを得ない。尚、配線遅延時
間はいずれも室温の値である。このように、本願発明の
いはゆる光配線を用いて配線遅延時間を大幅に短縮する
ことが可能となる。
設計として、配線幅が０。２ミクロン、厚さ０。５ミク
ロンの例を考えると、本願発明の半導体装置によれば配
線遅延時間は約１０―10秒／ｃｍ程度を実現することが
出来る。他方、同じ配線幅の条件で、銅配線では約０．
７×１０―9秒／ｃｍ程度、アルミニウム配線では約１
０―8秒／ｃｍ程度、またタングステン配線では約１０
―7秒／ｃｍ程度とならざるを得ない。尚、配線遅延時
間はいずれも室温の値である。このように、本願発明の
いはゆる光配線を用いて配線遅延時間を大幅に短縮する
ことが可能となる。
【０１３３】本願発明は、シリコン基板を用いているの
で、これまでの半導体装置における、回路、システム構
成、あるいは製造方法など全く同様に適用可能である。
これは、本願発明の大きな利点の一つである。
で、これまでの半導体装置における、回路、システム構
成、あるいは製造方法など全く同様に適用可能である。
これは、本願発明の大きな利点の一つである。
【０１３４】尚、本発明の適用に当って、本実施例に限
らず更に集積度の、大きいあるいは小さい半導体装置へ
の適用が可能なることは言うまでもない。以上の説明で
は集積回路部をロジック回路の例としたが、ダイナミッ
ク形ランダムアクセスメモリを用いた半導体集積回路装
置、その変形形態あるいはその他の半導体装置において
も本発明の効果、特に配線遅延時間を大幅に短いものと
なすことを得ることが出来ることはいうまでもない。
らず更に集積度の、大きいあるいは小さい半導体装置へ
の適用が可能なることは言うまでもない。以上の説明で
は集積回路部をロジック回路の例としたが、ダイナミッ
ク形ランダムアクセスメモリを用いた半導体集積回路装
置、その変形形態あるいはその他の半導体装置において
も本発明の効果、特に配線遅延時間を大幅に短いものと
なすことを得ることが出来ることはいうまでもない。
【０１３５】その他の半導体装置の代表的な例をあげれ
ば、マイコンなどの論理回路、バイポーラトランジスタ
を有する半導体集積回路装置、BiCMOS回路、DRAM(Dynam
ic Random Access Memory),SRAM(Static Random Memor
y)，ROM(Read Only Memory)，EEPROM(Electrically Era
sable Programmable ROM)，フラッシュメモリ(Flash Me
mory)、あるいはこれらの複合半導体装置などをあげる
ことが出来る。
ば、マイコンなどの論理回路、バイポーラトランジスタ
を有する半導体集積回路装置、BiCMOS回路、DRAM(Dynam
ic Random Access Memory),SRAM(Static Random Memor
y)，ROM(Read Only Memory)，EEPROM(Electrically Era
sable Programmable ROM)，フラッシュメモリ(Flash Me
mory)、あるいはこれらの複合半導体装置などをあげる
ことが出来る。
【０１３６】
【発明の効果】本発明によれば、４族系半導体材料によ
る発光部または受光部を集積化した半導体装置を提供で
きる。
る発光部または受光部を集積化した半導体装置を提供で
きる。
【０１３７】本発明によれば、４族系半導体材料によっ
て、より良好な光集積回路装置を提供できる。
て、より良好な光集積回路装置を提供できる。
【０１３８】本発明によれば、４族系半導体材料によっ
て、光配線を有する半導体装置を提供できる。
て、光配線を有する半導体装置を提供できる。
【０１３９】本発明によれば、４族系半導体材料によっ
て、より大きな発光強度を有する半導体光装置を提供で
きる。
て、より大きな発光強度を有する半導体光装置を提供で
きる。
【０１４０】本発明によれば、４族系半導体材料によっ
て、より良好な受光特性を有する半導体光装置を提供で
きる。
て、より良好な受光特性を有する半導体光装置を提供で
きる。
【０１４１】本発明によれば、高い発光遷移確率を有す
る４族系半導体部材を提供できる。本発明によれば、従
来発光効率が低く実用不可能だったシリコン系の４族半
導体で光素子形成が可能となった。また、本発明は４族
半導体を用いたもので、化学的性質もシリコンとほぼ同
じであり、通例のシリコン集積回路形成技術が利用でき
る利点が大きい。こうして、同一シリコン基板上に電子
回路部と発光および受光の光素子部の形成が可能となっ
た。
る４族系半導体部材を提供できる。本発明によれば、従
来発光効率が低く実用不可能だったシリコン系の４族半
導体で光素子形成が可能となった。また、本発明は４族
半導体を用いたもので、化学的性質もシリコンとほぼ同
じであり、通例のシリコン集積回路形成技術が利用でき
る利点が大きい。こうして、同一シリコン基板上に電子
回路部と発光および受光の光素子部の形成が可能となっ
た。
【図1】図１は実施例１に例示した半導体装置を製造す
る為の半導体積層体の断面図である。
る為の半導体積層体の断面図である。
【図２】図１は実施例１に例示した発光素子部と受光素
子部の断面図である。
子部の断面図である。
【図３】図３はイオン化セルとフィルタを有する製造装
置の模式図である。
置の模式図である。
【図４】図４はイオン化セル、フィルタ、および紫外線
ランプを有する製造装置の模式図である。
ランプを有する製造装置の模式図である。
【図５】図５は本発明および従来法により形成したシリ
コンーゲルマニウム混晶のラマン散乱スペクトルの例を
示すものである。
コンーゲルマニウム混晶のラマン散乱スペクトルの例を
示すものである。
【図６】図６はエレクトロルミネッセンスの測定例を示
す図である。
す図である。
【図７】図７は実施例４に例示した半導体装置を製造す
る為の半導体積層体の断面図である。
る為の半導体積層体の断面図である。
【図８】図８は実施例４に例示した発光素子部と受光素
子部の断面図である。
子部の断面図である。
【図９】図９は本発明および従来法により形成したシリ
コンーゲルマニウム混晶のラマン散乱スペクトルの例を
示すものである。
コンーゲルマニウム混晶のラマン散乱スペクトルの例を
示すものである。
【図１０】図１０は実施例５に例示した半導体装置を製
造する為の半導体積層体の断面図である。
造する為の半導体積層体の断面図である。
【図１１】図１１は電子素子部と光素子部を集積化した
構造の断面図である。
構造の断面図である。
【図１２】図１２は実施例５に例示した光集積回路装置
の構成を示す斜視図である。
の構成を示す斜視図である。
111・・・高抵抗Si(100)基板；112・・・p+-Si層；113
・・・p-Si層；114・・・i-Si0.8Ge0.2層；115・・・i-
Si0.6Ge0.4層；116・・・i-Si0.9Ge0.1層；117・・・n-
Si層；118・・・n+-Si層；119・・・CVD-SiO2膜；120・
・・電極；211・・・高抵抗Si(100)基板；212・・・p+-
Si層；213・・・p-Si層；214・・・i-SiSi0. 8Ge0.2層；
215・・・i-Si0.6Ge0.4層；216・・・i-Si0.9Ge0.1層；
217・・・n-Si層；218・・・n+-Si層；219・・・CVD-Si
O2膜；220・・・アルミニウム電極；311・・・高抵抗Si
(100)基板；312・・・p+-Si層；313・・・p-Si層；314
・・・i-Si層；315・・・i-Si0.8Ge0.2層；316・・・i-
Si層；317・・・n-Si層；318・・・n+-Si層；319・・・
CVD-SiO2膜；320・・・電極；321・・・ソース、ドレー
ン領域
・・・p-Si層；114・・・i-Si0.8Ge0.2層；115・・・i-
Si0.6Ge0.4層；116・・・i-Si0.9Ge0.1層；117・・・n-
Si層；118・・・n+-Si層；119・・・CVD-SiO2膜；120・
・・電極；211・・・高抵抗Si(100)基板；212・・・p+-
Si層；213・・・p-Si層；214・・・i-SiSi0. 8Ge0.2層；
215・・・i-Si0.6Ge0.4層；216・・・i-Si0.9Ge0.1層；
217・・・n-Si層；218・・・n+-Si層；219・・・CVD-Si
O2膜；220・・・アルミニウム電極；311・・・高抵抗Si
(100)基板；312・・・p+-Si層；313・・・p-Si層；314
・・・i-Si層；315・・・i-Si0.8Ge0.2層；316・・・i-
Si層；317・・・n-Si層；318・・・n+-Si層；319・・・
CVD-SiO2膜；320・・・電極；321・・・ソース、ドレー
ン領域
フロントページの続き (72)発明者 杉井 信之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (32)
- 【請求項１】 シリコン基板に、シリコンとシリコンを
除く４族元素との混晶層を活性領域として少なくとも有
する半導体光素子部を少なくとも有し、前記シリコンと
シリコンを除く４族元素との混晶層はその混晶比を異に
する領域を有することを特徴とする半導体光装置。 - 【請求項２】 前記シリコンとシリコンを除く４族元素
との混晶層の少なくとも一つが、Ｓｉ1―XＡX/Ｓｉ1―Y
ＡY/Ｓｉ1―ZＡZ（但し、Ａはシリコンを除く４族元素
の少なくとも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテ
ロ接合を有する量子井戸構造の一つを少なくとも有する
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記シリコンを除く４族元素がゲルマニ
ウムなることを特徴とする請求項１―２に記載の半導体
装置。 - 【請求項４】 シリコン基板に、シリコンとシリコンを
除く４族元素との混晶層を活性領域として少なくとも有
する半導体発光部と、シリコンとシリコンを除く４族元
素との混晶層を活性領域として少なくとも有する半導体
受光部と、前記半導体発光部と前記半導体受光部との少
なくとも一対を接続する光路を有し、前記シリコンとシ
リコンを除く４族元素との混晶層はその混晶比を異にす
る領域を有する混晶層を少なくとも１領域を有すること
を特徴とする半導体装置。 - 【請求項５】 シリコン基板に、所望の電子回路部と、
シリコンとシリコンを除く４族元素との混晶層を活性領
域として少なくとも有する半導体発光部と、シリコンと
シリコンを除く４族元素との混晶層を活性領域として少
なくとも有する半導体受光部と、前記半導体発光部と前
記半導体受光部との少なくとも一対を接続する光路を有
し、前記シリコンとシリコンを除く４族元素との混晶層
はその混晶比を異にする領域を有する混晶層を少なくと
も１領域を有し、前記電子回路部の所望信号が、この光
路を伝播することを特徴とする半導体装置。 - 【請求項６】 前記シリコンとシリコンを除く４族元素
との混晶層の少なくとも一つが、Ｓｉ1―XＡX/Ｓｉ1―Y
ＡY/Ｓｉ1―ZＡZ（但し、Ａはシリコンを除く４族元素
の少なくとも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテ
ロ接合を有する量子井戸構造の一つを少なくとも有する
ことを特徴とする請求項４―５記載の半導体装置。 - 【請求項７】 前記シリコンを除く４族元素が、ゲルマ
ニウム、炭素および錫の群から選ばれた少なくとも一者
なることを特徴とする請求項４―５に記載の半導体装
置。 - 【請求項８】 前記シリコンを除く４族元素がゲルマニ
ウムなることを特徴とする請求項４―５に記載の半導体
装置。 - 【請求項９】 シリコン基板に、所望の電子回路部と、
シリコンとシリコンを除く４族元素との混晶層を活性領
域として少なくとも有する半導体発光部と、シリコンと
シリコンを除く４族元素との混晶層を活性領域として少
なくとも有する半導体受光部とを有し、前記半導体発光
素子部または前記半導体受光素子部の少なくとも一方の
活性領域が、少なくともＳｉ1―XＡX/Ｓｉ1―YＡY/Ｓｉ
1―ZＡZ（但し、Ａはシリコンを除く４族元素の少なく
とも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテロ接合を
有する量子井戸構造の一つを少なくとも有し、前記半導
体発光部と前記半導体受光部とを少なくとも有して光論
理回路が構成されたことを特徴とする半導体装置。 - 【請求項１０】 前記シリコンを除く４族元素が、ゲル
マニウム、炭素および錫の群から選ばれた少なくとも一
者なることを特徴とする請求項９記載の半導体装置。 - 【請求項１１】 シリコンとシリコンを除く４族元素と
の混晶層であって、その混晶比を異にする混晶層領域を
少なくとも有し、且つ前記シリコンと前記シリコンを除
く４族元素との混晶層が、前記シリコンを除く４族元素
の原子クラスターの前記シリコンを除く４族元素の原子
数が当該混晶に含まれる前記シリコンを除く４族元素の
原子数の１／１０以下となるように前記シリコンを除く
４族元素の原子を配された混晶層なることを特徴とする
半導体装置。 - 【請求項１２】 シリコンとシリコンを除く４族元素と
の混晶層であって、その混晶比を異にする混晶層領域を
少なくとも有し、且つ前記シリコンと前記シリコンを除
く４族元素との混晶層が、そのラマン散乱強度における
前記シリコンを除く４族元素相互の結合振動モードが前
記シリコンと前記シリコンを除く４族元素との結合振動
モードの１／１０以下の混晶層なることを特徴とする半
導体光装置。 - 【請求項１３】 前記シリコンとシリコンを除く４族元
素との混晶層は、少なくともＳｉ1―XＡX/Ｓｉ1―YＡY/
Ｓｉ1―ZＡZ（但し、Ａはシリコンを除く４族元素の少
なくとも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテロ接
合を有する量子井戸構造の一つを少なくとも有すること
を特徴とする請求項１２記載の半導体装置。 - 【請求項１４】 シリコンーゲルマニウム混晶層を活性
領域として少なくとも有し、前記シリコンとゲルマニウ
ムとの混晶層はその混晶比を異にする領域を有し、且つ
前記シリコンーゲルマニウム混晶層が、ゲルマニウム原
子クラスターのゲルマニウム原子数が、当該シリコンー
ゲルマニウム混晶に含まれるゲルマニウム原子数の１／
１０以下となるようにゲルマニウム原子を配された混晶
層なることを特徴とする半導体光装置。 - 【請求項１５】 シリコンーゲルマニウム混晶層を活性
領域として少なくとも一層有し、前記シリコンとゲルマ
ニウムとの混晶層はその混晶比を異にする領域を有し、
且つ前記シリコンーゲルマニウム混晶層が、そのラマン
散乱強度におけるゲルマニウムーゲルマニウム結合振動
モードがシリコンーゲルマニウム結合振動モードの１／
１０以下の混晶層なることを特徴とする半導体光装置。 - 【請求項１６】 前記シリコンとシリコンを除く４族元
素との混晶層は、少なくともＳｉ1―XＧｅX/Ｓｉ1―YＧ
ｅY/Ｓｉ1―ZＧｅZ（但し、０＜Ｘ，Ｙ，Ｚ＜１）なる
ヘテロ接合を有する量子井戸構造の一つを少なくとも有
することを特徴とする請求項１４―１５記載の半導体光
装置。 - 【請求項１７】 前記シリコンーゲルマニウム混晶層が
半導体発光素子部の活性領域なることを特徴とする請求
項１４―１６記載の半導体光装置。 - 【請求項１８】 前記シリコンーゲルマニウム混晶層が
半導体受光素子部の活性領域なることを特徴とする請求
項１４―１６記載の半導体光装置。 - 【請求項１９】 シリコン基板に、シリコンとシリコン
を除く４族元素との混晶層を活性領域として少なくとも
有する半導体発光部と、シリコンとシリコンを除く４族
元素との混晶層を活性領域として少なくとも有する半導
体受光部とを少なくとも有し、前記シリコンとシリコン
を除く４族元素との混晶層はその混晶比を異にする領域
を有し、前記半導体発光部と前記半導体受光部との少な
くとも一対を接続する光路を有し、且つ前記シリコンと
前記シリコンを除く４族元素との混晶層が、 前記シリ
コンを除く４族元素の原子クラスターの前記シリコンを
除く４族元素の原子数が当該混晶に含まれる前記シリコ
ンを除く４族元素の原子数の１／１０以下となるように
前記シリコンを除く４族元素の原子を配された混晶層な
ることを特徴とする半導体装置。 - 【請求項２０】 シリコン基板に、所望の電子回路部
と、シリコンとシリコンを除く４族元素との混晶層を活
性領域として少なくとも有する半導体発光部と、シリコ
ンとシリコンを除く４族元素との混晶層を活性領域とし
て少なくとも有する半導体受光部と、前記半導体発光部
と前記半導体受光部との少なくとも一対を接続する光路
を有し、前記シリコンとシリコンを除く４族元素との混
晶層はその混晶比を異にする領域を有し、前記電子回路
部の所望信号が、この光路を伝播し、且つ前記シリコン
と前記シリコンを除く４族元素との混晶層が、 前記シ
リコンを除く４族元素の原子クラスターの前記シリコン
を除く４族元素の原子数が当該混晶に含まれる前記シリ
コンを除く４族元素の原子数の１／１０以下となるよう
に前記シリコンを除く４族元素の原子を配された混晶層
なることを特徴とする半導体装置。 - 【請求項２１】 シリコン基板に、シリコンとシリコン
を除く４族元素との混晶層を活性領域として少なくとも
有する半導体発光部と、シリコンとシリコンを除く４族
元素との混晶層を活性領域として少なくとも有する半導
体受光部とを少なくとも有し、前記シリコンとシリコン
を除く４族元素との混晶層はその混晶比を異にする領域
を有し、前記半導体発光部と前記半導体受光部との少な
くとも一対を接続する光路を有し、且つ前記シリコンと
前記シリコンを除く４族元素との混晶層が、そのラマン
散乱強度における前記シリコンを除く４族元素相互の結
合振動モードが前記シリコンと前記シリコンを除く４族
元素との結合振動モードの１／１０以下の混晶層なるこ
とを特徴とする半導体装置。 - 【請求項２２】 シリコン基板に、所望の電子回路部
と、シリコンとシリコンを除く４族元素との混晶層を活
性領域として少なくとも有する半導体発光部と、シリコ
ンとシリコンを除く４族元素との混晶層を活性領域とし
て少なくとも有する半導体受光部と、前記半導体発光部
と前記半導体受光部との少なくとも一対を接続する光路
を有し、前記シリコンとシリコンを除く４族元素との混
晶層はその混晶比を異にする領域を有し、前記電子回路
部の所望信号が、この光路を伝播し、且つ前記シリコン
と前記シリコンを除く４族元素との混晶層が、且つ前記
シリコンと前記シリコンを除く４族元素との混晶層が、
そのラマン散乱強度における前記シリコンを除く４族元
素相互の結合振動モードが前記シリコンと前記シリコン
を除く４族元素との結合振動モードの１／１０以下の混
晶層なることを特徴とする半導体装置。 - 【請求項２３】 前記シリコンとシリコンを除く４族元
素との混晶層は、少なくともＳｉ1―XＡX/Ｓｉ1―YＡY/
Ｓｉ1―ZＡZ（但し、Ａはシリコンを除く４族元素の少
なくとも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテロ接
合を有する量子井戸構造の一つを少なくとも有すること
を特徴とする請求項１９―２２記載の半導体装置。 - 【請求項２４】 シリコンを除く４族元素の原子クラス
ターの当該シリコンを除く４族元素の原子数が、シリコ
ンとシリコンを除く４族元素との混晶に含まれる原子数
の１／１０以下となるように前記シリコンを除く４族元
素の原子を配されたシリコンとシリコンを除く４族元素
との混晶よりなり、前記シリコンとシリコンを除く４族
元素との混晶層はその混晶比を異にする領域を有するこ
とを特徴とする半導体高発光部材。 - 【請求項２５】 ラマン散乱強度におけるシリコンを除
く４族元素相互の結合振動モードがシリコンとシリコン
を除く４族元素との結合振動モードの１／１０以下のシ
リコンとシリコンを除く４族元素との混晶よりなり、前
記シリコンとシリコンを除く４族元素との混晶層はその
混晶比を異にする領域を有することを特徴とする半導体
高発光部材。 - 【請求項２６】 前記シリコンとシリコンを除く４族元
素との混晶層は、少なくともＳｉ1―XＡX/Ｓｉ1―YＡY/
Ｓｉ1―ZＡZ（但し、Ａはシリコンを除く４族元素の少
なくとも一者、また０＜Ｘ，Ｙ，Ｚ＜１）なるヘテロ接
合を有する量子井戸構造の一つを少なくとも有すること
を特徴とする請求項２４―２５記載の半導体光装置。 - 【請求項２７】 シリコンを除く４族元素の原子クラス
ターの当該シリコンを除く４族元素の原子数が、シリコ
ンーゲルマニウム混晶に含まれるゲルマニウム原子数の
１／１０以下となるようにゲルマニウム原子を配された
シリコンーゲルマニウム混晶よりなり、前記シリコンと
ゲルマニウムとの混晶層はその混晶比を異にする領域を
有することを特徴とする半導体高発光部材。 - 【請求項２８】 ラマン散乱強度におけるゲルマニウム
ーゲルマニウム結合振動モードがシリコンーゲルマニウ
ム結合振動モードの１／１０以下のシリコンーゲルマニ
ウム混晶よりなり、前記シリコンとゲルマニウムとの混
晶層はその混晶比を異にする領域を有することを特徴と
する半導体高発光部材。 - 【請求項２９】 前記シリコンとシリコンを除く４族元
素との混晶層は、少なくともＳｉ1―XＧｅX/Ｓｉ1―YＧ
ｅY/Ｓｉ1―ZＧｅZ（但し、０＜Ｘ，Ｙ，Ｚ＜１）なる
ヘテロ接合を有する量子井戸構造の一つを少なくとも有
することを特徴とする請求項２８―２９記載の半導体高
発光部材。 - 【請求項３０】 シリコン基板に、シリコンとシリコン
を除く４族元素との混晶層を少なくとも有し、前記シリ
コンとシリコンを除く４族元素との混晶層はその混晶比
を異にする領域を有することを特徴とする半導体装置。 - 【請求項３１】 シリコン基板に、シリコンとシリコン
を除く４族元素との混晶層を少なくとも有し、前記シリ
コンとシリコンを除く４族元素との混晶層は少なくとも
Ｓｉ1―XＡX/Ｓｉ1―YＡY/Ｓｉ1―ZＡZ（但し、Ａはシ
リコンを除く４族元素の少なくとも一者、また０＜Ｘ，
Ｙ，Ｚ＜１）なるヘテロ接合を有する量子井戸構造の一
つを少なくとも有することを特徴とする半導体装置。 - 【請求項３２】 前記シリコンを除く４族元素が、ゲル
マニウムなることを特徴とする請求項３０―３１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9243979A JPH1187763A (ja) | 1997-09-09 | 1997-09-09 | ４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9243979A JPH1187763A (ja) | 1997-09-09 | 1997-09-09 | ４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187763A true JPH1187763A (ja) | 1999-03-30 |
Family
ID=17111906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9243979A Pending JPH1187763A (ja) | 1997-09-09 | 1997-09-09 | ４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164938A (ja) * | 2004-11-11 | 2006-06-22 | Sony Corp | 発光素子及びその製造方法、並びに、発光装置 |
-
1997
- 1997-09-09 JP JP9243979A patent/JPH1187763A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164938A (ja) * | 2004-11-11 | 2006-06-22 | Sony Corp | 発光素子及びその製造方法、並びに、発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074536B2 (en) | Lattice-mismatched semiconductor structures and related methods for device fabrication | |
| CN103875079B (zh) | 光伏器件 | |
| US6376337B1 (en) | Epitaxial SiOx barrier/insulation layer | |
| US6566595B2 (en) | Solar cell and process of manufacturing the same | |
| US6157047A (en) | Light emitting semiconductor device using nanocrystals | |
| US20120141799A1 (en) | Film on Graphene on a Substrate and Method and Devices Therefor | |
| US9324911B2 (en) | Methods of fabricating dilute nitride semiconductor materials for use in photoactive devices and related structures | |
| DE112012003057T5 (de) | Verfahren zum Stabilisieren von hydriertem, amorphem Silicium und amorphen, hydrierten Siliciumlegierungen | |
| JP5110593B2 (ja) | 半導体材料、それを用いた太陽電池、およびそれらの製造方法 | |
| CN103782394B (zh) | 太阳能电池和该太阳能电池的制造方法 | |
| DE112014001192T5 (de) | Photoaktive Bauelemente mit aktiven Schichten mit kleiner Bandlücke, gestaltet für verbesserten Wirkungsgrad, und zugehörige Verfahren | |
| JP2654055B2 (ja) | 半導体基材の製造方法 | |
| JP2505754B2 (ja) | 光電変換装置の製造方法 | |
| KR101619110B1 (ko) | 반도체 광전소자 및 이의 제조방법 | |
| JPH05315647A (ja) | 窒化物系半導体素子およびその製造方法 | |
| WO2018042534A1 (ja) | 半導体結晶基板、赤外線検出装置、光半導体装置、半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 | |
| WO2016139970A1 (ja) | 半導体積層体および半導体装置 | |
| Hsu et al. | Novel MIS Ge-Si quantum-dot infrared photodetectors | |
| JPH1187763A (ja) | ４族系半導体装置、４族系半導体光装置、および４族系半導体高発光部材 | |
| JPH1146014A (ja) | ４族系半導体装置、半導体光装置、および半導体高発光部材 | |
| JPS6248390B2 (ja) | ||
| US8653501B2 (en) | Emitting device and manufacturing method therefor | |
| JP2798462B2 (ja) | ダイヤモンド半導体発光素子 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| Ke et al. | Blocking of Ge/Si lattice mismatch and fabrication of high-quality SOI-based Ge film by interlayer wafer bonding with polycrystalline Ge bonding layer |