JPH06232448A - 発光素子及び光電子集積回路 - Google Patents

発光素子及び光電子集積回路

Info

Publication number
JPH06232448A
JPH06232448A JP1652493A JP1652493A JPH06232448A JP H06232448 A JPH06232448 A JP H06232448A JP 1652493 A JP1652493 A JP 1652493A JP 1652493 A JP1652493 A JP 1652493A JP H06232448 A JPH06232448 A JP H06232448A
Authority
JP
Japan
Prior art keywords
single crystal
light emitting
layer
mixed crystal
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1652493A
Other languages
English (en)
Inventor
Kiyokazu Nakagawa
清和 中川
Akio Nishida
彰男 西田
Juichi Shimada
寿一 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1652493A priority Critical patent/JPH06232448A/ja
Priority to US08/189,865 priority patent/US5523592A/en
Publication of JPH06232448A publication Critical patent/JPH06232448A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】IV族半導体の混晶を用いた、室温で効率良く動
作する発光素子を提供すること。 【構成】ｎ型Ｓｉ（１００）基板１１の上に設けられた
アンドープ単結晶Ｓｉ層１２と単結晶Ｓｉ0.8Ｇｅ0.2混
晶層１３の積層体又はこの積層体の繰返し構造、その上
に設けられた第２のアンドープ単結晶Ｓｉ層１４、その
上に設けられたｐ型水素化非晶質Ｓｉ層１５からなり、
単結晶Ｓｉ0.8Ｇｅ0.2混晶層１３を発光領域とする発光
素子。或いは、ワイドギャップ半導体の単結晶ＳｉＧｅ
Ｃ混晶でＳｉＧｅ発光領域を挾むか又は発光領域の材料
にバンドギャップの小さい単結晶ＳｉＧｅＳｎ混晶を用
いた構成としてもよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、IV族半導体からなる混
晶を用いた発光素子及びそれを用いた光電子集積回路に
関する。
【０００２】
【従来の技術】Ｓｉ、Ｇｅ、Ｃ、ＳｎのIV族半導体は、
間接遷移型の半導体であるため発光効率が極めて低く、
発光素子として用いるには不向きであった。しかしなが
ら、最近ＳｉＧｅ混晶が低温ではあるがフォトルミネッ
センスで強く発光することが見出されてフィジカル・レ
ビュー・レターズ １９９１年６６巻１３６２頁から１
３６５頁（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔ
ｅｒｓ ｖｏｌｕｍｅ６６，ｐ．１３６２〜ｐ．１３６
５）に発表されて以来、ＳｉＧｅによる発光素子の研究
が盛んとなっている。
【０００３】この素子構造は、ＳｉとＳｉＧｅ混晶の積
層体が繰返された上にＳｉが設けられた構造であり、Ｓ
ｉＧｅ混晶が発光領域となっている。この発光は、Ｓｉ
Ｇｅ混晶ではＧｅ原子がＳｉの結晶格子位置をランダム
に占めているためにＳｉ結晶の並進対称性が崩れ、バン
ド構造が変化したことによっている。
【０００４】一方、従来の光電子集積回路は、発光素子
がIII族−Ｖ族からなる半導体で、電子素子がＳｉで形
成されていた。そのため、１つのチップに発光素子と電
子素子を形成することが困難であった。
【０００５】
【発明が解決しようとする課題】上記従来技術は、キャ
リアを閉じ込めるＳｉバリア層とＳｉＧｅ井戸層との間
の伝導帯のバンド不連続値が２０ｍｅＶ程度と極めて小
さく、室温では電子を有効に閉じ込めることができない
ために、室温で効率良く動作する素子の形成が不可能で
あるという問題があった。
【０００６】本発明の目的は、IV族半導体の混晶を用い
た、室温で効率良く動作する発光素子及びそれを用いた
光電子集積回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の発光素子は、第１導電型の単結晶Ｓ
ｉ基板、この単結晶Ｓｉ基板上に設けられた、アンドー
プ単結晶Ｓｉ層と単結晶Ｓｉ1-AＧｅA混晶層（０＜Ａ＜
１）の積層体又はこの積層体の繰返し構造、この積層体
の上に設けられた第２のアンドープ単結晶Ｓｉ層及びこ
の第２のアンドープ単結晶Ｓｉ層上に設けられた第２導
電型のＳｉ1-BＣB層（０≦Ｂ＜１）からなり、単結晶Ｓ
ｉ1-AＧｅA混晶層を発光領域、第１導電型の単結晶Ｓｉ
基板と第２導電型のＳｉ1-BＣB層の一方を電子の注入電
極、他方を正孔の注入電極とするものである。
【０００８】また、本発明の第２の発光素子は、第１導
電型の単結晶Ｓｉ1-C-DＧｅCＣD混晶層（０＜Ｃ＜１、
０＜Ｄ＜１）、この単結晶Ｓｉ1-C-DＧｅCＣD混晶層上
に設けられた、アンドープ単結晶Ｓｉ1-E-FＧｅEＣF混
晶層（０＜Ｅ＜１、０＜Ｆ＜１）と単結晶Ｓｉ1-GＧｅG
混晶層（０＜Ｇ＜１）の積層体又はこの積層体の繰返し
構造、この積層体上に設けられた第２のアンドープ単結
晶Ｓｉ1-E-FＧｅEＣF混晶層及びこの第２のアンドープ
単結晶Ｓｉ1-E-FＧｅEＣF混晶層上に設けられた第２導
電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶層（０≦Ｈ＜１、
０＜Ｉ＜１）からなり、単結晶Ｓｉ1-GＧｅG混晶層を発
光領域、第１導電型の単結晶Ｓｉ1-C-DＧｅCＣD混晶層
と第２導電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶層の一方
を電子の注入電極、他方を正孔の注入電極とするもので
ある。
【０００９】さらにまた、本発明の第３の発光素子は、
第１導電型の単結晶Ｓｉ1-JＧｅJ混晶層（０≦Ｊ＜
１）、この単結晶Ｓｉ1-JＧｅJ混晶層の上に設けられ
た、アンドープ単結晶Ｓｉ1-KＧｅK混晶層（０≦Ｋ＜
１）と単結晶Ｓｉ1-L-MＧｅLＳｎM混晶層（０＜Ｌ＜
１、０＜Ｍ＜１）の積層体又はこの積層体の繰返し構
造、この積層体上に設けられた第２のアンドープ単結晶
Ｓｉ1-KＧｅK混晶層及びこの第２のアンドープ単結晶Ｓ
ｉ1-KＧｅK混晶層の上に設けられた第２導電型の単結晶
Ｓｉ1-NＧｅN混晶層（０≦Ｎ＜１）からなり、単結晶Ｓ
ｉ1-L-MＧｅLＳｎM混晶層を発光領域、第１導電型の単
結晶Ｓｉ1-JＧｅJ混晶層と第２導電型の単結晶Ｓｉ1-N
ＧｅN混晶層の一方を電子の注入電極、他方を正孔の注
入電極とするものである。
【００１０】なおまた、本発明の光電子集積回路は、上
記各発光素子と、それぞれの発光素子が設けられた基板
にそれぞれ形成された電子素子とを有するものである。
好ましい光電子集積回路の一態様は、上記いずれかの発
光素子と、それと全く同じに形成された各半導体層から
構成され、発光領域に該当する部分を受光領域、電子の
注入電極に該当する部分を電子の取り出し電極、正孔の
注入電極に該当する部分を正孔の取り出し電極とする受
光素子と、それぞれの素子と接続された電子素子が同一
の基板に設けられ、発光素子の発光面と受光素子の受光
面が互いに向き合うように配置されたものである。
【００１１】上記第１の発光素子において、第１導電型
の単結晶Ｓｉ基板とは、単結晶Ｓｉ基板自体が第１導電
型である場合も、単結晶Ｓｉ基板上に第１導電型のＳｉ
層が形成されている場合も含まれる。
【００１２】また、いずれの発光素子においても、積層
体の発光領域となる層の厚みは、５ｎｍから２０ｎｍの
範囲であることが好ましく、積層体の他の層の厚みは、
５ｎｍから１０ｎｍの範囲であることが好ましい。積層
体の繰返し構造は、歪エネルギーが溜らない範囲であれ
ば何回繰り返してもよい。従って、好ましい繰返しの回
数は、発光領域の層の組成や厚み等によって異なるが、
一般的には、製造時の手数等も考慮に加えて、２０回以
下である。
【００１３】
【作用】本発明の作用を、第１導電型をｎ型、第２導電
型をｐ型として説明する。上記第１の発光素子は、積層
体の単結晶Ｓｉ1-AＧｅA混晶層が混晶効果による発光領
域であるが、伝導帯のバンド不連続値が小さいために、
電極から注入されたほとんどの電子が発光領域で正孔と
結合しないでｐ型Ｓｉ1-BＣB層の電極に達する。ところ
が、ｐ型Ｓｉ1-BＣB層が伝導帯に電子に対してポテンシ
ャル障壁を形成するため、電子は再び発光領域に跳ね返
され、発光領域に閉じ込められている正孔と結合し、有
効に発光させることができる。
【００１４】また、上記第２の発光素子は、積層体の単
結晶Ｓｉ1-GＧｅG混晶層が発光領域であり、有効に電子
と正孔を発光領域に閉じ込めるために、バンドギャップ
の大きいＳｉＧｅＣからなる混晶でこの発光領域を挾ん
だ構造となっており、有効に発光させることができる。
【００１５】また、上記第３の発光素子は、積層体の単
結晶Ｓｉ1-L-MＧｅLＳｎM混晶層が発光領域となってい
る。この場合には、ＳｉＧｅＳｎという混晶を用いるこ
とでバンドギャップの小さい半導体を発光領域としてい
るため、有効にこの領域に電子、正孔を閉じ込めて効率
の高い発光を行うことができる。
【００１６】またさらに、半導体層がＳｉ系のIV族半導
体であるため、Ｓｉ基板上に上記の発光素子を形成で
き、Ｓｉ電子素子と発光素子を同一Ｓｉ基板上に作製す
ることができる。
【００１７】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。 〈実施例１〉図１（ａ）に示すように、ｎ型Ｓｉ（１０
０）基板１１の表面を清浄化した後に、ＭＢＥ（分子線
成長）法を用いて６５０℃で５ｎｍの厚さのアンドープ
単結晶Ｓｉ層１２、１０ｎｍの厚さの単結晶Ｓｉ0.8Ｇ
ｅ0.2層１３、５ｎｍの厚さのアンドープ単結晶Ｓｉ層
１４を成長させ、その後分子線成長装置から外に取り出
し、プラズマＣＶＤ（化学気相成長）法により１００ｎ
ｍの厚さのｐ型水素化非晶質Ｓｉ層１５を成長させた。
【００１８】その後、図１（ｂ）に示すように、幅４μ
ｍ、長さ４００μｍにドライエッチング法で加工し、図
１（ｃ）に示すように、ＣＶＤ法により４００℃で１０
０ｎｍの厚さのＳｉＯ2層１６を堆積し、フォトリソグ
ラフィー法を用いて図１（ｄ）に示すようにＳｉＯ2層
１６に孔を開け、Ａｌを蒸着し、パターンニングして電
極１７、１８を形成し（図１（ｅ））、１ｅＶ程度で室
温で発光する発光素子を作製した。
【００１９】なお、アンドープ単結晶Ｓｉ層１２と単結
晶Ｓｉ0.8Ｇｅ0.2層１３からなる積層体の部分を上記と
同じ厚さで３層形成し、他は上記と同様な構造としたと
きも室温で発光する発光素子が得られた。このときの発
光効率は上記の約２倍であった。
【００２０】また、ｐ型水素化非晶質Ｓｉ層１５に代え
て、ｐ型水素化非晶質Ｓｉ0.9Ｃ0.1層を用いても、ほぼ
同様の発光を示す発光素子が得られた。
【００２１】〈実施例２〉図２（ａ）に示すように、ｎ
型Ｓｉ（１００）基板２１の表面を清浄化した後に、Ｍ
ＢＥ法により６５０℃で１００ｎｍの厚さのｎ型単結晶
Ｓｉ0.55Ｇｅ0.40Ｃ0.05層２２、５ｎｍの厚さのアンド
ープ単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層２３、１０ｎｍの
厚さの単結晶Ｓｉ0.8Ｇｅ0.2層２４、５ｎｍの厚さのア
ンドープの単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層２５、１０
０ｎｍの厚さのｐ型単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層２
６を成長させた。
【００２２】その後、実施例１と同様に、図２（ｂ）の
形状にドライエッチング法で加工し、図２（ｃ）のよう
にＣＶＤ法により４００℃で１００ｎｍの厚さのＳｉＯ
2層２７を堆積し、フォトリソグラフィー法を用いて図
２（ｄ）の形状とし、Ａｌを蒸着し、パターンニングし
て電極２８、２９を形成し（図２（ｅ））、１ｅＶ程度
で室温で発光する発光素子を作製した。
【００２３】なお、上記アンドープ単結晶Ｓｉ0.55Ｇｅ
0.40Ｃ0.05層２３と単結晶Ｓｉ0.8Ｇｅ0.2層２４からな
る積層体の部分を同じ厚さで３層形成し、他は上記と同
様な構造としたときも、室温で発光する発光素子が得ら
れた。このときの発光効率は上記の約２倍であった。
【００２４】また、ｐ型単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05
層２６に代えてｐ型単結晶Ｓｉ0.9Ｃ0.1層を用いても、
ほぼ同様の発光を示す発光素子が得られた。
【００２５】〈実施例３〉図３（ａ）に示すように、ｎ
型Ｓｉ（１００）基板３１の表面を清浄化した後にＭＢ
Ｅ法により６５０℃で１００ｎｍの厚さのｎ型単結晶Ｓ
ｉ層３２、５ｎｍの厚さのアンドープ単結晶Ｓｉ層３
３、１０ｎｍの厚さの単結晶Ｓｉ0.8Ｇｅ0.1Ｓｎ0.1層
３４、５ｎｍの厚さのアンドープ単結晶Ｓｉ層３５、１
００ｎｍの厚さのｐ型単結晶Ｓｉ層３６を成長させた。
【００２６】その後、実施例１と同様に、図３（ｂ）の
形状にドライエッチング法で加工し、図３（ｃ）のよう
にＣＶＤ法により４００℃で１００ｎｍの厚さのＳｉＯ
2層３７を堆積し、フォトリソグラフィー法を用いて図
３（ｄ）の形状とし、Ａｌを蒸着し、パターンニングし
て電極３８、３９を形成し（図３（ｅ））、１ｅＶ程度
で室温で発光する発光素子を作製した。
【００２７】なお、アンドープ単結晶Ｓｉ層３３と単結
晶Ｓｉ0.8Ｇｅ0.1Ｓｎ0.1層３４からなる積層体の部分
を上記と同じ厚さで３層形成し、他は上記と同様な構造
としたときも、室温で発光する発光素子が得られた。こ
のときの発光効率は上記の約２倍であった。
【００２８】さらにアンドープ単結晶Ｓｉ層３３に代え
てアンドープ単結晶Ｓｉ0.9Ｇｅ0.1層を用いても、ま
た、この層と単結晶Ｓｉ0.8Ｇｅ0.1Ｓｎ0.1層３４から
なる積層体の部分を３層の繰返し構造としても、同様の
発光素子が得られた。さらにまた、ｎ型単結晶Ｓｉ層３
２に代えてｎ型単結晶Ｓｉ0.9Ｇｅ0.1層を用いても、ｐ
型単結晶Ｓｉ層３６に代えてｐ型単結晶Ｓｉ0.9Ｇｅ0.1
層を用いても同様の発光素子が得られた。
【００２９】〈実施例４〉電子素子を実施例１に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。図４（ａ）に示すように、Ｓｉ（１０
０）基板４１の表面を清浄化した後に、ＭＢＥ法によ
り、６５０℃で１００ｎｍの厚みのｐ型単結晶Ｓｉ層１
５’を形成し、以下、実施例１と逆の順に、５ｎｍの厚
さのアンドープ単結晶Ｓｉ層１４、１０ｎｍの厚さの単
結晶Ｓｉ0.8Ｇｅ0.2層１３、５ｎｍの厚さのアンドープ
単結晶Ｓｉ層１２を成長させ、次いで、ｎ型単結晶Ｓｉ
層４０を形成した。
【００３０】その後、図４（ｂ）に示すように、発光部
の発光素子及びこれに電気信号を伝達するための電子素
子並びに受光部の受光素子及びこれから電気信号が伝達
される電子素子の部分をドライエッチング法で所定の形
状に加工した。発光素子と受光素子の部分は実施例１と
同様に処理してそれぞれの素子とし、電子素子の部分は
イオン打ち込みによりｎ型領域４２を形成して、ここを
ソース、ドレインとする電界効果トランジスタとし、図
に示すように配線した。この光電子集積回路は、室温に
おいて良好に作動した。
【００３１】なお、実施例１と同様に、アンドープ単結
晶Ｓｉ層と単結晶Ｓｉ0.8Ｇｅ0.2層からなる積層体の部
分を３層形成し、他は上記と同様な構造としたときも、
ほぼ同様の効果を示す光電子集積回路が得られた。ま
た、発光素子の発光面と受光素子の受光面の間は空間と
したが、ガラスのような透明材料で光ガイドを設けても
よい。これは以下の実施例でも同様である。
【００３２】〈実施例５〉電子素子を実施例２に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Ｓｉ（１００）基板の表面を清浄化し
た後に、実施例２と逆の順に、ｐ型単結晶Ｓｉ0.55Ｇｅ
0.40Ｃ0.05層からそれぞれ該当する層を形成した。次い
で、実施例４に準じて、それぞれの素子の部分をドライ
エッチング法で所定の形状に加工し、以下、各素子、配
線を形成した。
【００３３】得られた光電子集積回路は、図４（ｂ）に
示した構造の発光素子、受光素子の部分を実施例２に示
した素子に置き換えた構造（但し実施例２と上下逆の構
造）であって、室温において良好に作動した。
【００３４】なお、アンドープ単結晶Ｓｉ0.55Ｇｅ0.40
Ｃ0.05層と単結晶Ｓｉ0.8Ｇｅ0.2層からなる積層体の部
分を３層形成し、他は上記と同様な構造としたときも、
さらに、ｐ型単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層に代え
て、ｐ型単結晶Ｓｉ0.9Ｃ0.1層を用いても、ほぼ同様の
効果を示す光電子集積回路が得られた。
【００３５】〈実施例６〉電子素子を実施例３に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Ｓｉ（１００）基板の表面を清浄化し
た後に、実施例３と逆の順に、ｐ型単結晶Ｓｉ層からそ
れぞれ該当する層を形成した。次いで、実施例４に準じ
て、それぞれの素子の部分をドライエッチング法で所定
の形状に加工し、以下、各素子、配線を形成した。
【００３６】得られた光電子集積回路は、図４（ｂ）に
示した構造の発光素子、受光素子の部分を実施例３に示
した素子に置き換えた構造（但し実施例３と上下逆の構
造）であって、室温において良好に作動した。
【００３７】なお、アンドープ単結晶Ｓｉ層と単結晶Ｓ
ｉ0.8Ｇｅ0.1Ｓｎ0.1層からなる積層体の部分を３層形
成し、他は上記と同様な構造としたときも、さらに、ア
ンドープ単結晶Ｓｉ層に代えて、、アンドープ単結晶Ｓ
ｉ0.9Ｇｅ0.1層を用いても、また、この層と単結晶Ｓｉ
0.8Ｇｅ0.1Ｓｎ0.1層からなる積層体の部分を３層の繰
返し構造としても、さらにまたｎ型単結晶Ｓｉ層に代え
てｎ型単結晶Ｓｉ0.9Ｇｅ0.1層を用いても、ｐ型単結晶
Ｓｉ層に代えてｐ型単結晶Ｓｉ0.9Ｇｅ0.1層を用いて
も、いずれもほぼ同様の効果を示す光電子集積回路が得
られた。
【００３８】
【発明の効果】IV族半導体の混晶からなる発光素子を形
成するために、正孔と結合しないで電極に達する電子を
再び発光領域に戻すために伝導帯に障壁を有するｐ型Ｓ
ｉ1-BＣB層（０≦Ｂ＜１）を設けるか、ワイドギャップ
半導体の単結晶ＳｉＧｅＣ混晶でＳｉＧｅ発光領域を挾
むか又は発光領域の材料にバンドギャップの小さい単結
晶ＳｉＧｅＳｎ混晶を用いた構成とすることによって、
室温で作動し、量子効率１％以上の発光素子が得られ
た。また、この発光素子は、IV族半導体を用いているた
め、Ｓｉからなる電子素子と同一の基板に形成すること
ができた。
【図面の簡単な説明】
【図１】本発明の実施例１の発光素子の製造工程図であ
る。
【図２】本発明の実施例２の発光素子の製造工程図であ
る。
【図３】本発明の実施例３の発光素子の製造工程図であ
る。
【図４】本発明の実施例４の光電子集積回路の模式的断
面図である。
【符号の説明】 １１、２１、３１…ｎ型Ｓｉ（１００）基板 １２、１４…アンドープ単結晶Ｓｉ層 １３…単結晶Ｓｉ0.8Ｇｅ0.2層 １５…ｐ型水素化非晶質Ｓｉ層 １５’…ｐ型単結晶Ｓｉ層 １６、２７、３７…ＳｉＯ2層 １７、１８、２８、２９、３８、３９…電極 ２２…ｎ型単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層 ２３、２５…アンドープ単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05
層 ２４…単結晶Ｓｉ0.8Ｇｅ0.2層 ２６…ｐ型単結晶Ｓｉ0.55Ｇｅ0.40Ｃ0.05層 ３２…ｎ型単結晶Ｓｉ層 ３３、３５…アンドープ単結晶Ｓｉ層 ３４…単結晶Ｓｉ0.8Ｇｅ0.1Ｓｎ0.1層 ３６…ｐ型単結晶Ｓｉ層 ４０…ｎ型単結晶Ｓｉ層 ４１…Ｓｉ（１００）基板 ４２…ｎ型領域

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の単結晶Ｓｉ基板、該単結晶Ｓ
    ｉ基板上に設けられた、アンドープ単結晶Ｓｉ層と単結
    晶Ｓｉ1-AＧｅA混晶層（０＜Ａ＜１）の積層体又は該積
    層体の繰返し構造、該積層体の上に設けられた第２のア
    ンドープ単結晶Ｓｉ層及び該第２のアンドープ単結晶Ｓ
    ｉ層上に設けられた第２導電型のＳｉ1-BＣB層（０≦Ｂ
    ＜１）からなり、単結晶Ｓｉ1-AＧｅA混晶層を発光領
    域、第１導電型の単結晶Ｓｉ基板と第２導電型のＳｉ
    1-BＣB層の一方を電子の注入電極、他方を正孔の注入電
    極とすることを特徴とする発光素子。
  2. 【請求項２】請求項１記載の発光素子において、上記第
    １導電型の単結晶Ｓｉ基板は、ｎ型単結晶Ｓｉ基板であ
    って、上記電子の注入電極を構成し、上記第２導電型の
    Ｓｉ1-BＣB層は、ｐ型水素化非晶質Ｓｉ1-BＣB層であっ
    て、上記正孔の注入電極を構成することを特徴とする発
    光素子。
  3. 【請求項３】第１導電型の単結晶Ｓｉ1-C-DＧｅCＣD混
    晶層（０＜Ｃ＜１、０＜Ｄ＜１）、該単結晶Ｓｉ1-C-D
    ＧｅCＣD混晶層上に設けられた、アンドープ単結晶Ｓｉ
    1-E-FＧｅEＣF混晶層（０＜Ｅ＜１、０＜Ｆ＜１）と単
    結晶Ｓｉ1-GＧｅG混晶層（０＜Ｇ＜１）の積層体又は該
    積層体の繰返し構造、該積層体上に設けられた第２のア
    ンドープ単結晶Ｓｉ1-E-FＧｅEＣF混晶層及び該第２の
    アンドープ単結晶Ｓｉ1-E-FＧｅEＣF混晶層上に設けら
    れた第２導電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶層（０
    ≦Ｈ＜１、０＜Ｉ＜１）からなり、単結晶Ｓｉ1-GＧｅG
    混晶層を発光領域、第１導電型の単結晶Ｓｉ1-C-DＧｅC
    ＣD混晶層と第２導電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶
    層の一方を電子の注入電極、他方を正孔の注入電極とす
    ることを特徴とする発光素子。
  4. 【請求項４】請求項３記載の発光素子において、上記第
    １導電型の単結晶Ｓｉ1-C-DＧｅCＣD混晶層は、ｎ型の
    単結晶Ｓｉ1-C-DＧｅCＣD混晶層であって、上記電子の
    注入電極を構成し、上記第２導電型の単結晶Ｓｉ1-H-I
    ＧｅHＣI混晶層は、ｐ型単結晶Ｓｉ1-H-IＧｅHＣI混晶
    層であって、正孔の注入電極を構成することを特徴とす
    る発光素子。
  5. 【請求項５】第１導電型の単結晶Ｓｉ1-JＧｅJ混晶層
    （０≦Ｊ＜１）、該単結晶Ｓｉ1-JＧｅJ混晶層の上に設
    けられた、アンドープ単結晶Ｓｉ1-KＧｅK混晶層（０≦
    Ｋ＜１）と単結晶Ｓｉ1-L-MＧｅLＳｎM混晶層（０＜Ｌ
    ＜１、０＜Ｍ＜１）の積層体又は該積層体の繰返し構
    造、該積層体上に設けられた第２のアンドープ単結晶Ｓ
    ｉ1-KＧｅK混晶層及び該第２のアンドープ単結晶Ｓｉ
    1-KＧｅK混晶層の上に設けられた第２導電型の単結晶Ｓ
    ｉ1-NＧｅN混晶層（０≦Ｎ＜１）からなり、単結晶Ｓｉ
    1-L-MＧｅLＳｎM混晶層を発光領域、第１導電型の単結
    晶Ｓｉ1-JＧｅJ混晶層と第２導電型の単結晶Ｓｉ1-NＧ
    ｅN混晶層の一方を電子の注入電極、他方を正孔の注入
    電極とすることを特徴とする発光素子。
  6. 【請求項６】請求項５記載の発光素子において、上記第
    １導電型の単結晶Ｓｉ1-JＧｅJ混晶層は、ｎ型の単結晶
    Ｓｉ1-JＧｅJ混晶層であって、上記電子の注入電極を構
    成し、上記第２導電型の単結晶Ｓｉ1-NＧｅN混晶層は、
    ｐ型単結晶Ｓｉ1-NＧｅN混晶層であって、上記正孔の注
    入電極を構成することを特徴とする発光素子。
  7. 【請求項７】請求項１記載の発光素子と、該発光素子が
    設けられた単結晶Ｓｉ基板に形成された電子素子とを少
    なくとも有することを特徴とする光電子集積回路。
  8. 【請求項８】（１）請求項１記載の発光素子、 （２）該発光素子が設けられた単結晶Ｓｉ基板に形成さ
    れた、該発光素子に電気信号を伝達するための電子素
    子、 （３）上記単結晶Ｓｉ基板に形成された、アンドープ単
    結晶Ｓｉ層と単結晶Ｓｉ1-AＧｅA混晶層（０＜Ａ＜１）
    の積層体又は該積層体の繰返し構造、該積層体の上に設
    けられた第２のアンドープ単結晶Ｓｉ層及び該第２のア
    ンドープ単結晶Ｓｉ層上に設けられた第２導電型のＳｉ
    1-BＣB層（０≦Ｂ＜１）からなり、単結晶Ｓｉ1-AＧｅA
    混晶層を受光領域、第１導電型の単結晶Ｓｉ基板と第２
    導電型のＳｉ1-BＣB層の一方を電子の取り出し電極、他
    方を正孔の取り出し電極とする受光素子並びに （４）上記単結晶Ｓｉ基板に形成された、該受光素子か
    ら電気信号が伝達される電子素子を少なくとも有し、上
    記発光素子の発光面と上記受光素子の受光面は互いに向
    き合って配置されたことを特徴とする光電子集積回路。
  9. 【請求項９】請求項３記載の発光素子と、該発光素子が
    設けられた半導体基板に形成された電子素子とを少なく
    とも有することを特徴とする光電子集積回路。
  10. 【請求項１０】（１）請求項３記載の発光素子、 （２）該発光素子が設けられた半導体基板に形成され
    た、該発光素子に電気信号を伝達するための電子素子、 （３）上記発光素子が設けられた半導体基板に形成され
    た、第１導電型の単結晶Ｓｉ1-C-DＧｅCＣD混晶層（０
    ＜Ｃ＜１、０＜Ｄ＜１）、該単結晶Ｓｉ1-C-DＧｅCＣD
    混晶層上に設けられた、アンドープ単結晶Ｓｉ1-E-FＧ
    ｅEＣF混晶層（０＜Ｅ＜１、０＜Ｆ＜１）と単結晶Ｓｉ
    1-GＧｅG混晶層（０＜Ｇ＜１）の積層体又は該積層体の
    繰返し構造、該積層体上に設けられた第２のアンドープ
    単結晶Ｓｉ1-E-FＧｅEＣF混晶層及び該第２のアンドー
    プ単結晶Ｓｉ1-E-FＧｅEＣF混晶層上に設けられた第２
    導電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶層（０≦Ｈ＜
    １、０＜Ｉ＜１）からなり、単結晶Ｓｉ1-GＧｅG混晶層
    を受光領域、第１導電型の単結晶Ｓｉ1-C-DＧｅCＣD混
    晶層と第２導電型の単結晶Ｓｉ1-H-IＧｅHＣI混晶層の
    一方を電子の取り出し電極、他方を正孔の取り出し電極
    とする受光素子並びに （４）上記単結晶Ｓｉ基板に形成された、該受光素子か
    ら電気信号が伝達される電子素子を少なくとも有し、上
    記発光素子の発光面と上記受光素子の受光面は互いに向
    き合って配置されたことを特徴とする光電子集積回路。
  11. 【請求項１１】請求項５記載の発光素子と、該発光素子
    が設けられた半導体基板に形成された電子素子とを少な
    くとも有することを特徴とする光電子集積回路。
  12. 【請求項１２】（１）請求項５記載の発光素子、 （２）該発光素子が設けられた半導体基板に形成され
    た、該発光素子に電気信号を伝達するための電子素子、 （３）上記発光素子が設けられた半導体基板に形成され
    た、第１導電型の単結晶Ｓｉ1-JＧｅJ混晶層（０≦Ｊ＜
    １）、該単結晶Ｓｉ1-JＧｅJ混晶層の上に設けられた、
    アンドープ単結晶Ｓｉ1-KＧｅK混晶層（０≦Ｋ＜１）と
    単結晶Ｓｉ1-L-MＧｅLＳｎM混晶層（０＜Ｌ＜１、０＜
    Ｍ＜１）の積層体又は該積層体の繰返し構造、該積層体
    上に設けられた第２のアンドープ単結晶Ｓｉ1-KＧｅK混
    晶層及び該第２のアンドープ単結晶Ｓｉ1-KＧｅK混晶層
    の上に設けられた第２導電型の単結晶Ｓｉ1-NＧｅN混晶
    層（０≦Ｎ＜１）からなり、単結晶Ｓｉ1-L-MＧｅLＳｎ
    M混晶層を受光領域、第１導電型の単結晶Ｓｉ1-JＧｅJ
    混晶層と第２導電型の単結晶Ｓｉ1-NＧｅN混晶層の一方
    を電子の取り出し電極、他方を正孔の取り出し電極とす
    る受光素子並びに （４）上記単結晶Ｓｉ基板に形成された、該受光素子か
    ら電気信号が伝達される電子素子を少なくとも有し、上
    記発光素子の発光面と上記受光素子の受光面は互いに向
    き合って配置されたことを特徴とする光電子集積回路。
JP1652493A 1993-02-03 1993-02-03 発光素子及び光電子集積回路 Pending JPH06232448A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1652493A JPH06232448A (ja) 1993-02-03 1993-02-03 発光素子及び光電子集積回路
US08/189,865 US5523592A (en) 1993-02-03 1994-02-01 Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1652493A JPH06232448A (ja) 1993-02-03 1993-02-03 発光素子及び光電子集積回路

Publications (1)

Publication Number Publication Date
JPH06232448A true JPH06232448A (ja) 1994-08-19

Family

ID=11918667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1652493A Pending JPH06232448A (ja) 1993-02-03 1993-02-03 発光素子及び光電子集積回路

Country Status (1)

Country Link
JP (1) JPH06232448A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996028852A1 (fr) * 1995-03-15 1996-09-19 Hitachi, Ltd. Dispositif optique a semiconducteur du groupe iv
EP0749162A2 (en) * 1995-06-16 1996-12-18 Interuniversitair Micro-Elektronica Centrum Vzw Vertical MISFET devices, CMOS process integration, RAM applications
EP0799495A1 (en) * 1994-11-10 1997-10-08 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
EP0812023A1 (en) * 1996-04-09 1997-12-10 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US6678296B1 (en) 1999-11-05 2004-01-13 Fujitsu Limited Optical semiconductor device using a SiGeC random mixed crystal
KR100495543B1 (ko) * 1996-09-17 2005-09-08 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
US7732823B2 (en) 2005-02-09 2010-06-08 Fujitsu Limited Light emitting device and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0799495A1 (en) * 1994-11-10 1997-10-08 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
EP0799495A4 (en) * 1994-11-10 1999-11-03 Lawrence Semiconductor Researc SILICON-GERMANIUM-CARBON COMPOSITIONS AND RELATED PROCESSES
WO1996028852A1 (fr) * 1995-03-15 1996-09-19 Hitachi, Ltd. Dispositif optique a semiconducteur du groupe iv
EP0749162A2 (en) * 1995-06-16 1996-12-18 Interuniversitair Micro-Elektronica Centrum Vzw Vertical MISFET devices, CMOS process integration, RAM applications
EP0749162A3 (en) * 1995-06-16 1998-08-26 Interuniversitair Micro-Elektronica Centrum Vzw Vertical MISFET devices, CMOS process integration, RAM applications
EP0812023A1 (en) * 1996-04-09 1997-12-10 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
KR100495543B1 (ko) * 1996-09-17 2005-09-08 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
US6678296B1 (en) 1999-11-05 2004-01-13 Fujitsu Limited Optical semiconductor device using a SiGeC random mixed crystal
US7732823B2 (en) 2005-02-09 2010-06-08 Fujitsu Limited Light emitting device and semiconductor device

Similar Documents

Publication Publication Date Title
US5523592A (en) Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
CN109791953B (zh) 包含具有含超晶格电子平均自由程控制层的共振隧穿二极管结构的半导体器件及相关方法
US7279699B2 (en) Integrated circuit comprising a waveguide having an energy band engineered superlattice
EP0892445B1 (en) Semiconductor device comprising an aggregate of semiconductor micro-needles
US5970361A (en) Process for producing semiconductor device having porous regions
CN106415854B (zh) 包括n型和p型超晶格的电子装置
US7589464B2 (en) Nanotip electrode electroluminescence device with contoured phosphor layer
CN106663718A (zh) 光电装置
JP2002203987A5 (ja)
US8440994B2 (en) Nanotube array electronic and opto-electronic devices
WO2013118327A1 (ja) 半導体光素子
Lu et al. Monolithic integration of enhancement-mode vertical driving transistorson a standard InGaN/GaN light emitting diode structure
US6570187B1 (en) Silicon light-emitting device and method for the production thereof
US20110168981A1 (en) Nanotube array bipolar transistors
JPH06232448A (ja) 発光素子及び光電子集積回路
CN108899423A (zh) 一种高效的二维超晶格异质结光伏器件及其制备
JP3835830B2 (ja) 短波長発光素子
US8492249B2 (en) Methods of forming catalytic nanopads
JP3514542B2 (ja) 輝度変調型ダイヤモンド発光素子
JP2006093087A (ja) 窒化物半導体電子放出素子
JPH03129883A (ja) 半導体ダイオードの製造方法並びに半導体発光ダイオード並びに光電池
KR20120071254A (ko) 열전소자 및 그 제조 방법
JPH11274315A (ja) 半導体装置
JPS6127686A (ja) 非晶質半導体の超格子構造を有する受光素子
JPH03123087A (ja) 光電変換素子