DE69106478T2 - Verfahren zur heteroepitaktischen Züchtung von Schichten. - Google Patents

Verfahren zur heteroepitaktischen Züchtung von Schichten.

Info

Publication number
DE69106478T2
DE69106478T2 DE69106478T DE69106478T DE69106478T2 DE 69106478 T2 DE69106478 T2 DE 69106478T2 DE 69106478 T DE69106478 T DE 69106478T DE 69106478 T DE69106478 T DE 69106478T DE 69106478 T2 DE69106478 T2 DE 69106478T2
Authority
DE
Germany
Prior art keywords
layer
method step
semiconductor material
type
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69106478T
Other languages
English (en)
Other versions
DE69106478D1 (de
Inventor
Christian Collet
Pierre Legagneux
Didier Pribat
Valerie Provendier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Remote Access Los Altos Calif Us LLC
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE69106478D1 publication Critical patent/DE69106478D1/de
Application granted granted Critical
Publication of DE69106478T2 publication Critical patent/DE69106478T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von heteroepitaxialen Schichten und insbesondere auf ein Verfahren zur Herstellung mindestens einer dünnen Schicht eines Halbleitermaterials auf einem Halbleitersubstrat eines anderen Typs.
  • Die Erfindung gehört in den Bereich der dünnen Schichten und insbesondere in den Bereich der dünnen monokristallinen, epitaxial auf ein Substrat einer anderen Art aufgebrachten Schicht.
  • Die Erfindung ist vorzugsweise anwendbar auf das Aufwachsen von Schichten aus GaAs auf Si und erlaubt es, durch Blockierung die am Übergang zwischen Kristall und Substrat erzeugten Versetzungen zu eliminieren.
  • Beim heteroepitaxialen Wachstum von GaAs auf Si werden Versetzungen am Übergang zwischen Kristall und Substrat erzeugt, die sich in die dünne Schicht während des Aufwachsens ausbreiten. Sehr schematisch betrachtet beruhen diese Versetzungen sowohl auf der Differenz zwischen den Gitterparametern von Silizium (0,54 nm) und GaAs (0,56 nm) und auf dem Unterschied zwischen den thermischen Ausdehnungskoeffizienten (2,3 x 10&supmin;&sup6;ºC&supmin;¹ für Si gegenüber 5,6 x 10&supmin;&sup6;ºC&supmin;¹ für GaAs).
  • Diese einmal entstandenen Versetzungen können praktisch während eines normalen Aufwachsverfahrens des Typs MBE oder MOCVD nicht mehr beseitigt werden, was den Anwendungsbereich des heteroepitaxialen Aufwachsens von GaAs auf Si erheblich eingrenzt.
  • Da nämlich die Versetzungen wie Rekombinationszentren wirken, verringern sie drastisch die Lebensdauer der Minoritätsträger. Daraus folgt, daß es praktisch unmöglich ist, in den heteroepitaxialen Schichten von GaAs auf Si bipolare Komponenten wie z.B. Laser oder Fotodioden auszubilden.
  • Ein Verfahren zur Blockierung der Versetzungen ist in der französischen Patentanmeldung 88 04 438 vom 5. April 1988 beschrieben. Dieses Verfahren ergibt praktisch fehlerfreie Schichten. Das Prinzip dieses Verfahrens (sogenanntes erzwungenes Wachstum) ist in Figur 1 dargestellt. Einer der Nachteile des Verfahrens besteht darin, daß es die Verwendung von zwei dielektrischen Niveaus und zwei Maskenniveaus erfordert, um die Keimbildungsbänder einerseits und die Bänder für den Zutritt des Gases der erzwungenen epitaxialen Phase andererseits zu erzeugen (siehe Figur 1).
  • Die vorliegende Erfindung ergibt eine erhebliche Vereinfachung des obigen Verfahrens, indem nur eine dielektrische Schicht und nur ein Maskenniveau erforderlich sind.
  • Gegenstand der Erfindung ist also ein Verfahren zur Erzeugung einer dünnen monokristallinen Schicht eines Halbleitermaterials eines zweiten Typs durch Aufwachsen aus der Dampfphase auf einem Substrat aus einem Halbleitermaterial eines ersten Typs, dadurch gekennzeichnet, daß das Aufwachsen an mindestens einem Keim einer gleichen chemischen Zusammensetzung wie das Halbleitermaterial des zweiten Typs der zu erzielenden dünnen Schicht beginnt und auf einen durch eine Seite des Substrats selbst und eine Einschließungsschicht eines sich vom Halbleitermaterial des zweiten Typs unterscheidenden Materials definierten Raum begrenzt wird, so daß keine Keimbildung und keine Abscheidung von Halbleitermaterial auf dieser Einschließungsschicht oder auf der erwähnten Seite des Substrats erfolgen kann, wobei der Einschließungsraum die Dicke der zu erhaltenden dünnen monokristallinen Halbleiterschicht definiert.
  • Die verschiedenen Gegenstände und Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung und den beiliegenden Zeichnungen hervor.
  • Figur 1 zeigt den bereits erwähnten Stand der Technik.
  • Figur 2 ist ein Grundschema des erfindungsgemäßen Verfahrens.
  • Die Figuren 3a bis 3f zeigen verschiedene Schritte des erfindungsgemäßen Herstellungsverfahrens.
  • Die Figuren 4a bis 4f zeigen verschiedene Schritte einer Ausgestaltung des erfindungsgemäßen Verfahrens.
  • Figur 5 zeigt eine Struktur im Verlauf des erfindungsgemäßen Verfahrens.
  • Figur 6 zeigt eine zusätzliche Phase einer Variante des erfindungsgemäßen Herstellungsverfahrens.
  • Die Figuren 7 und 8 zeigen Phasen des Herstellungsverfahrens, die aus der Phase gemäß Figur 6 hervorgehen.
  • Die Figuren 9 bis 11 zeigen Phasen des erfindungsgemäßen Herstellungsverfahrens in einer anderen Variante.
  • Das Grundprinzip des Verfahrens ist in Figur 2 gezeigt.
  • Die Durchführbarkeit dieses Verfahrens beruht auf der Feststellung, daß das gemäß einer VPE-Methode des Typs AsCl&sub3;+Ga (sogenannte Trichloridmethode) aufgebracht GaAs auf den freien Oberflächen des Siliziums keinen Keim bildet.
  • Die Erfindung wird nun beispielshalber anhand des heteroepitaxialen Aufwachsens von GaAs auf Si beschrieben, aber der Anwendungsrahmen ist wesentlich breiter. Um nämlich die vorliegende Methode auf das heteroepitaxiale Aufbringen eines Materials A auf ein Material B anwenden zu können, braucht man nur eine Aufbringungsmethode zu verwenden, die die Keimbildung von A auf B zumindest vorübergehend unterdrückt, oder ein Material B vorzusehen, auf dem weder Keimbildung noch eine Abscheidung des Materials A möglich ist.
  • Die Erfindung wird anhand der nachfolgenden Beschreibung erläutert.
  • - Auf einem Ursprungssubstrat 1 aus Silizium (100) wird eine dünne Schicht 2 aus GaAs einer Dicke von typisch 0,5 bis 1 um aufgebracht (siehe Figur 3a).
  • Man braucht nicht unbedingt eine leicht unorientierte Platte in Richtung < 110> zu verwenden, da die Fehler vom Typ einer Gegenphasen-Wand ebenfalls blockiert werden, wie nachfolgend deutlich wird. Diese vorbereitende Operation des heteroepitaxialen Wachstums kann durch das Verfahren MBE (Molecular Beam Epitaxy), MOCVD (Metal Organic Chemical Vapor Deposition), MOMBE (Metal Organic Molecular Beam Epitaxy), CBE (Chemical Beam Epitaxy) usw. erfolgen.
  • Beispielsweise ist aus dem Aufsatz von H. Kroemer in dem Buch "Heteroepitaxy on Silicon", das von FAN und POATE, MRS Symposia Proceedings Nº 67, Pittsburgh, Pennsylvania 1986 herausgegeben wurde, bekannt, daß die durch Verfahren wie die oben erwähnten aufgebrachten Schichten aus GaAs bestenfalls etwa 10&sup6; Versetzungen je cm² enthalten. Sie können auch je nach den Wachstumsbedingungen Mikrozwillinge und Antiphasenwände enthalten. Natürlich ist es unmöglich, in Schichten mit einer solchen Dichte von Fehlern Laser und Fotodioden herzustellen.
  • - Auf die Schicht 2 aus GaAs wird eine gleichmäßige Schicht 3 aus Si&sub3;N&sub4; einer Dicke von typisch 0,3 bis 0,9 um (Figur 3d) aufgebracht. In diesem Ausführungsbeispiel wurde Si&sub3;N&sub4; gewählt, aber man könnte jedes andere Material verwenden, auf dem weder Keimbildung noch eine Abscheidung des Materials (im vorliegenden Fall GaAs) erfolgt, das nachfolgend epitaxial aufgebracht werden soll.
  • - In dieser Schicht 3 aus Si&sub3;N&sub4; wird eine Serie von Öffnungen 4 ausgeätzt, die sich in Form von parallelen Bändern gleichen Abstands darstellen.
  • Die Öffnung dieser Bänder liegt in der Größenordnung von einem oder einigen Mikrometern und der Achsabstand liegt typisch bei einigen zehn Mikrometern und kann bis zu einigen hundert um reichen (siehe Figur 3c).
  • Diese Bänder sind so ausgerichtet, daß beim nachfolgenden zeitlichen Aufwachsen keine einheitliche Wachstumsfläche des Typs (111) auftritt, die die Geschwindigkeit des seitlichen Aufwachsens begrenzen würde. Man vermeidet daher für diese Bänder die Kristallorientierungen < 110> und < 1 0> . Es wurde festgestellt, daß eine Gruppe von Orientierungen, die zufriedenstellende Ergebnisse liefert, zwischen 15 und 30 Grad, beispielsweise 22,5º zu beiden Seiten der Kristallrichtungen < 110> und < 1 0> liegt. Dies schränkt die Erfindung jedoch nicht ein, sondern man kann auch eine genaue Orientierung des Typs < 110> verwenden, wenn man Kristallflächen des Typs (111) oder (110) einführen will.
  • - Die Struktur gemäß Figur 3c wird in ein Mittel eingetaucht, das das Material der Schicht 2 chemisch angreift. Beispielsweise eignet sich eine Mischung aus H&sub2;O&sub2; und H&sub2;SO&sub4;, um selektiv eine Teil der dünnen Schicht 2 des aufgebrachten GaAs zu entfernen. Der Ätzvorgang wird jedoch abgebrochen, damit ein zentraler Bereich 20 erhalten bleibt, der als Träger für die Schicht 3 aus Si&sub3;N&sub4; dient und einen Keim bei der nachfolgenden Wachstumsoperation bildet. Man erhält so die Struktur aus Figur 3d.
  • - Die Struktur aus Figur 3d wird in einen Reaktor, beispielsweise vom Typ VPE gebracht, der als Quellen AsCl&sub3; und Ga verwendet. Unter den normalen Abscheidebedingungen, d.h wenn die Ga-Quelle auf einer Temperatur von 850ºC gehalten wird, der molare Anteil von AsCl&sub3; bei 10&supmin;³ liegt und das Substrat auf einer Temperatur von etwa 750ºC gehalten wird, ergibt sich eine Keimbildung und ein Aufwachsen von GaAs auf dem zentralen Keim 20, nicht aber auf den freien Oberflächen der Schicht 3 aus Si&sub3;N&sub4; oder dem Substrat 1 aus Si (100).
  • Man kann einen ähnlichen Effekt des selektiven Wachstums erreichen, indem man eine Reaktor vom Typ MOCVD mit Präkursoren verwendet, die nicht mehr die Form Triäthyl- oder Trimethylgallium haben, sondern Chloride enthalten, d.h. Präkursoren wie z.B. Diäthylgalliumchlorid (C&sub2;H&sub5;)2 GaCl (siehe z.B. den Aufsatz von Kuech et al., Proceedings of the 5th International Conference on MOVPE, Aachen, Deutschland, 18. bis 22. Juni 1990).
  • Das Aufwachsen ausgehend vom zentralen Keim 20 aus GaAs erfolgt also gemäß der Darstellung in Figur 3e zwischen der Oberfläche des Substrats Si (100) und der Unterseite der Schicht 3 aus Si&sub3;N&sub4;, ohne daß eine Keimbildung auf Si und Si&sub3;N&sub4; erfolgen würde.
  • Man beobachtet hier eine Blockierung aller Fehler, die nicht streng parallel zu den Übergängen GaAs/Si&sub3;N&sub4; liegen (Versetzungen, Mikrozwillinge und Antiphasenwände). Diese Blokkierung ergibt sich auf der Unterseite 30 der Schicht 3 sowie auf der Oberfläche des Substrats 1 aus Si (100), wie dies in Figur 3f zu sehen ist. Wenn die Fehler einmal blockiert sind, setzt sich das Wachstum normal zu beiden Seiten des zentralen Keims 20 fort und der erhaltene Kristall besitzt dann eine ausgezeichnete Qualität.
  • Während eines nächst folgenden Verfahrensschritts entfernt man die Schicht 3 und erhält Halbleiterelemente aus GaAs in Form dünner Schichten auf einem Siliziumsubstrat.
  • Eine Variante dieser Technik besteht darin, unmittelbar in den das epitaxiale Wachstum bewirkenden Reaktor die in Figur 3c gezeigte Struktur einzubringen. Die Ätzung der Schicht 2 aus GaAs durch die Öffnungen 4 hindurch, die sich in der Schicht 3 aus Si&sub3;N&sub4; befinden, erfolgt so unmittelbar durch das Chlorwasserstoffgas HCl, das entweder durch Zersetzung von AsCl&sub3; im Fall eines Trichloridreaktors (man braucht dann eine zusätzliche Leitung für AsCl&sub3;, die nicht durch die Mischstufe mit Ga verläuft), oder direkt von einer Gasflasche kommend im Fall eines Reaktors vom Typ MOCVD eingespeist wird. Die nach diesem unmittelbaren Ätzen erhaltene Struktur gleicht der us Figur 3d. Die weiteren Verfahrensschritte ändern sich nicht.
  • Die zentrale Zone der erhaltenen dünnen Schicht bleibt jedoch fehlerhaft, was je nach den in Betracht gezogenen Anwendungen Probleme aufwerfen kann. Die nachfolgende Beschreibung zeigt, wie dieser Mangel behoben werden kann.
  • Die Ursprungssituation ist in Figur 4a schematisch dargestellt. Sie wird durch das oben beschriebene Verfahren erreicht, und das epitaxiale Wachstum in dem Zwischenbereich 5 wurde bewußt vor Erreichen der öffnung 4 beendet, um ein Übergreifen zu vermeiden.
  • Das Verfahren wird fortgesetzt, indem in der Schicht 3 ein Fenster 6 parallel zu den Rändern der Schicht und oberhalb der Keimzone 20 (4b) geöffnet wird und durch chemisches Ätzen (beispielsweise mit Hilfe von H&sub2;O&sub2;, H&sub2;SO&sub4;) die Zone des Keims und des fehlerhaften GaAs entfernt wird (siehe Figur 4c). Man kann diese fehlerhafte Zone auch durch unmittelbares Abätzen in dem das epitaxiale Wachstum bewirkenden Reaktor genau wie oben beschrieben entfernen.
  • Nun wird die Operation des selektiven epitaxialen Wachstums so wiederholt, daß ein Teil des durch das Abätzen des fehlerhaften Kristalls gebildeten Freiraums gefüllt wird (Figur 4d). Diese Operation des epitaxialen selektiven Wachstums wird abgebrochen, wenn die beiden Wachstumsfronten F&sub1; und F&sub2; an der Stelle, an der sich vorher der fehlerhafte Kristall befand, einen gegenseitigen Abstand &Delta;l von etwa 1 um besitzen (typischer, aber nicht die Erfindung beschränkender Wert).
  • Dann wird die Schicht 2 aus Si&sub3;N&sub4; (beispielsweise durch HF-Ätzen) entfernt, so daß sich die Struktur gemäß Figur 4e ergibt.
  • Wenn die verschiedenen Bänder wie oben angegeben zur Richtung < 110> einen Winkel von 22,5º einschließen, dann beobachtet man für GaAs einen Faktor 4 zwischen der Wachstumsgeschwindigkeit der seitlichen Front und der Wachstumsgeschwindigkeit der vertikalen Front (hier die Ebene (100) des Substrats). Wenn unter diesen Bedingungen der Abstand &Delta;l zwischen den Fronten F&sub1; und F&sub2; (Figur 4e) geringgehalten wurde (wie erwähnt etwa 1 um), kann man diese beiden Fronten miteinander verbinden, indem man ein geringes vertikales Wachsen (typisch in der Größenordnung von &Delta;l/8 = 0,125 um für einen ursprünglichen Abstand in der Größenordnung von 1 um zwischen F&sub1; und F&sub2;) bewirkt.
  • Möchte man also eine endgültige Dicke e&sub2; der dünnen Schicht erzielen, dann wählt man die Dicke e&sub1; (siehe Figur 4a) am Anfang derart, daß gilt e&sub1; = e&sub2; - &Delta;l/8, was die zusätzliche Bedingung &Delta;l < 8e&sub2; für den lithographischen Verfahrensschritt gemäß Figur 4b erbringt, die zum Ätzen der Schicht 3 von Si&sub3;N&sub4; oberhalb der fehlerhaften Zone führt. So erhält man eine fehlerfreie, monokristalline Halbleiterschicht 7 eines bestimmten Typs (im vorliegenden Beispiel GaAs) auf einem Halbleitermaterial eines anderen Typs (im vorliegenden Beispiel Si).
  • Die Abmessung der Bänder in der Richtung parallel zu den Öffnungen wie z.B. 4 wurde nur durch die Größe des Substrats begrenzt. Die Situation ist in Figur 5 dargestellt, in der in Richtung der Achse yy' die Länge der beim Abätzen der Schichten 3 aus Nitrid entstehenden Bänder unbegrenzt ist (oder nur durch die Größe des Substrats begrenzt ist). Es kann nämlich günstig sein, die Keimzonen von GaAs in Richtung der Achse yy' zu begrenzen, um die Belastungen beim Abkühlen aufgrund der Unterschiede der Wärmeausdehnungskoeffizienten zwischen GaAs und Si im Keimband 20 zu verringern, wo der Kristall aus GaAs auf dem Substrat Si während des vorhergehenden Verfahrensschritts vom Typ MBE oder MOCVD gebildet wurde. Diese Belastungen könnten beispielsweise zu einer Wellung des Endes der GaAs-Schichten nach dem erzwungenen Wachstum führen.
  • Gemäß einer Variante des erfindungsgemäßen Verfahrens beginnt man also mit dem Ätzen von Isolationsbändern 8 in der durch heteroepitaxiales Wachstum auf dem Substrat erzeugten Schicht 2 aus GaAs.
  • Der Achsabstand dieser Isolationsbänder 8 liegt typisch zwischen 50 und 100 um, und die Breite dieser Bänder liegt typisch zwischen 1 um und einigen um (siehe Figur 6). Diese Bänder sind wie vorher unter 22,5º zu einer Richtung < 110> oder < 1 0> geneigt (in Richtung der Achse xx' in Figur 6).
  • Nun wird die Schicht 3 von Si&sub3;N&sub4; auf die vorher abgeätzte Fläche aufgebracht. Figur 7 zeigt eine Schnitt entlang der Achse yy' nach dem Aufbringen dieser Schicht 3 aus Si&sub3;N&sub4;.
  • Die typische Dicke der Schicht 3 aus Si&sub3;N&sub4; liegt zwischen 0,5 und 1 um.
  • Wie in Figur 3c gezeigt, wird in der Schicht 3 aus Si&sub3;N&sub4; ein zweites System von Bändern 9 ausgeätzt, das vorzugsweise senkrecht zu dem der ersten Bänder verläuft, d.h. senkrecht zu den Ätzbändern 8, wie dies in Figur 8 gezeigt ist.
  • Die Breite dieser Bänder liegt typisch zwischen 1 und 10 um und ihr Achsabstand zwischen einigen zig und einigen hundert um.
  • Die anhand der Figuren 3d und 3e beschriebenen Verfahrensschritte werden wiederholt, die hier als Schnittdarstellungen zu Figur 8 entlang der Achse xx' betrachtet werden können.
  • So erhält man nach dem erzwungenen Wachstum und der Entfernung der Schicht 3 Flecken aus GaAs ohne Fehler, mit Ausnahme der zentralen Keimzone 20 (Figur 9). Die Keimzone 20 und das fehlerhafte Band können mit der gleichen Art von Verfahrensschritten entfernt werden, die in Verbindung mit Figur 4 beschrieben wurden.
  • Wie in Figur 10 vor der Entfernung der Schicht 3 dargestellt ist, werden in der Schicht 3 Bänder 6 entlang einer Richtung yy' ausgeätzt, so daß sich eine Öffnung oberhalb jedes Keims 20 ergibt. Dieser Verfahrensschritt entspricht dem der Figur 4b. Dann werden, wie dies anhand der Figur 4c beschrieben wurde, die Keimzonen 20 und der fehlerhaften Bereiche des Halbleiters chemisch abgeätzt. Dann erfolgt ein epitaxiales Wachstum desselben Materials wie die Bänder 7 (GaAs) und eine Entfernung der Schicht aus Si&sub3;N&sub4;, so daß man Flecken aus Halbleitermaterial wie in Figur 11 gezeigt erhält, die keine Fehler mehr aufweisen.
  • Man kann dann ggf. ein Halbleitermaterial (GaAs) auf den Flecken wie z.B. 17 und 27 ähnlich wie anhand der Figur 4f beschrieben aufwachsen lassen, um zwei Flecken 17 und 27 miteinander zu verbinden.
  • Erfindungsgemäß kann man auch die Zusammensetzung der durch epitaxiales Wachstum erzeugten Schicht 15 modulieren oder eine Dotierung der Schicht vorsehen (modulierte oder nicht modulierte Dotierung eines Dotierungstyps oder Dotierungen zweier verschiedener Typen), wie dies in der französischen Patentanmeldung 89 04 257 vom 31. März 1989 beschrieben ist.
  • Man kann auch die erhaltene Schicht 15 als Ausgangssubstrat für ein nachfolgendes epitaxiales Wachstum usw. verwenden, um eine Stapelung von epitaxial aufgebrachten Schichten oder sogar eine Stapelung von Komponenten zu erhalten, die in verschiedenen Ebenen liegen.
  • Das erfindungsgemäße Verfahren kann auf die Herstellung von monokristallinen dünnen Schichten aus Halbleitermaterialien auf amorphen oder polykristallinen Isolierkörpern angewendet werden. Es erlaubt die Herstellung von besonderen Strukturen (Feldeffekttransistoren mit zwei Gates, Transistoren mit durchlässiger Basis, Heterostrukturen, seitliche Supernetze usw.).
  • Das erfindungsgemäße Verfahren ermöglicht das Aufwachsen von Halbleitern unterschiedlicher Arten und ergibt heteroepitaxiale Strukturen, in denen die verschiedenen Schichten jedoch monokristallin sind und keine Versetzungen oder Fehl ebenen aufweisen.

Claims (8)

1. Verfahren zur Erzeugung einer dünnen monokristallinen Schicht eines Halbleitermaterials eines zweiten Typs durch Aufwachsen aus der Dampfphase auf einem Substrat aus einem Halbleitermaterial eines ersten Typs, dadurch gekennzeichnet, daß das Aufwachsen an mindestens einem Keim (20) einer gleichen chemischen Zusammensetzung wie das Halbleitermaterial des zweiten Typs der zu erzielenden dünnen Schicht beginnt und auf einen durch eine Seite des Substrats (1) selbst und eine Einschließungsschicht (3) eines sich vom Halbleitermaterial des zweiten Typs unterscheidenden Materials definierten Raum (5) begrenzt wird, so daß keine Keimbildung und keine Abscheidung von Halbleitermaterial auf dieser Einschließungsschicht (3) oder auf der erwähnten Seite des Substrats (1) erfolgen kann, wobei der Einschließungsraum (5) die Dicke der zu erhaltenden monokristallinen dünnen Halbleiterschicht definiert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Keim (20) sich im Einschließungsraum (5) befindet.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es folgende Verfahrensschritte enthält:
a) einen ersten Verfahrensschritt, in dem auf das monokristalline Halbleitersubstrat (1) eine erste Schicht (2) eines Halbleitermaterials des zweiten Typs aufgebracht wird,
b) einen zweiten Verfahrensschritt, in dem auf die erste Schicht (2) die Einschließungsschicht (3) aus einem solchen Material aufgebracht wird, daß dort weder Keimbildung noch die Abscheidung eines Materials des zweiten Typs erfolgt,
c) einen dritten Verfahrensschritt, in dem in der zweiten Schicht (3) mindestens eine erste Öffnung (4) ausgeätzt wird, die bis auf die erste Schicht aus Halbleitermaterial (2) reicht,
d) einen vierten Verfahrensschritt, in dem durch die Öffnung die erste Schicht (2) aus Halbleitermaterial so abgeätzt wird, daß mindestens ein Keim (20) aus dem Halbleitermaterial des zweiten Typs zwischen der zweiten Schicht (3) und dem Substrat (1) verbleibt, wodurch der Einschließungsraum (5) gebildet wird,
e) einen fünften Verfahrensschritt, in dem durch epitaxiales Wachstum aus der Dampfphase ein monokristallines Halbleitermaterial des zweiten Typs im Einschließungsraum (5) abgeschieden wird, wobei dieses Wachstum gemäß einer ersten Wachtumsrichtung erfolgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß es einen sechsten Verfahrensschritt aufweist, bei dem die Einschließungsschicht (3) entfernt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß dem fünften Verfahrens schritt des epitaxialen Aufwachsens aus der Dampfphase ein Verfahrensschritt folgt, in dem mindestens eine zweite Öffnung (6) in der zweiten Schicht (3) an einer Stelle ausgeätzt wird, die oberhalb des Keims (20) liegt, worauf ein Verfahrensschritt folgt, in dem durch die zweite Öffnung (6) hindurch der Keim (20) und alle Bereiche des fehlerhaften Halbleitermaterials zu beiden Seiten des Keims (20) chemisch entfernt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß danach ein Verfahrensschritt folgt, in dem aus der Dampfphase ein Material des zweiten Typs durch die zweite Öffnung (6) epitaxial abgeschieden wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß nach dem angegebenen Verfahrensschritt ein Verfahrensschritt folgt, in dem die zweite Schicht (3) entfernt wird, und ein Verfahrensschritt, in dem ein epitaxiales Aufwachsen aus der Dampf phase erfolgt.
8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß dem zweiten Verfahrensschritt ein Verfahrensschritt vorausgeht, in dem in der ersten Schicht (2) Bänder (8) ausgeätzt werden, die Unterbrechungen in der ersten Schicht bilden, und daß das Band der ersten Öffnung (4), das während des dritten Verfahrensschritts durch Ätzen gebildet wurde, nicht zu diesen in der ersten Schicht (2) ausgebildeten Bändern (8) parallel verläuft.
9, Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Band der ersten Öffnung (4) senkrecht zu den in der ersten Schicht (2) ausgebildeten Bändern (8) verläuft.
DE69106478T 1990-10-09 1991-10-04 Verfahren zur heteroepitaktischen Züchtung von Schichten. Expired - Lifetime DE69106478T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9012443A FR2667617B1 (fr) 1990-10-09 1990-10-09 Procede de croissance de couches heteroepitaxiales.

Publications (2)

Publication Number Publication Date
DE69106478D1 DE69106478D1 (de) 1995-02-16
DE69106478T2 true DE69106478T2 (de) 1995-05-11

Family

ID=9401062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69106478T Expired - Lifetime DE69106478T2 (de) 1990-10-09 1991-10-04 Verfahren zur heteroepitaktischen Züchtung von Schichten.

Country Status (5)

Country Link
US (1) US5262348A (de)
EP (1) EP0480804B1 (de)
JP (1) JP3117755B2 (de)
DE (1) DE69106478T2 (de)
FR (1) FR2667617B1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2682128B1 (fr) * 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
FR2689680B1 (fr) * 1992-04-02 2001-08-10 Thomson Csf Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques.
US5427630A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Mask material for low temperature selective growth of silicon or silicon alloys
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
FR2802705B1 (fr) * 1999-12-16 2002-08-09 St Microelectronics Sa Procede de fabrication d'un reseau de lignes nanometriques en silicium monocristallin et dispositif obtenu
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
FR2829873B1 (fr) * 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
FR2879342B1 (fr) * 2004-12-15 2008-09-26 Thales Sa Cathode a emission de champ, a commande optique
KR101614300B1 (ko) 2015-06-09 2016-04-21 한국세라믹기술원 측면 성장을 이용한 고품질 질화물 기판의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
JPH0666257B2 (ja) * 1986-08-20 1994-08-24 日本電気株式会社 半導体膜の製造方法
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) * 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth

Also Published As

Publication number Publication date
DE69106478D1 (de) 1995-02-16
EP0480804A2 (de) 1992-04-15
FR2667617B1 (fr) 1992-11-27
EP0480804A3 (en) 1992-07-29
US5262348A (en) 1993-11-16
EP0480804B1 (de) 1995-01-04
FR2667617A1 (fr) 1992-04-10
JP3117755B2 (ja) 2000-12-18
JPH04260321A (ja) 1992-09-16

Similar Documents

Publication Publication Date Title
DE68917504T2 (de) Verfahren zur Herstellung von abwechselnden Schichten aus monokristallinen Halbleitermaterial und Schichten aus isolierendem Material.
DE68917350T2 (de) Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten.
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE69021917T2 (de) Verfahren zur gerichteten Modulation der Zusammensetzung oder Dotierung von Halbleitern, insbesondere zur Realisation von planaren monolithischen elektronischen Komponenten sowie Verwendung und produkte dafür.
DE68909270T2 (de) Halbleiter-Dünnschicht und Herstellungsverfahren.
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE69633203T2 (de) Halbleiterlaservorrichtungen
DE2416550C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit versetzungsfreiem Übergitterstrukturkristall
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE3750130T2 (de) Halbleiter-Heterostruktur mit einem Bereich mit veränderlicher SnSi Verbindung.
DE10051632A1 (de) Basissubstrat für die Kristallzüchtung und Verfahren zur Herstellung eines Substrats unter Verwendung des Basissubstrats
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE69106478T2 (de) Verfahren zur heteroepitaktischen Züchtung von Schichten.
DE2453346A1 (de) Halbleitervorrichtung
DE69020717T2 (de) Verfahren zur Herstellung von selbststabilisierten Halbleitergittern.
DE60032660T2 (de) Verfahren zur Herstellung einer planaren Heterostruktur
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE68918799T2 (de) Verbindungshalbleitersubstrat.
DE3650133T2 (de) Verfahren zur Herstellung eines Halbleiterlasers mit versenktem Heteroübergang.
DE68906433T2 (de) Verfahren zur herstellung eines halbleitersubstrats mit einer schicht mit uebergitterstruktur mit spannungsschicht.
DE3300716C2 (de)
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE68912638T2 (de) Verfahren zur Herstellung einer Kristallschicht auf einem Substrat.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: THALES S.A., NEUILLY SUR SEINE, FR

8328 Change in the person/name/address of the agent

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN

8327 Change in the person/name/address of the patent owner

Owner name: REMOTE ACCESS,LLC, LOS ALTOS, CALIF., US