DE68917350T2 - Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten. - Google Patents
Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten.Info
- Publication number
- DE68917350T2 DE68917350T2 DE68917350T DE68917350T DE68917350T2 DE 68917350 T2 DE68917350 T2 DE 68917350T2 DE 68917350 T DE68917350 T DE 68917350T DE 68917350 T DE68917350 T DE 68917350T DE 68917350 T2 DE68917350 T2 DE 68917350T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- openings
- monocrystalline
- semiconductor material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 78
- 230000008569 process Effects 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims description 122
- 239000000758 substrate Substances 0.000 claims description 58
- 238000000151 deposition Methods 0.000 claims description 56
- 230000008021 deposition Effects 0.000 claims description 51
- 239000011810 insulating material Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 43
- 238000010899 nucleation Methods 0.000 claims description 31
- 230000006911 nucleation Effects 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000012071 phase Substances 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000407 epitaxy Methods 0.000 claims description 16
- 239000012808 vapor phase Substances 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000003153 chemical reaction reagent Substances 0.000 claims description 2
- 230000008034 disappearance Effects 0.000 claims description 2
- 238000005554 pickling Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 229910052500 inorganic mineral Inorganic materials 0.000 claims 1
- 239000011707 mineral Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 141
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 32
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 11
- 238000000927 vapour-phase epitaxy Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 229910017009 AsCl3 Inorganic materials 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 3
- OEYOHULQRFXULB-UHFFFAOYSA-N arsenic trichloride Chemical compound Cl[As](Cl)Cl OEYOHULQRFXULB-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000008246 gaseous mixture Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- -1 CaF2 Chemical class 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/164—Three dimensional processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer alternierenden Folge von Schichten aus monokristallinem Halbleitermaterial und Schichten aus Isoliermaterial, insbesondere ein Verfahren zur Herstellung wenigstens einer dünnen Schicht aus einem Halbleitermaterial auf einer Isolierschicht, die ihrerseits auf einer monokristallinen Substratschicht aufgebracht ist.
- Die Aufgabe der Erfindung ist es, eine dreidimensionale Integration von aktiven elektronischen Bauteilen zu erhalten. Sie ermöglicht es damit, ausgehend von einem monokristallinen Halbleitersubstrat (z.B. monokristallinem Silicium) eine Übereinanderlagerung von dünnen Schichten aus monokristallinem Halbleiter herzustellen, wobei jede Schicht gegen die vorhergehende durch eine Isolierschicht isoliert ist, wie z.B. eine Schicht aus SiO&sub2; oder einem geeigneten Dielektrikum im Falle von Schichten aus monokristallinem Silicium.
- In der Technik sind Strukturen aus monokristalinem Silicium auf Isolierstoff auf einem einzigen Niveau bekannt (SOI für Silicon On Insulator in angelsächsischer Terminologie). Allerdings wird bei diesen trukturen keinerlei thermische Belastung bei der Herstellung der einzigen Schicht aus Silicium auf dem Isolierstoff auferlegt.
- Es sind auch Vorrichtungen mit mehreren Schichten aus monokristallinem Silicium auf Isolierstoff bekannt; bei der Abscheidung und Rekristallisierung der Halbleiterschicht Nr. j darf aber die bereits hergestellte Schicht j-1 nicht thermisch berührt werden, wodurch eine zusätzliche Belastung auferlegt wird.
- Zur Herstellung dieser Schichten aus monokristallinem Silicium auf Isolierstoff sind verschiedene Techniken verfügbar, z.B.:
- a) die Technik der Heteroepitaxie von Silicium auf Saphir (SOS oder Silicon on Sapphire);
- b) die sogenannte SIMOX-Technik, die in der Bildung einer in monokristallinem Silicium begrabenen SiO&sub2;-Schicht durch Implantation von Sauerstoff mit einer sehr starken Dosis besteht;
- c) die sogenannte FIPOS-Technik, die in der Bildung von begrabenem SiO&sub2; durch Oxidation von porösem Silicium besteht;
- d) die Methoden durch Rekristallisierung von Schichten aus amorphem oder polykristallinem Silicium entweder in der Feststoffphase oder nach dem Schmelzen (durch Lampen oder durch Laser- oder Elektronenstrahl);
- e) die Methode der lateralen Epitaxie von Siliciium auf Isolierstoff (die ELO-Methode für Epitaxial Lateral Overgrowth) durch Abscheidung in der Dampfphase CVD (Chemical Vapor Deposition).
- Die drei ersten Methoden (a, b und c) erlauben die Herstellung von Vorrichtungen in einer Struktur mit einem einzigen Niveau aus monokristallinem Halbleiter, aber nicht die Herstellung von dreidimensionalen Vorrichtungen, denn die Vorrichtungen in den darunterliegenden monokristallinen Halbleiterschichten müssen zur Herstellung der oberen Ebenen und/oder zum Abbau der Fehler zu stark erhitzt werden, und damit besteht die Gefahr, daß die Vorrichtungen in den darunterliegenden Schichten aus monokristallinem Halbleiter beschädigt werden.
- Die beiden letzten aller dieser Methoden (d und e) bieten sich prinzipiell am besten für die Integration der dreidimensionalen aktiven Schaltungen an, da einerseits die Bildung der Siliciumschichten auf Isolierstoff auf mehreren aufeinanderfolgenden Niveaus relativ leicht wiederholt werden kann und andererseits die thermische Kompatibilität potentiell die Bildung einer monokristallinen Schicht ohne Beschädigung der Vorrichtungen in der unteren Schicht ermöglicht; dies allerdings mit Ausnahme der Methode des Schmelzens durch Lampen, die im Vergleich zu den Methoden mit Laser- oder Elektronenstrahl nur wenig lokalisiert ist.
- Allerdings stellt die Rekristallisierung durch Laserstrahl oder durch Elektronenstrahlen komplizierte Probleme der Kontrolle einer übermäßigen Erhitzung der darunterliegenden Schichten, in denen bereits Vorrichtungen realisiert sind.
- Diese Techniken sind dargestellt in dem Dokument "SOI Materials and Processing Towards 3D Integration" von D.CHAPUIS et al. in Proceedings of the 4th Annual ESPRIT Conference, September 1987, S. 55.
- Die Technik durch Epitaxie in der Dampfphase (CVD) ist aus thermischer Sicht prinzipiell besser für die Herstellung von dreidimensionalen Strukturen geeignet, denn das monokristalline Wachstum kann bei so niedrigen Temperaturen wie 850º C-900º C stattfinden. Eine solche Technik ist in dem Dokument "Advanced Dielectric Isolation Through Selective Epitaxial Growth Techniques" von J.O. BORLAND und C.I. DROWLEY, das in Solid State Technology, August 1985, S. 141 veröffentlicht wurde, sowie in dem Dokument "Selective Epitaxial Growth of Si and in-situ Deposition of Amorphous or Poly-Si for Recrystallisation Purposes" von L. KARAPIPERIS et al. beschrieben, das in Proceedings, 18th Intl. Conference on Solid State Devices and Materials, TOKYO 1986, S. 713" veröffentlicht wurde.
- Der Nachteil dieser Technik der Dampfphasenepitaxie liegt darin, daß sich dünne Schichten aus monokristallinem Silicium auf Isolierstoff schwer seitlich aufwachsen lassen. Diese Schwierigkeit ist mit der Unmöglichkeit verknüpft, wesentlich höhere Geschwindigkeiten des lateralen Wachstums (parallel zu der Ebene des Isolierstoffs) als der vertikalen Wachstumsgeschwindigkeit senkrecht zu eben dieser Ebene zu erreichen.
- Die fortgeschrittensten Arbeiten wurden bei RCA von L.JASTRZEBSKI und seinen Mitarbeitern durchgeführt. Die demnach besten erhaltenen Ergebnisse bestanden in kontinuierlichen Schichten aus monokristallinem Silicium mit Keimbildungsbändern mit einer Breite von 6 Mikrometern, die alle 12 Mikrometer wiederholt wurden. Die anfängliche Dicke der monokristallinen Siliciumschicht auf SiO&sub2; betrug 6 Mikrometer und wurde dann durch Oxidation und wiederholte Ätzungen auf 0,6 Mikrometer reduziert. Eine solche Technik wurde in dem Dokument "Preparation of Thin (0,6 Mikrometer) Continuous Monocrystalline Silicon over SiO&sub2;" von L.JASTREBSKI et al. beschrieben, das in Journal of the Electro-Chemical Society, 132(12), 1985, S. 3056 beschrieben wurde. Im übrigen ist es unrealistsich, dickere Schichten in der Größenordnung eines Plättchens mit 4 Zoll dünner zu machen. Die Schwierigkeiten und Nachteile der Methode der lateralen Epitaxie (ELO) zeigen, daß sie nicht zum Erhalt von Bändern aus Silicium auf Isolierstoff anwendbar ist, die mit der Herstellung von aktiven Bauteilen für integrierte Schaltungen kompatibel ist, deren erforderliche Breite mindestens 40 Mikrometer betragen muß.
- Wie dies in Fig. 1 dargestellt ist, wird ein Wachstum von monokristallinem Silicium auf einem Substrat aus monokristallinem Silicium, das an seiner Hauptfläche mit Zonen aus Isolierstoffen (SiO&sub2;) versehen ist, so durchgeführt, daß das vertikale Wachstum senkrecht zu der Hauptfläche des Substrats eine Geschwindigkeit (Vertikalgeschwindigkeit) aufweist, die im wesentlichen gleich der Lateralgeschwindigkeit ist, die dem lateralen Wachstum parallel zu der Hauptfläche des Substrats entspricht. Damit erhält man ein Wachstum, wie es in Fig. 1 gestrichelt dargestellt ist. Dann läßt sich uninöglich eine dünne (in der Größenordnung eines Mikrons) und gleichmäßige Schicht aus monokristallinem Silicium erhalten, die die Schicht aus SiO2 auf einer Hauptfäche überdeckt.
- Die Erfindung betrifft ein Verfahren, mit welchem dünne Schichten eines monokristallinen Halbleitermaterials aus Bändern mit einer Breite von über 100 Mikrometern erreicht werden können.
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Schicht aus einem monokristallinen Halbleitermaterial, das dadurch gekennzeichnet ist, daß es die folgenden Schritte aufweist:
- - Herstellung eines von zwei Begrennzungsschichten abgegrenzten Hohlraums aus einem zu demjenigen der dünnen monokristallinen Schicht unterschiedlichen Material, der so zu erhalten ist, daß bei einem Wachstum weder eine Nukleation noch eine Abscheidung des Halbleitermaterials an den exponierten Flächen der Begrenzungsschichten auftreten kann, wobei der Hohlraum an einem Ende ein Element oder einen Keim aus einem monokristallinen Halbleitermaterial des gleichen Typs wie demjenigen der zu erhaltenden Schicht sowie an dem anderen Ende eine Öffnung aufweist;
- - Wachstum des Halbleitermaterials in der Dampfphase zwischen den beiden Begrenzungsschichten durch die Öffnung ausgehend von dem Keim, so daß eine Schicht aus monokristallinem Halbleitermaterial erhalten wird.
- Die Erfindung betrifft auch ein Verfahren zur Herstellung wenigstens einer Schicht aus monokristallinem Halbleitermaterial auf einer ersten Schicht aus einem Isoliermaterial, die auf einem monokristallinen Halbleitersubstrat hergestellt ist, dadurch gekennzeichnet, daß es die folgenden Schritte aufweist:
- a) einen ersten Schritt der Herstellung der ersten Schicht aus Isoliermaterial auf dem monokristallinen Halbleitersubstrat, die eine chemische Angriffsselektivität gegenüber den angrenzenden Schichten aufweist und weder eine Nukleation noch eine Abscheidung ausgehend von den Spezies der Dampfphase an ihrer der Dampfphase ausgesetzten Fläche zuläßt;
- b) einen zweiten Schritt des Ätzens von ersten Öffnungen in der ersten Schicht aus Isoliermaterial;
- c) einen dritten Schritt der Herstellung einer Schicht aus einem Halbleitermaterial in den ersten Öffnungen sowie auf den Teilen der Isolierstoffschciht, die nach dem vorhergehenden Ätzschicht übrigbleiben, wobei diese Schicht in den Öffnungen monokristallin und auf dem Isolierstoff polykristallin ist;
- d) einen vierten Schritt der Herstellung einer zweiten Schicht aus einem Isoliermaterial auf der Schicht aus Halbleitermaterial;
- e) einen fünften Schritt des Ätzens wenigstens einer zweiten Öffnung in der zweiten Schicht aus Isoliermaterial, die an einem polykristallinen Teil der Schicht aus Halbleitermaterial mündet;
- f) einen sechsten Schritt eines chemischen Angriffs auf das polykristalline Halbleitermaterial, so daß das gesamte polykristalline Halbleitermaterial abgebaut und möglicherweise das monokristalline Material leicht angegriffen wird;
- g) einen siebten Schritt des selektiven Wachstums eines monokristallinen Halbleitermaterials aus einer Dampfphase in dem oder den durch das Verschwinden des polykristallinen Materials freigelassenen Räumen.
- Die verschiedenen Aufgaben und Charakteristika der Erfindung ergeben sich deutlicher aus der folgenden beispielhaften Beschreibung unter Bezug auf die beigefügten Figuren; darin zeigen:
- - Fig. 1 ein Ausführungsbeispiel einer Struktur nach dem bekannten Stand der Technik;
- - Fig. 2 bis 13 verschiedene Schritte eines Beispiels des Herstellungsverfahrens nach der Erfindung;
- - Fig. 14 ein Ausführungsbeispiel von abwechselnden Schichten aus monokristallinem Silicium und Isolierstoff auf einem monokristallinen Substrat;
- - Fig. 15 bis 19 die Schritte eines verbesserten Herstellungsverfahrens nach der Erfindung;
- - Fig. 20 das laterale und vertikale Wachstum eines monokristallinen Materials nach dem Verfahren der Erfindung;
- - Fig. 21 ein Wachstum auf einem monokristallinen Halbleitersubstrat des Typs einer III-V-Verbindung;
- - Fig. 22 bis 31 eine Anwendung des Verfahrens nach der Erfindung auf eine Ausführung auf einem Halbleitersubstrat des III-V-Typs;
- - Fig. 32 einen Schritt des Isolierens von erfindungsgemäß erhaltenen monokristallinen Schichten;
- - Fig. 33 bis 41 verschiedene Schritte einer Variante des Verfahrens nach der Erfindung;
- - Fig. 42 bis 45 eine weitere Variante des Verfahrens nach der Erfindung;
- - Fig. 46 bis 48 eine Variante des Verfahrens nach der Erfindung, die von der in Fig. 42 bis 45 dargestellten Variante abgeleitet ist;
- - Fig. 49 bis 51 eine weitere Variante des Verfahrens nach der Erfindung.
- Unter Bezug auf Fig. 2 bis 13 wird zunächst ein Beispiel des Herstellungsverfahrens nach der Erfindung beschrieben.
- Es steht ein Substratplättchen 1 aus monokristallinem Silicium mit einer kristallographischen Orientierung (100) zur Verfügung, wie es in Fig. 2 dargestellt ist. Im Rahmen der Halbleiterschaltungstechniken kann das Substratplättchen 1 relativ große Abmessungen aufweisen. Es kann beispielsweise einen Standarddurchmesser von 10 cm (4 Zoll) oder mehr aufweisen.
- Fig. 3 stellt den ersten Schritt des Verfahrens nach der Erfindung dar, in dessen Verlauf eine Schicht 2 aus Isolierstoff auf der Fläche 10 des Substratplättchens 1 hergestellt wird. Im Falle eines Siliciumsubstrats besteht die Isolierstoffschicht aus SiO2 und wird entweder durch Abscheidung oder durch Oxidation der Oberfläche des Substratplättchens 1 erhalten. Die Dicke der Isolierstoffschicht 2 liegt typisch beispielsweise zwischen 0,1 und 3 Mikrometern.
- Im Laufe eines in Fig. 4 dargestellten zweiten Schritts werden durch Ätzen der Isolierstoffschicht 2 Elemente 20, 21, 22 aus Isolierstoff gebildet.
- Diese Elemente sind Streifen 20, 21, 22 aus Isolierstoff, die durch Bänder 23, 24 dort getrennt sind, wo das monokristalline Substrat freigelegt ist. Diese Bänder können beispielsweise eine Breite von 20 bis 100 Mikrometern aufweisen, die durch Räume von 1 bis 20 Mikrometern getrennt ist. Die Isolierstoffschicht 2 kann durch jedes geeignete Verfahren wie durch Photolitographie und Naß- oder Trockenangriff geätzt werden. Das Ätzen findet so statt, daß das Isoliermaterial 2 in den Räumen 23, 24 vollständig entfernt wird und die Räume 23, 24 nur das monokristalline Silicium des Substrats ohne Oberflächenverunreinigungen aufweisen.
- Im Lauf eines dritten, in Fig. 5 dargestellten Schritts wird auf der vorhergehenden Struktur eine Siliciumschicht aufgebracht.
- Diese Abscheidung kann in der Dampfphase oder einer Chemical Vapor Deposition (CVD) stattfinden. Das Silicium 33, 34 ist dann monokristallin mit einer (100)-er Orientierung auf dem monokristallinen Substrat ebenfalls mit einer (100)-er Orientierung, das sich in den Räumen 23, 24 befindet. Dagegen ist es auf den Isolierstoffbändern 20, 21, 22 polykristallin 30, 31, 32.
- Die Abscheidung kann bei Atmosphärendruck (APCVD = Atmospheric Pressure Chemical Vapor Deposition) mit einem Gemisch aus Silan (SiH4) und Wasserstoff (H2) bei einer Temperatur von etwa 950 C stattfinden.
- Diese Abscheidung kann auch bei reduziertem Druck (RPCVD: Reduced Pressure Chemical Vapor Deposition) mit einem Gemisch von Dichlorsilan und Wasserstoff SiH2Cl2 + H2 bei einer Temperatur von etwa 850 C stattfinden. Diese letzte Vorgehensweise ist thermisch vorteilhafter.
- Da andererseits die Wachstumsgeschwindigkeit in einer Richtung senkrecht zu der Ebene des Substrats auf den Monokristallbändern höher als auf dem SiO2 ist, gelangt man nach einer bestimmten Abscheidungszeit (die von der Dicke der SiO2-Bänder abhängt) zu einer Abscheidung mit einer über dem gesamten Plättchen gleichmäßigen Dicke (diese Operation sei "Planarisierung" der Abscheidung genannt).
- Um eine bessere Planarisierung zu erhalten, können zunächst die Räume 23, 23 mit monokristallinem Silicium (100) in Kontakt mit dem Substrat gefüllt werden, ohne daß eine Abscheidung auf den Isolierstoffbändern 20, 21, 22 realisiert wird (Bedingungen selektiver Abscheidung und Epitaxie), und dann auf den Isolierstoffbändern 20, 21, 22 und den vorher mit monokristallinem Silicium gefüllten Räumen 23, 24 eine gleichmäßige Siliciumabscheidung durchgeführt wird. Die selektive Füllung der Räume 23, 24 mit monokristallinem Silicium (100) geschieht entweder durch CVD bei Atmosphärendruck (APCVD) bei einer Temperatur zwischen 1000 und 1060 C unter Verwendung eines gasförmigen Gemisches SiH4/HCl/H2 oder auch durch CVD bei reduziertem Druck (RPCVD) bei einer Temperatur zwischen 850º und 900º C unter Verwendung eines gasförmigen Gemisches SiH2Cl2/HCl/H2 (vgl. die bereits zitierten Artikel von BORLAND, CHAPUIS und KARAPIPERIS).
- Diese Methode der selektiven Abscheidung basiert auf einem Mechanismus der selektiven Nukleation, durch den das Wachstum des Siliciums auf Oberflächen mit niedriger Nukleationsbarriere (z.B. Silicium (100)) möglich ist, während auf den fremden Oberflächen wie beispielsweise SiO2 keinerlei Nukleation stattfindet. Um diese Selektivität zu erhalten, muß unter Bedingungen einer sehr leichten Übersättigung und unter Verwendung von geeigneten Gasgemischen gearbeitet werden.
- Im Lauf eines in Fig. 6 dargestellten vierten Schritte wird auf der so erhaltenen Struktur eine Isolierstoffschicht 4 wie Siliciumdioxid hergestellt, wenn das vorher verwendete Material Silicium ist. Diese SiO2-Schicht kann entweder durch thermische Oxidation oder durch Abscheidung oder aber durch einen gemischten Ansatz mit einer Kombination des thermischen Typs und der Abscheidung gebildet werden. Eine Hochtemperaturmethode (HTO) wird bevorzugt für die Abscheidung verwendet; z.B. eine Pyrolyse von SiH2Cl2 und N2O bei 850 -900 C, so daß ein SiO2 von guter Qualität erhalten wird. Die Dicke dieser SiO2-Schicht liegt beispielsweise zwischen 0,5 und 3 Mikrometern.
- Im Lauf eines in Fig. 7 dargestellten fünften Schritte werden in der Isolierstoffschicht 4 Öffnungen 43, 44, 45 hergestellt, die über den Zonen 30, 31, 32 aus polykristallinem Material liegen. In Anwendung des vorherghenden Ausführungsbeispiels, bei dem die Isolierstoffelemente 20, 21, 22 in Form von Bändern vorliegen, sind die Öffnungen 43, 44, 45 ebenfalls in Form von Bändern mit einer deutlich geringeren Breite als derjenigen der Isolierstoffbänder 20, 21, 22 hergestellt. So kann beispielsweise bei einer Breite von 20 bis 100 Mikrometern für die Isolierstoffbänder 20, 21, 22 die Breite der Öffnungen 43, 44, 45 zwischen 1 und 20 Mikrometern liegen. In diesen Öffnungen 43, 44, 45 ist der der Isolierstoff vollständig entfernt und läßt Bänder aus polykristallinem Silicium erscheinen, die im wesentlichen und bevorzugt im Zentrum der Zonen 30, 31, 32 aus polykristallinem Material liegen.
- Im Laufe eines in Fig. 8 dargestellten sechsten Schritts wird das polykristalline Silicium 30, 31, 32 durch chemischen Angriff entfernt, wobei die in der Schicht 4 aus Isolierstoff vorgesehenen Öffnungen verwendet werden. Der Angriff wird angehalten, wenn das monokristalline Silicium der Teile 33 und 34 freigelegt ist.
- Dieser sechste Angriffsschritt kann durch eine Beizphase so vervollständigt werden, daß jede möglicherweise noch bestehende Verunreinigung oder Unzulänglichkeit entfernt wird.
- Im Lauf eines in Fig. 9 dargestellten siebten Schritts läßt man unter Bedingungen selektiver Epitaxie (den oben beschriebenen Bedingungen) ausgehend von den vorher freigelegten Keimen (38 und 39) lateral einen Streifen aus monokristallinem Silicium aufwachsen. Die Betriebsbedingungen für dieses Wachstum sind denjenigen des zweiten Teils des dritten Schritts ähnlich, der oben beschrieben wurde. Das monokristalline Wachstum kann nur lateral und nicht vertikal stattfinden, denn es wird in jedem Hohlraum (30, 31, 32) durch die Isolierstoffabdeckung (SiO2-Schichten 40, 41, 42) und die darunterliegenden Bänder 20, 21, 22 aus SiO2 kanalisiert. Beginnt der Siliciumstreifen über die SiO2-Abdeckungen in den Öffnungen 43, 44, 45 überzustehen, dann findet das Wachstum auch senkrecht zu der Ebene des Substrats statt, wie dies durch die punktierten Linien von Fig. 9 angedeutet ist. So werden die verschiedenen, nach dem Angriff auf das polykristalline Silicium leergelassenen Intervalle gefüllt.
- Für bestimmte Anwendungen kann ins Auge gefaß werden, den Raum unter der "Isolierstoffabdeckung" nur bis zum Rand zu füllen, ohne Überstehen und ohne Verbindung der beiden Fronten aus monokristallinem Silicium, die in entgegengesetzten Richtungen fortschreiten.
- Sind die Öffnungen 43, 4, 45 zwischen den oberen SiO2-Bändern 40, 41, 42 zu breit, dann wird die Verbindung zwischen den beiden Kristallisationfronten nur um den Preis eines ebenfalls zu starken vertikalen Wachstums hergestellt (vgl. Fig. 20). Dann läßt sich die Struktur schwer durch einfache Methoden "planarisieren". Um diesem Nachteil abzuhelfen, kann eine bestimmte Anzahl von zusätzlichen Schritten eingeführt werden, die später bei einer Variante des Herstellungsverfahrens der Erfindung beschrieben werden.
- Im Laufe eines in Fig. 10 dargestellten achten Schritts wird die gerade aufgebrachte Abscheidung aus monokristallinem Silicium oxidiert. Diese Oxidation berührt praktisch nur das in den Öffnungen 43, 44 und 45 gelegene monokristalline Silicium. Diese Oxidation findet in der Tiefe statt, so daß die unteren Flächen aus oxidiertem Silicium in den Bändern 43, 44 und 45 die unteren Flächen der Schichten 40, 41, 42 ausgleichen. Damit erhält man eine im wesentlichen kontinuierliche und ebene Fläche 46, wie dies in Fig. 10 dargestellt ist.
- Darüber hinaus ist je nach der beim siebten Schritt erhaltenen Höhe des monokristallinen Siliciums in den Öffnungen 43, 44, 45 die obere Fläche aus oxidiertem Silicium nicht zwingend eben und kann bespielsweise Vorsprünge aus oxidiertem Silicium an der Stelle der Öffnungen 43, 44, 45 aufweisen, wie dies in Fig. 10 dargestellt ist. Allerdings haben diese Unregelmäßigkeiten keinen Einfluß auf die Qualität des beim folgenden Verfahren erhaltenen Bauteils, da die Schicht aus oxidiertem Silicium beseitigt wird.
- Im Lauf eines in Fig. 11 dargestellten neunten Schritts wird das Siliciumdioxid auf der gesamten Oberfläche des Plättchens so entfernt, daß eine gleichmäßige Schicht aus monokristallinem Silcium (30, 31, 32) erhalten wird. Die Dicke dieser Schicht aus monokristallinem Silicium kann typischerweise auf den Bändern 20, 21, 22 aus Siliciumdioxid (mit einer Breite von 20 bis 100 Mikrometern) von 0,1 bis 2 Mikrometern betragen. Damit lassen sich auf jedem Band aus Siliciumdioxid Bauteile aus Silicium auf Isolierstoff (SOI) herstellen.
- Die Isolierung von Siliciumbändern SOI kann im Laufe eines zehnten Schritts auf zwei Arten durchgeführt werden.
- Im Lauf eines zehnten Schritts werden also die Bänder 30, 31, 32, die jeweils einem Isolierstoffband 20, 21, 22 entsprechen, gegeneinander isoliert.
- Nach dem Beispiel von Fig. 12 greift man zu einer lokalisierten Oxidation des Siliciums über den vorhergehenden Öffnugnen 33, 34 sowie des Siliciums in diesen Öffnungen.
- Damit erhält man Bänder 30, 31, 32 aus monokristallinem Silicium, die durch Siliciumdioxid untereinander sowie gegen das Substrat 1 isoliert sind.
- Nach dem Beispiel von Fig. 13 wird zur Herstellung von Bändern aus monokristallinem Silicium die in Fig. 12 durchgeführte lokalisierte Oxidation durch eine chemische oder eine Trockenätzung der hergestellten Bänder aus Siliciumdioxid vervollständigt. Wie dies in Fig. 13 realisiert ist, erhält man damit Bänder 30, 31, 32 aus monokristallinem Silicium, die voneinander getrennt und gegen das Substrat 1 durch eine Schicht aus SiO2 isoliert sind; oder aber das Silicium wird bei einer Variante ausgehend von dem Zustand von Fig. 11 an den Bändern 33, 34 bis zur halben Dicke der Isolierstoffbänder aus SiO2 geätzt und dann wird in diesen Bändern eine lokalisierte Oxidation des Siliciums in diesen Bändern vorgesehen, so daß ein kontinuierliches Band aus SiO2 erhalten wird.
- Nach dem Ausführungsbeispiel von Fig. 14 kann durch Wiederholung des oben beschriebenen Verfahrens auf der Struktur von Fig. 11 eine zweite und dann eine dritte ähnliche Struktur hergestellt werden und so fort. Damit läßt sich eine alternierende Folge von Schichten aus monokristallinem Silicium und Isolierstoff (SiO2) erhalten. Damit kann ein Netz aus Bändern von Silicium auf Isolierstoff ralisiert werden, wobei die Keimzonen übereinandergelagert oder versetzt sein können.
- Durch die Herstellung von aktiven Bauteilen auf dem Ausgangssubstrat und nacheinander auf jedem Siliciumniveau erhält man eine dreidimensionale integrierte Schaltung, wobei die Schicht j aus Si ohne Verschlechterung der bereits hergestellten Schicht j-1 fertiggestellt wird, die aktive Bauteile erhält, da bei dem CVD-Verfahren eine relativ niedrige Temperatur verwendet wird.
- Die obengenannten aufeinanderfolgenden Schritte wurden auf der Grundlage eines Dielektrikums beschrieben, das aus Siliciumdioxid bestand. Dieses Dielektrikum kann durch jedes andere polykristalline oder amorphe Isoliermaterial (Si3N4; A12O3....) ersetzt werden, wobei sich versteht, daß die oben beschriebenen Bedingungen selektiver Abscheidung und Epitaxie erhalten werden können, oder durch eine Kombination aus mehreren dieser Materialien (z.B. SiO2 für die Schicht 2 und Siliciumnitrid für die Schicht 4).
- Sind die am Ende des fünften Schritts in der Isolierstoffschicht 4 (Fig. 7) erhaltenen Öffnungen 43, 44 und 45 zu breit, dann findet nach einer Variante des Verfahrens der Erfindung das Wachstum des Siliciums dann, wenn sich der monokristalline Streifen der Belastung durch die Isolierstoffabdeckung entzieht, auch vertikal statt, und die Verbindung zwischen den beiden Kristallisationsfronten wird nur um den Preis eines zu starken vertikalen Wachstums in den Öffnungen 43, 44, 45 hergestellt, wodurch es kompliziert wird, die Abscheidung später zu "planarisieren" (vgl. Fig. 20). Damit nämlich der Gasstrom, der die Epitaxie durch CVD ermöglicht, leicht in einen Hohlraum wie den mit der Bezugsziffer 30 von Fig. 8 eindringt, muß nämlich die Öffnung 43 in einem Zusammenhang mit den Abmessungen dieses Hohlraums stehen. Darüberhinaus ist die Dicke der Isolierstoffschicht 4 relativ gering (0,2 bis 5 Mikrometer). Die Enden der Isolierstoffbänder 40, 41, 42 dürfen nicht zu stark freitragend sein, denn ansonsten besteht die Gefahr, daß sich diese Bänder unter ihrem eigenen Gewicht verformen und man dann keine Schichten aus monokristallinem Silicium mit gleichmäßiger Dicke erhält. Damit ist also die mögliche laterale Ausdehnung des Kristalls begrenzt. Um diese verschiedene Nachteile zu überwinden, kann es erforderlich sein, im Laufe des fünften Schritts relativ große Öffnungen 43, 44, 45 vorzusehen.
- Wie wir gesehen haben, führt allerdings die Breite der Öffnungen 43, 44, 45 dazu, daß vertikale Wachstumsfronten vorliegen, die nach der Abscheidung in den Öffnungen 43, 44, 45 Oberflächenunebenheiten hervorrufen (vgl. Fig. 20). Die Erfindung schlägt Ausführungsvarianten vor, um diese Unebenheiten zu vermeiden und dabei dennoch die laterale Ausdehnung des Kristalls zu begrenzen.
- Nach einer ersten Variante ist beim oben beschriebenen siebten Schritt vorgesehen, das Wachstum des Siliciums nach dem Überschreiten der Bänder 40, 41, 42 aus SiO2 überstehen zu lassen und nach der Verbindung der Kristallisationsfronten (die um den Preis eines nicht zu vernachlässigenden vertikalen Wachstums erhalten ist, wie dies in Fig. 20 gezeigt ist) ein mechanisch-chemisches Polieren durchzuführen, das durch die Selektivität des bei der Polieroperation verwendeten Reagenzes anhält, wenn die obere Ebene des SiO2 erreicht ist (insbesondere kolloidales Siliciumdioxid).
- Nach einer zweiten Variante ist im Laufe des oben beschriebenen siebten Schritts vorgesehen, die Siliciumabscheidung anzuhalten, wenn das Wachstum die Flanken der Öffnungen 43, 44 erreicht. Damit erhält man eine Struktur, wie sie in Fig. 15 dargestellt ist.
- Im Laufe einer ersten, in Fig. 16 dargestellten Hilfsphase werden dann die oberen Schichten 40, 41 aus SiO2 entfernt, indem vorher die unteren Schichten 20, 21 maskiert werden.
- Im Laufe einer zweiten, in Fig. 17 dargestellten Hilfsphase und nach dem Entfernen des Maskierungsprodukts für das Siliciumdioxid 20, 21 wird die Struktur mit Hilfe einer Abscheidung des Polyimidtyps "planarisiert", die beispielsweise mit einer Schleuder (einer Maschine zum Aufbringen von lichtempfindlichen Harzen) durchgeführt wird, wobei gegebenenfalls ein "etch-back"-Schritt verwendet wird.
- Im Lauf einer dritten, in Fig. 18 dargestellten Hilfsphase wird eine Oxidschicht 5 (SiO2) oder eine Nitridschicht (Si3H4) bei niedriger Temperatur (LTO) durch plasmaunterstützte Pyrolyse von SiH4 + N2O bei (z.B.) 250 C auf der vorher planarisierten Struktur aufgebracht.
- Im Lauf einer vierten Hilfsphase werden aus der letztgenannten SiO2- oder Nitrid-Schicht 5 Öffnungen 53 ausgeschnitten, so daß man wieder zu einer Struktur gelangt, die mit derjenigen identisch ist, die bei der Beschreibung des vorhergehenden fünften Schritts erhalten wurde. Nun ist die Öffnung in dem SiO2 mit einer korrekten Füllung der leeren Bänder zwischen den SiO2-Schichten (ohne vertikales Überstehen, um die Verbindung der beiden Kristallisationsfronten zu erhalten). Im Laufe einer fünften Hilfsphase wird das Polyimid mit Hilfe eines geeigneten Lösungsmittels gelöst, und die beim siebten Schritt beschriebene Operation des lateralen Wachstums wird wiederholt, wie dies in Fig. 19 dargestellt ist; damit stehen wir wieder beim Fall von Fig. 9, von dem aus der Schritt 8 und die folgenden, vorher beschriebenen Schritte wiederholt werden können. Diese Reihe von Hilfsschritten kann möglicherweise mehrere Male wiederholt werden, falls dies erforderlich ist.
- Damit ermöglicht es das Verfahren der Erfindung allgemein, eine dünne Schicht aus einem monokristallinen Halbleitermaterial herzustellen, indem in der Dampfphase dieses Halbleitermaterials zwischen zwei Schichten (20, 40, 41) ein Wachstum eines von dem Halbleiter verschiedenen Materials (vgl. Fig. 8) durchgeführt wird, und an dem während des Wachstums weder eine Nukleation noch eine Abscheidung des betreffenden Halbleitermaterials zu beobachten ist. Die Schichten 20, 40, 41 bilden ein leeres Volumen 30, dessen Dicke die Dicke der zu erhaltenden Schicht aus Halbleitermaterial bestimmt.
- Die Enden 38, 39 (Fig. 8) des Volumens 30 bestehen aus einem Halbleitermaterial, das dem für das Wachstum verwendeten Halbleitermaterial identisch ist. Damit dient das Halbleitermaterial an den Enden 38, 39 als Keim für das laterale Wachstum der dünnen Schicht aus monokristallinem Halbleitermaterial.
- Oben wurde die Anwendung der Erfindung auf eine Struktur auf der Grundlage von Silicium nur beispielhaft dargestellt. Die Erfindung ist allgemein auch auf eine Struktur auf der Basis von Halbleitern eines beliebigen Typs anzuwenden, vorausgesetzt, daß sich die Abscheidungsselektivität zwischen einer fremden (nicht notwendigerweise dielektrischen) Fläche und der Fläche des Halbleiters erreichen läßt. So kann die Erfindung mittels einiger spezieller technischer Anordnungen auf III-V-Verbindungen des Typs GaAs, InP usw.... angewandt werden. Das Problem liegt im Erhalt von Bedingungen einer selektiven Abscheidung.
- Was die III-V-Verbindungen und GaAs insbesondere angeht, so wird zum Erhalt dieser Abscheidungsselektivität bevorzugt eine Methode verwendet, die es ermöglicht, nahezu das thermodynamische Gleichgewicht unter Bedingungen einer leichten Übersättigung zu erreichen. So ermöglicht es die Epitaxie in der Dampfphase ausgehend von Chloriden (VPE), unter solchen Bedingungen zu arbeiten; einerseits werden in H2 gelöstes AsCl3 und möglicherweise HCl als Gasquellen und andererseits Ga als Feststoffquelle verwendet. Man arbeitet in einem Ofen, in dem die Temperatur der Ga-Quelle beispielsweise in der Größenordnung von 800 C liegt, während die Probe, an der gearbeitet wird, auf einer niedigeren Temperatur in der Größenordnung von 650 - 700 C gehalten wird, wodurch sich die angekündigte Bedingung einer leichten Übersättigung ergibt.
- Was InP angeht, wird mit einer gashaltigen Quelle PH3 und HCl in H2 und einer Feststoffquelle In gearbeitet. Die Probe wird etwa auf 700 C gebracht, und die In-Quelle wird ebenso wie oben auf eine höhere Temperatur erhitzt.
- Durch Verwendung der obengenannten Parameter erhält man eine selektive Nukleation an den exponierten kristallinen Teilen des Substrats (Flächen mit niedrigen Nukleationsbarrieren); folglich ist eine Abscheidung an eben diesen exponierten Flächen und keinerlei Abscheidung an fremden Flächen mit höherer Nukleationsbarriere (z.B. dielektrischen Flächen, aber auch Metallflächen wie Wolfram) zu beobachten.
- Beispiele dieser Abscheidungsselektivität zwischen GaAs und SiO2 sowie InP und SiO2 lassen sich andeutungsweise in einem neueren Artikel von M.ERMAN et al. in SPIE, Vol. 651, Integrated Optical Circuit Engineering III (1986), S. 75 finden.
- Nach den Orientierungsbedingungen in den in dem aufgebrachten Siliciumdioxid geöffneten Bändern und dem Molverhältnis von AsCl3 in dem gasförmigen Gemisch werden unterschiedliche Facettierungen für die monokristalline Abscheidung erhalten (vgl. z.B. den Artikel von N.VODJANI et al. in Journal of Crystal Growth 71, 1985, S. 141).
- GaAs und InP wurden beispielhaft genannt; allerdings lassen sich auch selektiv ternäre oder quaternäre Legierungen (GaInAsP) unter Verwendung der gasförmigen Quellen AsH3, PH3 und HCl in H2 und der Feststoffquellen Ga und In aufbringen, wobei man immer noch nahe beim thermodynamischen Gleichgewicht unter Bedingungen einer leichten Übersättigung liegt.
- Wird (immer noch in Bezug auf die III-V-Verbindungen) eine Abscheidungsverfahren verwendet, das bei Atmosphärendruck und sehr weit entfernt vom thermodynamischen Gleichgewicht funktioniert, z.B. MOCVD (vom englischen Metal Organic Chemical Vapour Deposition), dann wird monokristallines Halbleitermaterial auf den exponierten Keimflächen des monokristallinen Substrats und polykristallines Material auf den fremden (dielektrischen oder metallischen) Flächen aufgebracht, wie dies in Fig. 21 dargestellt ist (vgl. z.B. den Artikel von R.AZOULAY et al. in Journal of Crystal Growth 55, 1981, S. 229).
- Bei dieser MOCVD-Methode ist die Quelle der III-Verbindung organometallisch (Trimethylgallium, Triethylgallium, Trimethylindium, Triethylindium, usw.), während die Quelle der V-Verbindung ein Hydrid ist (AsH3, PH3 ...). Es sei dennoch klargestellt, daß unter bestimmten Bedingungen und immer noch bei Arbeiten unter Atmosphärendruck eine gewisse Abscheidungsselektivität erhalten werden kann, wenn mit SiO2- oder Wolframbändern mit einer Breite von weniger als 40 um gearbeitet wird, was allerdings sehr einschränkend und nur schwer verwertbar ist (vgl. K.YAMAGUCHI et al., Japanese Journal of Applied Physics, Vol. 24, Nr 12, 1985, S. 1666).
- Arbeitet man dagegen bei reduziertem Druck (13,3 hPa; 10 mm Quecksilbersäule) und immer noch unter Verwendung der MOCVD-Methode, dann haben K.KAMON et al. (Journal of Crystal Growth 73, 1986, S. 73) kürzlich nachgewiesen, daß eine hervorragende Abscheidungsselektivität auch zwischen einer exponierten (001)-er Fläche aus GaAs und einem Film aus Siliciumnitrid (SiNx) erhalten werden konnte, der durch Plasma-CVD bei 250 C aufgebracht wurde. Obwohl die verwendete Methode (MOCVD) außerhalb des thermodynamischen Gleichgewichts liegt, wird die Selektivität aufgrund eines höheren Oberflächendiffusionskoeffizienten der Zersetzungsprodukte des Trimethylgalliums (oder des Trimethylindiums) an den dielektrischen Flächen unter den verwendeten Bedingungen reduzierten Drucks erhalten.
- Schließlich gilt es anzumerken, daß die gleiche Abscheidungsselektivität auch unter Verwendung der Molekularstrahlepitaxie (oder MBE aus dem englischen Molecular Beam Epitaxy) ausgehend von organometallischen Verbindungen von Gallium oder Indium (Trimethylgallium oder Triethylindium usw..) erhalten werden kann, obwohl man sehr weit vom thermodynamischen Gleichgewicht entfernt ist; dies liegt wahrscheinlich ebenfalls an dem höheren Oberflächendiffusionskoeffizienten an den dielektrischen Flächen bei schwachem Umgebungsdruck (vgl. beispielsweise den Artikel von E.TOKUMITSU et al. in Journal of Applied Physics 55, 1984, 3163).
- Zusammenfassen läßt sich die selektive Epitaxie von verschiedenen III-V-Verbindungen (GaAs, InP, GaInAs, GaInAsP, usw...) durch mehrere unterschiedliche Techniken meistern, nämlich:
- - (i) Epitaxie in der Dampfphase durch die Methode der Chloride (VPE),
- - (ii) Epitaxie in der Dampfphase und bei Niederdruck durch die Methode der organometallischen Verbindungen (LP.MOCVD), und
- - (iii) Molekularstrahlepitaxie durch die Methode der organometallischen Verbindungen (MOMBE).
- Darüber hinaus ermöglicht die MOCVD-Methode bei Atmosphärendruck die Abscheidung von kontinuierlichen polykristallinen Schichten an den dielektrischen Flächen und von monokristallinen Schichten an den exponierten Flächen eines ebenfalls monokristallinen Substrats.
- Hält man sich diese Zusammenfassung vor Augen, dann sieht man, daß zunächst durch Homoepitaxie (oder Heteroepitaxie einer Verbindung mit dem gleichen Zellparameter) Übereinanderlagerungen von monokristallinen III-V-Schichten hergestellt werden können, die durch dielektriche Schichten getrennt sind. Eine Art der Herstellung dieser Übereinanderlagerung ist im folgenden beschrieben.
- Zur Durchführung des Verfahrens der Erfindung in bezug auf III-V-Halbleiterverbindungen werden die verschiedenen, unten beschriebenen Schritte durchgeführt:
- Es wird von einem Standardplättchen 1 aus GaAs oder InP mit einem Durchmesser von 5 oder 7,5 cm (2 oder 3 Zoll) und einer Orientierung (100) oder (110) ausgegangen (Fig. 22).
- Durch dem Fachmann bekannte Mittel (Kathodensputtern, Vakuumverdampfung, CVD, Plasma-CVD usw.) wird eine dünne Schicht 2 aus einem dielektrischen Material aufgebracht, das beispielsweise aus Siliciumnitrid Si3N4, SiO2, Oxiden wie Al2O3 ... oder Fluoriden wie CaF2 usw... bestehen kann. Die Dicke dieser Abscheidung liegt typischerweise zwischen 5.10-2 und einigen Mikrometern. Dann wird durch dem Fachmann bekannte Mittel in diesem Dielektrikum eine Einheit aus Bändern 23, 24 mit einer Breite von 0,5 bis einigen Mikrometern im Abstand von einigen Mikrometern bis einigen hundert Mikrometern geätzt, die damit periodisch das monokristalline Substrat freilegen (Fig. 23 und 24).
- Die Orientierung der freigelegten Substratbänder 23 wird so durchgeführt, daß in Anbetracht der später verwendeten Bedingungen einer selektiven Abschiedung (z.B. dem Molverhältnis von AsCl3 in der VPE) die laterale Wachstumsfacette nicht begrenzend ist. Wird also ein GaAs-Substrat mit einer Orientierung (110) verwendet, dann sind die Bänder zwischen 0 und 40 zur Richtung (110) orientiert, was hohen lateralen Wachstumsgeschwindigkeiten entspricht (vgl. Z.B. den Artikel von C.O. BOZLER et al. In Journal of Vacuum Science and Technology 20, März 1982, S. 720).
- Eine dünne Schicht aus einer III-V-Verbindung mit einer auf das Substrat abgestimmten Korngröße wird auf der vorhergehenden Struktur z.B. durch MOCVD bei Atmosphärendruck oder auch durch herkömmliche MBE aufgebracht. Diese Schicht ist dann an den exponierten Stellen des Substrats monokristallin und auf dem Dielektrikum polykristallin. Die Dicke dieser Schicht liegt dann bei einigen 10-2 bis einigen Mikrometern. Die Planarisierung wird entweder natürlich erhalten (die Wachstumsgeschwindigkeit ist an den monokristallinen Teilen höher als an dem Dielektrikum) oder bei hoher Dicke des Dielektrikums durch vorheriges Aufbringen einer selektiven Abscheidung, wobei beispielsweise mit MOCVD unter reduziertem Druck gearbeitetn wird, wodurch die in dem Dielektrikum vorgesehenen Öffnungen mit monokristallinem Material gefüllt werden, ohne daß auf eben diesem Dielektrikum die gleiche Abscheidung zu beobachten ist (Fig. 25).
- Auf der vorangehenden planarisierten Struktur wird wieder eine zweite Dielektrikumsschicht mit einer Dicke von einigen 10-2 bis einigen Mikrometern aufgebracht (Fig. 26).
- Wie oben werden in dieser zweiten Dielektrikumsschicht Öffnungen geätzt; diese Öffnungen sind bezüglich der vorhergehenden versetzt. Dieser Versatz kann zwischen einigen Mikrometern und einigen hundert Mikrometern schwanken (Fig. 27). Diese Öffnungen liegen in dem zentralen Teil des polykristallinen Materials.
- Das polykristalline III-V-Material wird ausgehend von diesen Öffnungen durch chemischen Angriff entfernt, so daß der monokristalline Keim freigelegt ist (Fig. 28).
- Ausgehend von dem vorher freigelegten Keim und unter Bedingungen selektiver Epitaxie (VPE, L.P.MOCVD oder MOMBE) läßt man einen Streifen aus III-V-Material aufwachsen, der sich lateral beiderseits des Keims ertereckt. Damit erhält man eine dünne Schicht aus monokristallinem III-V-Material zwischen zwei Dielektrikumsschichten (Fig. 29).
- Damit lassen sich die Öffnungen in dem oberen Dielektrikum vollständig füllen, so daß sich die beiden Kristallisierungsfronten aus zwei angrenzenden Keimen wieder verbinden (d.h., wenn ihre Breite mit dieser Operation kompatibel ist.
- Die Planarisierung der vorhergehenden Abscheidung (auf Höhe der Öffnungen 43, 44, 45) beispielsweise durch selektiven Angriff in einem Plasma auf der Basis von CF4 oder CF4 + He usw., so daß eine im wesentlichen ebene obere Fläche der monokristillinen Abscheidung erhalten wird (Fig. 30).
- Das obere Dielektrikum wird auf der gesamten Oberfläche des Plättchens entefernt, so daß eine dünne monokristalline Halbleiterschicht erhalten wird, die von dem Substrat durch die Bänder des unteren Dielektrikums isoliert ist und mit diesem Substrat durch monokristalline Senken in Verbindung steht (Fig. 31).
- Die vollständige Isolierung der dünnen Schicht 30, 31, 32 läßt sich durchführen, indem diese in Zonen 38, 39 lokal so geätzt wird, daß die dünne Schicht 30, 31, 32 von den monokristallinen Senken 33, 34 getrennt wird, die mit dem Substrat in Verbindung stehen, wie dies in Fig. 32 gezeigt ist.
- Ab dem oben erläuterten Schritt 9 können alle oben beschriebenen Schritte 3 bis 8 so wiederholt werden, daß eine Übereinanderlagerung wie diejenige aus Fig. 14 erhalten wird.
- Ebenso wie oben wird das Wachstum über die obere Ebene des Dielektrikums überstehen, wenn die in dem oberen Dielektrikum geöffneten Bänder 43, 44 und 45 zu breit sind, was in Fig. 20 dargestellt ist. Um diesem Nachteil abzuhelfen, wird deshalb eine Variante eingeführt, die die gleiche wie die in Fig. 15 bis 19 dargestellt ist.
- Andererseits lassen sich Varianten zu dem in Fig. 22 bis 32 präsentierten Ausführungsbeispiel finden. So wird eine erste Variante des nach den Schritten 1 bis 7 beschriebenen Verfahrens im folgenden in bezug auf Fig. 33 bis 41 kommentiert.
- Wie oben wird von einem Substrat einer III-V- Verbindung, GaAs, InP ausgegangen, das in Fig. 33 dargestellt ist.
- Metallische (Au, Pt usw...) oder auch organische Bänder (Harz, Polymer, PMMA, Polyimid..) 70, 71 werden aufgebracht und geätzt. Diese Bänder werden beim folgenden Schritt im wesentlichen als Ätzmaske dienen. Die Breite dieser Bänder beträgt 0, 5 bis einige Mikrometer, und sie sind einige Mikrometer bis einige hundert Mikrometer voneinander beabstandet. Eine solche Struktur ist in Fig. 34 dargestellt.
- Unter Verwendung der vorher aufgebrachten Bänder 70, 73 als Maske wird ein Netz aus Mesas ebenfalls in Bändern geätzt. Die charakteristischen Abmessungen sind die gleichen wie oben, d.h. von 0,5 bis einigen Mikrometern in der Breite der Mesas und einigen Mikrometern für den Abstand zwischen den Mesabändern. Die Ätztiefe liegt typischerweise bei einigen 10-2 bis einigen Mikrometern (Fig. 35).
- Durch dem Fachmann bekannte Mittel wird ein Dielektrikum 90 bis 93 (SiO&sub2;, Si&sub3;N&sub4;...) auf der vorangehenden Struktur aufgebracht. Die Dicke dieses Dielektrikums beträgt dann ebenfalls einige 10-2 bis einige Mikrometer; sie liegt aber auf alle Fälle unter der Tiefe des beim Schritt 13 durchgeführten Ätzens (Fig. 36).
- Wie dies in Fig. 37 dargestellt ist, werden die Dielektrikumsschichten 90, 93 auf den Mesas (und nur dort) durch ,lift-off" beseitigt, indem die beim Schritt 12 aufgebrachten Bänder aus Metall oder Harz angegriffen werden.
- Die vorangehende Struktur wird mit Hilfe eines Materials 101, 102 des Polyimidtyps planarisiert, das mit der Schleuder aufgebracht wird (Fig. 38).
- Durch dem Fachmann bekannte Mittel wird bei Niedertemperatur eine dielektrische Schicht 110 mit einer Dicke von 10-2 bis einigen Mikrometern aufgebracht (Fig. 39).
- In dem vorangehenden Dielektrikum werden Öffnungen 43, 44 (in Form von Bändern) geätzt, wobei diese bezüglich der Mesas vesetzt und in dem zentralen Teil der Ausnehmung angeordnet sind, die das Polyimid aufnimmt; das Polyimid wird durch Lösung mit Hilfe eines geeigneten Lösungsmittels beseitigt. Die Wirkung dieser Operation liegt darin, daß der monokristalline Keim an den lateralen Flanken der Mesas erneut freigelegt wird. Damit erhält man eine Struktur, wie sie in Fig. 40 dargestellt ist.
- Ebenso wie oben (Schritt 7) läßt man unter selektiven Abscheidungs- und Epitaxiebedingungen (VPE, LP.MOCVD, MOMBE) ausgehend von durch die Flanken der Mesas gebildeten Keimen die dünne Schicht (z.B. aus einer III-V- Verbindung aufwachsen, wie dies in Fig. 41 dargestellt ist.
- Sind die Öffnungen (43, 44) in der zweiten dielektrischen Schicht zu breit, dann kann man wie vorher nach der in Fig. 15 bis 19 beschriebenen Methode vorgehen, um zu vermeiden, daß die im Wachstum begriffene Schicht über die obere Ebene des Dielektrikums übersteht. In allen Fällen gelangt man zu einer Situation, die der in Fig. 29 dargestellten vergleichbar ist, womit es möglich wird, dann die in Fig. 30, 31, 32 und 14 ebenso durchzuführen, wie dies oben beschrieben wurde.
- Im Lauf des (in Fig. 5 dargestellten) Schritts 3 des oben beschriebenen Verfahrens wurde eine Abscheidung aus Halbleitermaterial vorgesehen, die an den Keimbildungszonen 23 und 24 monokristallin und an den dielektrischen Zonen 20, 21, 22 polykristallin ist. Aus verschiedenen Gründen kann es wünschenswert sein, die beiden Teile dieser gleichzeitigen Abscheidung zu entkoppeln. Im folgenden werden zwei verschiedene Arten zur Durchführung dieses Entkoppelns vorgeschlagen.
- Nach einer ersten Version wird der oben beschriebene Schritt der Abscheidung eines ersten Dielektrikums 2 (Schritt 1 des allgemeinen Verfahrens) mit Ausgangssubstraten aus Si oder GaAs oder auch InP usw.... durchgeführt, die eine geeigenete Orientierung (z.B. 100) aufweisen. Der Schritt 2 des Ätzens wird nicht durchgeführt.
- Es wird eine zweite Schicht 200 aus einem nicht notwendigerweise dielektrischen Material aufgebracht, das aber eine zu derjenigen des beim Schritt 1 aufgebrachten Materials unterschiedliche Beschaffenheit aufweist (ist die beim Schritt 1 aufgebrachte Schicht beispielsweise SiO2, dann kann die bei diesem Schritt 3 aufgebrachte Schicht Si3N4 oder auch Wolfram W oder auch jedes andere Material, das eine chemische Angriffsselektivität bezüglich der beim Schritt 1 aufgebrachten Schicht, hier SiO2 aufweist). Die Dicke dieser zweiten Schicht liegt dann in der gleichen Größenordnung wie die erste. Damit erhält man die in Fig. 42 dargestellte Struktur.
- Ausgehend von dieser Situation lassen sich vier Subvarianten ins Auge fassen.
- - Eine erste Subvariante betrifft speziell ein Substrat 1 aus Silicium.
- Es wird eine Schicht aus SiO&sub2; mit einer Dicke von 10-2 bis einigen Mikrometern aufgebracht.
- In der vorher erhaltenen mehrlagigen Schicht wird eine Einheit aus Bändern 301 mit einer Breite von 0,5 bis einigen Mikrometern geätzt, die einige Mikrometer bis einige hundert Mikrometer voneinander beabstandet sind und periodisch das monokristalline Substrat freilegen, wie dies in Fig. 43 dargestellt ist.
- Durch selektive CVD-Abscheidung von Silicium bis zur Höhe der Mitte der oberen SiO&sub2;-Schicht werden die vorher erhaltenen Öffnungen 301 gefüllt, und zwar unter Verwendung der selektiven Epitaxiebedingungen, wie sie oben beschrieben wurden (vgl. Fig. 44).
- Das beim vorangehenden Schritt aufgebrachte Silicium wird oxidiert, so daß die Struktur ,planarisiert" ist (vgl. Fig. 45).
- In dem oberen Siliciumdioxid werden Öffnungen geätzt, die bezüglich der vorangehenden versetzt sind, so daß eine Struktur erhalten wird, die der im Laufe des oben beschriebenen und in Fig. 7 dargestellten fünften Schritt des Hauptverfahrens ähnlich ist.
- Ausgehend davon wird der oben beschriebene sechste Schritt erneut durchgeführt, indem die Schicht 200 durch selektiven chemischen Angriff so gelöst wird, daß die Keime aus monokristallinem Silicium freigelegt werden. Dann wird der oben beschriebene siebte Schritt des lateralen Wachstums wiederholt, so daß man eine Struktur erhält, die er von Fig. 9 ähnlich ist; dann werden die Fig. 10 bis einschließlich Fig. 14 entsprechenden Schritt bequem durchgeführt.
- Nach einer zweiten Subvariante werden die folgenden Schritte realisiert:
- In der in Fig. 42 dargestellten Sandwich- Struktur wird ebenso wie bei dem vorangehenden Schritt A-5- 1 eine Einheit aus Bändern geätzt; man erhält eine Struktur des in Fig. 46 dargestellten Typs.
- Die im vorhergehenden Schritt erhaltenen Bänder werden durch selektive Epitaxie des gewollten Halbleiters (Si, GaAs, InP usw...) so gefüllt, daß die Struktur planarisiert ist.
- Auf der vorangehenden Struktur wird eine gleichmäßige Schicht 4 aus einem Material aufgebracht, das dielektrisch ist oder nicht, aber die folgenden Charakteristika aufweist:
- - es ermöglicht den selektiven Angriff auf die Schicht Nr. 2;
- - es ermöglicht die selektive Abscheidung des gewollten Halbleitermaterials, d.h. es weist von vornherein gegenüber der Muttergasphase eine höhere Nukleationsbarriere als die beim Schritt A-5-2 erhaltenen Keime aus monokristallinem Halbleitermaterial.
- Die erhaltene Struktur ist in Fig. 45 dargestellt, wo das Substrat 1 ein beliebiger monokristalliner Halbleiter ist und wo man die obere Schicht 4 aus SiO&sub2; durch eine Schicht aus einem Material ersetzt, dessen Charakteristika oben angesprochen wurden. Ausgehend von diesem Schritt werden der fünfte (Öffnung von Bändern des Typs 43, 44, 45), sechste (Lösung der Schicht 200) und siebte Schritt (erzwungenes laterales Wachstum unter Bedingungen selektiver Epitaxie) sowie die folgenden des Hauptverfahrens so wiederholt, daß dünne Schichten und Übereinanderlagerungen von isolierten dünnen Schichten erhalten werden, wie dies beispielsweise in Fig. 31, 32 und 14 dargestellt ist.
- Nach einer dritten Subvariante kann es aus verschiedenen Gründen der optimalen Flachheit und Oberflächenrauhigkeit interessant sein, beim Schritt A-3 amorphes Silicium als Schicht 200 abzuscheiden, insbesondere wenn das monokristalline Substrat hohe Temperaturen aushalten soll (Oxidationstemperaturen des Si) Nach dieser Abscheidung wird eine Oxidation des oberen Teils des amorphen Siliciums durchgeführt, so daß nach dem Ätzen von Bändern eine Struktur erhalten wird, die der in Fig. 47 dargestellten ähnlich ist.
- In Fig. 47 ist zu bemerken, daß die Struktur aus amorphem Silicium leicht unterätzt ist.
- Bei der Oxidationsoperation (typischerweise bei 1000ºC) der amorphen Siliciumschicht (die typischerweise bei 450ºC aufgebracht wird) rekristallisiert diese, um polykristallines Silicium zu ergeben, wobei die Schnittstelle Si/SiO2 allerdings eine sehr geringe Rauhigkeit behält.
- So wird bei der Operation des selektiven Füllens der Keimbildungsbänder (Schritt A-6-1 oder Schritt A-5-2) zur Vermeidung eines störenden parasitären Lateralwachstums ausgehend von den Keimen aus polykristallin umgeformtem, amorphem Silicium bevorzugt die polykristallin umgeformte, amorphe Schicht 200 leicht unterätzt. Auf diese Weise wird das vertikale Wachstum in den Keimbildungsbändern nicht durch seitliche Auswüchse ausgehend von den polykristallinen Keimen gestört, wobei sich versteht, daß die Unterätzung so durchgeführt wird, daß die vertikale Wachstumsfront an der Grenzfläche Si/SiO2 der Schicht 300 ankommt, bevor sich die laterale Wachstumsfront aus den polykristallinen Keimen mit den lateralen Wänden der Keimbildungsbänder verbunden hat.
- Nach der selektiven Füllung der Keimbildungsbänder mit monokristallinem Material werden die oben beschriebenen Schritt A-7-1 usw... wiederholt, wenn das gewollte Halbleitermaterial Silicium ist.
- Die vierte Subvariante gestaltet die vorhergehende für jeden anderen Halbleiter als Silicium, wobei Silicium oder ein anderer amorpher Halbleiter als Schicht 200 verwendet wird.
- Auf der Struktur von Fig. 42 (wo die Schicht 200 Silicium oder amorpher Halbleiter ist) wird eine Schicht 300 aus einem Material aufgebracht, das einerseits eine hervorragende Angriffsselektivität gegenüber dem Silicium oder einem anderen amorphem Halbleiter aufweist und andererseits die selektive Abscheidung des gewollten Halbleitermaterials ermöglicht, d.h. von vornherein eine höhere Nukleationsbarriere als die Oberfläche oder die kristallographischen Hauptflächen des Halbleitersubstrats 1 aufweist. Dann werden Keimbildungsbänder geätzt, um eine Struktur zu erhalten, die derjenigen von Fig. 47 ähnlich ist, bei der das Silicium oder der amorphe Halbleiter ebenfalls unterätzt wurden.
- Durch selektive Epitaxie wird das Halbleitermaterial mit einer zu derjenigen des Substrats unterschiedlichen Beschaffenheit in den Keimbildungsbändern aufgebracht, so daß der der Schicht 300 entsprechende Teil nur sehr teilweise gefüllt ist. Eine ähnliche Struktur ist in Fig. 44 dargestellt. Auf der Einheit wird wieder eine passivierende Schicht 500 aufgebracht, die aus dem Material wie dem der Schicht 300 oder auch aus jedem anderen Material bestehen kann, das es ermöglicht, daß Bedingungen der Oberflächennukleation nicht erhalten werden. Schließlich werden in dem Material der Schicht 500 (ebenso wie bei dem fünften Schritt des allgemeinen Verfahrens) Bänder so geöffnet, daß sie bezüglich der Keimbildungsbänder versetzt sind (vgl. Fig. 48).
- Davon ausgehend lassen sich wie oben beschrieben die Operationen der chemischen Lösung des Siliciums oder des amorphen Halbleiters (Schicht 200) und ausgehend von den freigelegten Keimen des Wachstums des monokristallinen Halbleiters durchführen, der eine von derjenigen des Substrats verschiedene Beschaffenheit aufweist (sechster und siebter Schritt des allgemeinen Verfahrens).
- Nach einer anderen Version beginnt man bei der Realisierung des ersten und zweiten Schritts des allgemeinen Verfahrens. Dann werden die folgenden Schritte durchgeführt:
- Eine gleichmäßige Schicht 200 aus einem Material, das eine hervorragende chemische Angriffsselektivität gegenüber dem Dielektrikum einerseits und der Schicht 300 (deren Beschreibung folgt) andererseits aufweist. Diese Schciht 200 kann amorphes Silicium, ein Dielektrikum, ein Metall oder auch Polyimid oder ein Äquivalent sein.
- In der vorangehenden Schicht wird ein System von Bändern geätzt, so daß das Substrat in den von dem Ätzen des ersten System von Bändern freigelassenen Räumen freigelegt wird. Die Situation ist in Fig. 49 dargestellt.
- Man hat dies so eingerichtet, daß die in der Schicht 200 angebrachten Öffnungen 200 eine geringer Breite als die ersten aufweisen und symmetrisch in der Mitte der ersten angeordnet sind.
- Auf der vorangehenden Struktur wird erneut eine gleichmäßige Schicht 300 aus einem Material aufgebracht, das eine hervorragende chemische Angriffsselektivität bei dem Material 200 und darüberhinaus gegenüber der "Mutter"-Gasphase eine höhere Nukleationsbarriere als die kristallographischen Hauptebenen des Substrats aufweist. Die Situation ist schematisch in Fig. 50 dargestellt.
- Ausgehend von dieser Situation wird der fünfte Schritt des allgemeinen Verfahrens wiederholt. Die Schicht 200 wird nach dem sechsten Schritt des allgemeinen Verfahrens gelöst, und man läßt erneut unter Bedingungen selektiver Epitaxie nach dem siebten Schritt eben dieses allgemeinen Verfahrens ausgehend von dem durch die obere Fläche des Substrats gebildeten Keim eine dünne Schicht aus dem gewollten Halbleitermaterial aufwachsen (vgl. Fig. 51).
Claims (23)
1. Verfahren zur Herstellung einer dünnen Schicht aus einem
monokristallinen Halbleitermaterial, dadurch gekennzeichnet,
daß es folgende Schritte aufweist:
- Herstellung eines von zwei Begrenzungsschichten (20,
40) abgegrenzten Hohlraums (30) aus einem zu demjenigen der
dünnen monokristallinen Schicht unterschiedlichen Material,
der so zu erhalten ist, daß bei einem Wachstum weder eine
Nukleation noch eine Abscheidung des Halbleitermaterials an den
exponierten Flächen der Begrenzungsschichten auftreten kann,
wobei sich der Hohlraum in zwei senkrechten Hauptrichtungen
erstreckt, von denen eine zu den Flächen der
Begrenzungsschichten parallel und die andere dazu senkrecht liegt, und
wobei er an einem Ende ein Element oder einen Keim (38) aus
einem monokristallinen Halbleitermaterial des gleichen Typs
wie demjenigen der zu erhaltenden dünnen Schicht sowie an dem
anderen Ende eine Öffnung (43, 44) aufweist;
- Wachstum des Halbleitermaterials in der Dampfphase
zwischen den beiden Begrenzungsschichten (20, 40) durch die
Öffnung (43, 44) ausgehend von dem Keim (38), so daß eine
Schicht aus einem monokristallinen Halbleitermaterial
erhalten wird, wobei das Wachstum zunächst in der zu den Flächen
der Begrenzungsschichten parallelen Richtung stattfindet.
2. Herstellungsverfahren nach Anspruch 1 für eine Schicht aus
monokristallinem Halbleitermaterial auf einer ersten Schicht
aus einem Isoliermaterial (2), die auf einem monokristallinen
Halbleitersubstrat (1) hergestellt ist, dadurch
gekennzeichnet, daß es die folgenden Schritte aufweist:
a) einen ersten Schritt der Herstellung der ersten
Schicht aus Isoliermaterial (2) auf dem monokristallinen
Halbleitersubstrat (1), die eine chemische
Angriffsselektivität gegenüber den angrenzenden Schichten aufweist und weder
eine Nukleation noch eine Abscheidung ausgehend von den
Spezies
der Dampfphase an ihrer der Dampfphase ausgesetzten
Fläche zuläßt;
b) einen zweiten Schritt des Ätzens von ersten Öffnungen
(23, 24) in der ersten Schicht (2) aus Isoliermaterial;
c) einen dritten Schritt der Herstellung einer Schicht
aus einem Halbleitermaterial (30 bis 34) in den ersten
Öffnungen (23, 24) sowie auf den Teilen der Isolierstoffschicht
(20, 21, 22), die nach dem vorhergehenden Ätzschritt
übrigbleiben, wobei diese Schicht in den Öffnungen (23, 24)
monokristallin und auf dem Isolierstoff (20, 21, 22)
polykristallin ist.;
d) einen vierten Schritt der Herstellung einer zweiten
Schicht (4) aus einem Isoliermaterial auf der Schicht aus
Halbleitermaterial (30 bis 34);
e) einen fünften Schritt des Ätzens wenigstens einer
zweiten Öffnung (43, 44) in der zweiten Schicht (4) aus
Isoliermaterial, die an einem polykristallinen Teil (30, 31,
32) der Schicht aus Halbleitermaterial (30 bis 34) mündet;
f) einen sechsten Schritt eines chemischen Angriffs auf
das polykristalline Halbleitermaterial (30, 31, 32), so daß
das gesamte polykristalline Halbleitermaterial abgebaut und
möglicherweise das monokristalline Material leicht
angegriffen wird;
g) einen siebten Schritt des selektiven Wachstums eines
monokristallinen Halbleitermaterials aus einer Dampfphase in
dem oder den durch das Verschwinden des polykristallinen
Materials freigelassenen Räumen (30, 31, 32).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß es
aufweist:
- einen achten Schritt der Oxidation oder des
lokalisierten Ätzens des monokristallinen Halbleitermaterials
in der oder den zweiten Öffnungen (43, 44), die in der
zweiten Schicht aus Isoliermaterial (4) liegen, die eine
chemische Angriffsselektivität bezüglich der angrenzenden
Schichten aufweist und weder eine Nukleation noch eine Abscheidung
ausgehend von den Spezies der Dampfphase an ihren der
Dampfphase ausgesetzten Flächen zuläßt;
- einen neunten Schritt der Beseitigung der Schicht aus
Isoliermaterial (40, 41, 42) und des oxidierten
monokristallinen Halbleitermaterials (43, 44).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß es
aufweist:
- einen zehnten Schritt der lokalisierten Oxidation des
monokristallinen Halbleitermaterials (30, 31) in den ersten
Öffnungen (33, 34) entsprechenden Zonen.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß es
aufweist:
- einen elften Schritt des Angriffs auf das im Verlauf
des zehnten Schritts oxidierte Halbleitermaterial.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der
siebte Schritt (g) des Wachstums von monokristallinem
Halbleitermaterial angehalten wird, wenn dieses Material die
Flanken der zweiten Öffnungen (43, 44) erreicht, und daß es
nach dem siebten Schritt die folgenden Phasen aufweist:
- eine erste Phase des Angriffs und der Beseitigung des
Isolierstoffs der zweiten Schicht aus Isoliermaterial (4);
- eine zweite Phase des Aufbringens eines
Zwischenmaterials, das eine chemische Angriffselektivität
bezüglich der ersten Schicht aus Isoliermaterial (2) und einer
dritten Schicht aus Isolierstoff (5) aufweist, die später
aufgebracht wird, in den Öffnungen (43), die in der Schicht
(30, 31, 32) aus monokristallinem Material bestehen, sowie
eine Planarisierung der erhaltenen Schicht;
- eine dritte Phase des Aufbringens einer dritten
Isolierstoffschicht (5);
- eine vierte Phase des Ätzens von dritten Öffnungen
(53) in der dritten Isolierstoffschicht (5) über dem
Zwischenmaterial;
- eine fünfte Phase des Entfernens des Zwischenmaterials
durch die dritten Öffnungen (53);
- eine sechste Phase selektiven Wachstums und selektiver
Epitaxie von monokristallinem Halbleitermaterial durch die
dritten Öffnungen (53).
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Öffnungen in Form von Bändern realisiert sind.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß auf jeden Schritt oder jede Phase des
Angriffs oder des Entfernens ein Beizschritt folgt.
9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das
Substrat Silicium, Galliumarsenid (GaAs), Indiumphosphid
(InP), eine III-V-Verbindung oder eine II-VI-Verbindung ist,
und daß das Halbleitermaterial von gleicher Beschaffenheit
ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß
der Isolierstoff Siliciumdioxid (SiO&sub2;) oder Siliciumnitrid
(Si&sub3;N&sub4;) ist.
11. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß es
beim siebten Schritt so realisiert wird, daß das
Halbleitermaterial über das Isoliermaterial übersteht, und daß auf
diesen siebten Schritt eine Phase des mechanisch-chemischen
Polierens des Halbleiters folgt, bis die Fläche des
Isoliermaterials erreicht ist, wobei das Polieren dann automatisch
durch die Selektivität des verwendeten chemischen Reagenzes
anhält.
12. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
die beim dritten Schritt realisierten Öffnungen (23, 24) so
orientiert sind, daß die beim siebten Schritt realisierte
Lateralwachstumsfacette nicht begrenzend ist.
13. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß es
einen zehnten Schritt des lokalisierten Ätzens des
monokristallinen Halbleitermaterials (30, 31) in Zonen aufweist, die
im wesentlichen den ersten Öffnungen (33, 34) entsprechen.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es
die folgenden Schritte aufweist:
- einen ersten Schritt der Herstellung von Mesas (80,
83) mit bestimmter Höhe in einem monokristallinen
Halbleitersubstrat;
- einen zweiten Schritt des Aufbringens eines
dielektrischen Materials (91, 92), dessen Dicke kleiner als die Höhe
der Mesas ist, auf dem Substrat zwischen den Mesas (80);
- einen dritten Schritt des Aufbringen eines
Zwischenmaterials (101, 102) auf dem dielektrischen Material (91,
92), das eine chemische Angriffselektivität bezüglich des
dielektrischen Materials (90, 91, 92) und der Schicht (110)
aus dem oberen Material aufweist, die später aufgebracht
wird, und eine solche Dicke aufweist, daß durch seine
Hinzufügung zu der Dicke des dielektrischen Materials (91, 92) ein
Ausgleich der Höhe der Mesas ermöglicht wird;
- einen vierten Schritt des Aufbringens einer Schicht
(110) aus einem einkapselnden Material auf der Einheit aus
den Mesas (80, 83) und dem Zwischenmaterial (101, 102), die
eine chemische Angriffsselektivität bezüglich der Schicht aus
dem Zwischenmaterial aufweist und weder eine Nukleation noch
eine Abscheidung ausgehend von den Spezies der Dampfphase an
den exponierten Flächen des einkapselnden Materials zuläßt;
- einen fünften Schritt der Herstellung von Öffnungen
(43, 44) in der Schicht (110) aus einkapselndem Material in
Zonen, die an Zwischenmaterial (101, 102) angrenzen;
- einen sechsten Schritt der Beseitigung des
Zwischenmaterials (101, 102) durch die Öffnungen (43, 44);
- einen siebten Schritt des selektiven
Dampfphasenwachstums eines monokristallinen Halbleitermaterials der gleichen
Beschaffenheit wie das Substrat durch die Öffnungen (43, 44).
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß
das Substrat aus Silicium (Si), aus Galliumarsenid (GaAs)
oder Indiumphosphid (InP) besteht oder eine Verbindung des
Typs III-V oder des Typs II-VI ist.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es
die folgenden Schritte aufweist:
- einen ersten Schritt der Herstellung wenigstens eines
Bandes auf einem monokristallinen Halbleitersubstrat, das aus
einer Schicht (2) aus einem dielektrischen Material, einer
Schicht (200) aus einem Halbleiterzwischenmaterial sowie
einer Schicht (300) aus einem isolierenden
Einkapselungsmaterial gebildet ist, die eine chemische Angriffsselektivität
bezüglich der angrenzenden Schichten aufweist und weder eine
Nukleation noch eine Abscheidung ausgehend von den Spezies
der Dampfphase an ihren der Dampfphase ausgesetzten Flächen
zuläßt;
- einen zweiten Schritt des Wachstums eines
monokristallinen Halbleitermaterials auf dem Substrat (1) in
den nicht von dem Band besetzten Zonen (301);
- einen dritten Schritt der Oxidation dieses
monokristallinen Halbleitermaterials;
- einen vierten Schritt der Herstellung von Öffnungen in
der einkapselnden Schicht (300), die eine chemische
Angriffsselektivität bezüglich der angrenzenden Schichten
aufweist und weder eine Nukleation noch eine Abscheidung
ausgehend von den Spezies der Dampfphase an ihrer der Dampfphase
ausgesetzten Fläche zuläßt;
- einen fünften Schritt der Beseitigung der Schicht
(200) aus Halbleiterzwischenmaterial durch die Öffnungen;
- einen sechsten Schritt des selektiven Wachstums eines
monokristallinen Halbleitermaterials durch die Öffnungen.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß
der ersten Schritt die Herstellung eines Bandes auf dem
Substrat vorsieht, das nur eine Schicht (2) aus einem
dielektrischen Material aufweist, und einer Schicht (200) aus einen
Halbleiterzwischenmaterial (200), und daß der dritte Schritt
das Aufbringen einer einkapselnden Schicht (300) vorsieht,
die eine chemische Angriffsselektivität bezüglich der
angrenzenden Schichten aufweist und weder eine Nukleation noch eine
Abscheidung ausgehend von den Spezies der Dampfphase an ihrer
Fläche auf der gesamten Struktur zuläßt, die der Dampfphase
ausgesetzt ist.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß
der zweite Schritt eine vorangehende Phase der Ätzung der
Halbleiterzwischenschicht (200) vorsieht.
19. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es
die folgenden Schritte aufweist:
- einen ersten Schritt der Herstellung wenigstens eines
Bandes (2) aus dielektrischen Material auf dem Substrat (1);
- einen zweiten Schritt des Überziehens dieser Bänder
(2) mit einem Halbleiterzwischenmaterial (200), das bezüglich
der anderen Materialien eine chemische Angriffsselektivität
aufweist;
- einen dritten Schritt des Überziehens der so
erhaltenen Einheit mit einem einkapselnden Material (300), das eine
chemische Angriffsselektivität bezüglich der angrenzenden
Schichten aufweist und weder eine Nukleation noch eine
Abscheidung ausgehend von den Spezies der Dampfphase an seiner
der Dampfphase ausgesetzten Fläche zuläßt;
- einen vierten Schritt der Herstellung von Öffnungen in
dem einkapselnden Material (300) über dem Band (2) aus
dielektrischem Material;
- einen fünften Schritt der Beseitigung des
Halbleiterzwischenmaterials (200) durch die Öffnungen (301);
- einen sechsten Schritt des selektiven Wachstums und
der selektiven Epitaxie eines monokristallinen
Halbleitermaterials durch die Öffnungen (301).
20. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß es dann die Herstellung wenigstens eines
Hohlraums (3000) mit begrenztem Volumen aus einem von dem
Halbleitermaterial unterschiedlichen Material aufweist, der
mit einer bereits realisierten Schicht (30) aus
Halbleitermaterial in Verbindung steht, so daß wenigstens ein weiteres
Wachstum einer dünnen monokristallinen Schicht eines
Halbleitermaterials ausgehend von der bereits hergestellten Schicht
(30) aus Halbleitermaterial realisiert wird.
21. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß
das Zwischenmaterial (101, 102) organisch ist.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß
das Zwischenmaterial (101, 102) ein Polyimid oder ein Polymer
ist.
23. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß
das Zwischenmaterial mineralisch ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8804437A FR2629636B1 (fr) | 1988-04-05 | 1988-04-05 | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68917350D1 DE68917350D1 (de) | 1994-09-15 |
| DE68917350T2 true DE68917350T2 (de) | 1995-01-05 |
Family
ID=9364938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68917350T Expired - Lifetime DE68917350T2 (de) | 1988-04-05 | 1989-04-04 | Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4952526A (de) |
| EP (1) | EP0336830B1 (de) |
| JP (1) | JP2889588B2 (de) |
| DE (1) | DE68917350T2 (de) |
| FR (1) | FR2629636B1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2645345A1 (fr) * | 1989-03-31 | 1990-10-05 | Thomson Csf | Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants |
| US5242507A (en) * | 1989-04-05 | 1993-09-07 | Boston University | Impurity-induced seeding of polycrystalline semiconductors |
| FR2666172B1 (fr) * | 1990-08-24 | 1997-05-16 | Thomson Csf | Transistor de puissance et procede de realisation. |
| FR2667617B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de croissance de couches heteroepitaxiales. |
| FR2675951B1 (fr) * | 1991-04-23 | 1997-08-29 | Thomson Csf | Structure de jonction josephson. |
| EP0809279B1 (de) * | 1991-09-23 | 2003-02-19 | Infineon Technologies AG | Verfahren zur Herstellung eines MOS-Transistors |
| FR2682128B1 (fr) * | 1991-10-08 | 1993-12-03 | Thomson Csf | Procede de croissance de couches heteroepitaxiales. |
| US5266517A (en) * | 1991-12-17 | 1993-11-30 | Texas Instruments Incorporated | Method for forming a sealed interface on a semiconductor device |
| US5424241A (en) * | 1992-08-21 | 1995-06-13 | Smiths Industries Aerospace & Defense Systems, Inc. | Method of making a force detecting sensor |
| US5302544A (en) * | 1992-12-17 | 1994-04-12 | Eastman Kodak Company | Method of making CCD having a single level electrode of single crystalline silicon |
| US5796119A (en) * | 1993-10-29 | 1998-08-18 | Texas Instruments Incorporated | Silicon resonant tunneling |
| JPH10308165A (ja) * | 1997-03-04 | 1998-11-17 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| US5970367A (en) * | 1997-10-01 | 1999-10-19 | Wanlass; Frank M. | Double damascene pattering of silcon-on-insulator transistors |
| EP1071143A4 (de) * | 1997-12-08 | 2004-06-30 | Mitsubishi Cable Ind Ltd | LICHTEMITTIERENDE VORRICHTUNG AUF GaN BASIS UND VERFAHREN ZUR HERSTELLUNG EINES GaN KRISTALLS |
| US6500257B1 (en) * | 1998-04-17 | 2002-12-31 | Agilent Technologies, Inc. | Epitaxial material grown laterally within a trench and method for producing same |
| FR2780808B1 (fr) | 1998-07-03 | 2001-08-10 | Thomson Csf | Dispositif a emission de champ et procedes de fabrication |
| US6368733B1 (en) * | 1998-08-06 | 2002-04-09 | Showa Denko K.K. | ELO semiconductor substrate |
| US6291363B1 (en) | 1999-03-01 | 2001-09-18 | Micron Technology, Inc. | Surface treatment of DARC films to reduce defects in subsequent cap layers |
| DE19941147A1 (de) * | 1999-08-30 | 2001-03-22 | Infineon Technologies Ag | Epitaxieschicht und Verfahren zu ihrer Herstellung |
| US6265322B1 (en) * | 1999-09-21 | 2001-07-24 | Agere Systems Guardian Corp. | Selective growth process for group III-nitride-based semiconductors |
| JP4547746B2 (ja) * | 1999-12-01 | 2010-09-22 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 |
| JP2001168028A (ja) * | 1999-12-03 | 2001-06-22 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| JP2001176805A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| US6596079B1 (en) * | 2000-03-13 | 2003-07-22 | Advanced Technology Materials, Inc. | III-V nitride substrate boule and method of making and using the same |
| US6447604B1 (en) * | 2000-03-13 | 2002-09-10 | Advanced Technology Materials, Inc. | Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices |
| US6680229B2 (en) * | 2001-01-26 | 2004-01-20 | Micron Technology, Inc. | Method for enhancing vertical growth during the selective formation of silicon, and structures formed using same |
| US20020105057A1 (en) * | 2001-02-02 | 2002-08-08 | Vyvoda Michael A. | Wafer surface that facilitates particle removal |
| US6784074B2 (en) * | 2001-05-09 | 2004-08-31 | Nsc-Nanosemiconductor Gmbh | Defect-free semiconductor templates for epitaxial growth and method of making same |
| US6992365B2 (en) * | 2001-10-12 | 2006-01-31 | Ovonyx, Inc. | Reducing leakage currents in memories with phase-change material |
| FR2832995B1 (fr) * | 2001-12-04 | 2004-02-27 | Thales Sa | Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi |
| EP1396883A3 (de) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrat und Herstellungsverfahren dafür |
| JP2004103600A (ja) * | 2002-09-04 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP2004103855A (ja) * | 2002-09-10 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP2004103946A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| US7589380B2 (en) * | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
| US6919258B2 (en) * | 2003-10-02 | 2005-07-19 | Freescale Semiconductor, Inc. | Semiconductor device incorporating a defect controlled strained channel structure and method of making the same |
| US6831350B1 (en) | 2003-10-02 | 2004-12-14 | Freescale Semiconductor, Inc. | Semiconductor structure with different lattice constant materials and method for forming the same |
| WO2005090650A1 (ja) * | 2004-03-19 | 2005-09-29 | Nippon Mining & Metals Co., Ltd. | 化合物半導体基板 |
| US20060264544A1 (en) * | 2005-05-17 | 2006-11-23 | Arnold Lustiger | Cloth-like fiber reinforced polypropylene compositions and method of making thereof |
| US7801406B2 (en) * | 2005-08-01 | 2010-09-21 | Massachusetts Institute Of Technology | Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth |
| KR101012532B1 (ko) | 2005-09-12 | 2011-02-07 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| FR2896337A1 (fr) * | 2006-01-17 | 2007-07-20 | St Microelectronics Crolles 2 | Procede de realisation d'une couche monocristalline sur une couche dielectrique |
| FR2900277B1 (fr) * | 2006-04-19 | 2008-07-11 | St Microelectronics Sa | Procede de formation d'une portion monocristalline a base de silicium |
| JP5081394B2 (ja) * | 2006-05-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7803690B2 (en) | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| US20110147883A1 (en) * | 2009-12-23 | 2011-06-23 | Infineon Technologies Austria Ag | Semiconductor body with a buried material layer and method |
| US8227304B2 (en) | 2010-02-23 | 2012-07-24 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer |
| US10622515B2 (en) | 2011-10-10 | 2020-04-14 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10153396B2 (en) | 2011-10-10 | 2018-12-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9806228B2 (en) | 2011-10-10 | 2017-10-31 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9105792B2 (en) | 2011-10-10 | 2015-08-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9691939B2 (en) | 2011-10-10 | 2017-06-27 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| WO2013158210A2 (en) | 2012-02-17 | 2013-10-24 | Yale University | Heterogeneous material integration through guided lateral growth |
| WO2014144698A2 (en) | 2013-03-15 | 2014-09-18 | Yale University | Large-area, laterally-grown epitaxial semiconductor layers |
| US20150059640A1 (en) * | 2013-08-27 | 2015-03-05 | Raytheon Company | Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows |
| GB201321949D0 (en) * | 2013-12-12 | 2014-01-29 | Ibm | Semiconductor nanowire fabrication |
| US9330959B2 (en) * | 2014-04-13 | 2016-05-03 | Texas Instruments Incorporated | Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation |
| WO2015160903A1 (en) | 2014-04-16 | 2015-10-22 | Yale University | Nitrogen-polar semipolar gan layers and devices on sapphire substrates |
| TWI671800B (zh) | 2014-04-16 | 2019-09-11 | 耶魯大學 | 獲得平面的半極性氮化鎵表面的方法 |
| US9620360B1 (en) | 2015-11-27 | 2017-04-11 | International Business Machines Corporation | Fabrication of semiconductor junctions |
| WO2018031876A1 (en) | 2016-08-12 | 2018-02-15 | Yale University | Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth |
| CN110676318A (zh) * | 2019-11-14 | 2020-01-10 | 广东致能科技有限公司 | 一种半导体器件及其制造方法 |
| FR3128818A1 (fr) * | 2021-11-02 | 2023-05-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de croissance verticale d’un matériau III-V |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1639581B1 (de) * | 1965-10-06 | 1970-01-15 | Telefunken Patent | Verfahren zum Herstellen einer Halbleiteranordnung |
| US4619033A (en) * | 1985-05-10 | 1986-10-28 | Rca Corporation | Fabricating of a CMOS FET with reduced latchup susceptibility |
| US4725112A (en) * | 1985-08-06 | 1988-02-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Buried undercut mesa-like waveguide |
| US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| DE3604260A1 (de) * | 1986-02-11 | 1987-08-13 | Max Planck Gesellschaft | Fluessigkeitsepitaxieverfahren |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| US4760036A (en) * | 1987-06-15 | 1988-07-26 | Delco Electronics Corporation | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation |
| US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
-
1988
- 1988-04-05 FR FR8804437A patent/FR2629636B1/fr not_active Expired - Lifetime
-
1989
- 1989-04-04 US US07/333,083 patent/US4952526A/en not_active Expired - Lifetime
- 1989-04-04 EP EP89400916A patent/EP0336830B1/de not_active Expired - Lifetime
- 1989-04-04 DE DE68917350T patent/DE68917350T2/de not_active Expired - Lifetime
- 1989-04-05 JP JP1086703A patent/JP2889588B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2629636A1 (fr) | 1989-10-06 |
| FR2629636B1 (fr) | 1990-11-16 |
| EP0336830A1 (de) | 1989-10-11 |
| EP0336830B1 (de) | 1994-08-10 |
| US4952526A (en) | 1990-08-28 |
| DE68917350D1 (de) | 1994-09-15 |
| JPH01300514A (ja) | 1989-12-05 |
| JP2889588B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68917350T2 (de) | Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten. | |
| DE68917504T2 (de) | Verfahren zur Herstellung von abwechselnden Schichten aus monokristallinen Halbleitermaterial und Schichten aus isolierendem Material. | |
| DE69021917T2 (de) | Verfahren zur gerichteten Modulation der Zusammensetzung oder Dotierung von Halbleitern, insbesondere zur Realisation von planaren monolithischen elektronischen Komponenten sowie Verwendung und produkte dafür. | |
| EP0600276B1 (de) | Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors | |
| EP1604390B9 (de) | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen | |
| DE3219441C2 (de) | ||
| DE60126328T2 (de) | Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat | |
| DE602004003910T2 (de) | Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat | |
| EP1908099B1 (de) | Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie | |
| EP2150970B1 (de) | Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren | |
| DE68921559T2 (de) | Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht. | |
| EP0475378A1 (de) | Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente | |
| DE69826053T2 (de) | Halbleitersubstrat und Verfahren zu dessen Herstellung | |
| DE2030805A1 (de) | Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten | |
| DE1439741C3 (de) | Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität | |
| DE112014004901T5 (de) | Halbleiter-Nanodraht-Herstellung | |
| DE69204794T2 (de) | Verfahren zur Züchtung von heteroepitaktischen Schichten. | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| DE3634140C2 (de) | ||
| DE68913254T2 (de) | Gegenstand aus Kristall und Verfahren zu seiner Herstellung. | |
| DE69107630T2 (de) | Halbleiterstruktur für optoelektronische Vorrichtung. | |
| DE69106478T2 (de) | Verfahren zur heteroepitaktischen Züchtung von Schichten. | |
| DE3300716C2 (de) | ||
| DE68912638T2 (de) | Verfahren zur Herstellung einer Kristallschicht auf einem Substrat. | |
| DE3782599T2 (de) | Laser mit monolitisch integrierten, planaren elementen und verfahren zu deren herstellung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: THALES, PARIS, FR |
|
| 8328 | Change in the person/name/address of the agent |
Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: REMOTE ACCESS,LLC, LOS ALTOS, CALIF., US |