DE60126328T2 - Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat - Google Patents

Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat Download PDF

Info

Publication number
DE60126328T2
DE60126328T2 DE60126328T DE60126328T DE60126328T2 DE 60126328 T2 DE60126328 T2 DE 60126328T2 DE 60126328 T DE60126328 T DE 60126328T DE 60126328 T DE60126328 T DE 60126328T DE 60126328 T2 DE60126328 T2 DE 60126328T2
Authority
DE
Germany
Prior art keywords
layer
carrier
seed layer
wear layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126328T
Other languages
English (en)
Other versions
DE60126328D1 (de
Inventor
Fabrice Letertre
Bruno Ghyselen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Application granted granted Critical
Publication of DE60126328D1 publication Critical patent/DE60126328D1/de
Publication of DE60126328T2 publication Critical patent/DE60126328T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

  • Erfindung betrifft das Gebiet der Herstellungsverfahren von Substraten, insbesondere für die Optik, die Elektronik oder die Optoelektronik, wie auch jenes der Substrate, die durch solche Verfahren erhalten werden. Es kann sich insbesondere um Substrate handeln, die für die Herstellung von Leucht- und Laserdioden eingesetzt werden können.
  • Es wird oftmals gewünscht, für eine Verwendung in der Optik, Elektronik oder Optoelektronik Substrate zu erhalten, welche eine dünne Nutzschicht umfassen. In diesem Falle sind zwei große Familien von Verfahren bekannt, um solche Substrate herzustellen. Dies sind die Verfahren, in welchen man eine dünne Schicht, die von einem Ursprungssubstrat abgenommen wird, transferiert, um sie auf ein Trägersubstrat zu übertragen, und die Verfahren, in welchen man die dünne Schicht auf einem Trägersubstrat abscheidet durch eine Abscheidungstechnik, wie die Molekularstrahlepitaxie (die dem Fachmann auf diesem Gebiet auch unter dem Akronym MBE für den englischsprachigen Ausdruck „Molecular Beam Epitaxy" bekannt ist), das chemische Aufdampfen („chemical vapour deposition) von metallorganischen Verbindungen (die dem Fachmann auf diesem Gebiet auch unter dem Akronym MOCVD für den englischsprachigen Ausdruck „Metal Organic Chemical Vapor Deposition" bekannt ist) u.s.w. Indessen gibt es Materialien, über welche man nicht oder nur sehr schwierig in Form eines Ursprungssubstrats verfügt, ausgehend von welchem man eine dünne Schicht abnehmen kann, und/oder bezüglich jenen das Aufwachsen durch Abscheidung auf ein Trägersubstrat noch nicht zufrieden stellend ist. Dies ist insbesondere der Fall von monokristallinem Galliumnitrid, das nicht in massiver monokristalliner Form in einer zufrieden stellenden Qualität und/oder in zufrieden stellenden Abmessungen und/oder zu einem vernünftigen Preis existiert und das man folglich durch eine Heteroepitaxietechnik aufwachsen lassen möchte.
  • Außerdem strebt man bei allen bekannten Techniken des Aufwachsenlassens einer Nutzschicht auf einer Keimschicht, die selbst von einem Träger getragen wird, oftmals danach, den fraglichen Träger zu entfernen, um das Endprodukt zu erhalten.
  • Es sind verschiedene Techniken bekannt, um dies zu tun. So beschreibt das Dokument FR 2 787 919 A die Entfernung eines solchen Substrats durch eine mechanisch-chemische Verdünnungstechnik. Aber alle Techniken zur Entfernung des Trägers durch einen Angriff oder eine äquivalente Technik sind nicht erstrebenswert, denn sie führen zu signifikanten Verlusten eines Materials, das sich manchmal als kostspielig erweist.
  • Das Dokument US 6 114 188 A beschreibt seinerseits eine Technik zur Abtrennung eines durch Abscheidung hergestellten komplexen Übergangsmetalloxidfilms (CTMO), indem an dem nativen Substrat, ausgehend von welchem das Aufwachsen des Films ausgeführt werden soll, eine spezielle Behandlung ausgeführt wird und indem man dann eine Ablösung zwischen dem abgeschiedenen Film und diesem nativen Substrat vornimmt. Diese Technik ist gleichwohl nicht erstrebenswert, denn bei ihr besteht das Risiko, den guten Start des Aufwachsens des Films zu gefährden und entweder Ausbeuteverluste oder eine schlechtere Qualität der abgeschiedenen Schicht zu verursachen.
  • Die Erfindung zielt darauf ab, diese Nachteile zu lindern.
  • Sie hat gleichfalls zum Ziel, ein Verfahren bereitzustellen, welches erlaubt, dünne Nutzschichten von besserer Qualität zu erhalten, als sie durch die Verfahren des Standes der Technik erhalten werden, insbesondere für die Materialien, über welche man nicht oder nur sehr schwierig in Form eines Ursprungssubstrats verfügt, ausgehend von welchem man eine dünne Schicht abnehmen kann, oder bezüglich jenen das Aufwachsen durch Abscheidung auf ein Trägersubstrat noch nicht zufrieden stellend ist. Die Qualität der fraglichen dünnen Nutzschichten bemisst sich insbesondere und an erster Stelle in Hinblick auf Risse und an zweiter Stelle in Hinblick auf die Konzentration von Dislokationen.
  • Die Erfindung betrifft zu diesem Zweck ein Verfahren zur Herstellung eines Substrats, welches wenigstens eine Nutzschicht umfasst, welches dazu bestimmt ist, in dem Gebiet der Optik, der Elektronik oder der Optoelektronik eingesetzt zu werden, wobei dieses Verfahren die folgenden Schritte umfasst:
    • – Übertragen einer Keimschicht auf einen Träger durch molekulare Haftung in Höhe einer Verklebungszwischenfläche und
    • – Epitaxie einer Nutzschicht auf der Keimschicht.
  • Gemäß der Erfindung besteht der Träger aus einem Material, dessen Wärmeausdehnungskoeffizient das 0,7- bis 3-fache von jenem der Nutzschicht beträgt, und ist die Keimschicht in der Lage, sich an die Wärmeausdehnungen des Trägers und der Nutzschicht anzupassen, und wendet man Beanspruchungen an, um zu der Ablösung der aus der Keimschicht und der Nutzschicht gebildeten Gesamtheit von dem Träger in Höhe der Verklebungszwischenfläche zu gelangen.
  • Die Werte der Wärmeausdehnungskoeffizienten, mit denen man sich in diesem Dokument befasst, betreffen bevorzugt jene einer parallelen Ebene zu jener der Nutzschicht.
  • Dank dieser Besonderheit weist das für die Herstellung des Trägers ausgewählte Material derartige Wärmeausdehnungskoeffizienten auf, dass die bedeutenden Zug- oder Druckbeanspruchungen, die im Verlauf der bei dem Aufwachsen der Nutzschicht inhärenten Temperaturschwankungen oder im Verlauf der Rückkehr des so gebildeten Substrats auf Umgebungstemperatur vorkommen, verringert, ja sogar eliminiert werden.
  • Es ist insbesondere in Bezug auf die Rissbildungsprobleme anzumerken, dass die Toleranz gegenüber Unterschieden zwischen den Wärmeausdehnungskoeffizienten der jeweiligen Materialien der Nutzschicht und des Trägers größer ist, wenn dieser Unterschied eine Kompression der Nutzschicht verursacht, als wenn dieser eine Streckung dieser Letzteren verursacht. So kann bei einer Kompression der Wärmeausdehnungskoeffizient des Materials des Trägers um ein Mehrfaches größer sein als jener der Nutzschicht. Wohingegen bei einer Stre ckung der Wärmeausdehnungskoeffizient des Materials des Trägers bevorzugt wenigstens gleich dem 0,7-fachen von jenem der Nutzschicht sein wird.
  • Es ist anzumerken, dass die Keimschicht in der Lage ist, sich an die Wärmedehnungen, die ihr durch den Träger und/oder die Nutzschicht auferlegt werden, anzupassen. Dafür weist die Keimschicht eine ausreichend geringe Dicke auf, um deformierbar zu sein und den Abmessungsschwankungen aufgrund der Wärmedehnung des Trägers und/oder der Nutzschicht zu folgen. Diese Dicke hängt von dem Material, welches die Keimschicht bildet, und von jenen des Trägers bzw. der Nutzschicht ab. Typischerweise weist bei einem Siliciumcarbid-Träger von 300 μm Dicke und einer Galliumnitrid-Nutzschicht von mehreren Mikrometern Dicke eine Keimschicht aus monokristallinem Siliciumcarbid eine Dicke unter 0,5 μm und vorzugsweise unter 100 nm (1000 Å) auf.
  • Die Beanspruchungen, die angewendet werden, um die Ablösung zu bewirken, werden in vorteilhafter Weise in der Gruppe, welche die mechanischen Beanspruchungen, die thermischen Beanspruchungen, die elektrostatischen Beanspruchungen und die Beanspruchungen durch Laserbestrahlung umfasst, ausgewählt.
  • Außerdem und um auf das Galliumnitrid zurückzukommen, ist bekannt, dass für dieses Material Saphir und Siliciumcarbid gute Keimsubstrate für eine Heteroepitaxie bilden können. Saphir ist aber ein elektrischer Isolator, was für bestimmte Anwendungen einen Nachteil darstellt, und monokristallines Siliciumcarbid weist die Nachteile auf, dass es teuer und in großen Durchmessern wenig verfügbar ist. Bei Galliumnitrid wäre ein ideales Substrat für eine Heteroepitaxie das Silicium {111}. Es wird angenommen, dass dieses ein ideales Substrat ist, denn seine Verwendung ist sehr weit verbreitet (folglich wird sie nicht zahlreiche Behandlungsketten von Substraten, in denen dieses Material bereits verwendet wird, stören), es ist wenig kostspielig und es ist in großen Durchmessern verfügbar. Aber die Versuche, die unternommen wurden, um Galliumnitrid auf Silicium {111} unter Verwendung der Standardabscheidungstechnik durch MOCVD bei etwa 1000°C–1100°C abzuscheiden, werden mit dem Problem einer Bildung von Dislokationen, deren Konzentration in der dünnen Galliumnitridschicht über 108/cm2 beträgt, ja sogar einer Rissbildung dieser dünnen Schicht konfrontiert.
  • Das die Keimschicht bildende Material weist vorteilhafterweise gleichfalls derartige Kristallparameter auf, dass eine Epitaxie der Nutzschicht auf der Keimschicht mit einer Konzentration von Dislokationen in der Nutzschicht unter 107/cm2 realisiert wird. Es ist dem Fachmann auf diesem Gebiet bekannt, wie eine solche Epitaxie realisiert werden muss, indem die jeweiligen Parameter und Orientierungen der Keim- und Nutzschichten gewählt werden.
  • Beispielhaft stellt die nachfolgende Tabelle 1 die Kristallparameter und die Wärmeausdehnungskoeffizienten von mehreren Materialien, die für das Ausführen des erfindungsgemäßen Verfahrens, als Material für die Nutzschicht oder als Material für die Keimschicht oder den Substratträger eingesetzt werden können, zusammen.
  • Tabelle 1 (1 Å = 0,1 nm)
    Figure 00040001
  • Das erfindungsgemäße Verfahren ist besonders vorteilhaft, wenn man wünscht, eine Nutzschicht aus Galliumnitrid herzustellen. Tatsächlich schlug, um dies zu tun, der Stand der Technik mehrere Techniken vor, die Nachteile aufweisen, von denen die Erfindung sich befreien möchte.
  • So setzte man gemäß Techniken des Standes der Technik ein monokristallines Siliciumcarbid- oder Saphir-Substrat ein, um zugleich als Träger und Wachstumskeim für die Nutzschicht zu dienen. Wenn man aber die Nutzschicht einsetzt, um Leuchtdioden herzustellen, erlaubt die Verwendung eines massiven Siliciumcarbid- oder Saphir-Trägers es nicht, die Lokalisierung der elektrischen Kontakte, die Extraktion des von der Diode ausgesandten Lichts, die Verwendung einer reflektierenden Oberfläche u.s.w. auf zufrieden stellende Weise zu beherrschen. Hier kann man einen ersten Träger, der für den Vorgang der Abscheidung angepasst und überdies wieder verwendbar ist, dann einen zweiten Träger, der nach der Entfernung des ersten eingesetzt wird, welcher erlaubt, diese Aspekte besser zu beherrschen, wählen. Außerdem sind die Substrate aus monokristallinem Siliciumcarbid, und, in einem geringeren Maße, solche aus Saphir teuer und hinsichtlich des Durchmessers begrenzt, wohingegen man hier eine Keimschicht einsetzt, die dünn sein kann und von einem gegebenenfalls wieder verwertbaren Substrat oder von einem Block abgenommen werden kann, was es erlaubt, ein Material, das kostspielig sein kann, preiswerter oder wirtschaftlicher zu machen. Außerdem kann man dank der Erfindung eine Keimschicht einsetzen, die aus einem Material gebildet wird, das man einfacher in großen Durchmessern als beispielsweise das monokristalline Siliciumcarbid erhält.
  • Außerdem ist der Saphir ein elektrischer Isolator, was es erforderlich macht (wenn man ihn in Form eines massiven Trägers beibehält), Elektroden einzig auf der Nutzschicht herzustellen, wenn diese für die für die Nutzschicht ins Auge gefasste Anwendung erforderlich sind, was folglich Größenprobleme aufwerfen kann (beispielsweise, wenn man zwei elektrische Kontakte an der Vorderseite, d.h. auf der freien Oberfläche der Nutzschicht, herstellen muss).
  • Die Erfindung erlaubt, die Eigenschaften, die gewünscht werden, um einen Wachstumskeim für die Nutzschicht zu bilden, von jenen, die für den Träger gewünscht werden, zu entkorrelieren, umso mehr wenn er mit der Möglichkeit einer Wiederverwertung entfernt wird, und so die oben erwähnten Nachteile zu beseitigen.
  • Gemäß noch anderen Techniken des Standes der Technik wurde versucht, Galliumnitrid direkt auf massivem Galliumnitrid oder ferner Neodymgallat oder Indiumgallat abzuscheiden. Massives Galliumnitrid ist aber teuer und diese Techniken funktionieren nicht gut.
  • Gemäß noch anderen Techniken des Standes der Technik, die bereits weiter oben erwähnt worden sind, scheidet man eine Nutzschicht aus Galliumnitrid auf Silicium {111} ab. Wenn man aber Silicium {111} als Träger verwendet, d.h. in dicker Form, beobachtet man Risse in der Nutzschicht aufgrund einer schlechten Anpassung in Hinblick auf die Wärmedehnung. Indem die Erfindung eine Entkorrelierung der Wahlmöglichkeiten erlaubt, erlaubt sie, eine für die Keimbildung geeignete Keimschicht, welche ausreichend dünn ist, damit sie unter der Einwirkung von thermischen Beanspruchungen deformiert wird, und einen dicken Träger, welcher für seine Anpassung in Hinblick auf Wärmedehnung in Bezug auf die Nutzschicht, die man auf der Keimschicht wachsen lässt, ausgewählt wird, zu wählen.
  • Das erfindungsgemäße Verfahren umfasst in vorteilhafter Weise die folgenden Merkmale, die separat oder in Kombination anwendbar sind:
    • – man fügt wenigstens eine Verbindungsschicht zwischen der Keimschicht und dem Träger ein, wobei die Verklebungszwischenfläche durch die Verbindungsschichten) bereitgestellt wird;
    • – die Nutzschicht wird aus einem Material gebildet, welches in der Galliumnitrid, Aluminiumnitrid und Gallium-Aluminiumnitrid (und allgemein die halbleitenden Nitride mit großem Spalt (gap)) umfassenden Liste enthalten ist;
    • – die Keimschicht umfasst ein Material, welches in der Liste, welche Saphir, Siliciumcarbid, Zinkoxid, Silicium {111}, Galliumnitrid, Neodymgallat und Lithiumgallat umfasst, enthalten ist;
    • – die Keimschicht wird so ausgewählt, dass eine präzise kristalline Struktur und Orientierung erhalten wird, beispielsweise um hexagonales oder kubisches Galliumnitrid zu erhalten, oder wenn man eine Si-Außenseite oder eine C-Außenseite wählt, um die Nutzschicht auf einer Keimschicht von Siliciumcarbid abzuscheiden;
    • – die Keimschicht besteht aus Galliumnitrid von sehr guter Qualität, d.h. mit weniger als 106 Dislokationen/cm2, beispielsweise aus Galliumnitrid, welches durch eine Technik erhalten wird, die dem Fachmann auf diesem Gebiet unter dem englischsprachigen Ausdruck „Epitaxial Lateral Over Growth" (deren Akronym ELOG ist) bekannt ist;
    • – der Träger umfasst ein Material, welches in der Liste, welche die amorphen Materialien, die polykristallinen Materialien und die gesinterten Materialien umfasst, enthalten ist;
    • – der Träger umfasst ein Material, welches in der Liste, welche polykristallines Siliciumcarbid, monokristallines Siliciumcarbid, polykristallines Aluminiumnitrid, Saphir, polykristallines Galliumnitrid und monokristallines Galliumnitrid, aber mit einer hohen Konzentration an Dislokationen (über 107/cm2), umfasst, enthalten ist;
    • –die Keimschicht weist die gleiche chemische Zusammensetzung wie der Träger auf;
    • – die Keimschicht wird von einem Ursprungssubstrat abgenommen, indem die Keimschicht von dem Ursprungssubstrat in Höhe einer vorab fragil gemachten Zone abdissoziiert wird;
    • – die Keimschicht wird von einem Ursprungssubstrat abgenommen, welches auf dem Träger zusammengefügt, dann an seiner freien Fläche erodiert worden ist, bis eine Keimschicht mit der gewünschten Dicke erhalten wird (man wird zu diesem Zweck eine Technik einsetzen, die übertragen worden ist von jener, welche erlaubt, Substrate des Typs, der dem Fachmann auf diesem Gebiet unter dem Akronym BESOI des englischsprachigen Ausdrucks „Bond and Etch Back Silicon on insulator" bekannt ist, zu erhalten);
    • – die vorab fragil gemachte Zone wird realisiert, indem Atomspezies in das Ursprungssubstrat in einer Tiefe, welche der Dicke der Keimschicht (während der Schritte einer nahen Fertigbearbeitung) entspricht, implantiert werden;
    • – die Dissoziation der Keimschicht und des Ursprungssubstrats wird wenigstens zum Teil durch einen Vorgang, welcher in der Liste, welche eine Wärmebehandlung, eine Anwendung von mechanischen Beanspruchungen und einen chemischen Angriff umfasst, enthalten ist, oder eine Kombination von wenigstens zwei dieser Vorgänge bewirkt;
    • – die Nutzschicht wird in einer Dicke unter 10 μm und vorzugsweise unter 5 μm abgeschieden; und
    • – vor dem Vorgang, welcher zum Ziel hat, die Gesamtheiten aus Nutzschicht auf Keimschicht von dem Träger abzulösen, wird ein verstärkendes Substrat auf die Nutzschicht geklebt.
  • Oben und in der Folge dieses Dokuments versteht man unter Atomimplantation ein jegliches Bombardement mit atomaren oder ionischen Spezies, welches in der Lage ist, diese Spezies in ein Material einzuführen mit einer maximalen Konzentration dieser Spezies in diesem Material, wobei dieses Maximum sich in einer Tiefe, die in Bezug auf die bombardierte Oberflä che bestimmt wird, befindet. Die atomaren oder ionischen Spezies werden in das Material mit einer Energie, die um ein Maximum herum verteilt ist, eingeführt. Die Implantation der atomaren Spezies in das Material kann realisiert werden dank eines Ionenstrahl-Implantationsgeräts, eines Plasmaimmersions-Implantationsgeräts u.s.w. Unter atomaren oder ionischen Spezies versteht man ein Atom in seiner ionischen, neutralen oder molekularen Form oder Moleküle in einer ionischen oder neutralen Form oder ferner eine Kombination von verschiedenen Atomen oder Molekülen in einer ionischen oder neutralen Form.
  • Andere Aspekte, Ziele und Vorteile der Erfindung werden beim Lesen der folgenden detaillierten Beschreibung ersichtlich; die Erfindung wird gleichfalls besser verstanden werden mit Hilfe der beigefügten Zeichnungen, in welchen:
  • die 1 schematisch Schritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens darstellt;
  • die 2 schematisch Schritte eines anderen Ausführungsbeispiels des erfindungsgemäßen Verfahrens darstellt;
  • die 3 schematisch Schritte eines noch anderen Ausführungsbeispiels des erfindungsgemäßen Verfahrens darstellt; und
  • die 4 schematisch perspektivisch einen intermediären Träger mit vier Keimschichten, wie er gemäß einer Variante des erfindungsgemäßen Verfahrens eingesetzt werden kann, darstellt.
  • Das erfindungsgemäße Verfahren wird nachfolgend detailliert mit Hilfe von vier besonderen, aber nicht einschränkenden Ausführungsweisen beschrieben.
  • Gemäß der ersten Ausführungsweise, die durch die 1 veranschaulicht wird, stellt man ein endgültiges Substrat 14, welches eine Nutzschicht 16 auf einer Keimschicht 2 umfasst, her, indem die folgenden Schritte ausgeführt werden:
    • – Bildung einer Schicht von amorphem Material, um eine Verbindungsschicht 10 herzustellen auf einer Oberfläche eines Ursprungssubstrats 6, welches dazu bestimmt ist, eine Implantation von atomaren Spezies zu durchlaufen, Bildung einer Schicht von amorphem Material auf einer Oberfläche eines Trägers 12, um eine andere Verbindungsschicht 11 herzustellen, Implantation von atomaren Spezies in Höhe einer bestimmten Tiefe des Ursprungssubstrats 6, um eine fragil gemachte Zone 8 zu bilden,
    • – Inkontaktbringen 100 der Verbindungsschichten 10 und 11,
    • – Ablösung 200 einer Keimschicht 2 ausgehend von dem Ursprungssubstrat 6 auf der Höhe der fragil gemachten Zone 8 und
    • – Abscheidung 300 einer Nutzschicht 16 auf der Oberfläche der Keimschicht 2, welche der fragil gemachten Zone 8 entspricht.
  • Die Schritte der Bildung der Verbindungsschicht 10 und der Implantation von atomaren Spezies können in der oben angegebenen Reihenfolge oder in einer anderen ausgeführt werden.
  • Beispiele für Schritte einer Implantation von atomaren Spezies und einer Ablösung 200 der Keimschicht 2 werden beispielsweise in dem Patent FR 2 681 472 beschrieben.
  • Die Schritte einer Bildung der Verbindungsschichten 10 und 11 entsprechen beispielsweise der Bildung einer Schicht von amorphem Material gemäß einer der Methoden, die den Fachleuten auf diesem Gebiet bekannt sind.
  • Zwischen den Schritten 200 und 300 umfasst das erfindungsgemäße Verfahren gegebenenfalls Vorgänge einer Vorbereitung der Oberfläche der Keimschicht 2, die dazu bestimmt ist, die Nutzschicht 16 aufzunehmen. Die Vorgänge einer Vorbereitung umfassen beispielsweise Vorgänge eines Polierens, eines Glühens, eines glättenden Glühens (beispielsweise unter Wasserstoff), eines Glühens, das dazu bestimmt ist, die Verklebungszwischenfläche zwischen den Verbindungsschichten 10 und 11 zu verstärken, einer Opferoxidation (Oxidation, dann Entfernung von oxidiertem Material), eines Ätzens u.s.w.
  • Diese erste Ausführungsweise des erfindungsgemäßen Verfahrens wird detailliert mit Hilfe von fünf besonderen, aber nicht einschränkenden Beispielen beschrieben, die nachfolgend nacheinander beschrieben werden, wobei die Ablösung auf der Höhe der Verklebungszwischenfläche, die in diesen Beispielen vorgesehen ist, in der Folge des Beispiels 5 beschrieben wird.
  • Die nachfolgende Tabelle 2 stellt Beispiele von Materialien zusammen, die für das Ausführen der oben beschriebenen ersten Ausführungsweise eingesetzt werden können.
  • Tabelle 2
    Figure 00090001
  • In der obigen Tabelle wird wie im Folgenden der Begriff „mono" für „monokristallin" verwendet und der Begriff „poly" wird für „polykristallin" verwendet.
  • BEISPIEL 1:
  • Gemäß dem Beispiel, welches der ersten Zeile der Tabelle 2 entspricht, stellt man eine Nutzschicht 16 aus Galliumnitrid auf einer Keimschicht 2, die aus monokristallinem Siliciumcarbid besteht, die sich ihrerseits auf einem Träger 12 aus polykristallinem Siliciumcarbid befindet, her, wobei Verbindungszwischenschichten 10 und 11 aus Siliciumoxid zwischen den Träger 12 und die Keimschicht 2 eingefügt sind.
  • Die Keimschicht 2 weist beispielsweise 100 nm (1000 Å) Dicke auf. Der Träger 12 weist beispielsweise 300 μm Dicke auf.
  • Die durch die Stapelung der Keimschicht 2 aus monokristallinem Siliciumcarbid, der beiden Verbindungsschichten 10 und 11 aus Siliciumoxid und des Trägers 12 aus polykristallinem Siliciumcarbid gebildete Struktur wird durch ein Schichtentransferverfahren, das den Fachleuten auf diesem Gebiet bekannt ist (beispielsweise siehe eine Anwendung eines Smart-Cut®-Verfahrens in dem Patent FR 2 681 472 ), hergestellt.
  • Die Nutzschicht 16 kann durch chemisches Aufdampfen (den Fachleuten auf diesem Gebiet auch unter dem Akronym CVD für den englischsprachigen Begriff „Chemical Vapor Deposition" bekannt), durch chemisches Aufdampfen bei hoher Temperatur (den Fachleuten auf diesem Gebiet auch unter dem Akronym HTCVD für den englischsprachigen Begriff „High Temperature Chemical Vapor Deposition" bekannt), durch MOCVD, durch MBE, ja sogar durch Hydrid-Dampfphasenepitaxie (den Fachleuten auf diesem Gebiet auch unter dem Akronym HPVE für den englischsprachigen Begriff „Hydride Vapor Phase Epitaxy" bekannt), siehe beispielsweise das Dokument „GaN bulk substrates for GaN based LEDs and LDs", O. Oda et al., Phys. Stat. Sol. (a), Nr. 180, S. 51 (2000)), oder andere äquivalente Techniken hergestellt werden.
  • Die Verwendung von Siliciumoxid für die Verbindungsschicht 10 vereinfacht die Realisierung der Abnahme der Keimschicht 2 von dem Ursprungssubstrat 6. Tatsächlich erlaubt die planar erfolgende Abscheidung des Siliciumoxids, die Unregelmäßigkeiten der Oberfläche auszugleichen und Schritte eines Polierens, einer Einebnung, einer Reinigung, einer chemischen Vorbehandlung und eines Klebens dieses Siliciumoxids auf das Siliciumoxid der Verbindungsschicht 11, die auf dem Träger 12 gebildet worden ist, durch bekannte und leicht auszuführende Techniken auszuführen. Die Gesamtheit der Verbindungsschichten 10 und 11 weist beispielsweise eine Dicke von 1 μm auf.
  • BEISPIEL 2:
  • Gemäß diesem Beispiel (zweite Zeile der obigen Tabelle) stellt man eine äquivalente Struktur zu jener des Beispiels 1 her, in welcher man die Keimschicht 2 aus Siliciumcarbid durch eine Keimschicht 2 aus Silicium {111} ersetzt.
  • Die Dicke des Siliciums {111} wird vorzugsweise auf eine Dicke unter 300 nm (3000 Å) begrenzt, damit diese sich ohne Rissbildung an die Wärmedehnung, die während verschiedener oben erwähnter Verfahrensschritte oder Vorgänge auftreten kann, anpassen kann.
  • BEISPIEL 3:
  • Gemäß diesem Beispiel (dritte Zeile der obigen Tabelle) stellt man eine äquivalente Struktur zu jener der Beispiele 1 und 2 her, in welcher die Keimschicht 2 aus Saphir besteht Der Saphir ist auch ein Material, welches dafür bekannt ist, eine gute Epitaxie von Galliumnitrid zu erlauben.
  • BEISPIEL 4:
  • Gemäß diesem Beispiel (vierte Zeile der obigen Tabelle) stellt man eine äquivalente Struktur zu jener der Beispiele 1 bis 3 her, in welcher die Keimschicht 2 aus monokristallinem Galliumnitrid besteht.
  • BEISPIEL 5:
  • Gemäß diesem Beispiel (fünfte Zeile der obigen Tabelle) stellt man eine äquivalente Struktur zu jener der Beispiele 1 bis 4 her, in welcher die Keimschicht 2 aus Neodymgallat oder Lithiumgallat besteht.
  • Es können zahlreiche Varianten der vorangegangenen Beispiele ins Auge gefasst werden.
  • So kann das Siliciumoxid von einer der Verbindungsschichten 10 und 11 oder das Siliciumoxid der beiden Verbindungsschichten 10 und 11 durch ein anderes Material, beispielsweise Siliciumnitrid (Si3N4), ersetzt werden. Dieses Letztere erlaubt, höhere Temperaturen als Siliciumoxid auszuhalten. Dieser Vorteil ist besonders interessant im Rahmen der Optimierung der Abscheidung der Nutzschicht 16 in Hinblick auf die Bildung einer monokristallinen Schicht von guter Qualität oder ferner, wenn gewünscht wird, die Abscheidungsgeschwindigkeit zu erhöhen. Das Siliciumnitrid weist gleichfalls den Vorteil auf, die Diffusion des Galliums in dem Träger 12 zu begrenzen, ja sogar zu vermeiden.
  • Gemäß noch einer anderen Variante dieser ersten Ausführungsweise des erfindungsgemäßen Verfahrens wird die Nutzschicht 16 aus Galliumnitrid durch eine Nutzschicht 16 aus Aluminiumnitrid, Siliciumcarbid, einer Legierung von Aluminium und Gallium, einer Legierung von Gallium und Indium oder anderen Verbindungen ersetzt. Die Nutzschicht 16 aus Galliumnitrid kann gleichfalls durch eine mehrschichtige Struktur ersetzt werden, welche aus einer Stapelung von Schichten vom Typ Galliumnitrid, Aluminiumnitrid, Gallium-Indiumnitrid u.s.w., gegebenenfalls mit Dotierungen unterschiedlicher Natur u.s.w., besteht, ersetzt werden.
  • Gemäß noch anderen Varianten wird der Träger 12 aus polykristallinem Siliciumcarbid ersetzt durch monokristallines Siliciumcarbid (insbesondere in dem Falle, wo der Träger 12 wiederverwendet werden kann, wie nachfolgend angegeben), Saphir, polykristallines Aluminiumnitrid oder polykristallines Galliumnitrid.
  • Man entfernt nach dem Aufwachsen der Nutzschicht 16 den Träger 12, nachdem man gegebenenfalls, wenn dies aus Steifheitsgründen erforderlich ist, das Ganze durch einen anderen Träger entweder durch direktes Aufkleben oder durch Bildung von diesem anderen Träger durch Abscheidung auf der Nutzschicht u.s.w. verstärkt hat.
  • Der Träger 12 muss dann nicht nur die Wachstumsbedingungen der Nutzschicht 16 aushalten können, sondern es ist vorteilhaft, ihn entfernen zu können. Der Weg, der gewählt wird, um den intermediären Träger 12 zu entfernen, kann die Wahl des Materials, aus welchem dieser besteht, bedingen. Tatsächlich müssen, wenn gewünscht wird, diesen durch Ätzen oder durch mechanische oder chemische Entfernung zu opfern, die Ätz- und Entfernungsschritte wie auch der intermediäre Träger 12 selbst so wenig kostspielig wie möglich sein. Gemäß diesem Kriterium wird man einen Träger 12 aus polykristallinem Aluminiumnitrid auswählen.
  • Ablösung
  • Gemäß der Erfindung setzt man Beanspruchungen, wie mechanische, thermische, elektrostatische Beanspruchungen, eine Bestrahlung durch Laser u.s.w., ein, um eine Ablösung von zwei Teilen, die sich auf den beiden Seiten der Verklebungszwischenfläche befinden, zu bewirken.
  • In diesem Falle kann man einen Träger 12 aus monokristallinem Siliciumcarbid wählen, denn dieser wird nicht verbraucht und er kann erneut verwendet werden.
  • Gemäß einer anderen Variante stellt man die Gesamtheit oder einen Teil der Komponenten auf der Nutzschicht 16 vor oder nach Entfernung des Trägers 12 her.
  • Gemäß der zweiten Ausführungsweise des erfindungsgemäßen Verfahrens, die durch die 2 veranschaulicht wird, stellt man entsprechend dem ersten Beispiel der Ausführung des erfindungsgemäßen Verfahrens, das oben beschrieben worden ist, eine Struktur her, umfassend eine Nutzschicht 16 auf einer Keimschicht 2, welche sich ihrerseits auf einem Träger 12 befindet, wobei die Verbindungsschichten 10 und 11 zwischen die Keimschicht 2 und den Träger 12 eingefügt sind. Dann scheidet man gemäß der vorliegenden Ausführungsweise eine dicke Schicht 4 auf der freien Oberfläche der Nutzschicht 16 ab und man entfernt den Träger 12 und gegebenenfalls die Keimschicht 2. Die dicke Schicht 4 dient dann insbesondere dazu, einen Träger für die Nutzschicht 16 nach Entfernung des Trägers 12 zu bilden.
  • Die nachfolgende Tabelle 3 stellt Beispiele von Materialien, die im Rahmen dieser zweiten Ausführungsweise des erfindungsgemäßen Verfahrens verwendet werden können, zusammen. Tabelle 3
    Figure 00120001
  • BEISPIEL 6:
  • Gemäß diesem Beispiel stellt man eine Keimschicht aus monokristallinem Silicium {111} auf einem Träger 12 aus polykristallinem Siliciumcarbid mit Verbindungsschichten 10 und 11 aus Siliciumoxid zwischen den beiden her. Dann scheidet man eine Nutzschicht 16 aus monokristallinem Galliumnitrid durch MOCVD und eine dicke Schicht 4 aus Diamant auf der freien Fläche des monokristallinen Galliumnitrids der Nutzschicht 16 ab.
  • Die so erhaltene Struktur durchläuft dann eine Behandlung, die geeignet ist, eine Ablösung der aus der Nutzschicht 16 gebildeten Gesamtheit von der aus dem Träger 12 und der Keimschicht 2 gebildeten Gesamtheit zu bewirken. Diese Behandlung umfasst die Anwendung von mechanischen, thermischen, elektrostatischen u.s.w. Beanspruchungen, um eine Ablösung von zwei Teilen, die sich auf beiden Seiten der Verklebungszwischenfläche befinden, hervorzurufen.
  • Dieses Beispiel weist den Vorteil auf, dass man einen Träger 12 verwenden kann, dessen Oberfläche, die dazu bestimmt ist, die Keimschicht 2 aufzunehmen, schlecht vollendet ist, dass man aber, nachdem man die Nutzschicht 16 aus GaN dank der Keimschicht 2 aus Silicium {111} gebildet hat, einen endgültigen Träger (die dicke Schicht 4) herstellen kann für die Nutzschicht 16 mit Eigenschaften, die für die Verwendung dieser Nutzschicht 16 angepasst sind (hier, mit Diamant, guten Wärmeleitungseigenschaften und guten elektrischen Isolationseigenschaften für beispielsweise Ultrahochfrequenz-Anwendungen) wie auch einer guten Grenzflächenqualität zwischen der dicken Schicht 4 und der Nutzschicht 16 für beispielsweise eine verstärkte Wärmeleitung.
  • Dieses Beispiel kann zahlreiche Varianten umfassen.
  • So kann man die Keimschicht 2 aus Silicium {111} durch monokristallines Siliciumcarbid, Saphir, Neodymgallat oder Lithiumgallat ersetzen; die Verbindungsschichten 10 und 11 aus Siliciumoxid können durch Siliciumnitrid ersetzt werden; der Träger 12 aus polykristallinem Siliciumcarbid kann durch monokristallines Siliciumcarbid oder Saphir ersetzt werden; und die dicke Schicht 4 aus Diamant kann durch polykristallines Siliciumcarbid, polykristallines Galliumnitrid (abgeschieden durch beispielsweise HVPE), Bornitrid oder ein Metall (abgeschieden in einer dicken Schicht durch beispielsweise Elektrolyse), wie Kupfer, u.s.w. ersetzt werden.
  • Es ist anzumerken, dass die Eigenschaften hinsichtlich der Dicke der dicken Schicht 4 wichtig sein können, beispielsweise wenn gewünscht wird, einen elektrischen Kontakt an der Hinterseite des endgültigen Substrats 14 abzugreifen oder wenn das Abziehen der durch die auf der Nutzschicht 16 hergestellten Komponenten erzeugten Wärme ausschlaggebend ist oder ferner wenn gewünscht wird, das durch eine Diode oder einen Laser, die bzw. der auf der Nutzschicht 16 hergestellt ist, ausgestrahlte Licht besser zu extrahieren und zu beherrschen. Es versteht sich dann, dass die Wahl der Eigenschaften der dicken Schicht 4 einen Freiheitsgrad bei den Herstellungsverfahren von besonders interessanten Substraten für die Herstellung von Substraten für die Optik, die Elektronik, die Optoelektronik u.s.w. bietet. Man kann bei den Her stellungsverfahren von Substraten noch einen Freiheitsgrad hinzufügen, indem Herstellungs- oder Vorbereitungsschritte (die dem Fachmann auf diesem Gebiet an sich bekannt sind) vorgesehen werden, wie dass die dicke Schicht 4 von der Nutzschicht 16 im weiteren Verlauf abgenommen werden kann.
  • Ebenso sind diese Varianten übertragbar auf die Fälle, wo man eine Nutzschicht 16 aus Aluminiumnitrid, Siliciumcarbid, einer Legierung von Aluminium und Gallium oder von anderen Verbindungen anstelle der Nutzschicht 16 aus Galliumnitrid bildet, wie dies oben beschrieben worden ist. Die Nutzschicht 16 aus Galliumnitrid kann gleichfalls eine mehrschichtige Struktur sein, welche aus einer Stapelung von Schichten vom Typ Galliumnitrid, Aluminiumnitrid u.s.w., gegebenenfalls mit Dotierungen von unterschiedlicher Natur, besteht.
  • Gemäß dem dritten Beispiel einer Ausführungsweise des erfindungsgemäßen Verfahrens, das durch die 3 veranschaulicht wird, stellt man eine Struktur her, in welcher die dicke Schicht 4 im Gegensatz dazu, was in Bezug auf die zweite Ausführungsweise des erfindungsgemäßen Verfahrens beschrieben worden ist, nach der Trennung der Nutzschicht 16 und des Trägers 2 abgeschieden wird. Die dicke Schicht 4 wird dann entweder auf der Seite der Keimschicht 2, auf dieser Keimschicht 2 oder auf der entsprechenden Seite der Nutzschicht 16, wenn die Keimschicht 2 zum gleichen Zeitpunkt wie der Träger 12 oder nach diesem Letzteren entfernt worden ist, oder auf der Seite der freien Fläche der Nutzschicht 16 abgeschieden.
  • Die dritte Ausführungsweise des erfindungsgemäßen Verfahrens wird nachfolgend mit Hilfe von drei Beispielen beschrieben.
  • Die Materialien, die im Rahmen dieser drei Beispiele verwendet werden, sind in der Tabelle 4 zusammengestellt und entsprechen jenen der Tabelle 3.
  • Tabelle 4
    Figure 00150001
  • BEISPIEL 7:
  • Gemäß diesem Beispiel (erste Zeile der Tabelle 4) stellt man eine Struktur, umfassend eine Keimschicht 2 aus monokristallinem Siliciumcarbid auf einem Träger 12 von monokristallinem Siliciumcarbid mit Verbindungsschichten 10 und 12 aus Siliciumoxid zwischen den beiden, auf die oben für das Beispiel 1 beschriebene Weise her. Man stellt dann auf der freien Oberfläche der Keimschicht 2 aus Siliciumcarbid eine Nutzschicht 16 aus monokristallinem Galliumnitrid durch MOCVD her. Die so erhaltene Struktur durchläuft dann eine Behandlung, die geeignet ist, die aus der Keimschicht 2 und der Nutzschicht 16 gebildete Struktur von dem Träger 12 zu trennen. Man erhält so einerseits eine Struktur, die aus einer Nutzschicht 16 aus Galliumnitrid bedeckt von einer Keimschicht 2 aus monokristallinem Siliciumcarbid gebildet wird, und andererseits den Träger 12, der bereit ist, wiederverwertet zu werden. Eine dicke Schicht 4 aus polykristallinem Siliciumcarbid wird dann durch chemisches Aufdampfen auf die Schicht der Keimschicht 2 abgeschieden.
  • Der Träger 12 aus monokristallinem Siliciumcarbid ist relativ teuer, aber er wird in dem vorliegenden Beispiel während des Ausführens von späteren Wiederholungen des erfindungsgemäßen Verfahrens wieder verwendet.
  • BEISPIEL 8:
  • Gemäß einem anderen Beispiel (zweite Zeile der Tabelle 4) dieser dritten Ausführungsweise des erfindungsgemäßen Verfahrens stellt man die Struktur des Beispiels 8 her, aber die Keimschicht 2 aus monokristallinem Siliciumcarbid wird beispielsweise durch ein Ätzen in einem Plasma vor der Bildung der dicken Schicht 4 aus polykristallinem Siliciumcarbid entfernt.
  • BEISPIEL 9:
  • Gemäß noch einem anderen Beispiel dieser dritten Ausführungsweise des erfindungsgemäßen Verfahrens (dritte Zeile der Tabelle 4) stellt man eine Struktur wie jene des Beispiels 9 her mit dem Unterschied, dass man nicht nur die Keimschicht 2 aus monokristallinem Siliciumcarbid, sondern zusätzlich einen Teil der Nutzschicht 16 aus Galliumnitrid entfernt, um eine Nutzschicht 16 zu bewahren, die so wenig Fehler wie möglich aufweist.
  • Man kann festhalten, dass die Keimschicht 2 aus monokristallinem Siliciumcarbid oder die Nutzschicht 16 aus monokristallinem Galliumnitrid einige ergänzende technologische Schritte durchlaufen kann, bevor sie der Abscheidung der dicken Schicht 4 unterworfen wird, wobei diese Schritte darauf abzielen, elektronische Komponenten in ihrer Gesamtheit oder zu einem Teil herzustellen, oder den Gegenstand von gleichförmigen Abscheidungen von zusätzlichen Filmen von epitaxialer Natur oder nicht bilden.
  • Es muss gleichfalls angemerkt werden, dass die Polarität der Keimschicht 2 aus monokristallinem Siliciumcarbid (Seite Si oder Seite C) und jene der Nutzschicht 16 aus Galliumnitrid durch die Wahl der Polarität des anfänglichen Ursprungssubstrats 6 bestimmt werden kann. Gegebenenfalls umfasst das erfindungsgemäße Verfahren wenigstens einen doppelten Transfer, welcher erlaubt, die Polarität zwei Mal zu wechseln.
  • Ebenso können diese Beispiele übertragen werden auf die Fälle, wo man gemäß der Erfindung eine Nutzschicht 16 aus Aluminiumnitrid, Siliciumcarbid, einer Legierung von Aluminium und Gallium, einer Legierung von Indium und von Gallium oder aus anderen Verbindungen anstelle der Nutzschicht 16 aus Galliumnitrid bildet, wie dies oben beschrieben worden ist. Die Nutzschicht 16 aus Galliumnitrid kann gleichfalls eine mehrschichtige Struktur sein, welche aus einer Stapelung von Schichten vom Typ Galliumnitrid, Aluminiumnitrid u.s.w., gegebenenfalls mit Dotierungen von unterschiedlicher Natur u.s.w., besteht.
  • Die Keimschicht 2 kann aus Silicium {111} oder aus Saphir oder aus Neodymgallat oder Indiumgallat u.s.w anstelle von monokristallinem Siliciumcarbid gebildet werden.
  • Dieser Träger 12 kann aus polykristallinem Siliciumcarbid oder polykristallinem Siliciumnitrid oder polykristallinem Aluminiumnitrid oder Saphir oder polykristallinem Galliumnitrid anstelle von monokristallinem Siliciumcarbid gebildet werden. Die dicke Schicht 4 kann aus polykristallinem Aluminiumnitrid oder aus Diamant oder aus Bornitrid anstelle von polykristallinem Siliciumcarbid gebildet werden.
  • Gemäß der vierten Ausführungsweise des erfindungsgemäßen Verfahrens stellt man eine Struktur her wie jene der obigen Beispiele, aber in welcher man keine Zwischenschichten 10 und 11 herstellt. Als Beispiel entfernt man eine Keimschicht 2 von einem Ursprungssubstrat 6 aus Silicium {111}, die man mit einem Träger 12 aus polykristallinem Siliciumcarbid durch direktes Verkleben (beispielsweise wie in den vorangegangenen Ausführungsweisen angegeben) zusammenfügt. Dann scheidet man durch eine der bereits erwähnten Techniken eine Nutzschicht 16 aus Galliumnitrid auf der Keimschicht 2 ab.
  • Es können noch zahlreiche andere Varianten hinsichtlich der oben beschriebenen Ausführungsweisen ins Auge gefasst werden, ohne von dem Umfang der Erfindung abzuweichen.
  • Man könnte beispielsweise Verfahrensschritte, die in verschiedenen Beispielen von Ausführungsweisen des erfindungsgemäßen Verfahrens beschrieben worden sind, miteinander kombinieren.
  • Wie in 4 dargestellt, besteht eine Variante darin, die Keimschichten 2, die vor Abscheidung der Nutzschicht 16 erhalten werden, chargenweise zu behandeln. In diesem Fall sind diese Keimschichten 2 auf einem einzelnen Träger 12 mit großen Abmessungen fixiert.
  • Die Form dieses einzelnen Trägers 12 kann eine beliebige sein (kreisförmig, rechteckig u.s.w.).
  • In diesem Falle können die Keimschichten 2 identisch oder verschieden sein. Jede dieser Keimschichten 2 kann den Gegenstand eines separaten Verfahrensschritts einer Ablösung der Keimschicht von dem Träger 12 bilden. Der einzelne Träger 12 ist beispielsweise eine Platte aus polykristallinem Siliciumcarbid, die mit einem Siliciumoxid bedeckt ist.
  • Vorteilhafterweise wird ein verstärkendes Substrat auf die Nutzschicht 16 der verschiedenen Gesamtheiten geklebt vor dem Verfahrensschritt, der zum Ziel hat, die Gesamtheiten aus Nutzschicht 16 auf Keimschicht 2 von dem Träger 12 abzulösen.
  • Jeder einzelne Träger 12 wird wieder verwendet.
  • Gemäß einer anderen Variante des erfindungsgemäßen Verfahrens optimiert man die Parameter der Abscheidung der dicken Schicht 4, um eine monokristalline dicke Schicht 4 herzustellen.
  • Sogar wenn die Qualität einer solchen monokristallinen dicken Schicht 4 nicht optimal ist, kann sie sich für zahlreiche Anwendungen, bei welchen eine sehr gute Kristallqualität lediglich für die Nutzschicht 16 erforderlich ist, als ausreichend erweisen.
  • Das erfindungsgemäße Verfahren ist besonders interessant, wenn es kein Aufwachsen von Blöcken gibt (Fall von Galliumnitrid) oder wenn es kostspielig ist (Fall von Siliciumcarbid).
  • Gemäß anderen Varianten wird das, was oben erläutert worden ist, auf das Aufwachsen einer Nutzschicht aus anderen halbleitenden Materialien, wie Indiumphosphid, Galliumarsenid, Germanium, Silicium-Germanium u.s.w. oder ferner anderen Materialien, wie Lithiumniobat, übertragen.
  • Gemäß noch anderen Varianten wird man keine Verbindungsschichten 10 oder 11 verwenden oder man wird lediglich eine (auf dem Träger 12 oder auf der Keimschicht 2) verwenden.
  • Gemäß noch anderen Varianten stellt man eine beispielsweise isolierende Zwischenschicht zwischen der Nutzschicht 16 und/oder der Keimschicht 2 (wenn diese beibehalten wird) und dem Träger 12 oder der dicken Schicht 4 her, um ein Halbleiter-Substrat auf einem Isolator zu bilden. Diese Zwischenschicht besteht beispielsweise aus Diamant, aus feinem Oxid (50 nm (500 Å)) u.s.w.

Claims (14)

  1. Verfahren zur Herstellung eines Substrats, welches wenigstens eine Nutzschicht (16) umfasst, welches dazu bestimmt ist, in dem Gebiet der Optik, der Elektronik oder der Optoelektronik eingesetzt zu werden, wobei dieses Verfahren die folgenden Schritte umfasst: – Übertragen einer Keimschicht (2) auf einen Träger (12) durch molekulare Haftung in Höhe einer Verklebungszwischenfläche und – Epitaxie einer Nutzschicht (16) auf der Keimschicht, dadurch gekennzeichnet, dass der Träger (12) aus einem Material besteht, dessen Wärmeausdehnungskoeffizient das 0,7- bis 3-fache von jenem der Nutzschicht (16) beträgt, dass die Keimschicht (2) in der Lage ist, sich an die Wärmeausdehnungen des Trägers (12) und der Nutzschicht (16) anzupassen, und dass man Beanspruchungen anwendet, um zu der Ablösung der aus der Keimschicht (2) und der Nutzschicht (16) gebildeten Gesamtheit von dem Träger (12) in Höhe der Verklebungszwischenfläche zu gelangen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Beanspruchungen, die angewendet werden, um die Ablösung zu bewirken, in der Gruppe, welche die mechanischen Beanspruchungen, die thermischen Beanspruchungen, die elektrostatischen Beanspruchungen und die Beanspruchungen durch Laserbestrahlung umfasst, ausgewählt werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Keimschicht (2) derartige Kristallparameter aufweist, dass eine Epitaxie der Nutzschicht (16) auf der Keimschicht (2) mit einer Konzentration von Dislokationen in der Nutzschicht (16) unter 107/cm2 realisiert wird.
  4. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass man wenigstens eine Verbindungsschicht (10, 11) zwischen der Keimschicht (2) und dem Träger (12) einfügt, wobei die Verklebungszwischenfläche durch die Verbindungsschichten) bereitgestellt wird.
  5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nutzschicht (16) aus Galliumnitrid besteht.
  6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Keimschicht (2) ein Material umfasst, welches in der Liste, welche Saphir, Siliciumcarbid, Zinkoxid, Silicium {111}, Galliumnitrid, Neodymgallat und Lithiumgallat umfasst, enthalten ist.
  7. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Träger (12) ein Material umfasst, welches in der Liste, welche die amorphen Materialien, die polykristallinen Materialien und die gesinterten Materialien umfasst, enthalten ist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Träger (12) ein Material, welches in der Liste, welche polykristallines Siliciumcarbid, monokristallines Siliciumcarbid, polykristallines Aluminiumnitrid, Saphir, polykristallines Galliumnitrid und monokristallines Galliumnitrid umfasst, enthalten ist, und mit einer Konzentration an Dislokationen über 107/cm2 umfasst.
  9. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Keimschicht (2) die gleiche chemische Zusammensetzung wie der Träger (12) aufweist.
  10. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Keimschicht (2) von einem Ursprungssubstrat (6) abgenommen wird, indem die Keimschicht (2) von dem Ursprungssubstrat (6) in Höhe einer vorab fragil gemachten Zone (8) abdissoziiert wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die vorab fragil gemachte Zone (8) realisiert wird, indem Atomspezies in das Ursprungssubstrat (6) in einer Tiefe, welche der Dicke der Keimschicht (2) während der Schritte einer nahen Fertigbearbeitung entspricht, implantiert werden.
  12. Verfahren nach einem der Ansprüche 10 und 11, dadurch gekennzeichnet, dass die Dissoziation der Keimschicht (2) und des Ursprungssubstrats (6) wenigstens zum Teil durch einen Vorgang, welcher in der Liste, welche eine Wärmebehandlung, eine Anwendung von mechanischen Beanspruchungen und einen chemischen Angriff umfasst, enthalten ist, oder eine Kombination von wenigstens zwei dieser Vorgänge bewirkt wird.
  13. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nutzschicht (16) in einer Dicke unter 10 μm und vorzugsweise unter 5 μm abgeschieden wird.
  14. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass vor dem Vorgang, welcher zum Ziel hat, die Gesamtheiten aus Nutzschicht (16) auf der Keimschicht (2) von dem Träger (12) abzulösen, ein verstärkendes Substrat auf die Nutzschicht (16) geklebt wird.
DE60126328T 2000-11-27 2001-11-26 Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat Expired - Lifetime DE60126328T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0015279 2000-11-27
FR0015279A FR2817394B1 (fr) 2000-11-27 2000-11-27 Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
PCT/FR2001/003714 WO2002043112A2 (fr) 2000-11-27 2001-11-26 Procede de fabrication d'un substrat

Publications (2)

Publication Number Publication Date
DE60126328D1 DE60126328D1 (de) 2007-03-15
DE60126328T2 true DE60126328T2 (de) 2007-11-08

Family

ID=8856906

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60126328T Expired - Lifetime DE60126328T2 (de) 2000-11-27 2001-11-26 Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat
DE60138233T Expired - Lifetime DE60138233D1 (de) 2000-11-27 2001-11-26 Verfahren zur Herstellung eines Substrats, insbesondere für optische, elektronische oder optoelektronische Anwendungen, und mittels dieses Verfahrens erhaltenes Substrat

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60138233T Expired - Lifetime DE60138233D1 (de) 2000-11-27 2001-11-26 Verfahren zur Herstellung eines Substrats, insbesondere für optische, elektronische oder optoelektronische Anwendungen, und mittels dieses Verfahrens erhaltenes Substrat

Country Status (11)

Country Link
US (2) US6794276B2 (de)
EP (2) EP1791170B1 (de)
JP (2) JP2004517472A (de)
KR (1) KR100805469B1 (de)
CN (2) CN1217381C (de)
AT (2) ATE427559T1 (de)
AU (1) AU2002222036A1 (de)
DE (2) DE60126328T2 (de)
FR (1) FR2817394B1 (de)
TW (1) TW536728B (de)
WO (1) WO2002043112A2 (de)

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
CA2482258A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6770966B2 (en) 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6936497B2 (en) * 2002-12-24 2005-08-30 Intel Corporation Method of forming electronic dies wherein each die has a layer of solid diamond
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
ATE504082T1 (de) 2003-05-27 2011-04-15 Soitec Silicon On Insulator Verfahren zur herstellung einer heteroepitaktischen mikrostruktur
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP2007525016A (ja) * 2003-07-14 2007-08-30 アリージス・テクノロジーズ・インコーポレーテッド 窒化ガリウムを処理する方法
FR2857983B1 (fr) 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
WO2006034120A2 (en) 2004-09-17 2006-03-30 Massachusetts Institute Of Technology Integrated bst microwave tunable devices using buffer layer transfer method
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
EP1681712A1 (de) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung von Substraten für Optoelektronischen Anwendungen
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
WO2006113442A2 (en) * 2005-04-13 2006-10-26 The Regents Of The University Of California Wafer separation technique for the fabrication of free-standing (al, in, ga)n wafers
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7568412B2 (en) * 2005-10-04 2009-08-04 Marquip, Llc Method for order transition on a plunge slitter
JP2007180142A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP4756418B2 (ja) * 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
US8438119B2 (en) * 2006-03-30 2013-05-07 Sap Ag Foundation layer for services based enterprise software architecture
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
CN101467231B (zh) * 2006-04-25 2012-07-18 新加坡国立大学 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
TW200802544A (en) 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US20080048192A1 (en) * 2006-08-22 2008-02-28 Chien-Min Sung LED devices and associated methods
EP1901345A1 (de) * 2006-08-30 2008-03-19 Siltronic AG Mehrlagiger Halbleiterwafer und entsprechendes Verfahren
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
EP1950803B1 (de) * 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Herstellungsverfahren für Wafer aus Silizium auf Isolator und entsprechender Wafer
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP1986229A1 (de) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Herstellungsverfahren für Wafer aus Verbundmaterial und entsprechender Wafer aus Verbundmaterial
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US7781256B2 (en) * 2007-05-31 2010-08-24 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US8574968B2 (en) * 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101730926B (zh) * 2007-07-26 2012-09-19 硅绝缘体技术有限公司 改进的外延材料的制造方法
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
EP2151852B1 (de) 2008-08-06 2020-01-15 Soitec Relaxation und Übertragung von Spannungsschichten
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (de) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation von Spannungsschichten
EP2151861A1 (de) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivierung von geätzten Halbleiterstrukturen
EP2159836B1 (de) * 2008-08-25 2017-05-31 Soitec Versteifungsschichten zur Relaxation von verspannten Schichten
WO2010025218A2 (en) * 2008-08-28 2010-03-04 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
US8692260B2 (en) * 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943174B1 (fr) 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5377212B2 (ja) 2009-10-13 2013-12-25 信越化学工業株式会社 単結晶ダイヤモンド基板の製造方法
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
DE102009057020B4 (de) 2009-12-03 2021-04-29 Solaero Technologies Corp. Wachstumssubstrate für invertierte metamorphe Multijunction-Solarzellen
EP2330697A1 (de) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Halbleitervorrichtung mit einer InGaN-Schicht
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
TW201133945A (en) * 2010-01-12 2011-10-01 jian-min Song Diamond LED devices and associated methods
US8203153B2 (en) 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US8154052B2 (en) 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
US8536022B2 (en) 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
JP2011254051A (ja) * 2010-06-04 2011-12-15 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
JP5468528B2 (ja) 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
WO2012033551A1 (en) * 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
DE102011012298A1 (de) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP2012230969A (ja) * 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP2013001624A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその評価方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
FR2984007B1 (fr) 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
US9359693B2 (en) 2012-02-29 2016-06-07 Element Six Technologies Us Corporation Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
EP2645428A1 (de) * 2012-03-28 2013-10-02 Soitec Herstellung von Mehrfachsolarzellen
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
US20150279945A1 (en) * 2012-10-26 2015-10-01 Daniel Francis Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same
US10041187B2 (en) 2013-01-16 2018-08-07 QMAT, Inc. Techniques for forming optoelectronic devices
JP6146111B2 (ja) * 2013-04-26 2017-06-14 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
EP2933824B1 (de) * 2014-04-14 2021-08-18 Nxp B.V. Substratanordnung
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
CN105420812B (zh) * 2015-09-16 2019-02-05 新疆天科合达蓝光半导体有限公司 一种从籽晶托上剥离碳化硅籽晶的方法
JP2017079090A (ja) * 2015-10-22 2017-04-27 株式会社東芝 磁気記録媒体、及び磁気記録再生装置
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
DE102019114328B4 (de) 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
CN113767452A (zh) * 2019-03-12 2021-12-07 加利福尼亚大学董事会 使用支撑板移除一条的一个或多个装置的方法
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
FR3114909B1 (fr) * 2020-10-06 2023-03-17 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
CN115261992A (zh) * 2022-09-28 2022-11-01 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合籽晶及其制备方法与应用

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (de) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrat
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
US6114188A (en) 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3707200B2 (ja) * 1997-05-09 2005-10-19 株式会社デンソー 半導体基板の製造方法
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3643225B2 (ja) * 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
JP3765457B2 (ja) * 1999-01-08 2006-04-12 豊田合成株式会社 半導体素子
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2000261088A (ja) * 1999-03-05 2000-09-22 Hitachi Ltd 発光素子
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede

Also Published As

Publication number Publication date
KR100805469B1 (ko) 2008-02-20
CN1734718A (zh) 2006-02-15
JP2004517472A (ja) 2004-06-10
US6794276B2 (en) 2004-09-21
CN1478295A (zh) 2004-02-25
EP1344246A2 (de) 2003-09-17
ATE352866T1 (de) 2007-02-15
FR2817394A1 (fr) 2002-05-31
CN100399511C (zh) 2008-07-02
US7235462B2 (en) 2007-06-26
JP2008219019A (ja) 2008-09-18
KR20030059280A (ko) 2003-07-07
TW536728B (en) 2003-06-11
WO2002043112A3 (fr) 2002-07-18
CN1217381C (zh) 2005-08-31
AU2002222036A1 (en) 2002-06-03
FR2817394B1 (fr) 2003-10-31
US20040029359A1 (en) 2004-02-12
EP1344246B1 (de) 2007-01-24
JP5324803B2 (ja) 2013-10-23
DE60126328D1 (de) 2007-03-15
EP1791170B1 (de) 2009-04-01
US20050026394A1 (en) 2005-02-03
WO2002043112A2 (fr) 2002-05-30
DE60138233D1 (de) 2009-05-14
EP1791170A3 (de) 2007-07-04
EP1791170A2 (de) 2007-05-30
ATE427559T1 (de) 2009-04-15

Similar Documents

Publication Publication Date Title
DE60126328T2 (de) Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat
DE602004008941T2 (de) Verfahren zur herstellung einer epitaktischen schicht
DE60307419T2 (de) Optimiertes verfahren zum transferieren einer siliziumkarbid-dünnschicht auf einem empfangsubstrat
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
DE102014116231B4 (de) Gesteuertes Abspalten von Gruppe-III-Nitriden, die eine eingebettete Abspalt-Ablösungsebene enthalten
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE112019000892T5 (de) Verfahren und struktur von elektronischen einkristallbauelementen mit verbesserten spannungsgrenzflächenbereichen durch einbringen von verunreinigungen
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102019116743A1 (de) Substrate für Gruppe-III-Nitrid-Epitaxie
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE102018002426A1 (de) Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren
DE102018112705B4 (de) Verfahren zum Herstellen eines akustischen Volumenwellenresonators

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1344246

Country of ref document: EP

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Ref document number: 1344246

Country of ref document: EP

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES, BERNIN, FR

Effective date: 20120905

R082 Change of representative

Ref document number: 1344246

Country of ref document: EP

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120905