CN1734718A - 化合物半导体衬底及其制造方法 - Google Patents

化合物半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1734718A
CN1734718A CNA2005100842833A CN200510084283A CN1734718A CN 1734718 A CN1734718 A CN 1734718A CN A2005100842833 A CNA2005100842833 A CN A2005100842833A CN 200510084283 A CN200510084283 A CN 200510084283A CN 1734718 A CN1734718 A CN 1734718A
Authority
CN
China
Prior art keywords
crystal layer
inculating crystal
working lining
support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100842833A
Other languages
English (en)
Other versions
CN100399511C (zh
Inventor
F·勒泰特
B·吉斯朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1734718A publication Critical patent/CN1734718A/zh
Application granted granted Critical
Publication of CN100399511C publication Critical patent/CN100399511C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Footwear And Its Accessory, Manufacturing Method And Apparatuses (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Luminescent Compositions (AREA)
  • Light Receiving Elements (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种衬底的制造方法，所述方法是用于制造光学器件、电子器件或光电器件的衬底，该方法的特征在于它包括以下步骤：在粘合界面中通过分子粘合把籽晶层(2)迁移到支撑(12)上；在该籽晶层上外延地生长工作层(16)；将加强的支撑直接粘合在所述工作层(16)上；删除所述支撑(12)；该支撑(12)由热膨胀系数是工作层(16)的系数0.7到3倍的材料构成，而且籽晶层适合于调节支撑(12)和工作层(16)的热膨胀。

Description

化合物半导体衬底及其制造方法
技术领域
本申请涉及尤其是用于光学器件、电子器件或光电器件的衬底的制造方法，和由该方法获得的衬底的领域。尤其是适合于用于制造发光和激光二极管的衬底。本发明是基于国际申请号为PCT/FR01/03714，国家申请号为01819607.1，发明名称为“化合物半导体衬底及其制造方法”的分案申请。
背景技术
为了用于光学器件、电子器件或光电器件，通常需要获得包括薄工作层的衬底。已知两个广泛方法族制造用于这些用途的衬底。这些族包括：把取自源衬底的薄层迁移并放置到支撑衬底上的方法；和通过淀积技术，例如分子束外延(MBE)、金属有机物化学汽相淀积(MOCVD)等，在支撑衬底上淀积薄层的方法。然而，存在不可得到材料或非常难于获得以薄层取自的源衬底形式的材料，和/或在支撑衬底上通过淀积材料的生长仍不是满意的。这尤其是适用于多晶氮化镓，该多晶氮化镓不能以固体单晶属性和/或满意的直径和/或合理的价格的形式得到，结果它只能通过异质外延技术生长。
而且，用已知的在由支撑承载的籽晶层自身上生长工作层的技术，为了获得最终的产品常常需要除去所讨论的支撑。
存在已知的用于该操作的各种技术。由此，文献FR2787919A描述了通过机械-化学变薄技术消除该衬底。然而，通过蚀刻或某些等同的技术除去支撑的所有技术都是不理想的，因为它们导致材料的显著损失并且有时是非常昂贵的。文献US6114188A描述了分离通过淀积制得的复合跃迁金属氧化(CTMO)膜的技术，其中在膜从其生长的同质衬底上进行特别的处理，并接着从同质衬底分离淀积的膜。然而，因为它有损害膜生长适当的开始并导致产量损失或劣质淀积层的风险，所以该技术是不理想的。本发明试图减低那些缺点。
发明内容
到此为止，本发明提供了一种衬底的制造方法，所述方法是用于制造光学器件、电子器件或光电器件的衬底，该方法的特征在于它包括以下步骤：
在粘合界面中通过分子粘合把籽晶层(2)迁移到支撑(12)上；
在该籽晶层上外延地生长工作层(16)；
将加强的支撑直接粘合在所述工作层(16)上；
删除所述支撑(12)；
该支撑(12)由热膨胀系数是工作层(16)的系数0.7到3倍的材料构成，而且籽晶层适合于调节支撑(12)和工作层(16)的热膨胀。
有利地，进行分离施加的应力选自组包括：机械应力、热应力、静电应力和激光辐射应力。
而且，为了再现氮化镓，已知蓝宝石和碳化硅可以构成用于这种材料异质外延的优良的籽晶衬底。但是，蓝宝石是电绝缘体，其在某些应用中是不利的，而多晶碳化硅表现出非常昂贵和难于以大直径获得的缺点。对于氮化镓，异质外延理想的衬底是{111}硅。这种衬底被认为是理想的是因为它是普遍使用的材料(由此适合多种衬底处理系统，其中已经使用了这种材料)，它不是非常昂贵并且可以以大直径获得。但是，当在大约1000℃到1100℃使用MOCVD标准技术在{111}硅上试图淀积氮化镓时，它们遇到以超过108每平方厘米(cm2)浓度在氮化镓薄层中形成位错甚至所述薄层破裂的问题。
本发明的另一目的是提供一种方法，该方法能够获得的工作薄层的质量优于以现有技术方法获得的层的质量，尤其是对于不可得到的材料或难于以源衬底形式获得的材料，从该源衬底中可能取得薄层；或尤其对于不能通过淀积到支撑衬底上以满意方式生长的材料。尤其是评估所讨论的工作薄层的质量，首先是按照破裂，其次是按照位错浓度。
通过发明可选择的特性获得该另一目的，其中支撑由热膨胀系数是工作层的系数0.7到3倍的材料构成，而且籽晶层适合于调节支撑和工作层的热膨胀。
优选地，在该文献中讨论的热膨胀系数的值涉及在平行于工作层平面的平面中的那些。
借助于该特征，选择形成支撑的材料表现出减小或甚至消除在生长工作层固有的温度变化期间产生的显著的拉力或压力种类的热膨胀系数，或在使以这种方式形成的衬底恢复到环境温度产生的热膨胀系数。
应当注意到，关于破裂问题，当工作层和支撑的各自材料的热膨胀系数之间的差值在工作层中导致压缩时，与其导致所述层延伸时不同，相应的所述差值的容限增加。由此，在压缩情况中，支撑材料的热膨胀系数可以大于工作层热膨胀系数的几倍。但是，在延伸情况中，支撑材料的热膨胀系数优选地不小于工作层系数的0.7倍。
应当注意到籽晶层适合于适应由支撑和/或工作层施加的热膨胀。为了该目的，籽晶层的厚度应足够小以使得它可以变形跟随由支撑和/或工作层的热膨胀引起的尺寸变化。该厚度取决于构成籽晶层的材料以及支撑和工作层的各自材料。通常，对于具有300微米(μm)厚度的碳化硅支撑和具有几微米厚度的氮化镓工作层，单晶碳化硅籽晶层应具有小于0.5μm的厚度，优选小于1000埃()。
有利地，构成籽晶层的材料还表现出晶格参数使得工作层可以在籽晶层上外延地生长，在工作层中位错的浓度小于107/cm2。本领域技术人员知道如何通过选择籽晶层和工作层的参数和取向进行这种外延生长。
通过实例，下表1概括了适合用于实施本发明方法的各种材料的晶格参数和热膨胀系数，这些材料或是作为工作层材料，或作为籽晶层材料或作为支撑衬底材料。
表1
  GaN(W)   AlN(W)   Al2O3(H)   Si(C)  6H-SiC(W)
  晶格参数()   a＝3.189c＝5.185   a＝3.112c＝4.982   a＝4.758c＝12.99   c＝5.430  a＝3.08c＝15.12
  沿 a或 c的热膨胀系数 5.59 4.15 7.5 2.6 4.20
  (x10-6K-1)   3.17   5.27   8.5   4.68
  热导率(W/cm.K) 1.3 2.5 0.5 1.5 4.9
  瞬时可得到的最大直径(英寸) 4 8 2
  可得到的衬底质量 优 优 不定的
  2英寸衬底的相对价格(任意单位) 10 1 125
当期望用氮化镓形成工作层时，发明的方法是尤其有利的。为此，现有技术提出了存有缺陷的各种技术，而本发明克服了这些缺陷。
由此，在现有技术中，使用由单晶碳化硅或蓝宝石构成的衬底作为支撑以及作为工作层的生长籽晶。但是，当工作层用以形成发光二极管(LEDs)时，使用固体碳化硅或蓝宝石支撑意味着不能以满意的方式控制电接触的位置、提取由二极管发射的光或使用反射表面等。在这种情况下，可以选择适合于淀积操作并还可恢复的第一支撑，接着在除去适合于实现对上述方面更好控制的第一支撑之后，可选择适合的第二支撑。而且，由单晶碳化硅构成的衬底，和对于较小范围的蓝宝石，是昂贵的和是有限直径的，然而在本发明的情况中使用可以变薄和从任选地可重复利用的衬底或单晶取得的籽晶层，由此可以节约昂贵材料的消费。而且，例如本发明可使利用由比单晶碳化硅易于以大直径获得的材料构成的籽晶层成为可能。
而且，蓝宝石是电绝缘体，因此如果以固体支撑的形式保留蓝宝石，那么对于需要用于工作层预期应用以单独地提供在工作层自身上的的任何电极，蓝宝石变得必须，其可能引起可利用空间(例如如果在前面上，即工作层的空闲表面上将制造两个电接触)的问题。
本发明使除去相关的希望用于形成工作层的生长籽晶的性质和用于支撑的性质成为可能，尤其是当消除具有重复利用可能性的支撑时，由此可以减轻上面提到的缺陷。
在其它现有技术中，试图在固体氮化镓或甚至钕镓盐酸上或铟镓盐酸上直接淀积氮化镓。但是，固体氮化镓非常昂贵并且那些技术也不成熟。
在上述的其它现有技术中，在{111}硅上已经淀积了氮化镓工作层。但是，如果{111}硅用作支撑，即以厚的形式，那么由于在热膨胀方面的不良匹配在工作层中观察到破裂。通过除去相关选择，本发明首先使选择适合于晶核形成并足够薄以在热应力作用下变形的籽晶层成为可能，其次使选择在热膨胀方面与在籽晶层上引起生长的工作层匹配的厚层成为可能。
有利地，发明的方法包括以下分别获得的特征或特征的结合：
在籽晶层和支撑之间设置至少一个键合层，粘合界面包括该或每一键合层；
由取自下列的材料构成工作层，包括：氮化镓、氮化铝和氮化镓铝(而且总的来说，具有大的禁带宽度的半导体氮化物)；
籽晶层包括取自下列的材料，包括：蓝宝石、碳化硅、氧化锌和{111}硅；
选择籽晶层以获得精确的晶体结构和取向，例如获得六角形的或立方体的氮化镓，或者如果选择Si面或C面以在碳化硅的籽晶层上淀积工作层；
由非常高质量的氮化镓构成籽晶层，即具有每平方厘米小于106位错，例如通过外延横向附生(ELOG)技术获得的氮化镓；
支撑包括取自下列的材料，包括：非晶材料、多晶材料和烧结材料；
支撑包括取自下列的材料，包括：多晶碳化硅、单晶碳化硅、多晶氮化铝、多晶氮化镓和具有高位错浓度(大于107/cm2)的单晶氮化铝；
籽晶层是与支撑相同的化学成分；
通过在预先削弱区从源衬底分离籽晶层，籽晶层取自源衬底；
籽晶层取自安置到支撑的源衬底并接着通过它的空闲表面被蚀刻以致获得所需厚度的籽晶层(为了该目的，可以利用取自用于获得衬底的技术和本领域已知的如键合和回刻蚀绝缘体上的硅(BESOI)的技术类型)；
通过在源衬底中相应于籽晶层的厚度(忽略完成的步骤)的深度注入原子粒种；和
通过取自下列的操作从源衬底至少部分地分离籽晶层，该列包括：热处理、施加机械应力和化学蚀刻，或这些操作至少两个的结合。
在该文献的上述和其它部分中，“原子注入”用以覆盖使用原子或离子粒种并适合于把这些粒种注入到材料的任何轰击以获得材料中这些粒种的浓度最大值，所述最大值位于相对于轰击表面的确定深度。原子或离子粒种以分布在一最大值附近的能量被注入到材料中。使用离子束注入器、等离子体浸入式注入器等可将原子粒种注入到材料中。使用术语“原子或离子粒种”意为以离子、中子或分子形式的原子，或以原子或中子形式的分子，或甚至以离子或中子形式的不同原子或分子的组合。
附图说明
阅读以下详细的说明本发明的其它方面、目的和优点将更为清楚，且参照附图也将会更好地理解本发明，其中：
图1是示出根据发明方法实施例的步骤简图；
图2是示出根据发明方法另一实施例的步骤简图；
图3仍是发明方法实施例的步骤简图；和
图4是具有四个籽晶层的中间支撑、可以用在本发明方法的变形形式的示意透视图。
具体实施方式
以下参照四个具体但非限制性的实施例详细说明发明的方法。
在第一实施例中，如图1所示，通过实施以下的步骤制得包括在籽晶层2上的工作层16的最终衬底14：
在其内须注入原子粒种的源衬底6的表面上形成非晶材料层以制得键合层10，在支撑12的表面上形成非晶材料层以制得另一键合层11；
在源衬底6中确定的深度注入原子粒种以形成削弱区8；
100，使键合层10和11接触；
200，借助削弱区8从源衬底6分离籽晶层2；和
300，在对应于削弱区8的籽晶层2的表面上淀积工作层16。
形成键合层10和以上述指定的次序进行或以另一次序进行注入原子类的步骤。。
例如，法国专利第FR2681472号中说明了实施原子粒种的步骤和分离籽晶层2的步骤200实例。
根据实例，形成键合层10和11的步骤相应于使用本领域技术人员公知的任何方法形成非晶材料层。
在步骤200和300之间，本发明的方法选择性地包括准备籽晶层2的表面的操作，籽晶层2的表面将接收工作层16。准备操作包括，例如，抛光操作、退火操作、精磨退火操作(例如在氢气下)、退火操作用于加固在键合层10和11之间的粘合界面、牺牲氧化操作(氧化之后接着为消除氧化材料)、蚀刻操作等。
下面五个依次描述的具体但非限制性的实例，详细地描述了本发明方法的第一实施例，通过这种方式，在实例5之后描述的实例中的粘合界面，进行分离。
下表2概述了适合于用于实施上述第一实施例的材料的实例。
表2
 工作层16   籽晶层2(通常为1000厚)   键合层10、11(通常为1μm厚)  支撑12(通常为300μm厚)
 GaN或AlN或AlGaN或GaInN或SiC或其它   单SiC   SiO2或Si3N4  多SiC或单SiC或蓝宝石或多AlN或多GaN
 GaN或AlN或AlGaN或GaInN   {111}Si   SiO2或Si3N4  多SiC或单SiC或蓝宝石或多AlN或多GaN
 或SiC或其它
 GaN或AlN或AlGaN或GaInN或SiC或其它   蓝宝石   SiO2或Si3N4   多SiC或单SiC或蓝宝石或多AlN或多GaN
 GaN或AlN或AlGaN或GaInN或SiC或其它   单GaN   SiO2或Si3N4   多SiC或单SiC或蓝宝石或多AlN或多GaN
 GaN或AlN或AlGaN或GaInN或SiC或其它   NdGaO2或LiGaO3   SiO2或Si3N4   多SiC或单SiC或蓝宝石或多AlN或多GaN
在上表中，与在下表中一样，使用术语“单”意指“单晶”和使用术语“多”意指“多晶”。
实例1
在相应于表2第一行的实例中，在由单晶碳化硅构成的籽晶层2上，工作层16由氮化镓构成，籽晶层自身在多晶碳化硅支撑12上，在支撑12和籽晶层2之间设置的碳化硅键合层10和11。
通过实例，籽晶层2是1000厚。例如支撑12是300μm厚。
通过本领域技术人员公知的层迁移方法(例如，参见法国专利第FR2681472号中Smart-Cut方法的应用)制得由单晶碳化硅籽晶层2、两个氧化硅键合层10和11、和多晶碳化硅支撑12的叠层构成的结构。
可以由化学汽相淀积(CVD)、高温化学汽相淀积(HTCVD)、MOCVD、MBE或氢化物汽相外延(HVPE)制得工作层16，例如参见文献“用于GaN基LEDs和LDs的GaN体衬底”，作者O.Oda等，Phys.Stat.Sol.(a)，No.180，p51(2000)，或其它等同的技术。
氧化硅用于键合层10使得易于从源衬底6取得籽晶层2。氧化硅的平面化淀积可能消除表面不均匀(irregularities)并可能使用易于实施的常规技术进行抛光步骤、平面化步骤、清洗步骤、化学准备步骤和把所述氧化硅键合到在支撑12上形成的键合层11的氧化硅上。根据实例，键合层10和11设置为1微米厚。
实例2
在这个实例中(上表第2行)，除了由{111}硅籽晶层2替代碳化硅籽晶层2之外，提供与实例1等同的结构。
{111}硅的厚度优选限制到小于3000以致它可以适应在上述各种操作期间将发生的热膨胀而不破裂。
实例3
在这个实例中(上表第3行)，除了由蓝宝石构成籽晶层2之外，制得与实例1和2的结构等同的结构。
蓝宝石是使得氮化镓优良外延的公知的另一种材料。
实例4
在这个实例中(上表第4行)，除了由多晶氮化镓构成籽晶层2之外，制得与实例1至3的结构等同的结构。
实例5
在这个实例中(上表第5行)，除了由钕镓酸盐或锂镓酸盐构成籽晶层2之外，制得与实例1至4的结构等同的结构。
可以联想到上述实例的多种变体。
由此，可以由某些其它材料，例如氮化硅(Si3N4)替代键合层10和11之一中的氧化硅或两个键合层10和11中的氧化硅。这种材料可以比氧化硅承受更高的温度。为了形成高质量的多晶层或甚至当期望增加淀积速率时，在优化工作层16的淀积情况下，这种优点是尤其有利的。氮化硅还具有限制或甚至避免镓扩散到支撑12中的优点。
仍然在发明方法的该第一实施例的另一变体中，由氮化铝、碳化硅、铝合金和镓合金、和镓和铟的合金、或某些其它化合物的工作层16替代氮化镓工作层16。还可以由氮化镓、氮化铝、氮化镓铟等类型层的叠层构成的多层结构替代氮化镓工作层16，其可以具有不同的掺杂种类等。
仍然在另一变体中，由单晶碳化硅(尤其是当如下所述支撑12可以重复利用时)、蓝宝石、多晶氮化铝或多晶氮化镓替代多晶碳化硅支撑12。
在生长工作层16之后，可能在加固作为整体的结构之后(为了强度问题加固是必须的)，借助于某另一个支撑通过直接粘合或通过在工作层上淀积支撑形成所述的另一个支撑等，除去支撑12。
然后支撑12必须能够承受工作层16生长的条件，而且通过适合的除去是有利的。移开中间支撑12所选择的技术可以确定构成支撑所选择的材料。如果通过蚀刻或机械或化学除去将牺牲支撑，那么蚀刻和除去步骤还有中间支撑12自身必须是尽可能低成本。在这种情况下，支撑12应该由多晶氮化铝构成。
分离
在发明中，使用例如机械、热、静电、激光辐射等应力引起组合体分离为位于粘合界面任一侧上的两部分。
在这种情况下，因为不被消耗并可以重复利用可以由单晶碳化硅构成支撑12。
在另一变体中，在除去支撑12之前或之后制得在工作层16上的所有或某些部件。
在本发明方法如图2所示的第二实施例中，，制得与上述发明方法第一实施例中一样的结构，该结构包括籽晶层2上的工作层16，籽晶层自身在支撑12上，支撑12具有正在籽晶层2和支撑12之间设置的键合层10和11。接着，按照本实施例，在工作层16的空闲表面上淀积厚层4并除去支撑12，可以一同除去籽晶层2。在支撑12除去之后，厚层4特别地用于形成用于工作层16的支撑。
下表3概括了在发明方法的该第二实施例的情况下可以使用的材料的实例。
表3
  工作层16   籽晶层2   键合层10、11   支撑12   厚层4
  GaN或AlN或AlGaN或GaInN或SiC或其它   {111}Si 或单SiC或GaN或蓝宝石或NdGaO2或LiGa3   SiO2或Si3N4   多SiC或多AlN或蓝宝石或单SiC或多GaN   金刚石或多SiC或GaN或AlN或氮化硼或金属(铜)
实例6
在该实例中，在多晶碳化硅支撑12上制得单晶{111}硅籽晶层2，碳化硅支撑12具有在碳化硅支撑12和籽晶层2之间的氧化硅键合层10和11。其后，由MOCVD淀积单晶氮化镓工作层16，并在工作层16的单晶氮化镓空闲面上淀积金刚石厚层4。
其后最终的结构经受处理，该处理适合于从由支撑12和籽晶层2构成的组合体分离出由工作层16构成的部件。该处理包括使用机械、热、静电等应力使两部分分离在粘合界面的任一侧。
该实例表现出的优点为：可以使用在其表面不能很好完成接收籽晶层2的支撑12，但是一旦依靠{111}硅籽晶层2形成GaN工作层16，就可以制得用于工作层16的最终支撑(厚层4)，该支撑具有适合于使用所述工作层16的性质(在这种情况下，对于金刚石，它具有好的热传导性和所需的，如用于微波应用的电绝缘性)，还可以确保在厚层4和工作层16之间的高质量界面，例如以获得较好的热传导。
该实例可以包括多种变体。
由此，可以由单晶碳化硅、蓝宝石、钕镓酸盐或锂镓酸盐替代{111}硅籽晶层2；可以由氮化硅替代氧化硅键合层10和11；可以由多晶碳化硅或由蓝宝石替代多晶碳化硅支撑12；和可以由多晶碳化硅、多晶氮化镓(例如由HVPE淀积)、氮化硼或例如铜的金属等(例如由电解淀积作为厚层)替代金刚石厚层4。
应当注意到厚层4的厚度性质是重要的，例如当期望与最终衬底14的背面电接触时，或当必须能够疏散由在工作层16上制得的部件产生的热时，或甚至当期望提高由在工作层16中制得的二极管或激光器发射的光的提取或控制时。可以理解选择厚层4的性质在衬底制造方法中提供自由度，当制造用于光学器件、电子器件、光电器件等的衬底时自由度是尤其有利的。为了使厚层4随后能从工作层16分离，还可以通过提供准备步骤(其为本领域技术人员公知)在衬底制造方法中增加自由度。
相似地，这些变体可以改变，其中由氮化铝、碳化硅、铝和镓的合金或其它化合物构成工作层16，替代如上述用氮化镓制得工作层16。氮化镓工作层16还可以是层叠氮化镓、氮化铝等类型层的多层结构，可以具有不同种类的掺杂等。
在如图3所示的本发明方法的第三实施例中，与根据本发明的第二实施例上述说明相反，在工作层16和籽晶层2分离之后淀积厚层4制得结构。如果籽晶层2与支撑12一起除去或在除去支撑12之后除去，在所述籽晶层2上或在工作层16的相应面上，还可以在与工作层16的空闲面同一侧上淀积厚层4或可以在与籽晶层2的同一侧上淀积厚层4。
下面根据三个实例说明本发明方法的第三实施例。
表4中概括了这三个实施例中使用的材料，并且它们相应于表3的材料。
表4
  工作层16   籽晶层2   键合层10、11   支撑12   厚层4
  GaN或AlN或AlGaN或GaInN或SiC   单SiC或{111}Si或蓝宝石或GaN或NdGaO2或LiGa3   SiO2或Si3N4   单SiC或多SiC或多AlN或蓝宝石或多GaN   AlN或GaN或多SiC或金刚石或氮化硼或金属
  GaN或AlN或AlGaN或GaInN或   单SiC或{111}Si或蓝宝石+蚀   SiO2或Si3N4   单SiC或多SiC或多AlN或蓝宝   AlN或GaN或多SiC或金刚石或氮
  SiC   刻GaN或NdGaO2或LiGa3  石或多GaN   化硼或金属
 +蚀刻GaN或AlN或AlGaN或GaInN或SiC的一部分   单SiC或{111}Si或蓝宝石或+蚀刻GaN或NdGaO2或LiGa3   SiO2或Si3N4  单SiC或多SiC或多AlN或蓝宝石或多GaN   多SiC或金刚石或氮化硼或金属
实例7
在该实例中(表4第1行)，以与实例1的上述说明相同的方式，制得的结构包括：与上述描述的实例相同的方式，在单晶碳化硅支撑12上的单晶碳化硅籽晶层2，单晶碳化硅支撑12具有在多晶碳化硅支撑12和多晶碳化硅籽晶层2之间的氧化硅键合层10和11。其后，通过MOCVD在碳化硅籽晶层2的空闲表面上制得单晶氮化镓工作层16。以这种方式获得的结构接着经受处理，该处理适合于从支撑12分离由籽晶层2和工作层16构成的结构。这首先提供了由覆盖在单晶碳化硅的籽晶层2内的氮化镓工作层16构成的结构，和准备用于重复利用的支撑12。接着在籽晶层2上通过CVD淀积多晶碳化硅厚层4。
单晶碳化硅支撑12相对昂贵，但当实施随后的本发明的方法时，它可以重复利用。
实例8
在发明方法的该第三实施例的另一实例中(表4第2行)，制得与实例7相同的结构，但是在形成多晶碳化硅厚层4之前多晶碳化硅籽晶层2被移开，例如通过等离子体蚀刻。
实例9
仍然在本发明方法的该第三实施例的另一个实例中(表4第3行)，除了除去单晶碳化硅籽晶层2，和氮化镓工作层16的一部分以保存表现出尽可能少缺陷的工作层16，制得与实例8一样的结构。
应当注意到在淀积厚层4之前，可以对单晶碳化硅籽晶层2或单晶氮化镓工作层16进行各种附加技术步骤，这些步骤试图提供某些或所有的电子部件，或包括外延地或其它方式制得附加膜的均匀淀积。
应当注意到由选择用于初始源衬底6的极性可以确定单晶碳化硅籽晶层2的极性和氮化镓工作层16的极性。本发明的方法选择地包括至少一个双重迁移使得极性能够改变两次。
相似地，按照本发明的这些实例可以改变，其中由氮化铝、碳化硅、铝和镓的合金、铟和镓的合金或某些其它化合物构成工作层16，替代如上述用氮化镓制得工作层16。氮化镓工作层16还可以是包括氮化镓、氮化铝等类型层的叠层的多层结构，其选择地具有不同掺杂种类等。
籽晶层2可以由{111}硅或蓝宝石或钕镓酸盐或铟镓酸盐等构成，替代由单晶碳化硅构成。
支撑12可以由多晶碳化硅或多晶氮化硅或多晶氮化铝或蓝宝石或多晶氮化镓构成，替代由单晶碳化硅构成。厚层4可以由多晶氮化铝、金刚石或氮化硼构成，替代由多晶碳化硅构成。
在本发明方法的第四实施例中，除了没有制得中间层10和11之外，制得与上述实例一样的结构。例如，籽晶层2取自{111}硅源衬底6并通过直接粘合(例如与前述实施例一样)与多晶碳化硅12组合。其后，使用上述技术之一在籽晶层2上淀积氮化镓工作层16。
不脱离本发明的范围还可以联想到对上述实施例的各种其它变体。
例如，本发明方法实施例的不同实例中说明的操作可以彼此组合。
如图4所示，一个变体在于：在淀积工作层16之前在籽晶层2上进行成批处理。在这种情况下，在大尺寸的常见支撑12上安置籽晶层2。
该常见支撑12的形状可以是任意的(圆形、矩形等)。
在这些情况下，籽晶层2可以是同样的或它们可以是不同的。每个籽晶层2可以经受把籽晶层从支撑12分离的分离操作。按照实例，常见支撑12可以是由硅氧化物覆盖的多晶氮化硅板。
有利地，在试图把在籽晶层2上的工作层组件16从支撑12分离的操作之前，将变硬的衬底键合到每个不同组件的工作层16。
每个常见支撑12是重复利用的。
在发明方法的另一个变体中，优化控制厚层4淀积的参数以制得单晶的厚层4。
即使单晶厚层4不是最好的质量，它的质量仍然在许多应用中是足够的，仅对工作层16无论何时都需要非常高晶体质量。
当不能生长单晶(如氮化镓情况)时和当它们难于生长(如碳化硅情况)时本发明的方法时尤其有利的。
在其它变体中，上述说明可以进行变化，用其它半导体材料生长工作层，例如磷化铟、砷化镓、锗、硅-锗等，或甚至其它材料，例如铌酸锂。
仍在另一变体中，不使用键合层10或11，或仅使用一个这样的层(在支撑12上或在籽晶层2上)。
仍在另一变体中，在工作层16和/或籽晶层2(如果它是保存的)与支撑12或厚层4之间制得中间层，例如绝缘层，以形成包括在绝缘材料上半导体的衬底。按照实例，中间层可以由金刚石、优良的氧化物(500厚)等构成。

Claims (15)

1.一种衬底的制造方法，所述方法是用于制造光学器件、电子器件或光电器件的衬底，该方法的特征在于它包括以下步骤：
在粘合界面中通过分子粘合把籽晶层(2)迁移到支撑(12)上；
在该籽晶层上外延地生长工作层(16)；
将加强的支撑直接粘合在所述工作层(16)上；
删除所述支撑(12)；
该支撑(12)由热膨胀系数是工作层(16)的系数0.7到3倍的材料构成，而且籽晶层适合于调节支撑(12)和工作层(16)的热膨胀。
2.根据权利要求1的方法，其特征在于籽晶层(2)拥有晶格参数以致工作层(16)在籽晶层(2)上外延地生长，所述工作层(16)中的位错浓度小于107/cm2。
3.根据权利要求1的方法，其特征在于通过蚀刻分离所述支撑(12)。
4.根据权利要求1的方法，其特征在于通过机械或化学分离方法分离所述支撑(12)。
5.根据权利要求1的方法，其特征在于在该籽晶层(2)和该支撑(12)之间设置至少一个键合层(10，11)，该粘合界面包括该键合层。
6.根据权利要求1的方法，其特征在于该工作层(16)由氮化物半导体构成。
7.根据权利要求5的方法，其特征在于该工作层(16)由氮化镓、氮化铝或氮化铝镓构成。
8.根据权利要求1的方法，其特征在于该籽晶层(2)包括取自下列的材料，该列包括：蓝宝石、碳化硅、氧化锌、{111}硅、氮化镓、钕镓酸盐和铟镓酸盐。
9.根据权利要求1的方法，其特征在于支撑(12)包括取自下列的材料，该列包括：非晶材料、多晶材料和烧结材料。
10.根据权利要求9的方法，其特征在于支撑(12)包括取自下列的材料，该列包括：多晶碳化硅、单晶碳化硅、多晶氮化铝、多晶氮化镓和蓝宝石。
11.根据权利要求1的方法，其特征在于籽晶层(2)具有与支撑(12)相同的化学成分。
12.根据权利要求1的方法，其特征在于通过借助于预削弱区(8)从源衬底(6)分离籽晶层(2)，自源衬底(6)取得籽晶层(2)。
13.根据权利要求12的方法，其特征在于在相应于该源衬底(6)厚度的深度在该源衬底(6)中通过注入原子粒种制得该预削弱区(8)。
14.根据权利要求12或13的方法，其特征在于通过取自下列的操作从该源衬底(6)分离该籽晶层(2)，该列包括：热处理、施加机械应力和化学蚀刻，或这些操作中的至少两个的结合。
15.根据权利要求1的方法，其特征在于淀积具有小于10微米厚度的该工作层(16)，优选地小于5微米。
CNB2005100842833A 2000-11-27 2001-11-26 化合物半导体衬底及其制造方法 Expired - Lifetime CN100399511C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0015279A FR2817394B1 (fr) 2000-11-27 2000-11-27 Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR00/15279 2000-11-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN018196071A Division CN1217381C (zh) 2000-11-27 2001-11-26 化合物半导体衬底及其制造方法

Publications (2)

Publication Number Publication Date
CN1734718A true CN1734718A (zh) 2006-02-15
CN100399511C CN100399511C (zh) 2008-07-02

Family

ID=8856906

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100842833A Expired - Lifetime CN100399511C (zh) 2000-11-27 2001-11-26 化合物半导体衬底及其制造方法
CN018196071A Expired - Lifetime CN1217381C (zh) 2000-11-27 2001-11-26 化合物半导体衬底及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN018196071A Expired - Lifetime CN1217381C (zh) 2000-11-27 2001-11-26 化合物半导体衬底及其制造方法

Country Status (11)

Country Link
US (2) US6794276B2 (zh)
EP (2) EP1344246B1 (zh)
JP (2) JP2004517472A (zh)
KR (1) KR100805469B1 (zh)
CN (2) CN100399511C (zh)
AT (2) ATE427559T1 (zh)
AU (1) AU2002222036A1 (zh)
DE (2) DE60138233D1 (zh)
FR (1) FR2817394B1 (zh)
TW (1) TW536728B (zh)
WO (1) WO2002043112A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102511074A (zh) * 2010-06-04 2012-06-20 住友电气工业株式会社 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件
CN113990940A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
CA2482258A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
FR2835095B1 (fr) 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6936497B2 (en) * 2002-12-24 2005-08-30 Intel Corporation Method of forming electronic dies wherein each die has a layer of solid diamond
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
FR2857983B1 (fr) 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
WO2006034120A2 (en) 2004-09-17 2006-03-30 Massachusetts Institute Of Technology Integrated bst microwave tunable devices using buffer layer transfer method
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP2008537341A (ja) * 2005-04-13 2008-09-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US7568412B2 (en) * 2005-10-04 2009-08-04 Marquip, Llc Method for order transition on a plunge slitter
JP2007180142A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP4756418B2 (ja) * 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
US8438119B2 (en) * 2006-03-30 2013-05-07 Sap Ag Foundation layer for services based enterprise software architecture
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
JP5180189B2 (ja) * 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US20080048192A1 (en) * 2006-08-22 2008-02-28 Chien-Min Sung LED devices and associated methods
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
EP2264755A3 (en) * 2007-01-24 2011-11-23 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on insulator wafers and corresponding wafer
US8157914B1 (en) * 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US7781256B2 (en) * 2007-05-31 2010-08-24 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7732306B2 (en) * 2007-07-26 2010-06-08 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
JP2009141093A (ja) * 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
JP2011521456A (ja) * 2008-05-17 2011-07-21 アストロワット，インコーポレイティド 分離技術を用いる電子デバイスの製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
WO2010025218A2 (en) * 2008-08-28 2010-03-04 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
US8692260B2 (en) * 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943174B1 (fr) * 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5377212B2 (ja) 2009-10-13 2013-12-25 信越化学工業株式会社 単結晶ダイヤモンド基板の製造方法
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
DE102009057020B4 (de) 2009-12-03 2021-04-29 Solaero Technologies Corp. Wachstumssubstrate für invertierte metamorphe Multijunction-Solarzellen
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
TW201133945A (en) * 2010-01-12 2011-10-01 jian-min Song Diamond LED devices and associated methods
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US8154052B2 (en) 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
US8536022B2 (en) 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
KR101763984B1 (ko) 2010-09-10 2017-08-01 베르라세 테크놀러지스 엘엘씨 반도체 도너로부터 분리된 층을 사용하여 광전자 디바이스를 제조하는 방법 및 그것에 의해 제조된 디바이스
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
DE102011012298A1 (de) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP2013001624A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその評価方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
FR2984007B1 (fr) * 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
JP5978548B2 (ja) 2012-02-29 2016-08-24 エレメント シックス テクノロジーズ ユーエス コーポレイション ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
EP2645428A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijuntion solar cell devices
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
WO2014066740A1 (en) 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US10041187B2 (en) 2013-01-16 2018-08-07 QMAT, Inc. Techniques for forming optoelectronic devices
JP6146111B2 (ja) * 2013-04-26 2017-06-14 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
EP2933824B1 (en) * 2014-04-14 2021-08-18 Nxp B.V. Substrate arrangement
FR3039003B1 (fr) 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
CN105420812B (zh) * 2015-09-16 2019-02-05 新疆天科合达蓝光半导体有限公司 一种从籽晶托上剥离碳化硅籽晶的方法
JP2017079090A (ja) * 2015-10-22 2017-04-27 株式会社東芝 磁気記録媒体、及び磁気記録再生装置
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
FR3079534B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
DE102019114328B4 (de) 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
EP3939070A4 (en) * 2019-03-12 2022-05-18 The Regents of the University of California PROCEDURE FOR REMOVING A ROD FROM ONE OR MORE DEVICES USING SUPPORT PLATES
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
FR3114909B1 (fr) * 2020-10-06 2023-03-17 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
CN115261992A (zh) * 2022-09-28 2022-11-01 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合籽晶及其制备方法与应用

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
US6114188A (en) 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP3707200B2 (ja) * 1997-05-09 2005-10-19 株式会社デンソー 半導体基板の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3643225B2 (ja) * 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
JP3765457B2 (ja) * 1999-01-08 2006-04-12 豊田合成株式会社 半導体素子
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2000261088A (ja) * 1999-03-05 2000-09-22 Hitachi Ltd 発光素子
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102511074A (zh) * 2010-06-04 2012-06-20 住友电气工业株式会社 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件
CN113990940A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Also Published As

Publication number Publication date
EP1344246B1 (fr) 2007-01-24
JP2004517472A (ja) 2004-06-10
KR20030059280A (ko) 2003-07-07
TW536728B (en) 2003-06-11
KR100805469B1 (ko) 2008-02-20
JP5324803B2 (ja) 2013-10-23
DE60138233D1 (de) 2009-05-14
EP1791170A2 (fr) 2007-05-30
US7235462B2 (en) 2007-06-26
CN1217381C (zh) 2005-08-31
US20040029359A1 (en) 2004-02-12
US20050026394A1 (en) 2005-02-03
DE60126328T2 (de) 2007-11-08
WO2002043112A2 (fr) 2002-05-30
DE60126328D1 (de) 2007-03-15
EP1791170B1 (fr) 2009-04-01
ATE352866T1 (de) 2007-02-15
CN1478295A (zh) 2004-02-25
FR2817394A1 (fr) 2002-05-31
EP1791170A3 (fr) 2007-07-04
CN100399511C (zh) 2008-07-02
FR2817394B1 (fr) 2003-10-31
WO2002043112A3 (fr) 2002-07-18
JP2008219019A (ja) 2008-09-18
ATE427559T1 (de) 2009-04-15
EP1344246A2 (fr) 2003-09-17
AU2002222036A1 (en) 2002-06-03
US6794276B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
CN1217381C (zh) 化合物半导体衬底及其制造方法
CN100343424C (zh) 一种用于制造由单晶半导体材料制成的无支撑衬底的方法
US7655537B2 (en) Semiconductor substrates having useful and transfer layers
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1249780C (zh) 生长GaN晶体衬底的方法和GaN晶体衬底
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1826433A (zh) 外延生长层的制造方法
CN1826434A (zh) 制造外延生长层的方法
CN101459215B (zh) 采用自剥离用于生产氮化镓单晶衬底的方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1802739A (zh) 外延基片的制备方法
CN1427449A (zh) 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN1436365A (zh) 氮化镓层的制备方法
CN1790620A (zh) 化合物材料晶片的制造方法
CN1441982A (zh) 氮化物半导体基板及制法和使用该基板的氮化物半导体装置
CN1771583A (zh) 用于制备可分离半导体组件的工艺、特别是制成电子器件、光电器件和光学器件用的衬底
CN1959952A (zh) 再循环外延施予晶片的方法
CN1828830A (zh) 在具有空位团的衬底中形成的薄层的转移的方法
CN1910738A (zh) Ⅲ族氮化物半导体多层结构
CN103456850A (zh) 制造用于半导体器件的薄膜粘结衬底的方法
JP2005251961A (ja) Ｉｉｉ族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法
CN1720605A (zh) 多层结构的制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080702