JP6146111B2 - 半導体基板の製造方法および半導体基板 - Google Patents
半導体基板の製造方法および半導体基板 Download PDFInfo
- Publication number
- JP6146111B2 JP6146111B2 JP2013094649A JP2013094649A JP6146111B2 JP 6146111 B2 JP6146111 B2 JP 6146111B2 JP 2013094649 A JP2013094649 A JP 2013094649A JP 2013094649 A JP2013094649 A JP 2013094649A JP 6146111 B2 JP6146111 B2 JP 6146111B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming step
- material layer
- layer forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 176
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000463 material Substances 0.000 claims description 137
- 239000013078 crystal Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 58
- 238000010438 heat treatment Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 24
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 5
- 230000004075 alteration Effects 0.000 claims description 4
- 239000013077 target material Substances 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 20
- 229910002601 GaN Inorganic materials 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 17
- 125000004429 atom Chemical group 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- -1 argon ions Chemical class 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
本明細書では、発光装置を作成するための半導体基板の製造方法等に関する技術を開示する。
ＬＥＤ（Light Emitting Diode）などの発光装置を製造するために用いられる、窒化ガリウム（ＧａＮ）成長層を備えた半導体基板が知られている。ＧａＮ層を備えた半導体基板を製造する方法として、サファイア基板、単結晶Ｓｉ基板、単結晶ＳｉＣ基板、単結晶ＧａＮ基板などにＧａＮ層をエピタキシャル成長する手法が提案されている。また関連する技術として、特許文献１が開示されている。
近年、高輝度の発光装置が必要とされている。従って、発光効率の高い発光装置を作成するための、ＧａＮ層を備えた半導体基板が要求されている。
本明細書では、発光装置用の半導体基板の製造方法を開示する。この発光装置用の半導体基板の製造方法は、多結晶ＳｉＣの支持基板の表面に、互いに屈折率が異なる第１材料層と第２材料層とが交互に複数層積層している積層構造層を形成する積層構造層形成工程を備えている。積層構造層の表面に、単結晶ＳｉＣの単結晶層を貼り合わせる貼り合わせ工程を備えている。
上記方法では、積層構造層が反射膜として機能するため、単結晶層の下層に反射膜が配置された構造を形成することができる。これにより、単結晶層の上方に配置されている発光層で発生した可視光が、支持基板を通過することがない。よって、支持基板内で光強度が減衰してしまうことを防止できるため、支持基板の下層に反射膜を形成する場合に比して、発光効率を高めることができる。
本明細書に開示されている技術によれば、発光装置を作成するための半導体基板の製造方法等を提供することができる。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）上記の半導体基板の製造方法では、積層構造層形成工程は、支持基板の表面を改質して支持基板非晶質層を形成する支持基板非晶質層形成工程を備えていても良い。支持基板非晶質層の表面に第１材料層を形成する第１の第１材料層形成工程を備えていても良い。第１材料層の表面を改質して第１表面変質層を形成する第１の表面変質層形成工程を備えていても良い。第１表面変質層の表面に第２材料層を形成する第２材料層形成工程を備えていても良い。第２材料層の表面を改質して第２表面変質層を形成する第２の表面変質層形成工程を備えていても良い。第２表面変質層の表面に第１材料層を形成する第２の第１材料層形成工程を備えていても良い。第１の表面変質層形成工程、第２材料層形成工程、第２の表面変質層形成工程、および第２の第１材料層形成工程は、複数回繰り返されてもよい。発光装置用の半導体基板の製造方法は、積層構造層が形成されている状態の支持基板を熱処理する熱処理工程をさらに備えていてもよい。第１表面変質層および第２表面変質層は、未結合手が高密度で存在する状態となっている層である。熱処理工程を行うことにより、第１表面変質層および第２表面変質層で未結合手を再結合させることができる。第１表面変質層は、第１材料層と第２材料層とを共有結合によって強固に接合させることができる。同様に、第２表面変質層は、第２材料層と第１材料層とを共有結合によって強固に接合させることができる。従って、積層構造層を形成している各層の層剥がれを防止することができる。
第１表面変質層および第２表面変質層は、未結合手を持つ原子が未加工層に比して高密度で存在するため、未加工層に比して原子の流動性が高い。よって、第１表面変質層および第２表面変質層を形成している原子が流動することによって、支持基板と単結晶層との線熱膨張係数の差に起因して発生する応力などの、各種の応力を緩和することができる。これにより、応力起因で生じる単結晶層中の結晶欠陥解消させることができる。
（特徴２）上記の半導体基板の製造方法では、支持基板非晶質層形成工程は、真空中で原子レベルの粒子を支持基板の表面に照射することによって行われてもよい。支持基板非晶質層形成工程が行われた真空中において、第１の第１材料層形成工程が引き続き行われてもよい。第１の表面変質層形成工程は、真空中で原子レベルの粒子を第１材料層の表面に照射することによって行われてもよい。第１の表面変質層形成工程が行われた真空中において、第２材料層形成工程が引き続き行われてもよい。第２の表面変質層形成工程は、真空中で原子レベルの粒子を第２材料層の表面に照射することによって行われてもよい。第２の表面変質層形成工程が行われた真空中において、第２の第１材料層形成工程が引き続き行われてもよい。真空中で原子レベルの粒子を照射することにより、第１材料層の表面や第２材料層の表面に存在する酸化膜や吸着層を除去することができる。また、真空中において第１材料層形成工程や第２材料層形成工程を行うことで、酸化膜や吸着層が除去された清浄面に第１材料層や第２材料層を形成することができる。
（特徴３）上記の半導体基板の製造方法では、第１の第１材料層形成工程、第２の第１材料層形成工程、および第２材料層形成工程は、ターゲット材に原子レベルの粒子を照射することによって行われてもよい。支持基板非晶質層形成工程、第１の表面変質層形成工程、および第２の表面変質層形成工程は、第１材料層の表面および第２材料層の表面に原子レベルの粒子を照射することによって行われてもよい。これにより、第１材料層形成工程および第２材料層形成工程と、第１表面変質層形成工程および第２表面変質層形成工程とを、共通の機構を用いて行うことができるため、装置構成を簡略化することが可能となる。
（特徴４）上記の半導体基板の製造方法では、熱処理工程の温度は、８００℃以上であってもよい。これにより、第１表面変質層および第２表面変質層を形成している原子を流動させて応力を緩和した上で、当該第１表面変質層および第２表面変質層を再結合させることができる。
（特徴５）上記の半導体基板の製造方法では、第１表面変質層および第２表面変質層の厚さは、０．５ナノメートル以上であってもよい。これにより、第１表面変質層および第２表面変質層を形成している原子の流動性を確保することができるため、第１表面変質層および第２表面変質層によって、半導体基板に発生する応力を緩和することが可能となる。
（特徴６）上記の半導体基板の製造方法では、熱処理工程は、貼り合わせ工程の前に行われてもよい。これにより、積層構造層内の応力を緩和した上で、積層構造層の表面に単結晶ＳｉＣの単結晶層を貼り合わせることが可能となる。
（特徴７）上記の半導体基板の製造方法では、第１材料層は屈折率が３．５以上の薄膜であり、第２材料層は屈折率３以下の薄膜であってもよい。これにより、積層構造層を反射膜として機能させることができる。
（特徴８）上記の半導体基板の製造方法では、貼り合わせ工程は、積層構造層の表面を改質して第３表面変質層を形成するとともに、単結晶層の表面を非晶質に改質する第４表面変質層を形成する第３の表面変質層形成工程を備えていてもよい。貼り合わせ工程は、第３表面変質層と第４表面変質層とを接触させる接触工程を備えていてもよい。熱処理工程は、第３表面変質層と第４表面変質層とが接触している状態の支持基板を熱処理してもよい。第３表面変質層と第４表面変質層とが接触している状態で熱処理工程を行うことにより、第３表面変質層および第４表面変質層を再結晶化させることができる。第３表面変質層と第４表面変質層とが一体となって再結晶化するため、上記積層構造層が付与された支持基板と単結晶層とを強固に接合させることができる。
（特徴９）上記の半導体基板の製造方法では、第３の表面変質層形成工程は、真空中で原子レベルの粒子を照射することによって行われてもよい。第３の表面変質層形成工程が行われた真空中において、接触工程が引き続き行われてもよい。真空中で原子レベルの粒子を照射することにより、支持基板の表面や半導体の単結晶層の表面に存在する酸化膜や吸着層を除去することができる。また、真空中において接触工程を行うことで、酸化膜や吸着層が除去された清浄な面同士を接合させることができる。
（特徴１０）単結晶層の表面に化合物半導体のエピタキシャル成長層を成長させる成長工程をさらに備えていてもよい。これにより、化合物半導体成長層を用いた発光装置を作成するための半導体基板を形成することができる。ここで、化合物半導体は、例えば、ＳｉＣ、ＧａＮの単結晶であってもよい。
（特徴１１）上記の半導体基板は、多結晶ＳｉＣの支持基板を備えている。支持基板の表面に配置されている積層構造層を備えている。積層構造層の表面に配置されている単結晶ＳｉＣの単結晶層を備えている。積層構造層は、互いに屈折率が異なる第１材料層と第２材料層とが交互に複数層積層している構造を有している。積層構造層は反射膜として機能するため、単結晶層の下層に反射膜が配置された貼り合わせ基板を形成することができる。
（特徴１２）上記の半導体基板は、単結晶層の表面に配置されている化合物半導体単結晶層をさらに備えていてもよい。これにより、化合物半導体単結晶層を用いた発光装置を製造することが可能となる。ここで、化合物半導体は、例えば、ＳｉＣ、ＧａＮであってもよい。
（特徴１３）上記の半導体基板では、第１材料層は屈折率が３．５以上の薄膜であり、第２材料層は屈折率が３以下の薄膜であってもよい。これにより、積層構造層を反射膜として機能させることができる。第１材料層としては、例えば、Ｓｉなどであってもよい。また、第２材料層としては、例えば、ＳｉＣ、などであってもよい。
＜貼り合わせ基板の構成＞
実施例１に係る半導体基板の製造方法によって形成される貼り合わせ基板１０の一例を、図２を用いて説明する。図２に、本実施例に係る半導体基板の製造方法によって製造された貼り合わせ基板１０の断面図を示す。図２に示すように、貼り合わせ基板１０は、多結晶ＳｉＣの支持基板１１と、支持基板１１の表面に配置されている積層構造層１２と、積層構造層１２の表面に配置されている４Ｈ−ＳｉＣの単結晶層１３と、単結晶層１３の表面に配置されている単結晶のＧａＮ層１４と、を備えている。
実施例１に係る半導体基板の製造方法によって形成される貼り合わせ基板１０の一例を、図２を用いて説明する。図２に、本実施例に係る半導体基板の製造方法によって製造された貼り合わせ基板１０の断面図を示す。図２に示すように、貼り合わせ基板１０は、多結晶ＳｉＣの支持基板１１と、支持基板１１の表面に配置されている積層構造層１２と、積層構造層１２の表面に配置されている４Ｈ−ＳｉＣの単結晶層１３と、単結晶層１３の表面に配置されている単結晶のＧａＮ層１４と、を備えている。
支持基板１１は、積層構造層１２〜ＧａＮ層１４を補強するための基板であり、高い結晶性が要求されない基板である。支持基板１１を形成している多結晶ＳｉＣは、様々なポリタイプのＳｉＣ結晶が混在していても良い。様々なポリタイプが混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板１１を製造するコストを低減させることが可能となる。支持基板１１の厚さＴ１１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴ１１は、例えば、支持基板１１の直径が１００ｍｍである場合には、１００μｍ〜３００ｕｍ程度であってもよい。
図３に、積層構造層１２の部分拡大図を示す。積層構造層１２は、第１材料層Ｌ１１〜Ｌ１６と、第２材料層Ｌ２１〜Ｌ２５とが、交互に複数層積層している構造を有している。積層構造層１２は、高屈折率の第１材料層と、低屈折率の第２材料層とを交互に積層させた層である。第１材料層は例えばＳｉであり、屈折率ｎ１は４．０である。第２材料層は例えばＳｉＣであり、屈折率ｎ２は２．６３である。各層の厚さｄは、光学膜厚にして１／４波長とすればよい。すなわち、反射させたい波長λに対する層材料の屈折率をｎとした場合に、ｄ＝λ／４ｎとすればよい。図３の積層構造層１２は、第１材料層と第２材料層とが組み合わされた層が、５周期分積層された構造を有している。これにより、反射率を約９９％とすることができる。
＜貼り合わせ基板の製造方法＞
本実施例に係る貼り合わせ基板１０の製造方法を、図１のフローと、図４〜図１５の模式図を用いて説明する。図４〜図１５は、貼り合わせ基板１０を製造する各工程における、部分断面図である。本実施例では、例として、第１材料層および第２材料層の形成に、グロー放電スパッタリング法を用いる場合を説明する。また、単結晶層１３を貼り合わせるために、水素原子のアブレーションによる剥離技術（スマートカット法とも呼ばれる）を用いる場合を説明する。
本実施例に係る貼り合わせ基板１０の製造方法を、図１のフローと、図４〜図１５の模式図を用いて説明する。図４〜図１５は、貼り合わせ基板１０を製造する各工程における、部分断面図である。本実施例では、例として、第１材料層および第２材料層の形成に、グロー放電スパッタリング法を用いる場合を説明する。また、単結晶層１３を貼り合わせるために、水素原子のアブレーションによる剥離技術（スマートカット法とも呼ばれる）を用いる場合を説明する。
積層構造層形成工程を説明する。積層構造層形成工程は、ステップＳ１〜Ｓ７を備えている。ステップＳ１において、支持基板非晶質層形成工程が行われる。具体的に説明する。ＰＶＤ装置のチャンバー内の基板保持部（不図示）に、支持基板１１を載置する。そして支持基板１１の周縁部を不図示のクランプで固定する。真空排気装置を用いて、チャンバー内を高真空状態にする。真空度は、例えば１×１０−７Ｐａ程度であってもよい。次に、アルゴン供給部からアルゴンガスの供給が開始される。アルゴンガスの流量は、チャンバー内の高真空状態が維持されるような流量とされる。直流電源部によって、基板保持部とターゲットとの間に直流高電圧を印加してグロー放電を起こさせ、アルゴンガスのプラズマを発生させる。直流高電圧は、基板保持部がマイナス電圧、ターゲットがプラス電圧となるように印加される。プラスイオン化したアルゴンガスを、マイナス電極側（すなわち、基板保持部）に引き付けることで、アルゴンイオンを支持基板１１の表面１１ａに衝突させることができる。これは、いわゆる逆スパッタリングと呼ばれる技術の一種である。
これにより、表面１１ａの結晶構造を、表面から一定の深さで破壊することができる。その結果、図４の部分拡大図に示すように、支持基板１１の表面に、ＳｉとＣを含んでいる非晶質層１１ｂを形成することができる。非晶質層１１ｂの厚さＴ１１ｂは、アルゴンイオンの衝突エネルギーにより制御することができる。逆スパッタリングの条件は、例えば、スパッタリング電力が５〜１５（ｋＷ）、逆スパッタリング時間が５〜６００（ｓｅｃ）、アルゴンの導入圧力が０．５〜１（Ｐａ）、であってもよい。また、非晶質層１１ｂの厚さＴ１１ｂは、０．５（ｎｍ）以上であることが好ましい。
ステップＳ２において、第１の第１材料層形成工程が行われる。具体的には、ＰＶＤ装置で使用する直流高電圧を、基板保持部がプラス電圧、Ｓｉの第１ターゲットがマイナス電圧となるように印加する。これにより、プラスイオン化したアルゴンガスを、マイナス電極側（すなわち、Ｓｉの第１ターゲット）に引き付けることで、アルゴンイオンが第１ターゲットの表面に衝突し、Ｓｉ粒子がスパッタされる。これにより、図５の部分拡大図に示すように、非晶質層１１ｂの表面に、Ｓｉの第１材料層Ｌ１１を形成することができる。また第１の第１材料層形成工程は、支持基板非晶質層形成工程が行われた真空中において、引き続き行われてもよい。これにより、酸化膜や吸着層が除去された清浄面に、第１材料層を形成することができる。
ステップＳ３において、第１の表面変質層形成工程が行われる。具体的には、アルゴンイオンを第１材料層Ｌ１１の表面に衝突させる、逆スパッタリングを行う。逆スパッタリングの詳しい内容は、前述のステップＳ１と同様であるため、ここでは説明を省略する。これにより、図６の部分拡大図に示すように、第１材料層Ｌ１１の表面に、Ｓｉを含んでいる表面変質層Ｌ１１ｂを形成することができる。表面変質層Ｌ１１ｂの厚さＴＬ１１ｂは、０．５（ｎｍ）以上であることが好ましい。
ステップＳ４において、第２材料層形成工程が行われる。具体的には、ＰＶＤ装置で使用する直流高電圧を、基板保持部がプラス電圧、ＳｉＣの第２ターゲットがマイナス電圧となるように印加する。これにより、プラスイオン化したアルゴンガスを、マイナス電極側（すなわち、ＳｉＣの第２ターゲット）に引き付けることで、アルゴンイオンが第２ターゲットの表面に衝突し、ＳｉＣ粒子がスパッタされる。これにより、図７の部分拡大図に示すように、表面変質層Ｌ１１ｂの表面に、ＳｉＣの第２材料層Ｌ２１を形成することができる。また、第１材料層Ｌ１１および第２材料層Ｌ２１によって、積層構造層の１周期目が形成される。なお、第２材料層形成工程は、第１の表面変質層形成工程が行われた真空中において、引き続き行われてもよい。
ステップＳ５において、第２の表面変質層形成工程が行われる。具体的には、アルゴンイオンを第２材料層Ｌ２１の表面に衝突させる、逆スパッタリングを行う。逆スパッタリングの詳しい内容は、前述のステップＳ１と同様であるため、ここでは説明を省略する。これにより、図８の部分拡大図に示すように、第２材料層Ｌ２１の表面に、ＳｉとＣを含んでいる表面変質層Ｌ２１ｂを形成することができる。表面変質層Ｌ２１ｂの厚さＴＬ２１ｂは、０．５（ｎｍ）以上であることが好ましい。
ステップＳ６において、第２の第１材料層形成工程が行われる。具体的な内容は、前述したステップＳ２と同様であるため、説明を省略する。これにより、図９の部分拡大図に示すように、表面変質層Ｌ２１ｂの表面に、Ｓｉの第１材料層Ｌ１２を形成することができる。また、第２の第１材料層形成工程は、第２の表面変質層形成工程が行われた真空中において、引き続き行われてもよい。これにより、酸化膜や吸着層が除去された清浄面に、第１材料層を形成することができる。
ステップＳ７において、積層構造層が完成したか否かが判断される。具体的には、第１材料層と第２材料層とが５周期分積層されたか否かが判断される。積層構造層が完成していない場合（Ｓ７：ＮＯ）にはＳ３へ戻り、ステップＳ３からＳ６が繰り返される。これにより、次の周期の第１材料層および第２材料層が積層される。一方、第１材料層と第２材料層とが５周期分積層され、図１０に示す積層構造層１２が完成した場合（Ｓ７：ＹＥＳ）には、ステップＳ８へ進む。
ステップＳ８およびＳ９では、貼り合わせ工程が行われる。まず、積層構造層１２が形成されている支持基板１１、および、ＳｉＣ単結晶基板２０（図１１参照）が準備される。ＳｉＣ単結晶基板２０は、ＳｉＣ単結晶基板２０の表面から水素イオンを注入する、イオン注入工程が行われた基板である。図１１の模式図に示すように、表面から所定深さに、水素イオン注入層２１が形成されている。図１１では、打ち込まれた水素イオンを白抜きの丸印で擬似的に示している。水素原子のアブレーションによる剥離技術により剥離される単結晶層１３の厚さＴ３１は、イオン注入する水素イオンのエネルギーにより制御できる。厚さＴ３１は、０．１〜２０（μｍ）の範囲であっても良い。なお、水素イオンの注入方法は、周知の方法でよいため、ここでは説明を省略する。
ステップＳ８において、表面変質層形成工程が行われる。表面変質層形成工程は、支持基板１１上に形成されている積層構造層１２の表面を改質して未結合手密度が高い表面変質層１２ｂを形成するとともに、単結晶層１３の表面を改質して非晶質層１３ｂを形成する工程である。非晶質層は、原子が結晶構造のような規則性を持たない状態となっている層である。
具体的に説明する。図１２に示すように、ＳｉＣ単結晶基板２０と、積層構造層１２が形成されている支持基板１１とを、チャンバー１０１内にセットする。次に、ＳｉＣ単結晶基板２０と支持基板１１との相対位置の位置合わせを行う。位置合わせは、後述する接触工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー１０１内を真空状態にする。チャンバー１０１内の真空度は、例えば、１×１０−８〜１×１０−６（Ｐａ）程度であってもよい。
図１３に示すように、積層構造層１２の表面１２ａおよび単結晶層１３の表面１３ａに、照射ビーム源１０２を用いて、アルゴンの中性原子ビームを照射する。これにより、表面１２ａおよび１３ａの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、Ｓｉを含んでいる表面変質層１２ｂ、および、ＳｉとＣを含んでいる非晶質層１３ｂを形成することができる。表面変質層１２ｂの厚さＴ１２ｂ、および非晶質層１３ｂの厚さＴ１３ｂは、照射ビーム源１０２から照射されるアルゴンの中性原子ビームのエネルギーにより制御できる。例えば、厚さＴ１２ｂおよびＴ１３ｂを１〜１００（ｎｍ）の範囲内にする場合には、０．１〜１００（Ｐａ）のガス圧力、および１〜２（ｋｅＶ）の入射エネルギーで、アルゴン原子を照射してもよい。
また、表面変質層形成工程では、表面１２ａおよび１３ａの酸化膜や吸着層を除去して結合手を表出させることができるため、表面１２ａおよび１３ａを活性化することができる。また表面変質層形成工程は真空中での処理であるため、表面１２ａおよび１３ａは、酸化等されず活性状態を保持することができる。
ステップＳ９において、接触工程が行われる。接触工程では、図１４に示すように、支持基板１１上の積層構造層１２の表面変質層１２ｂと、ＳｉＣ単結晶基板２０の非晶質層１３ｂとを、チャンバー１０１内で、真空中で接触させる。これにより、図１５の部分拡大図に示すような構造が形成される。接触工程での接触圧力は、例えば、０．５（ＭＰａ）以下であってもよい。また、接触後に支持基板１１とＳｉＣ単結晶基板２０とが離反しないように、不図示のジグ等を用いて固定してもよい。
ステップＳ１０において、熱処理工程が行われる。熱処理工程では、図１５に示す構造を有する基板を熱処理する。熱処理工程は、第１熱処理工程と、第１熱処理工程よりも高温で処理する第２熱処理工程を備えていてもよい。熱処理工程は、チャンバー１０１内で減圧下で行われても良いし、チャンバー１０１以外の他の炉内で行われても良い。
第１熱処理工程では、支持基板１１およびＳｉＣ単結晶基板２０が、８００℃以上の所定温度（例えば１０００℃程度）に加熱される。第１熱処理工程の処理時間は、例えば、１秒〜２時間の範囲内であってよい。これにより、図１５に示す構造に含まれている全ての表面変質層（１１ｂ、Ｌ１１ｂ〜Ｌ１５ｂ、Ｌ２１ｂ〜Ｌ２５ｂ、１２ｂ、および１３ｂ）に、流動性を持たせることができる。また第１熱処理工程によって、ＳｉＣ単結晶基板２０を水素イオン注入層２１で破断させることができる。従って、単結晶層１３の上方に位置していたＳｉＣ単結晶基板２０を取り除くことができる。
第１熱処理工程後に、第２熱処理工程が行われる。第２熱処理工程では、支持基板１１および単結晶層１３が、１０００〜１４００℃の範囲内で加熱される。第２熱処理工程の処理時間は、例えば、１０秒〜６００秒（時間）の範囲内であってよい。第２熱処理工程により、図１５に示す構造に含まれている非晶質層１１ｂ（支持基板非晶質層）および非晶質層１３ｂ（第４表面変質層）を、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ結晶化させることができる。従って結晶化が完了すると、非晶質層１１ｂ（支持基板非晶質層）および非晶質層１３ｂ（第４表面変質層）が消滅する。同時に、図１５に示す構造に含まれているすべての表面変質層（Ｌ１１ｂ〜Ｌ１５ｂ、Ｌ２１ｂ〜Ｌ２５ｂ）が一体化し、図３に示す構造が形成される。
ステップＳ１１において、単結晶層１３の表面に、単結晶のＧａＮ層１４を成長させる、エピタキシャル成長工程が行われる。エピタキシャル成長工程では、単結晶層１３の表面のＳｉＣ結晶面に揃うように、ＧａＮ結晶のヘテロエピタキシャル成長が行われる。これにより、図２に示す貼り合わせ基板１０が完成する。なお、使用されるエピタキシャル成長方法は、周知の方法でよいため、ここでは説明を省略する。また、ＧａＮ層１４の厚さは、後述するデバイス作成工程で作製するデバイスに応じて定めればよい。
図２に示す貼り合わせ基板１０は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板１０に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができる。これにより、貼り合わせ基板１０を用いて、各種の発光装置を形成することができる。
＜効果＞
積層構造層１２が反射膜として機能するため、単結晶層１３の下層に反射膜が配置された構造を形成することができる。これにより、貼り合わせ基板１０を用いてＬＥＤなどの発光装置を製造した場合に、単結晶層１３の上方に形成されている発光層で発生した可視光が、支持基板１１に侵入することがない。よって、支持基板１１内で光強度が減衰してしまうことを防止できるため、発光装置の発光効率を高めることができる。
積層構造層１２が反射膜として機能するため、単結晶層１３の下層に反射膜が配置された構造を形成することができる。これにより、貼り合わせ基板１０を用いてＬＥＤなどの発光装置を製造した場合に、単結晶層１３の上方に形成されている発光層で発生した可視光が、支持基板１１に侵入することがない。よって、支持基板１１内で光強度が減衰してしまうことを防止できるため、発光装置の発光効率を高めることができる。
表面変質層Ｌ１１ｂ〜Ｌ１５ｂおよびＬ２１ｂ〜Ｌ２５ｂ（図１５参照）は、原子配列の規則性が失われているとともに、未加工層に比して未結合手が高密度で存在する状態となっている層である。よって、熱処理工程（ステップＳ１０）を行うことにより、これらの層を流動させるとともに一体化させることができる。表面変質層Ｌ１１ｂは、下面の第１材料層Ｌ１１および上面の第２材料層Ｌ２１と一体となるため、第１材料層Ｌ１１と第２材料層Ｌ２１とを共有結合によって強固に接合させることができる。同様に、表面変質層Ｌ２１ｂは、下面の第２材料層Ｌ２１および上面の第１材料層Ｌ１２と一体となるため、第２材料層Ｌ２１と第１材料層Ｌ１２とを共有結合によって強固に接合させることができる。なお、表面変質層Ｌ１２ｂ〜Ｌ１５ｂおよびＬ２２ｂ〜Ｌ２５ｂも同様であるため、説明を省略する。従って、積層構造層１２を形成している各層の層剥がれを防止することが可能となる。
表面変質層Ｌ１１ｂ〜Ｌ１５ｂおよびＬ２１ｂ〜Ｌ２５ｂは、未結合手を持つ原子が高密度で存在するため、表面変質処理が行われていない層（すなわち、未結合手を持つ原子の密度が低い層）に比して原子の流動性が高い。よって、熱処理工程（ステップＳ１０）において、これらの表面変質層を形成している原子が流動することによって、各種の応力（例：表面変質層の上面に接している層と表面変質層の下面に接している層との線熱膨張係数の差に起因して発生する応力）を緩和することができる。これにより、積層構造層１２の全体を、支持基板１１と単結晶層１３との間の応力緩和層として機能させることができる。よって、応力で生じる単結晶層１３の結晶欠陥を解消させることができる。すなわち、本明細書に開示されている貼り合わせ基板では、積層構造層１２（すなわち反射膜）を剥がれのないように作成するために、積層構造層１２を形成する各層の層間に表面変質層を介在させる、という構成を有している。また、この構成を有しているために、積層構造層１２を応力緩和層としても機能させることができる。これにより、支持基板１１（多結晶ＳｉＣ）と単結晶層１３（単結晶ＳｉＣ）との接合基板において、膜剥がれのない高い接合強度をもちつつ、反射膜が層間に配置されている構造を形成するとともに、単結晶層１３の結晶欠陥密度を低減させることができる。よって、単結晶層１３の表面に、欠陥密度の低いＧａＮ層１４をエピタキシャル成長させることが可能となる。
高輝度ＬＥＤを製造するための半導体基板として、支持基板上にＧａＮ層をエピタキシャル成長させた構成を備えた半導体基板が用いられている。半導体基板には、ＧａＮ層の欠陥密度を低減させることができること、熱伝導性が高いこと、安価であること、発光効率が高いＬＥＤを製造できること、などの各種の性能が要求される。支持基板としてサファイア基板や単結晶Ｓｉ基板を用いる場合には、格子定数の不整合によりＧａＮ層の欠陥密度が高くなったり、熱伝導性が低下するなどの問題がある。また支持基板として単結晶ＳｉＣ基板を用いる場合には、サファイア基板や単結晶Ｓｉ基板よりもＧａＮ層の欠陥密度を低くすることができる。しかし、単結晶ＳｉＣ基板は高価である。また、ＳｉＣ単結晶は可視光を透過するため、発光層で発生した可視光が単結晶ＳｉＣ基板内で減衰してしまう問題がある。また反射膜を作成する場合においても、反射膜はＳｉＣ単結晶の裏面に作成することになるため、可視光の単結晶ＳｉＣ基板内への侵入を防止することができず、単結晶ＳｉＣ基板内で光強度が減衰してしまう。一方、本明細書で開示されている貼り合わせ基板１０（図２参照）は、積層構造層１２を介して、支持基板１１（多結晶ＳｉＣ）と単結晶層１３（単結晶ＳｉＣ）とを貼り合わせる構造を有している。積層構造層１２は、反射膜として機能するため、可視光が支持基板１１に侵入することを防止することができ、光強度が支持基板１１内で減衰してしまうことを防止できる。また積層構造層１２は、応力緩和層として機能するため、単結晶層１３の欠陥密度を低減することができる結果、単結晶層１３上に成長させるＧａＮ層の欠陥密度を低減させることができる。また、多結晶ＳｉＣは単結晶ＳｉＣに比して安価であるため、支持基板として単結晶ＳｉＣ基板を用いる場合に比して、半導体基板の製造コストを低減することが可能となる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
＜変形例＞
第１材料層および第２材料層の材料には、屈折率がある程度異なる組合せであれば、各種の材料を用いることができる。例えば、第１材料層にＳｉ（屈折率＝４．０）を使用し、第２材料層にＳｉＯ２（屈折率＝１．４６）を使用してもよい。
第１材料層および第２材料層の材料には、屈折率がある程度異なる組合せであれば、各種の材料を用いることができる。例えば、第１材料層にＳｉ（屈折率＝４．０）を使用し、第２材料層にＳｉＯ２（屈折率＝１．４６）を使用してもよい。
第１材料層と第２材料層との積層順番は、本明細書に記載の順番に限られない。支持基板１１の直上に低屈折率の第２材料層が積層され、その第２材料層の直上に高屈折率の第１材料層が積層される順番であってもよく、この場合も積層構造層１２を反射膜として機能させることができる。
積層構造層１２を構成する最上層は、第１材料層および第２材料層の何れであってもよい。例えば、図１０に示す構造において、第１材料層Ｌ１６および表面変質層Ｌ２５ｂが形成されず、積層構造層１２の最上面に第２材料層Ｌ２５が表出している構造であってもよい。
支持基板１１と、その直上に積層される第１材料層Ｌ１１とは、同一材料であってもよい。また、積層構造層１２の最上層である第１材料層Ｌ１６と、単結晶層１３とは、同一材料であってもよい。例えば、多結晶ＳｉＣの支持基板１１の表面に非晶質層１１ｂを形成し、この非晶質層１１ｂの表面にＳｉＣの第１材料層Ｌ１１を形成してもよい。これによっても、第２熱処理工程によって非晶質層１１ｂが結晶化させることができるため、支持基板１１と第１材料層Ｌ１１とを強固に接合することができる。
熱処理工程を行うタイミングは、貼り合わせ工程（ステップＳ８およびＳ９）の後に限られず、貼り合わせ工程の前に行ってもよい。これにより、積層構造層１２内の応力を緩和した上で、積層構造層１２の表面に単結晶層１３を貼り合わせることが可能となる。
積層構造層形成工程（ステップＳ１〜Ｓ７）では、各種のＰＶＤ法を用いることができる。例えば、イオンガンでターゲットを照射する、イオンビームスパッタリングなども使用可能である。この場合、イオンガンで基板表面を照射すれば、逆スパッタリングを行うことができる。
ステップＳ１、Ｓ３、Ｓ５、Ｓ８において、表面変質層や非晶質層を形成する際に用いられる方法は、アルゴンイオンの照射に限られない。例えば、Ｈｅ、水素、Ａｒ、Ｓｉ、Ｃなどの、原子または分子またはイオンなどを照射する方法であってもよい。
ステップＳ２、Ｓ４、Ｓ６において、第１材料層や第２材料層を形成する方法は、スパッタリングに限られない。例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いてもよい。この場合、チャンバー等のクリーニングに用いるプラズマを用いて、基板表面をクリーニングすることによって、逆スパッタリングと同様の作用を得ることができる。
ステップＳ１〜Ｓ７は、同一チャンバー内で行なわれてもよいし、形成する層に応じてチャンバーを変更して行われてもよい。
熱処理工程（ステップＳ４）において、第１熱処理工程と第２熱処理工程とを備えるとしたが、１つの熱処理工程でもよい。また、熱処理工程において、処理時間に対する温度変化の態様は、様々であってよい。
支持基板１１に使用される材料は、多結晶ＳｉＣに限られない。単結晶層１３に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、ＳｉＣ、Ｓｉ、ＡｌＮ、Ａｌ２Ｏ３、ＧａＮ、Ｓｉ３Ｎ４、ＳｉＯ２、Ｔａ２Ｏ５、などのうちの少なくとも１種類の材料であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：貼り合わせ基板、１１：支持基板、１２：積層構造層、１３：単結晶層、１４：ＧａＮ層、Ｌ１１〜Ｌ１６：第１材料層、１１ｂ：非晶質層、Ｌ１１ｂ〜Ｌ１５ｂおよびＬ２１ｂ〜Ｌ２５ｂ：表面変質層、１２ｂ：表面変質層、１３ｂ：非晶質層、２０：ＳｉＣ単結晶基板、２１：水素イオン注入層、Ｌ２１〜Ｓ２５：第２材料層、１０１：チャンバー、１０２：照射ビーム源
Claims (10)
- 多結晶ＳｉＣの支持基板の表面に、互いに屈折率が異なる第１材料層と第２材料層とが交互に複数層積層している積層構造層を形成する積層構造層形成工程と、
前記積層構造層が形成されている状態の前記支持基板を熱処理する熱処理工程と、
前記積層構造層の表面に、単結晶ＳｉＣの単結晶層を貼り合わせる貼り合わせ工程と、
を備え、
前記積層構造層形成工程は、
前記支持基板の表面を改質して支持基板非晶質層を形成する支持基板非晶質層形成工程と、
前記支持基板非晶質層の表面に前記第１材料層を形成する第１の第１材料層形成工程と、
前記第１材料層の表面を改質して第１表面変質層を形成する第１の表面変質層形成工程と、
前記第１表面変質層の表面に前記第２材料層を形成する第２材料層形成工程と、
前記第２材料層の表面を改質して第２表面変質層を形成する第２の表面変質層形成工程と、
前記第２表面変質層の表面に前記第１材料層を形成する第２の第１材料層形成工程と、
を備えており、
前記第１の表面変質層形成工程、前記第２材料層形成工程、前記第２の表面変質層形成工程、および前記第２の第１材料層形成工程は、複数回繰り返されることを特徴とする発光装置用の半導体基板の製造方法。 - 前記支持基板非晶質層形成工程は、真空中で原子レベルの粒子を前記支持基板の表面に照射することによって行われ、
前記支持基板非晶質層形成工程が行われた真空中において、前記第１の第１材料層形成工程が引き続き行われ、
前記第１の表面変質層形成工程は、真空中で原子レベルの粒子を前記第１材料層の表面に照射することによって行われ、
前記第１の表面変質層形成工程が行われた真空中において、前記第２材料層形成工程が引き続き行われ、
前記第２の表面変質層形成工程は、真空中で原子レベルの粒子を前記第２材料層の表面に照射することによって行われ、
前記第２の表面変質層形成工程が行われた真空中において、前記第２の第１材料層形成工程が引き続き行われることを特徴とする請求項１に記載の発光装置用の半導体基板の製造方法。 - 前記第１の第１材料層形成工程、前記第２の第１材料層形成工程、および前記第２材料層形成工程は、ターゲット材に前記原子レベルの粒子を照射することによって行われ、
前記支持基板非晶質層形成工程、前記第１の表面変質層形成工程、および前記第２の表面変質層形成工程は、前記第１材料層の表面および前記第２材料層の表面に前記原子レベルの粒子を照射することによって行われることを特徴とする請求項２に記載の発光装置用の半導体基板の製造方法。 - 前記熱処理工程の温度は、８００℃以上であることを特徴とする請求項１〜３の何れか１項に記載の発光装置用の半導体基板の製造方法。
- 前記支持基板非晶質層、前記第１表面変質層、および前記第２表面変質層の厚さは、０．５ナノメートル以上であることを特徴とする請求項１〜４の何れか１項に記載の発光装置用の半導体基板の製造方法。
- 前記熱処理工程は、前記貼り合わせ工程の前に行われることを特徴とする請求項１〜５の何れか１項に記載の発光装置用の半導体基板の製造方法。
- 前記第１材料層は屈折率が３．５以上の薄膜であり、
前記第２材料層は屈折率が３以下の薄膜であることを特徴とする請求項１〜６の何れか１項に記載の発光装置用の半導体基板の製造方法。 - 前記貼り合わせ工程は、
前記積層構造層の表面を改質して第３表面変質層を形成するとともに、前記単結晶層の表面を改質して第４表面変質層を形成する第３の表面変質層形成工程と、
前記第３表面変質層と前記第４表面変質層とを接触させる接触工程と、
を備えており、
前記熱処理工程は、前記第３表面変質層と前記第４表面変質層とが接触している状態の前記支持基板を熱処理することを特徴とする請求項１〜７の何れか１項に記載の発光装置用の半導体基板の製造方法。 - 前記第３の表面変質層形成工程は、真空中で原子レベルの粒子を照射することによって行われ、
前記第３の表面変質層形成工程が行われた真空中において、前記接触工程が引き続き行われることを特徴とする請求項８に記載の発光装置用の半導体基板の製造方法。 - 前記単結晶層の表面に化合物半導体のエピタキシャル成長層を成長させる成長工程をさらに備えることを特徴とする請求項１〜９の何れか１項に記載の発光装置用の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013094649A JP6146111B2 (ja) | 2013-04-26 | 2013-04-26 | 半導体基板の製造方法および半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013094649A JP6146111B2 (ja) | 2013-04-26 | 2013-04-26 | 半導体基板の製造方法および半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014216571A JP2014216571A (ja) | 2014-11-17 |
| JP6146111B2 true JP6146111B2 (ja) | 2017-06-14 |
Family
ID=51942028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013094649A Expired - Fee Related JP6146111B2 (ja) | 2013-04-26 | 2013-04-26 | 半導体基板の製造方法および半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6146111B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6152827B2 (ja) * | 2014-05-16 | 2017-06-28 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| JP6156252B2 (ja) * | 2014-05-16 | 2017-07-05 | 株式会社豊田自動織機 | 半導体基板の製造方法および半導体基板 |
| JP6507875B2 (ja) * | 2015-06-17 | 2019-05-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP2003270432A (ja) * | 2002-03-13 | 2003-09-25 | Shin Etsu Handotai Co Ltd | 可視光反射部材 |
| JP2008211164A (ja) * | 2007-01-29 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 窒化物半導体発光装置及びその製造方法 |
-
2013
- 2013-04-26 JP JP2013094649A patent/JP6146111B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014216571A (ja) | 2014-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5567569B2 (ja) | 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法 | |
| JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
| JP2016119489A (ja) | 複合基板の製造方法 | |
| KR20090093887A (ko) | 단결정 박막을 갖는 기판의 제조 방법 | |
| JP6049571B2 (ja) | 窒化物半導体薄膜を備えた複合基板の製造方法 | |
| JP4980616B2 (ja) | 半導体チップを製作するための方法 | |
| JP6146111B2 (ja) | 半導体基板の製造方法および半導体基板 | |
| JP2011501431A (ja) | Ｓｏｉ上の窒化ガリウム半導体装置およびそれを製造する方法 | |
| JP6098048B2 (ja) | 半導体装置の製造方法 | |
| JP2014216555A (ja) | 半導体基板の製造方法 | |
| JP2019206467A (ja) | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 | |
| JP2011061084A (ja) | 貼り合わせ基板の製造方法 | |
| TW201029234A (en) | Substrate for light-emitting element | |
| WO2015174253A1 (ja) | 半導体基板の製造方法および半導体基板 | |
| JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
| JP7203511B2 (ja) | 窒化アルミニウムテンプレート、および、デバイス | |
| TW200415804A (en) | Method to manufacture a light-emitting semiconductor-component | |
| JP2010226023A (ja) | 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法 | |
| JP2009221083A (ja) | Ｉｉｉ族窒化物半導体およびその製造方法 | |
| JP2016072287A (ja) | 窒化アルミニウム層形成方法、窒化物半導体装置製造方法、窒化アルミニウム層形成最適条件決定方法、及び窒化アルミニウムの半導体構造 | |
| KR20220017973A (ko) | 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법 | |
| TWI445061B (zh) | 氮化鎵基板的製作方法 | |
| JP5565768B2 (ja) | 基板加工方法および半導体装置の製造方法 | |
| WO2015174252A1 (ja) | 半導体基板の製造方法 | |
| JP6131701B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160421 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6146111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |