JP6152827B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP6152827B2
JP6152827B2 JP2014102568A JP2014102568A JP6152827B2 JP 6152827 B2 JP6152827 B2 JP 6152827B2 JP 2014102568 A JP2014102568 A JP 2014102568A JP 2014102568 A JP2014102568 A JP 2014102568A JP 6152827 B2 JP6152827 B2 JP 6152827B2
Authority
JP
Japan
Prior art keywords
substrate
amorphous layer
layer
single crystal
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014102568A
Other languages
English (en)
Other versions
JP2015220320A (ja
Inventor
功 今岡
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2014102568A priority Critical patent/JP6152827B2/ja
Priority to PCT/JP2015/062586 priority patent/WO2015174252A1/ja
Publication of JP2015220320A publication Critical patent/JP2015220320A/ja
Application granted granted Critical
Publication of JP6152827B2 publication Critical patent/JP6152827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Description

本明細書では、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法に関する技術を開示する。
特許文献1には、多結晶炭化シリコン上に単結晶炭化シリコンの活性層を有する基板の製造方法が開示されている。当該製造方法では、非晶質材料層(非晶質シリコン)が多結晶炭化シリコン支持体上に蒸着される。そして、多結晶炭化シリコン支持体と単結晶炭化シリコン基板とが重ね合わせられ、直接ボンディングにより一体化される。
特表2004−503942号公報
非晶質材料層を、アルゴンなどの特定原子を照射することによって生成する場合がある。この場合、照射された特定原子が基板内に残存する。そして、特定原子が残存する基板を用いて各種のデバイスを製造した場合には、特定原子の存在によってデバイスの特性に影響が出る場合がある。しかし、残存する特定原子の影響を抑制する技術については、開示されていない。
本明細書では、半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面に真空中で1種類以上の特定原子を照射することで第1の非晶質層を形成するとともに、半導体の単結晶層の表面に真空中で1種類以上の特定原子を照射することで第2の非晶質層を形成する非晶質層形成工程を備える。また、非晶質層形成工程が行われた真空中において、第1の非晶質層と第2の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程を備える。また、接合基板に対して略垂直な方向から接合基板の内部にレーザ光を照射し、第1の非晶質層および第2の非晶質層を熱処理する熱処理工程を備える。
上記方法では、非晶質層形成工程により、支持基板の表面に第1の非晶質層を形成するとともに、単結晶層の表面に第2の非晶質層を形成することができる。非晶質層は、原子が結晶構造のような規則性を持たない状態となっている層である。第1の非晶質層と第2の非晶質層とが接触している状態で熱処理工程を行うことにより、第1の非晶質層および第2の非晶質層を再結晶化させることができる。第1の非晶質層と第2の非晶質層とが一体となって再結晶化するため、支持基板と単結晶層とを、共有結合によって強固に接合させることができる。
また、第1の非晶質層および第2の非晶質層には、1種類以上の特定原子が注入された状態となっている。特定原子の深さ方向の分布プロファイルは、ガウス分布に従った状態である。そして上記方法では、熱処理工程をレーザ光を用いて行うことで、ファーネス等を用いる場合などに比して、熱処理時の温度上昇傾きを大きくすることができるため、再結晶化を短時間で行うことができる。すなわち、特定原子の移動速度よりも、再結晶化速度を大きくすることができる。これにより、熱処理工程時の特定原子の移動を抑制することができるため、特定原子の分布プロファイルを、熱処理工程前の分布プロファイルと同様の状態に維持できる。従って、特定原子の分布プロファイルが熱処理工程によって不均一に変化してしまうことを防止できる。その結果、接合基板を用いて各種のデバイスを製造したときに、不均一な特定原子の分布プロファイルに起因してデバイスの特性にバラつきが発生してしまうという事態の発生を防止することが可能となる。
本明細書に開示されている技術によれば、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法を提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 レーザ照射装置の概略図である。 熱処理工程前における接合界面近傍の部分拡大図である。 VIII−VIII部分の断面図である。 本明細書の開示技術における接合界面近傍の部分拡大図である。 比較例における接合界面近傍の部分拡大図である。 XI−XI部分の断面図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)上記の半導体基板の製造方法では、熱処理工程で用いられるレーザ光の波長は、半導体の単結晶層のバンドギャップにより定まる吸収波長の上限よりも長く、第1の非晶質層および第2の非晶質層に吸収される波長であってもよい。半導体の単結晶層の接合界面となる部分を第2の非晶質層とすることで、半導体の単結晶層において、接合界面となる部分とそれ以外の部分との間で、レーザ光の吸収波長を異ならせることができる。したがって、上記のような波長を選択することにより、熱処理工程で、第1の非晶質層および第2の非晶質層を選択的に加熱することができる。これにより、支持基板や半導体の単結晶層を含んだ接合基板全体を加熱する場合に比して、加熱する部位の体積を減少させることができるため、大きな温度上昇傾きで第1の非晶質層および第2の非晶質層を加熱することができる。従って、特定原子の移動速度よりも再結晶化速度を大きくするように、再結晶化速度を制御することが可能となる。
(特徴2)熱処理工程で用いられるレーザ光の波長は、240ナノメートル以上600ナノメートル以下であってもよい。これにより、熱処理工程で、第1の非晶質層および第2の非晶質層を選択的に加熱することができる。
(特徴3)上記の半導体基板の製造方法では、熱処理工程では、最大で1000℃/秒以上の温度勾配を有して第1の非晶質層および第2の非晶質層が加熱されてもよい。これにより、特定原子の移動速度よりも再結晶化速度を大きくするように、再結晶化速度を制御することが可能となる。
(特徴4)上記の半導体基板の製造方法では、半導体の単結晶層は単結晶SiCであり、支持基板は、多結晶SiCであってもよい。多結晶SiCは単結晶SiCに比して安価であるため、単結晶SiCのみで形成された基板に比して製造コストが低減されたSiC基板を製造することが可能となる。
(特徴5)上記の半導体基板の製造方法では、 1種類以上の特定原子はアルゴンを含んでいてもよい。
<接合基板の構成>
図2に、本実施例に係る接合基板10の斜視図を示す。接合基板10は略円盤状に形成されている。接合基板10は、下側に配置された支持基板11と、支持基板11の上面に貼り合わされた単結晶層13とを備えている。単結晶層13は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。
支持基板11には、各種の材料を用いることができる。支持基板11は、単結晶層13に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板11は、単結晶層13との熱膨張率の差が小さい材料であることが好ましい。例えば、単結晶層13にSiCを用いる場合には、支持基板11には、単結晶SiC、多結晶SiC、単結晶Si、多結晶Si、サファイア、GaN、カーボンなどを用いることが可能である。多結晶SiCには、様々なポリタイプのSiC結晶が混在していても良い。様々なポリタイプが混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板11を製造するコストを低減させることが可能となる。支持基板11の厚さTT1は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さTT1は、例えば、支持基板11の直径が100(mm)である場合には、100(μm)程度であってもよい。
<レーザ照射装置の構造>
図6に、レーザ照射装置50の概略図を示す。レーザ照射装置50は、レーザ光発生部51、ステージ52、ステージ駆動部53、を備えている。レーザ光発生部51は、レーザ光60を出力する部位である。レーザ光発生部51は、例えばYAGレーザ発振器を備えていてもよい。レーザ光60は、たとえば10nsから100ns程度のパルス幅を有するパルスレーザ光であってもよい。ステージ52は、接合基板10を載置する部位である。ステージ駆動部53は、ステージ52をX、Y方向(レーザ光60に対して垂直な平面内の方向)や、Z方向(レーザ光60と平行な方向)へ移動させる部位である。ステージ駆動部53によって、レーザ光発生部51に対する接合基板10の相対位置を変化させることができる。
<接合基板の製造方法>
本実施例に係る接合基板10の製造方法を、図1のフローと、図3〜図10の模式図を用いて説明する。なお、図3〜図7、図9、図10は断面図を含んでいるが、見易さのためにハッチングを省略している。本実施例では、例として、支持基板11が多結晶SiCであり、単結晶層13が単結晶4H−SiCである場合を説明する。
まず、支持基板11および単結晶層13が準備される。支持基板11および単結晶層13の表面は平坦化されている。平坦化は、研削や切削によって行われてもよいし、CMP法によって行われてもよい。
ステップS1において、非晶質層形成工程が行われる。非晶質層形成工程は、支持基板11の表面を改質して非晶質層11bを形成するとともに、単結晶層13の表面を改質して非晶質層13bを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことをさす。
具体的に説明する。図3に示すように、単結晶層13と支持基板11を、チャンバー101内にセットする。次に、単結晶層13と支持基板11との相対位置の位置合わせを行う。位置合わせは、後述する接触工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー101内を真空状態にする。チャンバー101内の真空度は、例えば、1×10−4〜1×10−6(Pa)程度であってもよい。
図4に示すように、支持基板11の表面11aおよび単結晶層13の表面13aにFABガン(高速原子ビーム:Fast Atom Beam)102を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、表面11aの全面および表面13aの全面に均一に照射される。例えば、アルゴンの中性原子ビームを、オーバーラップ部分を有するように走査させながら、表面11aおよび表面13aの全面に照射してもよい。これにより、表面11aおよび13aの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、SiとCを含んでいる非晶質層11bおよび13bを形成することができる。また、非晶質層11bおよび13bには、アルゴン原子が打ち込まれている状態となる。また、SiとCの含有比率が1:1となるように、非晶質層11bおよび13bを形成することができる。これにより、非晶質層11bおよび13bを再結晶化させる場合に、SiC結晶を形成させることが可能となる。
図4では、非晶質層11bおよび13bを、ハッチングで擬似的に示している。非晶質層11bの厚さT11、および非晶質層13bの厚さT13は、FABガン102から照射されるアルゴン原子のエネルギーにより制御できる。アルゴンの照射量(atoms/cm2)は、形成する非晶質層の厚さとスパッタレートを用いて算出するとしてもよい。また入射エネルギーは、例えば1.5(keV)程度であってもよい。
また、非晶質層形成工程では、表面11aおよび13aの酸化膜や吸着層を除去して結合手を表出させることができるため、表面11aおよび13aを活性化することができる。また非晶質層形成工程は真空中での処理であるため、表面11aおよび13aは、酸化等されず活性状態を保持することができる。
ステップS2において、接触工程が行われる。接触工程では、図5に示すように、支持基板11の非晶質層11bと、単結晶層13の非晶質層13bとを、チャンバー101内で、真空中で接触させる。また、接触後に支持基板11と単結晶層13とが離反しないように、不図示のジグ等を用いて固定してもよい。
ステップS3において、図6に示すように、レーザ照射装置50のステージ52に、接触工程で形成された接合基板10を固定する。ステップS4において、接合基板10の表面からレーザ光発生部51のレーザ出力部までの距離Hが、予め定められた所定の距離となるように、ステージ52のZ方向の高さを調整する。
ステップS5において、熱処理工程が行われる。レーザ光発生部51からレーザ光60を出力させる。レーザ光60は、接合基板10の上面側から接合基板10の内部に照射される。熱処理工程で用いられるレーザ光60の波長は、単結晶層13のバンドギャップにより定まる吸収波長の上限よりも長く、非晶質層13bおよび11bに吸収される波長である。具体的には、レーザ光60の波長は、4H−SiC単結晶の吸収波長の上限値(例えば240ナノメートル)以上、非晶質層13bおよび11bの吸収波長の上限値(例えば600ナノメートル)以下であることが好ましい。
このような波長のレーザ光60を用いることにより、図6に示すように、接合基板10の内部に照射されたレーザ光60を、単結晶層13を透過させるとともに、単結晶層13の下層である非晶質層13bおよび11bに吸収させることができる。すなわち、非晶質層13bおよび11bを、レーザ光60の集光層として機能させることができる。これにより、レーザ光60をレンズ等を用いて集光する処理を行うことなく、非晶質層13bおよび11bを選択的に発熱させることが可能となる。そして、最大で1000℃/秒以上の温度上昇傾きを有するように、非晶質層13bおよび11bを急速に加熱することができる。
また、レーザ光60をパルス状で照射するため、照射は短時間で終了する。照射が終了すると、加熱されていない単結晶層13や支持基板11が放熱板として機能するため、非晶質層13bおよび11bは急速に冷却される。
また熱処理工程では、ステージ52をXおよびY方向へ移動させることによって、レーザ光60を接合基板10に対して相対的に走査させる。これにより、非晶質層13bおよび11bの全面を、急速加熱することができる。なお、接合基板10へのレーザ光60の照射は、大気雰囲気で行われてもよい。
<比較例>
比較例を、図7、図8、図10、図11を用いて説明する。比較例では、図7に示す接合基板10を、ファーネスやランプアニールを用いて熱処理を行う場合を説明する。図7は、熱処理工程前における、非晶質層11bと非晶質層13bとの接合界面近傍の部分拡大図である。図8は、図7のVIII−VIII部分の断面図である。すなわち図8は、非晶質層11bの表面を接合基板10に垂直な方向から観察した図である。図10は、熱処理工程後における、図7と同一部分の部分拡大図である。図11は、熱処理工程後における、図8と同一部分の断面図である。なお、図7〜図11では、アルゴン原子を白抜きの丸印で擬似的に示している。
図7に示すように、非晶質層11bおよび13b内には、ステップS1の非晶質層形成工程によって、アルゴン原子が注入されている。熱処理工程前においては、アルゴン原子の深さ方向(すなわち図7の上下方向)の分布プロファイルは、ガウス分布に従った状態である。したがって、非晶質層11bおよび13bでは、その深さ方向の全体に、アルゴン原子が分散している状態である。また図8に示すように、熱処理工程前においては、非晶質層11bの表面を観察したときのアルゴン原子の面内分布プロファイルは均一である。換言すると、熱処理工程前においては、アルゴン原子の面内密度は一定である。これは、ステップS1において、アルゴンの中性原子ビームを、表面11aおよび表面13aに均一に照射しているためである。
ファーネスやランプアニールでは、接合基板10内部の非晶質層11bおよび13bを加熱するために、接合基板10の全体を加熱する必要がある。また支持基板11や単結晶層13を構成しているSiCは、Si等に比べて熱伝導率が高いため、非晶質層11bおよび13bの温度を上昇させにくいという特性を有する。従って、本明細書に開示されているレーザアニールを用いる方法に比して、非晶質層11bおよび13bの温度上昇傾きが小さくなる。例えば比較例では、非晶質層11bや13bを、最大で数十度〜百数十度/秒の温度上昇傾きでしか加熱することができない。
そして、比較例のような比較的小さい温度上昇傾きで非晶質層11bおよび13bを熱処理する場合には、非晶質層11bおよび13bを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層13bの再結晶化は、非晶質層13bと単結晶層13との界面F1(図7参照)から非晶質層13bの内部側(すなわち図7の下側。矢印Y1参照)へ向かって、単結晶層13の結晶構造(単結晶SiC)に倣った原子配列となるように行われる。また非晶質層11bの再結晶化は、非晶質層11bと支持基板11との界面F2(図7参照)から非晶質層11bの内部側(すなわち図7の上側。矢印Y2参照)へ向かって、支持基板11の結晶構造(多結晶SiC)に倣った原子配列となるように行われる。従って再結晶化が完了すると、図10に示すように、非晶質層11bおよび13bが消滅し、単結晶層13と支持基板11とが直接に接合している接合基板10が形成される。非晶質層11bと13bとが一体となって再結晶化するため、単結晶層13と支持基板11とを共有結合によって強固に接合させることができる。
そしてアルゴンは、非晶質層11bおよび13bの再結晶化の反応に関与しない原子である。すると、非晶質層13bの再結晶化が進むにつれて、非晶質層13b内のアルゴン原子は、再結晶化が行われていない領域に移動する。すなわち、図7の矢印Y1方向へ移動する。同様に、非晶質層11bの再結晶化が進むにつれて、非晶質層11b内のアルゴン原子は、再結晶化が行われていない領域に移動する。すなわち、図7の矢印Y2方向へ移動する。その結果、非晶質層11bおよび13bの再結晶化が完了すると、図10に示すように、支持基板11と単結晶層13との接合界面12の近傍にアルゴン原子が凝集することになる。また図11に示すように、熱処理工程後において、アルゴン原子が面内方向に移動して部分的に凝集することで、凝集部分が島状に点在する場合がある。この場合に、アルゴン原子の面内分布プロファイルは不均一となる。換言すると、熱処理工程後において、アルゴン原子の面内密度に面内バラつきが発生する場合がある。
以上より、比較例では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化する場合がある。すると、接合基板10を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生する原因となる場合があるため、好ましくない。また比較例では、アルゴン原子の深さ方向の分布プロファイルにおいて、接合界面12の近傍にアルゴン原子が凝集する場合がある。すると、接合界面12を横切るように電流経路が形成される縦型のデバイスを作成した場合に、I−V特性が変化してしまう原因となる場合があるため、好ましくない。
<本明細書の開示技術の効果>
本明細書の開示技術では、ステップS5の熱処理工程においてレーザアニールを用いることで、接合基板10の内部の非晶質層11bおよび13bを選択的に直接加熱することができる。これにより、支持基板11や単結晶層13を含んだ接合基板10全体を加熱する場合に比して、加熱する部位の体積を減少させることができる。よって、前述したように非晶質層11bおよび13bの温度を上昇させにくいという特性が存在する場合においても、高効率で非晶質層11bおよび13bを加熱することができる。従って、比較例で説明したファーネスやランプアニールを用いて熱処理工程を行う場合に比して、非晶質層11bおよび13bの温度上昇傾きを大きくすることができる。例えば、非晶質層11bや13bを、最大で1000度/秒以上の温度上昇傾きで急速加熱し、その後に急速冷却することができる。
そして、本明細書の開示技術のように、非晶質層11bおよび13bを急速加熱および急速冷却熱する場合には、非晶質層11bおよび13bを、SiCの多結晶層11cおよび13cに再結晶化させることができる(図9参照)。多結晶層13cの再結晶化は、レーザ光60が照射された領域において、多結晶層13cの深さ方向の全体に対して行われる。換言すると、比較例のように、界面F1(図7参照)から矢印Y1方向へ除々に再結晶化が進むことはない。同様に、多結晶層11cの再結晶化は、レーザ光60が照射された領域において、多結晶層11cの深さ方向の全体に対して行われる。なお、アルゴン原子は、多結晶層11cおよび13cの結晶粒界に存在していてもよい。
これにより、アルゴン原子の移動速度よりも、多結晶層11cおよび13cの再結晶化が行われる速度を大きくすることができる。従って、熱処理工程時のアルゴン原子の移動を抑制することができる。その結果、多結晶層11cおよび13cの再結晶化が完了した場合のアルゴン原子の深さ方向の分布プロファイル(図9参照)を、熱処理工程前の分布プロファイル(図7参照)と同様に、ガウス分布に従った状態に維持することができる。また、多結晶層11cおよび13cの再結晶化が完了した場合のアルゴン原子の面内分布プロファイルを、熱処理工程前の分布プロファイル(図8参照)と同様に、均一な状態に維持することができる。
以上より、本明細書の開示技術では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化してしまうことを防止することができる。接合基板10を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生してしまう事態や、I−V特性が変化してしまう事態を抑制することができる。
接触工程(ステップS2)では、非晶質層形成工程(ステップS1)で酸化膜や吸着層が除去された表面11aと表面13aとを、真空中において接触させるため、清浄な面同士を接合させることができる。これにより、余計な中間層が存在せず、多結晶SiCと単結晶SiCとが原子レベルで直接に接合している構造を形成することができる。従って、接合基板10を用いて縦型デバイスを作成する場合に、支持基板11と単結晶層13との界面を横切るように電流経路上が形成される場合においても、当該界面の存在によってデバイスの性能が低下(例:オン抵抗の増加)してしまうことを防止することができる。本明細書に記載されている接合方法では、縦型デバイスの製造に適した接合基板10を製造することが可能となる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
<変形例>
非晶質層形成工程(ステップS1)において、非晶質層を形成する方法は、アルゴンの中性原子ビーム照射に限られない。例えば、He、水素、Ar、Si、Cなどの、原子または分子またはイオンなどを注入する方法であってもよい。
単結晶層13は、4H−SiCの単結晶に限られない。3C−SiCや6H−SiCなど、様々なポリタイプの単結晶SiCを単結晶層13として用いることができる。
単結晶層13を形成するために、水素原子のアブレーションによる剥離技術(スマートカット(登録商標)とも呼ばれる)を用いてもよい。
支持基板11に使用される材料は、多結晶SiCに限られない。単結晶層13に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al、GaN、Si、SiO、Ta、などのうちの少なくとも1種類の材料であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:接合基板、11:支持基板、11bおよび13b:非晶質層、13:単結晶層、50:レーザ照射装置、101:チャンバー、102:FABガン

Claims (6)

  1. 半導体基板の製造方法であって、
    支持基板の表面に真空中で1種類以上の特定原子を照射することで第1の非晶質層を形成するとともに、半導体の単結晶層の表面に真空中で前記1種類以上の特定原子を照射することで第2の非晶質層を形成する非晶質層形成工程と、
    前記非晶質層形成工程が行われた真空中において、前記第1の非晶質層と前記第2の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程と、
    前記接合基板に対して略垂直な方向から前記接合基板の内部にレーザ光を照射し、前記第1の非晶質層および前記第2の非晶質層を熱処理する熱処理工程と、
    を備えることを特徴とする半導体基板の製造方法。
  2. 前記熱処理工程で用いられる前記レーザ光の波長は、前記半導体の単結晶層のバンドギャップにより定まる吸収波長の上限よりも長く、前記第1の非晶質層および前記第2の非晶質層に吸収される波長であることを特徴とする請求項1に記載の基板製造方法。
  3. 前記熱処理工程で用いられる前記レーザ光の波長は、240ナノメートル以上600ナノメートル以下であることを特徴とする請求項2に記載の基板製造方法。
  4. 前記熱処理工程では、最大で1000℃/秒以上の温度勾配を有して前記第1の非晶質層および前記第2の非晶質層が加熱されることを特徴とする請求項1〜3の何れか1項に記載の半導体基板の製造方法。
  5. 前記半導体の単結晶層は単結晶SiCであり、
    前記支持基板は、多結晶SiCであることを特徴とする請求項1〜4の何れか1項に記載の半導体基板の製造方法。
  6. 前記1種類以上の特定原子はアルゴンを含むことを特徴とする請求項1〜5の何れか1項に記載の半導体基板の製造方法。
JP2014102568A 2014-05-16 2014-05-16 半導体基板の製造方法 Expired - Fee Related JP6152827B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014102568A JP6152827B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法
PCT/JP2015/062586 WO2015174252A1 (ja) 2014-05-16 2015-04-24 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014102568A JP6152827B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015220320A JP2015220320A (ja) 2015-12-07
JP6152827B2 true JP6152827B2 (ja) 2017-06-28

Family

ID=54479795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014102568A Expired - Fee Related JP6152827B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法

Country Status (2)

Country Link
JP (1) JP6152827B2 (ja)
WO (1) WO2015174252A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235223A (zh) * 2017-02-21 2019-09-13 Ev 集团 E·索尔纳有限责任公司 用于键合衬底的方法和设备
CN114008871A (zh) * 2019-06-18 2022-02-01 大学共同利用机关法人自然科学研究机构 光学元件的制造方法及光学元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP6146111B2 (ja) * 2013-04-26 2017-06-14 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Also Published As

Publication number Publication date
WO2015174252A1 (ja) 2015-11-19
JP2015220320A (ja) 2015-12-07

Similar Documents

Publication Publication Date Title
JP6061251B2 (ja) 半導体基板の製造方法
KR102109292B1 (ko) 다결정 SiC 기판 및 그 제조방법
JP6298926B2 (ja) 半導体基板の製造方法
JP6371761B2 (ja) 光電子工学デバイスを形成するための技術
WO2011065094A1 (ja) レーザアニール装置およびレーザアニール方法
WO2016006663A1 (ja) 半導体基板および半導体基板の製造方法
JP6218773B2 (ja) 半導体装置およびその製造方法
TW200806830A (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2007123300A (ja) 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2016015463A (ja) SiC材料の加工方法及びSiC材料
JP6156252B2 (ja) 半導体基板の製造方法および半導体基板
JP6152827B2 (ja) 半導体基板の製造方法
CN107615447A (zh) 具有陷阱富集区域的氮化镓设备
JP2012031011A (ja) グラフェンシート付き基材及びその製造方法
JP5918160B2 (ja) ゲッタリング半導体ウエハおよびその製造方法
KR102575442B1 (ko) 전극용 링
JP5557848B2 (ja) 半導体装置の製造方法
KR102103329B1 (ko) 접합웨이퍼의 제조방법
JP4604594B2 (ja) 半導体基板の製造方法
JP5555245B2 (ja) プライミングおよび光束によって板状体の層を加熱するための方法および装置
JP2014009115A (ja) 基板製造方法
JP5610493B2 (ja) 半導体デバイスの製造方法および製造装置
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2010161671A (ja) 圧電デバイスの製造方法
JP6024239B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R151 Written notification of patent or utility model registration

Ref document number: 6152827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees