KR102103329B1 - 접합웨이퍼의 제조방법 - Google Patents

접합웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102103329B1
KR102103329B1 KR1020167004044A KR20167004044A KR102103329B1 KR 102103329 B1 KR102103329 B1 KR 102103329B1 KR 1020167004044 A KR1020167004044 A KR 1020167004044A KR 20167004044 A KR20167004044 A KR 20167004044A KR 102103329 B1 KR102103329 B1 KR 102103329B1
Authority
KR
South Korea
Prior art keywords
wafer
peeling
ion implantation
bond
notch
Prior art date
Application number
KR1020167004044A
Other languages
English (en)
Other versions
KR20160044479A (ko
Inventor
이사오 요코카와
마사히로 카토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160044479A publication Critical patent/KR20160044479A/ko
Application granted granted Critical
Publication of KR102103329B1 publication Critical patent/KR102103329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

본 발명은, 본드웨이퍼 및 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 본드웨이퍼의 박리시에, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 이온주입시에 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법이다. 이에 따라, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리한 직후의 박막표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법이 제공된다.

Description

접합웨이퍼의 제조방법{BONDED WAFER MANUFACTURING METHOD}
본 발명은, 이온주입 박리법을 이용한 접합웨이퍼의 제조방법에 관한 것으로, 전형적으로는, 수소이온 등을 주입한 실리콘 웨이퍼를 지지기판이 되는 다른 웨이퍼와 밀착시킨 후에 열처리를 가하여 박리함으로써 접합웨이퍼를 제조하는 방법에 관한 것이다.
SOI웨이퍼의 제조방법으로서, 이온주입한 웨이퍼를 접합한 후에 박리하여 SOI웨이퍼를 제조하는 방법(「이온주입 박리법」 혹은 「스마트컷법(등록상표)」이라 함)이 주목받고 있다.
이 방법에서는, 예를 들어, 2매의 실리콘 웨이퍼 중, 적어도 일방에 산화막을 형성함과 함께, 일방의 실리콘 웨이퍼(본드웨이퍼)의 상면으로부터 수소이온 또는 희가스이온을 주입하고, 이 웨이퍼 내부에 이온주입층(「미소기포층」이라고도 함)을 형성시킨다.
이어서, 이온을 주입한 쪽의 면을 산화막을 개재하여 타방의 실리콘 웨이퍼(베이스웨이퍼)의 표면에 접합한다. 이 접합한 2매의 웨이퍼에 대하여, 열처리로내에서 10℃/분 정도로 천천히 승온시켜 설정온도에서 소정시간 체류시키는 열처리를 행함으로써, 이온주입층을 벽개면으로 하여 본드웨이퍼를 박리시켜 접합웨이퍼를 형성한다. 또한, 이 접합웨이퍼에 고온열처리(결합열처리)를 가함으로써, 본드웨이퍼로부터 박리된 SOI층과 베이스웨이퍼를 강고하게 결합하여, SOI웨이퍼로 한다(예를 들어, 특허문헌 1 참조).
이온주입 박리법을 이용하여 접합웨이퍼를 제조하는 경우, 일반적으로, 박막을 형성하기 위한 본드웨이퍼와 지지기판이 되는 베이스웨이퍼의 양자는 동일한 면방위(面方位)를 갖는 웨이퍼이며, 면방위를 나타낸 절결부(切り欠き部)(노치나 오리엔테이션플랫이라 함)도 동일한 위치에 형성된 웨이퍼를 이용하고, 산화막을 개재하여 접합하여 SOI웨이퍼를 형성하거나, 산화막을 개재하지 않고 접합하여 직접 접합웨이퍼를 형성한다.
본드웨이퍼와 베이스웨이퍼의 접합은, 통상은 실온에서 행해지고, 양자의 절결부를 일치시켜 접합한 후, 박리열처리를 가하여 본드웨이퍼를 이온주입층에서 박리하여 접합웨이퍼가 제작된다.
일본특허공개 H5-211128호 공보
그러나, 박리열처리에 의한 이온주입층에서의 박리에서는, 박리개시위치부터 박리가 시작되어, 서서히 박리가 진행되는데, 박리도중에 노치와 같은 형상적인 변화가 존재하면, 그 위치에서 박리의 진행속도가 어긋나서, 비교적 광범위에 걸쳐 스크래치처럼 보이는 단층상의 박막 상의 결함(이하, 거대단층결함)이 발생한다는 문제가 있었다.
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것으로, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리된 직후의 박막 표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는,
본드웨이퍼의 표면으로부터 수소이온, 희가스이온 혹은 이들의 혼합가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 접합한 후, 열처리로를 이용하여 접합한 웨이퍼의 박리열처리를 행함으로써, 상기 이온주입층에서 본드웨이퍼를 박리시켜 접합웨이퍼를 형성하는 접합웨이퍼의 제조방법으로서,
상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 상기 이온주입시에 상기 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법을 제공한다.
이러한 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 설정하고, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 할 수 있으므로, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
또한, 상기 이온주입시, 상기 본드웨이퍼를, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 상기 이온주입기에 배치하는 것이 바람직하다.
이와 같이, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 함으로써, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
또한, 상기 이온주입시, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘리는 것이 바람직하다.
이온주입량이 많은 위치에서는 박리가 촉진되어 단시간의 열처리로 박리가 진행되므로, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘림으로써, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
또한, 상기 이온주입시, 상기 본드웨이퍼를 히트싱크 상에 배치하고, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞추는 것이 바람직하다.
히트싱크의 열전도가 낮은 위치에서는 냉각효율이 저하되므로, 이온주입시에 고온이 되고, 이온주입의 데미지가 커진다. 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 히트싱크의 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞춤으로써, 이 위치를 이온주입시에 본드웨이퍼면내에서 상대적으로 고온으로 하고, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 할 수 있다. 이에 따라, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
또한 이 때, 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 재질을 다른 부분보다 열전도율이 낮은 재질로 한 부분인 것이 바람직하다.
이에 따라, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있다.
또한 이 때, 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 두께를 다른 부분보다 두껍게 한 부분인 것이 바람직하다.
이에 따라, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있다.
또한, 상기 박리열처리시, 상기 접합한 웨이퍼를, 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 상기 열처리로내에 배치하는 것이 바람직하다.
박리열처리시, 접합한 웨이퍼면내에서 고온이 되는 위치에서는 박리가 진행되기 쉬우므로, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 열처리로내에 배치함으로써, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
또한, 상기 절결부가 노치인 것이 바람직하다.
노치를 갖는 웨이퍼이면, 웨이퍼끼리의 접합시의 위치의 기준으로 할 수 있으므로 접합이 용이해진다. 또한, 최근의 대직경 웨이퍼는 노치가 주류이며, 본 발명은 이러한 노치를 갖는 대직경 웨이퍼의 접합에 대응할 수 있다.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 조작할 수 있으므로, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다. 또한, 박리열처리시에, 이온주입시에 형성한 박리개시위치가 되는 위치를 웨이퍼면내에서 상대적으로 고온이 되는 위치로 함으로써, 박리개시위치를 보다 확실히 원하는 위치로 할 수 있다.
도 1은 본 발명의 접합웨이퍼의 제조방법의 실시태양의 일례를 나타낸 플로우도이다.
도 2는 노치의 위치를 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 하는 예(실시예 1)의 모식도이다.
도 2는 노치의 위치와 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치를 어긋나게 하는 예(비교예 2)의 모식도이다.
도 4는 열처리로내의 고온영역이 되는 위치에 노치의 위치를 맞추어 박리열처리를 행하는 예(실시예 2)의 모식도이다.
도 5는 배치식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예(실시예 3)의 모식도이다.
도 6은 매엽식 이온주입기에 의해 웨이퍼 전체면에 이온주입(i)을 행한 후, 노치부에 추가주입(ii)을 행하고, 노치부의 이온주입량을 늘리는 예(실시예 4)의 모식도이다.
도 7은 국소적으로 탄소농도를 저하시킨 히트싱크고무(iii)를 이용하고, 탄소농도가 낮은 위치에 노치를 맞추어 웨이퍼를 설치하는 (iv)예(실시예 5)의 모식도이다.
도 8은 국소적으로 탄소농도를 저하시킨 히트싱크고무(v)를 이용하고, 탄소농도가 낮은 위치와 노치를 어긋나게 하여 웨이퍼를 설치하는 (vi)예(비교예 2)의 모식도이다.
도 9는 거대단층결함이 발생하는 메커니즘을 나타낸 모식도이다.
상술한 바와 같이, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리한 직후의 박막표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법의 개발이 요구되고 있었다.
도 9에 거대단층결함이 발생하는 메커니즘을 나타낸 모식도를 나타낸다. 박리열처리에 의한 이온주입층에서의 박리에서는, 박리개시위치(40)로부터 박리가 시작되고, 서서히 박리가 진행된다. 그러나, 도 9와 같이, 박리도중에 노치(41)와 같은 형상적인 변화가 존재하면, 그 위치에서 박리의 진행속도가 어긋나서, 그 경계선이 거대단층결함(42)이 되는 것으로 생각된다.
이러한 점에서, 본 발명자들은, 본드웨이퍼의 박리시에, 절결부의 위치가 박리개시위치 또는 박리개시위치로부터 180도 회전한 위치이면, 박리시에 박리도중에 절결부가 존재하지 않으므로, 거대단층결함의 발생을 저감할 수 있는 것에 상도하였다. 즉, 박리개시위치를 의도적으로 설정함으로써, 박리도중에 절결부가 존재하지 않도록 할 수 있고, 거대단층결함의 발생을 저감할 수 있는 것을 발견하였다.
박리개시위치는, 일본특허공개 2009-170652호 공보에 기재되어 있는 바와 같이 박리면의 헤이즈측정을 행하는 것, 혹은, 박막의 막두께 분포를 측정하고 그 맵으로부터 확인할 수 있다. 이들에 의한 측정으로부터, 박리개시위치는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치나, 박리열처리시에 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치에 형성되기 쉬운 것을 알 수 있다.
이하, 박리개시위치의 형성에 특히 크게 영향을 주는, 이온주입시의 데미지에 대하여 설명한다.
타겟재료가 되는 반도체웨이퍼에 이온을 주입하면, 타겟재료를 구성하는 원자가, 주입이온과 충돌하여, 튕겨진다. 타겟재료인 원자가 튕겨짐으로써 발생한 결함이, 데미지이다.
원자를 튕기기 위해서는, 원자가 가진 결합에너지 이상의 충돌에너지가 필요하며, 이는, 이온의 가속에너지 및 타겟재료의 온도에 의한 열에너지가 해당된다. 따라서, 가속전압 및 주입시의 타겟재료온도가 높으면, 데미지량이 많아진다. 또한, 이온의 주입량이 많으면 많을수록, 튕기는 원자의 수가 증가하므로, 데미지량이 많아진다.
이온주입기에서는, 잘 제어된 가속에너지에 의해, 깊이방향에 대한 주입이온의 깊이 균일성이 매우 높다. 이 때문에, 타겟이 되는 웨이퍼면내의 데미지분포는, 가속전압의 변동의 영향은 거의 받지 않고, 웨이퍼면내의 주입량 분포 및 온도분포가 강하게 영향을 준다. 주입량 분포는, 주입시의 빔의 이동방법, 웨이퍼의 이동방법, 빔전류값의 변동 등이 영향을 준다. 또한, 주입 중인 웨이퍼는, 히트싱크라고 불리는 대좌(台座)에 재치되어 있는데, 웨이퍼 이면과 히트싱크의 접촉상황, 히트싱크면의 평탄도, 히트싱크와 웨이퍼 이면간의 중간재(예를 들어, 접촉면적을 향상시키는 고무재 등)의 막두께, 재질의 특성 불균일의 영향에 의해 면내온도분포가 발생한다. 즉, 웨이퍼 이면의 접촉상황이 나쁘고, 웨이퍼 이면으로부터의 방열량이 적으면, 그 위치에서의 온도가 올라가고, 데미지량이 많아진다. 반대로, 웨이퍼 이면의 접촉상황이 좋고, 웨이퍼 이면으로부터의 방열량이 많으면, 그 위치에서의 온도가 내려가고, 데미지량이 적어진다. 또한, 웨이퍼를 유지하는 핀과 웨이퍼의 접촉에 의해, 핀과 접촉하는 부분의 냉각효율이 높아짐으로써, 데미지량이 적어진다.
이상의 점에서, 본 발명자들은, 본드웨이퍼의 박리시에, 접합한 웨이퍼의 절결부의 위치가 박리개시위치 또는 박리개시위치로부터 180도 회전한 위치이면, 박리시에 박리도중에 절결부가 존재하지 않으므로, 거대단층결함의 발생을 저감할 수 있는 것, 또한 박리개시위치는 본드웨이퍼에 대한 이온주입시의 데미지에 의한 영향을 강하게 받는 점에서, 이온주입기 및 이온주입조건을 설정함으로써 이온주입시에 박리개시위치가 되는 위치를 의도적으로 상기의 위치로 설정할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은,
본드웨이퍼의 표면으로부터 수소이온, 희가스이온 혹은 이들의 혼합가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 접합한 후, 열처리로를 이용하여 접합한 웨이퍼의 박리열처리를 행함으로써, 상기 이온주입층에서 본드웨이퍼를 박리시켜 접합웨이퍼를 형성하는 접합웨이퍼의 제조방법으로서,
상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 가진 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 상기 이온주입시에 상기 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법이다.
이하, 본 발명의 접합웨이퍼의 제조방법에 대하여, 실시태양의 일례로서, 도 1을 참조하면서, 이온주입 박리법(스마트컷법(등록상표))에 의해 접합웨이퍼를 제조하는 경우에 대하여 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
우선, 도 1의 공정(a)에서는, 본드웨이퍼(10) 및 베이스웨이퍼(20)를 준비한다. 이들 웨이퍼로는, 절결부를 갖는 것이며, 예를 들어 경면연마된 실리콘 단결정 웨이퍼를 본드웨이퍼(10) 및 베이스웨이퍼(20)로서 호적하게 이용할 수 있다.
절결부는, 웨이퍼면의 회전방향의 면방위를 나타낸 것이므로, 접합시에 접합위치의 기준으로서 이용할 수 있다. 이 절결부로는, 노치일 수도 있고, 오리엔테이션플랫일 수도 있으나, 최근의 대직경 웨이퍼는 노치가 주류이므로, 노치인 것이 바람직하다.
이어서, 공정(b)에서는, 본드웨이퍼(10)와 베이스웨이퍼(20)의 적어도 일방의 웨이퍼, 여기서는 본드웨이퍼(10)를 열산화하고, 그 표면에 예를 들어 약 100nm~2000nm 두께의 산화막(12)을 형성한다. 또한, 베이스웨이퍼(20)의 표면에 산화막을 형성하거나, 양 웨이퍼에 산화막을 형성하는 경우나, 양 웨이퍼 모두 산화막을 형성하지 않는 경우도 있다.
이어서, 공정(c)에서는, 본드웨이퍼(10)의 편면에 대하여 수소이온 또는 희가스이온 중 적어도 일방, 여기서는 수소이온을 주입하고, 이온의 평균진입깊이에 있어서 표면에 평행한 이온주입층(미소기포층)(11)을 형성시킨다.
여기서, 본 발명에서는, 이온주입시에 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행함으로서, 후술하는 박리시의 본드웨이퍼의 박리개시위치를 의도적으로 조작한다. 이하, 이온주입기 및 이온주입조건의 설정을 행함으로써, 박리개시위치를 의도적으로 원하는 위치로 하는 방법에 대하여 상세히 설명한다.
이온주입 박리법에서는, 예를 들어, 수소이온만을 본드웨이퍼에 주입하고, 토대가 되는 지지기판(베이스웨이퍼)과 접합한 후, 박리열처리를 행함으로써, 베이스웨이퍼 상에 반도체박막을 전사할 수 있다. 즉, 웨이퍼의 박리는, 수소고농도층에 열에너지을 부여함으로써 일으킨다. 데미지가 큰 위치는, 데미지가 상대적으로 작은 위치와 비교했을 때, 주입량이 많거나, 혹은, 주입시의 열부하를 더욱 받으므로, 박리하기 쉬운 상황이다. 또한, 웨이퍼 엣지부는, 엣지부가 자유단이 되므로 박리가 일어나기 쉬우나, 웨이퍼 중앙부는, 자유단이 없고, 주위의 부분에서 구속되므로 박리가 일어나기 어렵다. 따라서, 웨이퍼 엣지부에서, 또한, 상대적으로 데미지가 큰 위치가 박리개시점이 되기 쉽다.
이 점에서, 이온주입시, 본드웨이퍼를, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 이온주입기에 배치함으로써, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다. 이온주입기에서는, 주입시의 노치방향을 자유롭게 설정할 수 있기 때문에, 주입시에 데미지분포가 강한 위치와 노치위치를 맞추는 것은 용이하다.
이온주입시의 데미지량을 측정하는 방법으로는, Thermal Wave법(일본특허공개 S61-223543호 공보 참조)이 일반적으로 사용되고 있다. Thermal Wave법이란, 이온주입물에 대하여 열처리를 가하지 않고 비접촉으로 이온주입량을 측정하는 방법이다. Thermal Wave법은, 이온주입물의 표면에 검출용의 레이저광(검출광)을 조사하고, 그 측정부에 다른 여기용의 레이저광(여기광)을 조사함으로써 발생하는 검출광의 반사광의 변화를 측정하는 수법이다. 반도체(이온주입물)는, 그 밴드 갭 이상의 에너지를 갖는 광(여기광)이 조사되면, 그 조사부에 있어서 프리캐리어로서 작용하는(振る舞う) 광여기 캐리어가 발생하고, 그 광여기 캐리어의 발생 및 재결합에 의한 소멸에 따라 광반사율이 변화한다. 또한, 반도체에 있어서의 광여기 캐리어의 발생 및 소멸의 상황, 즉, 광반사율의 변화는, 반도체 표층에 있어서의 상술한 데미지의 정도와 상관이 있다. Thermal Wave법에서는, 반도체 표층의 광반사율의 변화를 광학적으로 측정함으로써, 데미지량을 측정할 수 있다.
Thermal Wave법을 사용하여 이온주입시의 데미지량을 측정하는 것 외에, 주입량 분포를 추측할 수도 있다. 주입량 분포에는, 주입시의 열분포가 강하게 영향을 주는데, 이는 웨이퍼와 히트싱크의 접촉상황에서 결정되고, 접촉이 강하면 냉각이 좋고, 주입시의 온도가 낮아진다. 한편, 접촉이 약하면, 냉각이 약하고, 주입시의 온도가 높아진다. 웨이퍼 이면의 접촉상황은, 웨이퍼 이면의 파티클맵으로부터 판단할 수 있고, 파티클수가 많으면, 접촉이 강하여, 냉각이 좋고, 또한, 파티클수가 적으면, 접촉이 약하여, 냉각이 약한 것을 추측할 수 있다. 이에, 웨이퍼 유지부의 핀의 위치를 겹침으로써, 주입시의 웨이퍼 전체의 냉각을 추측할 수 있다.
이들 방법을 이용하여, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치와 그 때의 이온주입기 및 이온주입조건을 특정하고, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 이온주입기에 배치함으로써, 이 위치를 박리개시위치로 할 수 있다.
여기서, 도 2에 노치의 위치를 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 하는 예의 모식도를 나타낸다. 노치(41)의 위치와 데미지가 큰 위치(44)를 맞춤으로써, 노치위치를 박리개시위치로 할 수 있고, 박리열처리시, 박리방향(43)의 방향으로 박리가 일어나므로, 박리의 도중에 노치가 존재하는 것을 피할 수 있다.
또한 여기서, 웨이퍼면내의 이온의 주입량 분포에 착안하면, 상술한 바와 같이, 이온주입량이 많으면 많을수록, 박리가 촉진되고, 단시간의 열처리로 박리가 진행되게 된다. 따라서, 웨이퍼 엣지부에서, 또한, 상대적으로 이온주입량이 많은 위치를 형성하면, 이온주입량이 많은 위치가 박리개시점이 된다. 즉, 이온주입시, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘림으로써, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
통상, 이온주입기는, 주입이온을 웨이퍼면내에 균일하게 주입하는 것을 목적으로 하고 있으나, 웨이퍼나 빔의 스캔동작을 연구함으로써, 국소적으로 주입량을 늘릴 수 있다.
도 5에 배치식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예의 모식도를 나타낸다. 배치식 이온주입기이면, 예를 들어 회전체(45)에 휠의 내측, 혹은, 외측에 노치(41)를 향하여 본드웨이퍼(10)를 배치하고, 이온빔(46)에 의해 빔스캔의 궤도(47)에서 횡방향으로 스캔할 때, 노치(41)의 위치의 스캔스피드를 떨어트리거나, 혹은, 엣지부만 스캔을 행함으로써, 노치부의 주입량을 상대적으로 늘리는 것이 가능해진다. 또한, 웨이퍼의 중심과 스캔의 중심을 어긋나게 함으로써, 스캔방향으로 주입량 증가, 혹은, 감소하는 분포를 형성할 수 있으므로, 주입량이 많아지는 위치에 노치를 향함으로써 노치부의 주입량을 늘릴 수 있다.
또한, 도 6에 매엽식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예의 모식도를 나타낸다. 매엽식 이온주입기이면, 예를 들어 (i)와 같이 본드웨이퍼(10)의 전체면을 이온빔(46)에 의해 빔스캔의 궤도(47)에서 스캔한 후, (ii)와 같이 노치(41)의 위치에 많이 이온빔(46)을 맞춤으로써 추가주입을 행하여, 노치부의 주입량을 늘릴 수 있다.
이와 같이, 예를 들어 노치위치의 주입량을 늘림으로써, 박리개시위치를 노치위치로 할 수 있다. 또한, 노치위치+180도의 위치에 동일한 조작을 행함으로써, 노치위치+180도의 위치를 박리개시위치로 할 수도 있다.
또한 여기서, 주입시의 웨이퍼온도에 착안하면, 웨이퍼의 면내온도는, 웨이퍼와 히트싱크의 접촉 및 웨이퍼 유지부품(핀 등)과의 접촉으로 결정할 수 있다. 웨이퍼와 히트싱크의 사이에는, 웨이퍼와 히트싱크의 접촉성을 높이기 위하여, 중간재로서, 히트싱크고무가 있다. 이 히트싱크고무의 접촉성, 열전도율을 조정하고, 노치부의 냉각효율이 나빠지도록 하면, 노치부가 박리개시위치가 된다. 즉, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 히트싱크의 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞춤으로써, 이 위치를 박리개시위치로 할 수 있다.
히트싱크의 열전도를 낮게 설정하는 방법으로서, 히트싱크고무 자체의 열전도를 떨어트리는 방법을 들 수 있다. 예를 들어, 히트싱크고무에 탄소, 알루미나 등의 첨가제를 첨가하여, 열전도율이 변하는 경우, 예를 들어, 탄소의 첨가량을 국소적으로 변화시킴으로써, 냉각효율을 떨어트릴 수 있다. 도 7에 국소적으로 탄소농도를 저하시킨 히트싱크를 이용하는 예의 모식도를 나타낸다. 도 7과 같이 히트싱크(48)의 일부에 탄소농도가 낮은 위치(49)를 형성하고(iii), 거기에 노치(41)를 맞추도록 본드웨이퍼(10)를 배치하여 (iv)이온주입을 행함으로써, 노치위치의 이온주입시의 데미지를 크게 할 수 있다.
또한, 히트싱크고무의 면거칠기를 거칠게 함으로써, 히트싱크고무와 웨이퍼의 접촉면적을 줄이고, 국소적으로 냉각효율을 떨어트릴 수 있다. 히트싱크고무 표면에 특수한 요철형상이 있는 경우, 웨이퍼 접촉면의 면적을 줄임으로써, 국소적으로 냉각효율을 떨어트릴 수 있다. 또한, 히트싱크 대좌의 평탄도를 국소적으로 나쁘게 하여, 냉각효율을 떨어트리고자 하는 위치만, 대좌를 오목하게 하면, 웨이퍼 이면과의 접촉면적이 떨어지고, 웨이퍼의 냉각효율을 떨어트릴 수 있다.
또한, 히트싱크고무의 일부의 두께를 두껍게 함으로써, 그 부분의 열전도를 저하시키고, 웨이퍼의 냉각효율을 떨어트릴 수도 있다.
이들 방법에 의해, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있고, 이와 같이 하여 냉각효율을 떨어트린 위치와, 절결부의 위치 또는 절결부의 위치+180도의 위치를 맞춤으로써, 이 위치를 박리개시위치로 할 수 있다.
상술한 바와 같이 이온주입시에 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행함으로써, 박리개시위치를 의도적으로 원하는 위치로 할 수 있다.
이어서, 도 1의 공정(d)은, 수소이온주입한 본드웨이퍼(10)의 수소이온주입면에, 베이스웨이퍼(20)를 산화막(12)을 개재하여 중합하여 접합하는 공정이며, 상온의 청정한 분위기하에서 2매의 웨이퍼의 표면끼리를 접촉시킴으로써, 접착제 등을 이용하지 않고 웨이퍼끼리가 접합된다.
이 때, 본드웨이퍼(10)와 베이스웨이퍼(20)의 절결부끼리를 맞추어 접합하는 것이 바람직하나, 절결부를 어긋나게 하여 접합할 수도 있다.
그 경우, 어긋나게 한 각도가 30도 이하이면, 양방의 절결부가 박리개시위치로부터 0±30도 또는 180±30도의 범위에 들어가도록 설정하는 것이 바람직하다. 어긋나게 한 각도가 30도보다 큰 경우에는, 거대단층결함의 발생요인이 큰 쪽의 웨이퍼의 절결부가 박리개시위치로부터 0±30도 또는 180±30도의 범위에 들어가도록 설정하는 것이 바람직하다. 이 때, 어느 쪽의 절결부가 거대단층결함의 발생에 크게 영향을 주는지에 대해서는 정성적으로 특정할 수는 없으나, 제조조건을 고정하여 실험하면, 통계적으로 파악할 수 있다.
이어서, 공정(e)은, 이온주입층(11)을 경계로 하여 박리함으로써, 박리웨이퍼(31)와, 베이스웨이퍼(20) 상에 산화막(12)을 개재하여 SOI층(32)이 형성된 접합웨이퍼(30)로 분리하는 박리공정에서, 예를 들어 불활성 가스 분위기하 약 500℃ 이상의 온도에서 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 박리웨이퍼(31)와 접합웨이퍼(30)(SOI층(32)+산화막(12)+베이스웨이퍼(20))로 분리된다.
본 발명에서는, 이 박리시에, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
이 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치로는, 박리개시위치로부터 0±20도 또는 180±20도의 범위내에 위치하는 것이 바람직하고, 박리개시위치로부터 0±10도 또는 180±10도의 범위내에 위치하는 것이 보다 바람직하다.
또한, 통상, 주입시의 데미지분포가 동일한 경우, 열처리로내에서 온도가 높은 위치에서 박리가 진행되기 쉬워진다. 열처리로내의 온도분포는, 완전히 균일하지는 않고, 예를 들어, 노의 상측이, 상대적으로 온도가 높은 등, 온도분포를 갖는 경우가 있다. 따라서, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 열처리로내에 배치함으로써, 보다 확실히 이 위치를 박리개시위치로 할 수 있다.
여기서, 도 4에 열처리로내의 고온영역이 되는 위치에 노치의 위치를 맞추어 박리열처리를 행하는 예의 모식도를 나타낸다. 도 4의 웨이퍼의 외주에 나타낸 농담은 열처리로내의 온도분포를 나타내고, 담색(淡色)으로 나타내고 있는 것이 고온측, 농색(濃色)으로 나타내고 있는 것이 저온측이다. 도 4와 같이 노치(41)의 위치가 고온이 되도록 배치하여 박리열처리를 행함으로써, 노치위치를 보다 확실히 박리개시위치로 할 수 있고, 박리열처리시, 박리방향(43)의 방향으로 박리가 일어나므로, 박리의 도중에 노치가 존재하는 것을 피할 수 있다.
열처리로내의 온도분포는, 열전대, 열산화, 도펀트주입 웨이퍼의 시트저항값 분포로부터 판단하는 것이 가능하다.
또한, 단순히, 박리열처리로내의 온도분포뿐만 아니라, 열처리로 히터의 파워밸런스를 조정하여, 고의로 온도분포를 만들어내는 것도 가능하다.
또한, 박리를 위한 열처리로로는, 횡형로인 것이 바람직하다. 횡형로이면, 본드웨이퍼의 박리개시위치가 노마다 비교적 일정하므로 본 발명의 실시를 보다 확실히 할 수 있다.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 조정할 수 있으므로, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
실시예
이하, 본 발명을 실시예 및 비교예를 이용하여 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
[실시예 1]
<노치위치를 이온주입의 데미지가 큰 위치에 맞춘 예>
(본드웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행하였다.
미리 상기 이온주입조건으로 이온주입을 행한 웨이퍼의 데미지분포(면내맵)를, Thermawave(KLA-Tencor사제)에 의해 측정함으로써, 웨이퍼 주변부에서 데미지가 가장 큰 위치를 발견하고, 그 위치가 노치부와 일치하도록 다른 웨이퍼를 이온주입기에 배치하여 이온주입을 행하고, 그 웨이퍼를 실시예 1의 본드웨이퍼로서 이용하였다(도 2 참조).
(베이스웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.
(접합)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.
(박리열처리)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.
(거대단층결함 관찰)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 1에서는 1%(2/200매)였다.
[비교예 1]
<노치위치와 이온주입의 데미지가 큰 위치를 어긋나게 한 예>
실시예 1과 마찬가지로 웨이퍼 주변부에서 데미지가 가장 큰 위치를 발견하고, 노치부로부터 45도 어긋나게 한 위치의 데미지가 가장 커지도록 이온주입기에 배치하여 실시예 1과 동일한 조건으로 이온주입을 행한 웨이퍼를 비교예 1의 본드웨이퍼로서 이용하였다(도 3 참조).
실시예 1과 동일한 베이스웨이퍼를 준비하고, 실시예 1과 마찬가지로 접합 및 박리열처리를 행하였다.
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 비교예 1에서는 30%(60/200매)였다.
[실시예 2]
<노치위치가 열처리로내의 고온영역이 되도록 배치한 예>
본드웨이퍼, 베이스웨이퍼는 실시예 1과 동일한 것을 준비하였다.
(접합)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.
(박리열처리)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로, 노내 상부가 5℃ 높은 온도분포를 갖는 열처리로내에, 노치를 고온부를 향하여 배치하고 박리열처리를 행한 것을 실시예 2로 하였다(도 4 참조).
(거대단층결함 관찰)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 2에서는 0.5%(1/200매)였다.
[실시예 3 및 실시예 4]
<노치부의 이온주입량을 늘린 예>
(본드웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 배치식 이온주입기를 이용하여, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행한 후, 노치부 근방(에지에서부터 1cm까지의 사이)에 2%의 추가주입을 행한 것을 실시예 3의 본드웨이퍼로 하였다(도 5 참조). 또한, 열산화막 형성후, 매엽식 이온주입기를 이용하여, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행한 후, 노치부 근방(2cm2)에 2%의 추가주입을 행한 것을 실시예 4의 본드웨이퍼로 하였다(도 6 참조).
(베이스웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.
(접합)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.
(박리열처리)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.
(거대단층결함 관찰)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 3에서는 1%(2/100매), 실시예 4에서는 1%(2/100매)였다.
[실시예 5]
<노치부를 히트싱크의 열전도율이 낮은 위치에 맞추어 이온주입을 행한 예>
(본드웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행하였다. 또한, 이온주입시, 본드웨이퍼를 배치하는 히트싱크의 히트싱크고무에 첨가하는 탄소농도를, 국소적(2cm2의 면적)으로 10% 줄이고, 히트싱크의 열전도율을 저감시킨 것을 이용하였다. 히트싱크의 국소적으로 탄소농도가 10% 낮은 위치에 노치를 맞추어 이온주입을 행한 것을 실시예 5의 본드웨이퍼로 하였다(도 7 참조).
(베이스웨이퍼)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.
(접합)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.
(박리열처리)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.
(거대단층결함 관찰)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 5에서는 0.5%(1/200매)였다.
[비교예 2]
<노치부와 히트싱크의 열전도율이 낮은 위치를 어긋나게 하여 이온주입을 행한 예>
실시예 5와 마찬가지로 히트싱크의 열전도율을 저감시킨 것을 이용하고, 히트싱크의 국소적으로 탄소농도가 10% 낮은 위치로부터 45도 기울인 위치에 노치를 향하여, 실시예 5와 동일한 조건으로 이온주입을 행한 것을 비교예 2의 본드웨이퍼로 하였다(도 8 참조).
실시예 5와 동일한 베이스웨이퍼를 준비하고, 실시예 5와 마찬가지로 접합 및 박리열처리를 행하였다.
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 비교예 2에서는 27%(54/200매)였다.
상술한 바와 같이, 박리도중에 노치가 존재하는 비교예 1 및 비교예 2에서는, 거대단층결함 발생율은 27% 이상이었다. 한편, 박리개시위치를 노치의 위치로 한 실시예 1~5에서는, 박리도중에 노치가 존재하지 않으므로, 거대단층결함 발생율은 1% 이하였다.
또한, 접합한 웨이퍼의 노치위치가 박리개시위치로부터 0도, 10도, 20도, 30도, 45도, 90도, 135도, 150도, 180도가 되도록 하여 박리열처리를 행했을 때의, 각 접합웨이퍼에서의 거대단층결함 발생율을 이하의 표 1에 나타낸다.
박리개시위치로부터 노치위치까지의 각도(도) 0 10 20 30 45 90 135 150 180
거대단층결함 발생율(%) 1 2 3 5 30 56 38 4 1
표 1에 나타낸 바와 같이, 노치위치가 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 거대단층결함의 발생을 저감할 수 있었다.
이상의 점에서, 본 발명의 접합웨이퍼의 제조방법이면, 이온주입 박리법을 이용하여 박리했을 때 발생하는 거대단층결함의 발생을 저감할 수 있는 것이 명백해졌다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 본드웨이퍼의 표면으로부터 수소이온, 희가스이온 혹은 이들의 혼합가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 접합한 후, 열처리로를 이용하여 접합한 웨이퍼의 박리열처리를 행함으로써, 상기 이온주입층에서 본드웨이퍼를 박리시켜 접합웨이퍼를 형성하는 접합웨이퍼의 제조방법으로서,
    상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 하기 (1)~(3)에서 선택되는 하나 이상을 행하는 것을 특징으로 하는 접합웨이퍼의 제조방법:
    (1) 상기 이온주입시, 상기 본드웨이퍼를, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 상기 본드웨이퍼의 면내에서 상대적으로 큰 위치가 되도록 상기 이온주입기에 배치한다;
    (2) 상기 이온주입시, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘린다;
    (3) 상기 이온주입시, 상기 본드웨이퍼를 히트싱크 상에 배치하고, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 상기 히트싱크의 열전도가 상기 본드웨이퍼의 면내에서 상대적으로 낮은 위치에 맞춘다.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 (3)에 있어서, 상기 히트싱크의 열전도가 상기 본드웨이퍼의 면내에서 상대적으로 낮은 위치가, 재질을 다른 부분보다 열전도율이 낮은 재질로 한 부분인 것을 특징으로 하는 접합웨이퍼의 제조방법.
  6. 제1항에 있어서,
    상기 (3)에 있어서, 상기 히트싱크의 열전도가 상기 본드웨이퍼의 면내에서 상대적으로 낮은 위치가, 두께를 다른 부분보다 두껍게 한 부분인 것을 특징으로 하는 접합웨이퍼의 제조방법.
  7. 제1항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 박리열처리시, 상기 접합한 웨이퍼를, 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 접합한 웨이퍼의 면내에서 상대적으로 고온이 되는 위치가 되도록 상기 열처리로내에 배치하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  8. 제1항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 절결부가 노치인 것을 특징으로 하는 접합웨이퍼의 제조방법.
  9. 제7항에 있어서,
    상기 절결부가 노치인 것을 특징으로 하는 접합웨이퍼의 제조방법.
KR1020167004044A 2013-08-21 2014-07-15 접합웨이퍼의 제조방법 KR102103329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-171167 2013-08-21
JP2013171167A JP6213046B2 (ja) 2013-08-21 2013-08-21 貼り合わせウェーハの製造方法
PCT/JP2014/003729 WO2015025462A1 (ja) 2013-08-21 2014-07-15 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20160044479A KR20160044479A (ko) 2016-04-25
KR102103329B1 true KR102103329B1 (ko) 2020-04-22

Family

ID=52483260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004044A KR102103329B1 (ko) 2013-08-21 2014-07-15 접합웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9673086B2 (ko)
EP (1) EP3038136B1 (ko)
JP (1) JP6213046B2 (ko)
KR (1) KR102103329B1 (ko)
CN (1) CN105474358B (ko)
SG (1) SG11201601014WA (ko)
TW (1) TWI585866B (ko)
WO (1) WO2015025462A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084858A1 (en) * 2013-12-02 2015-06-11 Stratio Layer transfer technology for silicon carbide
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347176A (ja) 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012248739A (ja) 2011-05-30 2012-12-13 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042952A (en) 1984-05-21 1991-08-27 Therma-Wave, Inc. Method and apparatus for evaluating surface and subsurface and subsurface features in a semiconductor
EP0200301A1 (en) 1985-03-01 1986-11-05 Therma-Wave Inc. Method and apparatus for evaluating surface and subsurface features in a semiconductor
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH09246505A (ja) 1996-03-01 1997-09-19 Hitachi Ltd 半導体集積回路装置
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
DE19929278A1 (de) 1998-06-26 2000-02-17 Nissin Electric Co Ltd Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
JP2007019303A (ja) * 2005-07-08 2007-01-25 Sumco Corp 半導体基板の製造方法及びその半導体基板
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
JP2007173354A (ja) 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5065748B2 (ja) * 2007-04-27 2012-11-07 信越化学工業株式会社 貼り合わせウエーハの製造方法
JP5415676B2 (ja) 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
FR2922681A1 (fr) 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
JP5190669B2 (ja) * 2008-01-16 2013-04-24 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2014138189A (ja) * 2013-01-16 2014-07-28 Silicon Genesis Corp 制御されたプロセス及び結果として生じるデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347176A (ja) 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012248739A (ja) 2011-05-30 2012-12-13 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Also Published As

Publication number Publication date
WO2015025462A1 (ja) 2015-02-26
JP2015041666A (ja) 2015-03-02
US9673086B2 (en) 2017-06-06
CN105474358B (zh) 2018-05-18
US20160197007A1 (en) 2016-07-07
KR20160044479A (ko) 2016-04-25
EP3038136B1 (en) 2020-09-02
CN105474358A (zh) 2016-04-06
SG11201601014WA (en) 2016-03-30
TW201523743A (zh) 2015-06-16
EP3038136A4 (en) 2017-03-29
JP6213046B2 (ja) 2017-10-18
TWI585866B (zh) 2017-06-01
EP3038136A1 (en) 2016-06-29

Similar Documents

Publication Publication Date Title
CN1295763C (zh) 半导体装置的制造方法
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
TW200806830A (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
CN1465104A (zh) 贴合晶片的制造方法
CN104246971B (zh) 贴合晶片的制造方法
CN104115255B (zh) 贴合soi晶片的制造方法
KR20100017106A (ko) Ｓｏｉ웨이퍼의 제조 방법
KR102103329B1 (ko) 접합웨이퍼의 제조방법
US20140308800A1 (en) Method for manufacturing composite wafers
KR101781812B1 (ko) 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2020080385A (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20080085693A (ko) Ｓｏｉ 웨이퍼 및 그 제조 방법
JP5587257B2 (ja) イオン注入機の基板保持具の劣化判定方法
US9780163B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6152827B2 (ja) 半導体基板の製造方法
CN108885998A (zh) 外延晶圆的制造方法及外延晶圆
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2013120900A (ja) イオン注入機の基板保持具の劣化判定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant