CN104246971B - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN104246971B
CN104246971B CN201380021381.5A CN201380021381A CN104246971B CN 104246971 B CN104246971 B CN 104246971B CN 201380021381 A CN201380021381 A CN 201380021381A CN 104246971 B CN104246971 B CN 104246971B
Authority
CN
China
Prior art keywords
chip
aforementioned
plasma
microscope carrier
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380021381.5A
Other languages
English (en)
Other versions
CN104246971A (zh
Inventor
石塚徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104246971A publication Critical patent/CN104246971A/zh
Application granted granted Critical
Publication of CN104246971B publication Critical patent/CN104246971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Abstract

本发明为一种贴合晶片的制造方法，其特征在于，在贴合工序之前，具有对结合晶片和基体晶片中的至少一者的贴合面进行等离子体活化处理的工序，在前述等离子体活化处理工序中，一边使前述结合晶片和前述基体晶片中的至少一者的背面以点接触或线接触的状态载置于载台上，一边进行前述等离子体活化处理。由此，提供一种贴合晶片的制造方法，所述方法在进行等离子体活化处理时，可以抑制微粒等附着物在晶片背面上增加，尤其在利用分批式清洗机来清洗等离子体活化处理后的晶片时，可以防止附着物再附着于晶片的贴合面。

Description

贴合晶片的制造方法
技术领域
本发明涉及一种使用离子注入剥离法的贴合晶片的制造方法。
背景技术
作为贴合晶片的制造方法，尤其是可以实现尖端集成电路的高性能化的薄膜绝缘体上硅(Silicone On Insulator，SOI)晶片的制造方法，将经过离子注入的晶片接合后剥离来制造SOI晶片的方法(离子注入剥离法：也称为SMART CUT法(注册商标)的技术)受到瞩目。
此离子注入剥离法为以下技术：在2片硅晶片(silicon wafer)内，于至少一方的硅晶片上形成氧化膜，并且从一方的硅晶片(结合晶片)的上表面注入氢离子或稀有气体离子等气体离子，在该晶片内部形成微小气泡层(封入层)，然后使该注入离子后的硅晶片的面，隔着氧化膜与另一方的硅晶片(基体晶片)密接贴合，然后进行热处理(剥离热处理)，使微小气泡层作为解理面，将一方的晶片(结合晶片)以薄膜状进行剥离，进一步进行热处理(结合热处理)，使其牢固地结合而成为SOI晶片(参照专利文献1)。在此阶段中，解理面(剥离面)成为SOI层的表面，比较容易获得一种SOI膜厚较薄且均匀性也较高的SOI晶片。此时，也可以不隔着氧化膜，直接使结合晶片与基体晶片贴合。
在离子注入剥离法中，结合热处理一般是在剥离后实施，但已知在使晶片密接的状态下，提高在发生剥离之前的时刻的结合力对品质(quality)有积极的影响，也考虑设法提高结合力。作为其中一种方法，有在贴合前将贴合面等离子体活化的方法。作为实施等离子体活化处理的方法，有以下方法：开放型常压等离子体法，是在将晶片放置于载台上的状态下，在大气中，将等离子体发生电极进行面内扫描；或者减压等离子体法，是在腔室内的载台上放置晶片，一边将腔室内减压来控制氮或氧的压力，一边利用相对向配置的平板状等离子体发生电极来产生等离子体(例如，参照专利文献2～4)。
通过实施等离子体活化处理，吸附于晶片表面的有机物等表面杂质被去除，而露出洁净的面。进一步，一般认为由于在露出的洁净的表面的Si未结合部上，羟基容易结合，因此在使晶片密接的状态下的晶片结合力得以提高。但是普遍已知以下事项，在用以贴合的等离子体活化中，由于如果等离子体强度过大，则表面发生损伤，反而会使结合强度变弱，因此要求等离子体强度较为微弱，足以去除表面吸附物程度即可。
现有技术文献
专利文献
专利文献1：日本专利特开平5-82404号公报
专利文献2：日本专利特开2006-339363号公报
专利文献3：日本专利特开2009-212402号公报
专利文献4：日本专利特开2012-38963号公报
发明内容
(发明所要解决的课题)
以往，假定在进行晶片贴合前的等离子体活化的情况下，使晶片相对于等离子体发生电极而成为对向电极，一般认为需要使载置晶片的载台与晶片充分接触。因此，一般来说，载台是以使与晶片的背面的接触面积较大的方式而构成。在图5中，示出了以往通常所使用的等离子体活化装置的载台的概况。如图5所示，在载台104上，在与晶片背面接触的表面形成有用于排气的槽106，槽106以外的区域为平坦。由于此平坦部分与晶片接触，因此接触面积较大。
可以利用此种等离子体活化处理，来清洁晶片的贴合面。然而，根据本发明人的调查，得知等离子体活化处理后的晶片的背面，由于与载台接触，反而会导致微粒等附着物增加。
当使晶片贴合时，在贴合前，利用例如分批式晶片清洗机将多个晶片同时清洗，以防止由于在贴合面夹入微粒等附着物而产生的贴合不良。此时，如果在清洗槽中浸入晶片，如上所述，在等离子体活化处理中，附着于晶片的背面的微粒等附着物被排出至清洗槽内，而被排出的附着物将会再附着于例如与此晶片的背面相对向配置的其他晶片的表面。这样一来，将会产生以下问题：即便利用等离子体活化处理来提高晶片表面侧的洁净度，也会在后续清洗时等中，使晶片表面侧的微粒等附着物反而增加，此附着物对晶片的贴合面的洁净度带来不良影响，例如，在贴合晶片上产生表面缺陷。
本发明是鉴于如前所述的问题而完成的，其目的在于，提供一种贴合晶片的制造方法，所述方法可以在进行等离子体活化处理时，抑制微粒等附着物在晶片背面上增加，尤其在利用分批式清洗机来清洗等离子体活化处理后的晶片时，防止附着物再附着于晶片的贴合面。
(解决课题的方法)
为了达到上述目的，根据本发明，提供一种贴合晶片的制造方法，其包括以下工序：从结合晶片的表面注入氢离子、稀有气体离子中的至少一种气体离子，以形成离子注入层；使前述结合晶片的离子注入表面与基体晶片的表面直接或者隔着氧化膜而贴合；及，通过以前述离子注入层为界来使结合晶片剥离，制作在前述基体晶片上具有薄膜的贴合晶片；所述贴合晶片的制造方法的特征在于，在前述贴合工序之前，具有对前述结合晶片和前述基体晶片中的至少一者的贴合面进行等离子体活化处理的工序，在前述等离子体活化处理工序中，一边使前述结合晶片和前述基体晶片中的至少一者的背面以点接触或线接触的状态载置于载台上，一边进行前述等离子体活化处理。
如果为此种制造方法，由于在进行等离子体活化处理时的晶片背面与载台的接触面积减少，因此可以大幅抑制在晶片背面的微粒等附着物的增加。因此，即便利用分批式清洗机来清洗等离子体活化处理后的晶片，也可以减少来自背面的微粒再附着于经过等离子体活化而洁净化的贴合面的机会。结果，可以制造一种结合晶片，所述结合晶片利用等离子体活化得以增加结合强度，因在贴合界面上夹入附着物所导致的表面缺陷得以被抑制。
此时，在前述等离子体活化处理工序中，可以通过将前述结合晶片和前述基体晶片中的至少一者，载置于前述载台的表面所形成的点状或线状凸部上、或前述载台的表面所配置的具有点状或线状的支撑部的台座上，来实现点接触或线接触。
这样一来，可以容易地使处理对象的晶片的背面以点接触或线接触的状态载置于载台上。
并且，此时较优选为，在前述贴合工序之前，利用分批式清洗机来清洗已进行前述等离子体活化处理后的前述结合晶片或前述基体晶片。
本发明的贴合晶片的制造方法如上所述，由于可以在等离子体活化处理时大幅抑制在晶片背面的附着物的增加，因此，对于避免在利用分批式清洗机来清洗等离子体活化处理后的晶片时可能会引起的附着物对贴合面的再附着的问题，极为有效。
(发明的效果)
在本发明中，在贴合晶片的制造方法的等离子体活化处理工序中，由于一边使处理对象即结合晶片和基体晶片中的至少一者的背面以点接触或线接触的状态载置于载台上，一边进行等离子体活化处理，因此，晶片背面与载台的接触面积减少，微粒等附着物在背面侧的增加变得极其有限。由此，即便等离子体活化处理后，在分批式清洗机中，在晶片贴合前实施清洗，也可以减少来自背面的附着物再附着于经过等离子体活化而洁净化的晶片表面的机会。结果，可以抑制贴合时附着物被夹入于贴合界面，从而抑制在贴合晶片上产生表面缺陷。进一步，可以通过利用等离子体活化增加结合强度，来进一步提高贴合晶片的品质。并且，即便晶片背面与载台的接触为点接触或线接触，在等离子体的产生和稳定性等方面也不存在问题，从而获得充分的等离子体照射效果。
附图说明
图1是本发明的贴合晶片的制造方法的一个实例的流程图。
图2是表示本发明的贴合晶片的制造方法的等离子体活化处理所使用的等离子体活化装置的一个实例的示意图。
图3是表示图2的等离子体活化装置的载台的一个实例的示意图。
图4是表示图2的等离子体活化装置的载台的另一个实例的示意图。
图5是表示以往的贴合晶片的制造方法的等离子体活化处理所使用的等离子体活化装置的载台的示意图。
具体实施方式
以下，针对本发明，说明实施的形态，但本发明并不限定于此实施形态。
如前所述，以往，在进行贴合之前所实施的等离子体活化处理中，用于载置晶片的载台，是以使与晶片的背面的接触面积较大的方式而构成。但是，根据本发明人的调查，得知如此将导致附着于晶片的背面的微粒增加。
进一步，本发明人为了解决此问题而反复努力研究。结果，想到可以通过一边使等离子体活化的处理对象晶片的背面以点接触或线接触的状态载置于等离子体活化装置的载台上，一边进行等离子体活化处理，来抑制在此处理对象晶片的载置面侧(背面侧)的附着物的增加，从而完成本发明。
以下，针对本发明的贴合晶片的制造方法，参照附图进行说明，但本发明并不限定于这些说明。
图1是本发明的贴合晶片的制造方法的一个实例的流程图。
首先，准备例如2片两面被镜面研磨后的单晶硅晶片，作为结合晶片10和成为支撑基板的基体晶片20(图1(a))。
如下所述，在后续工序中，使结合晶片10与基体晶片20直接或者隔着氧化膜而贴合，但在隔着氧化膜而贴合的情况下，预先在结合晶片10或基体晶片20中的至少一者上，形成氧化膜12。氧化膜12可以利用例如热氧化和化学气相沉积(Chemical VaporDeposition，CVD)氧化等来形成，成为例如在SOI晶片等的贴合晶片中的埋入氧化膜。在图1中，使氧化膜12仅形成于结合晶片10上，但也可以仅形成于基体晶片20上，也可以形成于两片晶片上。并且，如图1所示，可以使氧化膜12仅形成于晶片表面侧，也可以形成于晶片的整个表面上。在使结合晶片10与基体晶片20直接贴合的情况下，无需形成该氧化膜12。
然后，从结合晶片10的贴合面13，隔着氧化膜12，注入氢离子、稀有气体离子中的至少一种气体离子，在晶片内部形成离子注入层11(图1(b))。此时，注入能量(离子注入加速电压)、注入剂量及注入温度等离子注入条件可以适当选择，以便可获得特定厚度的薄膜。
然后，为了提高贴合晶片的结合强度，在经过离子注入后的结合晶片10和基体晶片20的贴合面13、22之中，利用等离子体活化装置对其双方或任一方实施等离子体活化处理(图1(c))。
在图2中，表示本发明的贴合晶片的制造方法的等离子体活化处理所使用的等离子体活化装置的一个实例。如图2所示，等离子体活化装置1具有：平行板状上部电极3a、下部电极3b及高频电源5，用于产生等离子体；及，载台4，用于载置处理对象的晶片；这些都配置于腔室2内。在此图2所示的一例中，在下部电极3b上载置有晶片，下部电极3b起到载台4的作用。
通过使用此种等离子体活化装置1，将处理对象的晶片即结合晶片10和基体晶片20中的至少一者的贴合面暴露于等离子体，来进行等离子体活化。此处，等离子体可以是例如氧等离子体或氮等离子体。
在此等离子体活化处理中，处理对象的晶片是以使其背面以点接触或线接触的状态载置于载台4上，在此状态下进行等离子体活化处理。具体来说，通过将处理对象的晶片，载置于载台4的表面所形成的点状或线状凸部上、或载台4的表面所配置的具有点状或线状的支撑部的台座上，来进行点接触或线接触。
这样一来，由于晶片背面与载台的接触面积减少，因此可以大幅地抑制微粒等附着物在背面侧的增加。
载台4的材质可以是在金属件(金属板)上使用硅(Si)被覆，以满足以下等要件：成为用以产生等离子体的电极；防止因在晶片的背面直接接触所导致的金属污染；及，防止由等离子体所导致的劣化。
上述的载台4的支撑部和台座的材质，可以与载台4相同，或者为其他材质。在使此材质为与载台4不同的材质的情况下，从防止金属污染、防止由等离子体所导致的劣化等观点来看，适合使用石英(SiO2)。而且，即便在载台4的支撑部和台座中使用像石英这样的绝缘件的情况下，仍较优选为，在构成载台4的金属板的表面，进行用以防止金属污染的Si被覆。
将本发明所使用的载台4的具体实例示于图3、图4。
图3是以与晶片背面线接触的方式而构成的载台的一个实例。在此例中的载台4a上，在具有与所载置的晶片大致相同直径的金属板电极的表面，以60度间隔成形有6处的线状凸部6a。此凸部6a与金属板电极一体形成，但也可以使用与金属板电极相同的材质、或像石英这样的绝缘材料来制作圆柱状或棱柱状的支撑部7a，并将所述支撑部7a的侧面粘着于金属板电极的表面。或者，也可以将具有此种支撑部7a的台座配置于金属板电极上。
并且，也可以为以下结构：在金属板电极的表面形成槽，将圆柱状或棱柱状的支撑部7a嵌入于此槽中，使所述支撑部7a的头部突出于载台表面。
如果使凸部或支撑部为圆柱状或三棱柱状，且使其侧面与晶片背面接触，则与晶片背面的接触成为线接触。并且，即便在四棱柱以上的多棱柱状的情况下，由于如果与晶片的接触部的宽度为3mm以下，则接触面积足够小，因此，包含于本发明中的线接触的概念。
作为线状凸部和支撑部的长度，比所述线状凸部和支撑部的宽度长，较优选为晶片半径的1/2以下，更优选为半径的1/4以下。
图4是以与晶片背面点接触的方式而构成的载台的一个实例。在此例中的载台4b上，在具有与所载置的晶片大致相同直径的金属板电极的表面，以60度间隔成形有6处的点状凸部6b。此凸部6b与金属板电极一体形成，但也可以使用与金属板电极相同的材质、或像石英这样的绝缘材料来制作点状的支撑部7b，并将所述支撑部7b的表面粘着于金属板电极的表面。或者，也可以将具有此种支撑部7b的台座配置于金属板电极上。
并且，也可以为以下结构：在金属板电极的表面形成孔，将支撑部7b嵌入于此孔中，使所述支撑部7b的头部突出于载台表面。
如果使凸部或支撑部为球状、圆锥状、或正多棱锥状，且使所述凸部或支撑部的顶点与晶片背面接触，则与晶片背面的接触成为点接触。并且，即便为圆柱状或正多棱柱状，由于如果其直径(在棱柱的情况下，为内接圆的直径)为3mm以下，则可以使接触面积足够小，因此包含于本发明中的点接触的概念。在使支撑部为圆锥状、正多棱锥状、圆柱状、或正多棱柱状情况下，只要将支持部的底面粘着于金属板电极的表面或嵌入于孔中即可。
作为凸部或支撑部的配置，除了如图3、图4所示的以60度间隔成形为6处以外，以120度间隔成形为3处为最小数，此外，还能以90度间隔成形为4处，以45度间隔成形为8处，以30度间隔成形为12处。
在具有此种凸部或支撑部、或形成有支撑部的台座的载台上载置进行等离子体活化处理的晶片的情况下，由于晶片的背面受到凸部或支撑部的支撑，因此，在载台表面与晶片背面之间形成有适当的间隔(例如1mm左右)。
因此，不需要如图5所示的以往所使用的等离子体活化装置的载台的表面所形成的用于排气的槽。另一方面，确认以下事项：由于晶片与下部电极产生间隔，因此存在等离子体的产生或晶片表面的活性化效果下降的顾虑，但即便在以绝缘体即石英来形成支撑部的情况下，在由本发明人所实施的通常的等离子体发生条件下进行等离子体活化处理的试验中，仍获得充分提高结合力的效果。
然后，在分批式清洗机中，进行经过等离子体活化后的晶片的贴合前清洗(图1(d))。由于通过使用分批式清洗机，可以一次清洗多个晶片，因此可以减少工序时间。进一步，如上所述，在本发明中，由于可以在等离子体活化处理时，大幅地抑制晶片背面的微粒的增加，因此，可以避免以往的以下问题，即在分批式的清洗中，来自背面的微粒再附着于经过等离子体活化而洁净化的晶片表面的问题。
然后，使结合晶片10的经过离子注入的一侧的表面与基体晶片20的表面密接贴合(图1(e))，将贴合后的晶片，在例如惰性气体环境中，保持350℃～500℃的温度，并施行包括使离子注入层中产生微小气泡层的热处理的热处理，以微小气泡层(离子注入层)为界使结合晶片10剥离，获得在基体晶片20上具有薄膜31的贴合晶片30(图1(f))。
如果为此种本发明的贴合晶片的制造方法，则可以抑制在贴合时微粒夹入于贴合界面，抑制在贴合晶片产生表面缺陷。进一步，可以通过利用等离子体活化增加结合强度，来进一步提高贴合晶片的缺陷品质。
[实施例]
以下，示出本发明的实施例和比较例，并对本发明进行更具体的说明，但本发明并不限定于这些实施例。
(实施例1)
作为结合晶片，准备直径300mm、晶片厚度775μm、无晶格微粒(CrystalOriginated Particle，COP)的单晶硅晶片，进行成长145nm的氧化膜后，利用离子注入机，以50keV的注入能量将H+离子注入5×1016原子/cm2，而形成离子注入层。
作为基体晶片，准备与结合晶片相同但在表面上无氧化膜的单晶硅晶片，实施由氮等离子体所实施的等离子体活化处理。此时，作为等离子体活化装置的载台，使用如图3所示的载台，所述载台于表面配置有与晶片背面线接触的石英制成的支撑部。具体来说，在具有与基体晶片相同直径的金属制成的下部电极的表面被覆硅(Si)，在该表面上的如图3所示的以60度间隔而成的6处位置配置圆柱状的支撑部(直径2mm、长20mm)，且使支撑部的侧面与下部电极表面接触。在配置下部电极表面的圆柱状支撑部的位置处，形成用以嵌合支撑部的槽(宽2mm、长20mm、深1mm)。
此时，利用激光散射式表面检测装置(KLA-Tencor公司制SP1)，对等离子体活化处理后的基体晶片表面和背面的0.1μm以上的微粒数量进行测量，基体晶片表面的微粒数量为11个/晶片(pcs/wafer)，基体晶片背面的微粒数量为800个/晶片(pcs/wafer)。基体晶片背面的微粒数量与下述比较例的8566个/晶片(pcs/wafer)相比，得以大幅减少。
在基体晶片的等离子体活化处理后，在分批式清洗机中，将结合晶片25片作为1批，将基体晶片25片作为1批，实施贴合前清洗。清洗后，与上述同样地，测量基体晶片表面的微粒数量，减少至2个/晶片(pcs/wafer)。
然后，使结合晶片的离子注入侧的表面与基体晶片的经等离子体活化的表面密接贴合之后，利用分批式横式热处理炉，实施投入温度200℃、最高温度500℃的热处理，将结合晶片在离子注入层处剥离(以离子注入层为界进行剥离)，在基体晶片上形成SOI层，获得SOI晶片。对所形成的SOI层施行表面平滑化和膜厚调整之后，实施缺陷检测(将直径300μm的空隙作为界限取样样本，目测进行空隙检查)。
结果，未检出在SOI晶片上直径300μm以上的较大空隙。
由此，可以确认以下事项：本发明的贴合晶片的制造方法可以在进行等离子体活化处理时，抑制微粒等附着物在晶片的背面上增加，在利用分批式清洗机来清洗等离子体活化处理后的晶片时，防止附着物再附着于晶片的贴合面。
(比较例)
在等离子体活化处理中，作为等离子体活化装置的载台，使用在如图5所示载台，所述载台在平坦的表面上所形成的晶片搬送时的用于排气的槽以外的部分与晶片背面面接触；除此以外，在与实施例1相同的条件下制造SOI晶片。
与实施例1同样地，测量等离子体活化处理后的基体晶片表面和背面的0.1mm以上的微粒数量时，基体晶片表面的微粒数量为10个/晶片(pcs/wafer)，基体晶片背面的微粒数量为8566个/晶片(pcs/wafer)，与实施例1相比，背面的微粒污染显著恶化。
并且，测量分批式清洗机中的清洗后的基体晶片表面的微粒数量，增加至25个/晶片(pcs/wafer)。这样一来，在比较例中，清洗后的基体晶片表面的微粒数量反而增加。
并且，实施制造而成的SOI晶片的缺陷检测，在SOI晶片上检出3个直径300mm以上的较大的空隙。由于在有此种空隙处，无法形成SOI层上的器件，因此，作为SOI晶片的规格，大多判断为不良。
(实施例2)
在等离子体活化处理中，作为等离子体活化装置的载台，使用如图4所示的载台,所述载台于表面上配置有与晶片背面点接触的石英制成的支撑部；除此以外，在与实施例1相同的条件下制造SOI晶片。所使用的载台，是在具有与基体晶片相同直径的金属制成的下部电极的表面被覆Si，在该表面上的如图3所示的以60度间隔而成的6处位置配置圆柱状支撑部(直径3mm、高2mm)。在配置有下部电极表面的圆柱状支撑部的位置处，形成用以嵌合支撑部的孔(直径3mm、深1mm)。
与实施例1相同地，测量等离子体活化处理后的基体晶片表面和背面的0.1μm以上的微粒数量，基体晶片表面的微粒数量为10个/晶片(pcs/wafer)，基体晶片背面的微粒数量为500个/晶片(pcs/wafer)。
并且，测量分批式清洗机中的清洗后的基体晶片表面的微粒数量，减少至3个/晶片(pcs/wafer)。
并且，实施制造而成的SOI晶片的缺陷检查，未检出在SOI晶片上直径300μm以上的较大的空隙。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质相同的结构并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。
例如，在上述实施方式中，作为点接触或线接触的一个实例，示出仅点接触的情况(图4)和仅线接触的情况(图3)，但也可以使点接触与线接触混合。

Claims (3)

1.一种贴合晶片的制造方法，其包括以下工序：从结合晶片的表面注入氢离子、稀有气体离子中的至少一种气体离子，以形成离子注入层；使前述结合晶片的离子注入表面与基体晶片的表面直接或者隔着氧化膜而贴合；及，通过以前述离子注入层为界来使结合晶片剥离，制作在前述基体晶片上具有薄膜的贴合晶片；所述贴合晶片的制造方法的特征在于，
在前述贴合工序之前，具有对前述结合晶片和前述基体晶片中的至少一者的贴合面进行等离子体活化处理的工序，
在前述等离子体活化处理工序中，一边使前述结合晶片和前述基体晶片中的至少一者的背面以点接触或线接触的状态载置于载台上，一边进行前述等离子体活化处理，
在前述贴合工序之前，利用分批式清洗机来清洗已进行前述等离子体活化处理后的前述结合晶片或前述基体晶片，
将使前述背面在前述载台上点接触或者线接触的相对于晶片中心呈放射状配置的位置的数量设为3、4、6、8、12处，
使前述背面在前述载台上点接触时，接触部的直径在3mm以下，
使前述背面在前述载台上线接触时，接触部的宽度在3mm以下，接触部的长度是晶片半径的1/2以下。
2.如权利要求1所述的贴合晶片的制造方法，其中，在前述等离子体活化处理工序中，通过将前述结合晶片和前述基体晶片中的至少一者，载置于前述载台的表面所形成的点状或线状凸部上，来实现点接触或线接触。
3.如权利要求1所述的贴合晶片的制造方法，其中，在前述等离子体活化处理工序中，通过将前述结合晶片和前述基体晶片中的至少一者，载置于前述载台的表面所配置的具有点状或线状的支撑部的台座上，来实现点接触或线接触。
CN201380021381.5A 2012-04-26 2013-04-02 贴合晶片的制造方法 Active CN104246971B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-101768 2012-04-26
JP2012101768A JP5664592B2 (ja) 2012-04-26 2012-04-26 貼り合わせウェーハの製造方法
PCT/JP2013/002278 WO2013161188A1 (ja) 2012-04-26 2013-04-02 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN104246971A CN104246971A (zh) 2014-12-24
CN104246971B true CN104246971B (zh) 2018-06-15

Family

ID=49482543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021381.5A Active CN104246971B (zh) 2012-04-26 2013-04-02 贴合晶片的制造方法

Country Status (7)

Country Link
US (1) US9142449B2 (zh)
EP (1) EP2843686B1 (zh)
JP (1) JP5664592B2 (zh)
KR (1) KR101855812B1 (zh)
CN (1) CN104246971B (zh)
SG (1) SG11201406661YA (zh)
WO (1) WO2013161188A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6638282B2 (ja) * 2015-09-25 2020-01-29 三菱マテリアル株式会社 冷却器付き発光モジュールおよび冷却器付き発光モジュールの製造方法
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
CN107633997B (zh) * 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
CN109671664A (zh) * 2018-12-14 2019-04-23 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 晶圆载片台
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1765014A (zh) * 2003-02-18 2006-04-26 康宁股份有限公司 基于玻璃的soi结构
CN1894795A (zh) * 2003-04-02 2007-01-10 株式会社Sumco 贴合半导体衬底及其制造方法
EP1970942A1 (en) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101764052A (zh) * 2008-12-22 2010-06-30 硅绝缘体技术有限公司 键合两个衬底的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135934A (en) * 1980-03-27 1981-10-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching device
JP3134391B2 (ja) * 1991-09-19 2001-02-13 株式会社デンソー シリコン基板の接合方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6335535B1 (en) * 1998-06-26 2002-01-01 Nissin Electric Co., Ltd Method for implanting negative hydrogen ion and implanting apparatus
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
JP3626933B2 (ja) 2001-02-08 2005-03-09 東京エレクトロン株式会社 基板載置台の製造方法
JP2006339363A (ja) 2005-06-01 2006-12-14 Bondtech Inc 表面活性化方法および表面活性化装置
US7791708B2 (en) * 2006-12-27 2010-09-07 Asml Netherlands B.V. Lithographic apparatus, substrate table, and method for enhancing substrate release properties
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP4577382B2 (ja) 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
JP2012038963A (ja) 2010-08-09 2012-02-23 Sumco Corp 貼り合わせウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1765014A (zh) * 2003-02-18 2006-04-26 康宁股份有限公司 基于玻璃的soi结构
CN1894795A (zh) * 2003-04-02 2007-01-10 株式会社Sumco 贴合半导体衬底及其制造方法
EP1970942A1 (en) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101764052A (zh) * 2008-12-22 2010-06-30 硅绝缘体技术有限公司 键合两个衬底的方法

Also Published As

Publication number Publication date
US9142449B2 (en) 2015-09-22
CN104246971A (zh) 2014-12-24
JP5664592B2 (ja) 2015-02-04
KR101855812B1 (ko) 2018-05-10
JP2013229516A (ja) 2013-11-07
WO2013161188A1 (ja) 2013-10-31
EP2843686A1 (en) 2015-03-04
EP2843686A4 (en) 2016-01-20
EP2843686B1 (en) 2019-03-27
SG11201406661YA (en) 2014-11-27
KR20150003763A (ko) 2015-01-09
US20150118825A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN104246971B (zh) 贴合晶片的制造方法
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
JP5082009B2 (ja) ウェハ搬送用トレイ及びこのトレイ上にウェハを固定する方法
TW465101B (en) Semiconductor substrate and method for producing the same
JP2000030996A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
TW201421584A (zh) 混成基板之製造方法及混成基板
TW201133615A (en) Wafer adhesion method
KR101018553B1 (ko) 웨이퍼, 웨이퍼 제조 방법, 장치 및 ｂａｗ 디바이스 제조 방법
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
CN101960558A (zh) 贴合晶片的制造方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN105283943B (zh) 贴合晶圆的制造方法
KR102103329B1 (ko) 접합웨이퍼의 제조방법
KR20080089350A (ko) Ｓｏｉ 기판의 제조방법 및 ｓｏｉ 기판
US20160152017A1 (en) Assembly process of two substrates
KR20110069490A (ko) 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법
JPH11135509A (ja) 半導体装置の製造方法
JP2013245393A (ja) サンプルホルダ
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
JP4356973B2 (ja) ウェーハの金属汚染評価方法
JPH0794735A (ja) Ｍｏｓ構造
JP2002289819A (ja) Ｓｉｍｏｘ基板
JP2003179216A (ja) Ｓｏｉウエーハ
TW497133B (en) Device and method for preventing over-thick film deposition on the edge of a wafer
JP2012038963A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant