CN101960558A - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN101960558A
CN101960558A CN2009801075750A CN200980107575A CN101960558A CN 101960558 A CN101960558 A CN 101960558A CN 2009801075750 A CN2009801075750 A CN 2009801075750A CN 200980107575 A CN200980107575 A CN 200980107575A CN 101960558 A CN101960558 A CN 101960558A
Authority
CN
China
Prior art keywords
wafer
film
oxide
ion
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801075750A
Other languages
English (en)
Other versions
CN101960558B (zh
Inventor
小林德弘
石塚徹
阿贺浩司
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101960558A publication Critical patent/CN101960558A/zh
Application granted granted Critical
Publication of CN101960558B publication Critical patent/CN101960558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明是一种贴合晶片的制造方法，至少从结合晶片的表面，离子注入氢离子、稀有气体离子中的至少一种气体离子，而在晶片内部形成离子注入层，然后在将结合晶片的离子注入后的表面与基底晶片的表面，直接贴合或是隔着绝缘膜贴合后，以离子注入层为界，使结合晶片剥离，来制作贴合晶片，其中，根据对结合晶片和基底晶片的至少其中一方的贴合面施行等离子体处理，使氧化膜成长，而在对成长后的氧化膜实行蚀刻处理后，与另一方的晶片贴合。由此，当直接贴合或是隔着绝缘膜贴合时，通过减少贴合面的微粒且牢固地进行贴合，便能防止在贴合晶片的薄膜中发生缺陷。

Description

贴合晶片的制造方法
技术领域
本发明是涉及一种采用离子注入剥离法来制造贴合晶片的方法，典型地，是涉及一种将已注入氢离子等的晶片与其它的晶片贴合后，加以剥离来制造贴合晶片的方法。
背景技术
在根据离子注入剥离法来制造贴合而成的绝缘层上覆硅(SOI)晶片的情况下，需要进行绝缘膜形成、氢离子植入、贴合、剥离热处理等的处理。特别是在剥离热处理后的SOI晶片中，会发生一种被称为空穴、气泡的贴合界面的缺陷。此缺陷，会受到包括剥离热处理在内的先前工序的影响。作为其中一个原因，可举出在各工序中所附着的微粒。特别是具有埋入绝缘膜(BOX)越薄产生缺陷的数量越多的倾向。
当制作SOI晶片的情况，若BOX的厚度薄至100纳米(nm)以下，则有缺陷数量增加的倾向，另外，即使在BOX的厚度为100纳米以上的情况，也会因为在包括剥离热处理在内的先前工序中的微粒，而发生缺陷。
作为这些缺陷具有以目视便可以看到的气泡、空穴，以及要利用微粒计数器来检出的光点缺陷(LPD(Light Point Defect)等。然而，即使是光点缺陷(局部光散射缺陷)，若以扫描型电子显微镜(SEM)来观察，实际上也是微小的空穴(void)。需要使这些缺陷减少而尽可能地消除，特别是对于容易发生缺陷的具有薄的埋入绝缘膜(BOX)的SOI晶片和没有BOX的直接接合晶片而言，需要减少缺陷。
为了减少缺陷，有一种方法是通过使氢离子的植入深度变深，增加SOI层的厚度，来提高刚性，但是，若BOX变薄，则其效果是不充分的。另外，若增大氢离子植入深度，则在后续工序中，通过牺牲氧化等来减少SOI层的厚度的量会变多，因此会有处理过程变长，且SOI膜厚分布恶化的倾向。
另外，作为减少缺陷的其它方法，有一种方法是根据将贴合面曝露在等离子体中来实行等离子体处理，使贴合面活性化，来提高贴合强度。作为此种方法的标准过程，推荐采用等离子体活性化+水洗净+贴合这样的过程。例如，在专利文献1中，记载一种方法，先进行等离子体处理来形成氧化膜，然后以纯水洗净该表面，待干燥后进行贴合(参照日本特开平5-82404号公报)。
然而，即使是利用此种方法来制造贴合晶片，也无法充分地减少贴合界面的缺陷(空穴、气泡)。
发明内容
因此，本发明是鉴于上述问题而开发出来，其目的是提供一种贴合晶片的制造方法，当直接或隔着绝缘膜来进行贴合时，通过减少贴合面的微粒且牢固地贴合，能防止在贴合晶片的薄膜中发生缺陷。
为了达成上述目的，本发明提供一种贴合晶片的制造方法，至少从结合晶片的表面，离子注入氢离子、稀有气体离子中的至少一种气体离子，而在晶片内部形成离子注入层，然后在将所述结合晶片的离子注入后的表面与基底晶片的表面，直接贴合或是隔着绝缘膜贴合后，以所述离子注入层为界，使结合晶片剥离，来制作贴合晶片，此贴合晶片的制造方法的特征在于，根据对所述结合晶片和基底晶片的至少其中一方的贴合面施行等离子体处理，使氧化膜成长，而在对该成长后的氧化膜实行蚀刻处理后，与另一方的晶片贴合。
若是此种贴合晶片的制造方法，特别是对于因为等离子体处理而使微粒容易附着、附着后的微粒难以除去的贴合面，能将该贴合面的氧化膜表面，蚀刻除去所附着的微粒并除去至受到微粒的影响的部分为止。由此，能做出微粒非常少的贴合面，进而能实行牢固的贴合，而能使被制作出来的贴合晶片的薄膜中所产生的缺陷非常少。
此时，优选所述蚀刻氧化膜的处理是通过浸渍在SC1溶液和SC2溶液中来实行的。
如此，本发明的制造方法中的蚀刻处理，即使只稍微蚀刻根据等离子体处理而成长后的氧化膜表面，便可大幅地减少缺陷，因此即使是蚀刻速度比较慢的SC1溶液(NH4OH与H2O2的水溶液)和SC2溶液(HCl与H2O2的水溶液)，也能充分地减少微粒，进而，容易调整蚀刻量，且也容易均匀地蚀刻全体氧化膜的表面。
另外，优选根据对所述基底晶片的贴合面施行等离子体处理而使氧化膜成长，而在对该成长后的氧化膜实行蚀刻处理后，与所述结合晶片贴合。
如此，根据对基底晶片的贴合面施行本发明的等离子体处理和蚀刻处理，能进一步减少贴合界面所产生的缺陷，并能有效地防止被制作出来的贴合晶片的薄膜中所产生的缺陷。
此时，优选在对所述基底晶片的贴合面蚀刻成长后的氧化膜的处理中，将所述氧化膜蚀刻0.3纳米以上而小于2纳米的厚度。
如此，根据将氧化膜的蚀刻厚度设定在上述范围内来进行蚀刻，可进一步减少贴合界面的缺陷的发生量，而能极度地减少被制作出来的贴合晶片的薄膜中的缺陷。
另外，优选仅在所述结合晶片的表面预先形成绝缘膜。
应用本发明的制造方法时，在使绝缘膜形成在结合晶片的表面，然后通过该绝缘膜来实行离子注入，继而与没有形成绝缘膜的基底晶片贴合的情况下，尤其能减少被制作出来的贴合晶片的薄膜中的缺陷。
另外，能利用氧等离子体或氮等离子体来实行所述等离子体处理。
在本发明的制造方法中，能从这些条件中选择适当的条件，且即使是采用氮等离子体的情况，也能形成氧化膜。
如上所述，根据本发明的贴合晶片的制造方法，由于能一同除去附着在等离子体处理面上的微粒与根据等离子体处理而成长后的氧化膜，因此能作出微粒非常少的贴合面。由此，能利用等离子体处理来产生牢固的贴合，并能进而作出几乎没有缺陷的贴合界面，因此，能有效地减少被制作出来的贴合晶片的薄膜中所产生的缺陷。另外，若是本发明的制造方法，由于能应用于直接接合晶片和SOI晶片的任一种晶片，因此能减少在多种贴合晶片的薄膜中所产生的缺陷。
附图说明
图1是表示本发明的贴合晶片的制造方法的工序的一个例子的流程图。
具体实施方式
在制造贴合晶片时，在薄膜的表面和基底晶片与薄膜的界面会发生缺陷，特别是在制作具有薄的埋入绝缘膜的SOI晶片和直接接合晶片的情况下，会有缺陷多的问题。
本发明人，针对这些缺陷，实行深入调查后的结果，发现了以下的技术而完成本发明，该技术为：通过等离子体处理而使氧化膜在贴合面成长，然后蚀刻该氧化膜，减少厚度后进行贴合，由此，能使在所制作出来的贴合晶片的薄膜中产生的缺陷变得非常少。
以下，关于本发明的贴合晶片的制造方法，作为实施方式中的一个例子，一边参照图1，一边详细地说明关于通过离子注入剥离法来制造贴合晶片的情况，但是本发明并未被限定于此实施方式。
另外，图1是表示本发明的贴合晶片的制造方法的工序的一个例子的流程图。
首先，在图1的工序(a)中，作为结合晶片10和基底晶片20，例如准备2片镜面研磨后的单晶硅晶片。
此时，如图1所示，仅预先在结合晶片10上形成绝缘膜12，但是，绝缘膜12也可以仅形成在基底晶片20上，也可以形成在两晶片上；另外，在两晶片上，也可以都没有形成绝缘膜12。如此，若是本发明的制造方法，不论是隔着绝缘膜而贴合或是直接贴合，皆可减少缺陷，其中仅在结合晶片的表面上形成绝缘膜的情况，贴合晶片的薄膜的缺陷减少量最多。特别是此种情况下缺陷变少的原因还没有完全明白，但是推测与存在于两晶片的贴合面中的氢氧基和水分的浓度有关。
作为此时所形成的绝缘膜，例如能形成热氧化膜、化学气相沉积(CVD)氧化膜等。另外，要被形成在各个晶片上的绝缘膜，除了可以形成在包含背面在内的晶片的全部表面以外，也可以仅形成在贴合面。
继而，在工序(b)中，从结合晶片10的绝缘膜12的表面(贴合面13)，离子注入氢离子、稀有气体离子中的至少一种气体离子，而在晶片内部形成离子注入层11。此时，注入能量、注入剂量、注入温度等的其它离子注入条件，能以可得到规定厚度的薄膜的方式，加以适当地选择。
在工序(c)中，对基底晶片20的贴合面22施行等离子体处理，使氧化膜21成长。
此时，可仅对结合晶片10的绝缘膜12施行等离子体处理来使氧化膜成长，也可对两晶片施行等离子体处理来使氧化膜成长。另外，在对基底晶片的贴合面施行等离子体处理来使氧化膜成长，而在之后的工序(d)中，蚀刻该氧化膜的情况下，能进一步减少在所制作出来的贴合晶片的薄膜中产生的缺陷。特别是在此种情况下缺陷变少的理由没有完全明白，但是推测与存在于两晶片的贴合面中的氢氧基和水分的浓度有关。
此时，作为将贴合面曝露在等离子体中的等离子体处理，只要能使氧化膜在晶片表面成长即可，没有特别的限定，例如能以氧等离子体或氮等离子体来实行。即使是氮等离子体，也能根据腔室(chamber)内的残留氧气来使氧化膜成长。
如此，利用实行等离子体处理，例如使处理面的氢氧基增加而活性化，而在贴合时，通过氢键等，能使晶片彼此之间牢固地贴合。
在工序(d)中，对已成长在基底晶片20的贴合面22上的氧化膜21，实行蚀刻处理。
如此，通过蚀刻成长后的氧化膜，能将难以除去微粒的等离子体处理面的表面蚀刻除去至受到微粒的影响的部分为止，而能防止在贴合界面发生缺陷，因此，能减少被制作出来的贴合晶片的薄膜中所产生的缺陷。
另外，在蚀刻处理对基底晶片的贴合面进行等离子体处理而使氧化膜成长后的氧化膜的情况下，优选将氧化膜的厚度蚀刻0.3纳米(nm)以上而小于2纳米。例如，即使只蚀刻0.1nm，只要氧化膜表面被蚀刻除去，便能发挥本发明的效果，而利用蚀刻除去上述范围的膜厚，能更可靠地减少所制作出来的贴合晶片的薄膜缺陷。
作为蚀刻方法，并没有特别的限定，例如优选通过浸渍在SC1溶液和SC2溶液中来实行。对通过等离子体处理而成长后的氧化膜，由于只要稍微蚀刻便能作出缺陷已被减少的贴合界面，因此若是蚀刻速度比较慢的上述溶液，容易调整蚀刻量，且能均匀地蚀刻氧化膜表面，而能作出更良好的贴合面。
在工序(e)中，使结合晶片10的绝缘膜12与基底晶片20的氧化膜21密接而贴合。
如此，将已施行等离子体处理后的表面，作为贴合面，例如在减压或常压下，使两晶片密接，不用施行高温处理等，便能充分牢固地贴合。
在工序(f)中，以离子注入层11为界，将结合晶片10剥离，而制作出一种在基底晶片20上隔着绝缘膜12而形成有薄膜31的贴合晶片30。
此结合晶片的剥离，能通过施加热处理或机械性的外力来实行。作为通过热处理来进行剥离的方法，只要例如在惰性气体气氛下以大约500℃的温度施加热处理，就能够利用结晶的再排列和气泡的凝集，以离子注入层为界，剥离结合晶片。
如此，根据本发明，由于能同时达成牢固的贴合与在贴合界面没有微粒存在的贴合，因此能极度地减少在被制作出来的贴合晶片的薄膜中所产生的缺陷。
以下，根据实施例、比较例，更具体地说明本发明，但是本发明并未被限定于这些例子。
(实施例1)
准备2片镜面研磨后的直径300mm的单晶硅晶片作为结合晶片和基底晶片，并在结合晶片的表面形成膜厚20纳米(nm)的热氧化膜来作为绝缘膜。继而，利用结合晶片的热氧化膜，以50keV、6×1016/cm2的条件，注入氢离子而形成离子注入层。
继而，对结合晶片的氧化膜表面和基底晶片的单晶硅表面(形成有大约1纳米的自然氧化膜)，施行氮等离子体处理(室温、气体流量115sccm(标准状态毫升/分)、压力0.4Torr(53.3Pa)、输出100W、15秒)。结果，结合晶片的氧化膜的膜厚成为21纳米，基底晶片的氧化膜的膜厚成为4纳米。
继而，将等离子体处理后的晶片，浸渍在SC1洗净液和SC2洗净液中，并根据调整液温与浸渍时间，将结合晶片的氧化膜蚀刻2纳米的厚度，并将基底晶片的氧化膜蚀刻1.2纳米的厚度。
在室温下，将实行氧化膜的蚀刻处理后的两晶片的等离子体处理面彼此贴合在一起，然后通过施加500℃、30分钟的剥离热处理，以离子注入层为界，将结合晶片剥离，由此，制作出一种在基底晶片上隔着氧化膜而形成有硅薄膜的贴合晶片。观察该贴合晶片的硅薄膜，通过目视来计数所发生的缺陷(空穴、气泡)的数量，得知可获得良好的结果。将测定结果表示在表1中。
(实施例2-5、比较例1-4)
准备一种与实施例1同样的结合晶片(附有20纳米的热氧化膜，已注入氢离子)和基底晶片(附有1纳米的自然氧化膜)，对于与实施例1相同条件的氮等离子体处理和氧化膜蚀刻处理，以表1所记载的组合，来决定实施或不实施，并与实施例1同样地测定在贴合晶片的硅薄膜中所发生的缺陷数量。将测定结果表示于表1。
〔表1〕
Figure BPA00001213637000071
比较例1-4的贴合晶片通过实行本发明的等离子体处理而使硅氧化膜成长，但是对于任一比较例中的晶片的贴合面没有实行以蚀刻成长后的硅氧化膜的方式来进行的减厚(减少厚度)处理，而在此条件下制作出来的，如表1所示，在这样的条件下，在硅薄膜中发生许多缺陷。
相对于此，实施例1-5的贴合晶片先通过实行本发明的等离子体处理而使硅氧化膜成长，且对于至少其中一方的贴合面实行以蚀刻成长后的硅氧化膜的方式来进行的减厚处理，在此条件下制作出来的，而在这样的条件下，明确地得知可抑制硅薄膜中所发生的缺陷数量。
特别是在对形成有热氧化膜(绝缘膜)的结合晶片的贴合面没有实行等离子体处理，而对没有热氧化膜(绝缘膜)的基底晶片的贴合面实行等离子体处理+蚀刻处理后的情况(实施例5)，可极度地抑制缺陷的发生。另外，如实施例1所示，仅在其中一方的晶片上形成热氧化膜(绝缘膜)，且对两晶片的贴合面实行等离子体处理+蚀刻处理的情况，成为仅次于实施例5的良好的结果。
如此，虽然由于贴合面的条件的不同而缺陷的发生数量相异的原因还没有完全明白，但是推测与存在于各贴合面的表面的氢氧基和水分的浓度有关。
(实施例6)
准备2片镜面研磨后的直径300mm的单晶硅晶片作为结合晶片和基底晶片，并在结合晶片与基底晶片的表面形成膜厚20纳米(nm)的热氧化膜来作为绝缘膜。继而，通过结合晶片的热氧化膜，以50keV、6×1016/cm2的条件，注入氢离子而形成离子注入层。
继而，对两晶片的氧化膜的表面，以与实施例1同样的条件，实行氮等离子体处理，然后将等离子体处理后的两晶片浸渍在SC1洗净液和SC2洗净液中，并根据调整液温与浸渍时间，将氧化膜蚀刻2纳米的厚度。
氧化膜蚀刻处理后，以与实施例1同样的条件，制作出贴合晶片，观察该贴合晶片的硅薄膜，计数所发生的缺陷的数量，得知可获得良好的结果。将测定结果表示在表2中。
(比较例5)
除了没有对等离子体处理后的两晶片实行氧化膜蚀刻处理以外，以与实施例6同样的条件，制作出贴合晶片，当计数所发生的缺陷的数量时，得知会发生许多缺陷。将测定结果表示在表2中。
〔表2〕
Figure BPA00001213637000081
(实施例7)
准备2片镜面研磨后的直径300mm的单晶硅晶片作为结合晶片和基底晶片，并以50keV、6×1016/cm2的条件，对结合晶片注入氢离子而形成离子注入层。
并且，对两晶片的其中一方的表面(附有自然氧化膜)，以与实施例1同样的条件，实行氮等离子体处理，使氧化膜厚度成长至4纳米，然后将等离子体处理后的两晶片，浸渍在SC1洗净液和SC2洗净液中，并根据调整液温与浸渍时间，将氧化膜蚀刻2纳米的厚度。
氧化膜蚀刻处理后，以与实施例1同样的条件，制作出贴合晶片，观察该贴合晶片的硅薄膜，计数所发生的缺陷的数量，得知可获得良好的结果。将测定结果表示在表3中。
(比较例6)
除了没有对等离子体处理后的两晶片实行氧化膜蚀刻处理以外，以与实施例7同样的条件，制作出贴合晶片，当计数所发生的缺陷的数量时，得知会发生许多缺陷。将测定结果表示在表3中。
〔表3〕
Figure BPA00001213637000091
(确认实验1：变更为氧等离子体处理)
除了将等离子体处理变更为氧等离子体处理(室温、气体流量115标准状态毫升/分、压力0.4Torr(53.3Pa)、输出100W、15秒)以外，以与实施例1-7和比较例1-6同样的条件，制作出贴合晶片，计数所发生的缺陷的数量，并加以比较。结果，确认具有与实施例1-7和比较例1-6同样的倾向。即，通过实行等离子体处理而使硅氧化膜成长，但是对于任一个晶片的贴合面没有实行蚀刻成长后的硅氧化膜的处理，对于利用此条件而制作出来的贴合晶片，在硅薄膜中会发生许多缺陷；然而，根据实行等离子体处理而使硅氧化膜成长，且对于至少其中一方的贴合面实行蚀刻成长后的硅氧化膜的处理，对于利用此条件而制作出来的贴合晶片，硅薄膜的缺陷数量相较于前者的情况，可减少一个位数以上。
(确认实验2：蚀刻量的影响)
采用一种组合，包括在实施例1-7中最能抑制发生缺陷的实施例5的结合晶片(附有20纳米的热氧化膜)与基底晶片(无热氧化膜，但有1纳米的自然氧化膜)，并调查根据等离子体处理所形成的氧化膜的蚀刻量(厚度减少量)与缺陷的发生之间的关系。此时，利用氧等离子体处理，仅对基底晶片实行等离子体处理，并根据改变等离子体处理时间，将等离子体处理后的氧化膜厚度设为4纳米、5纳米、6纳米3种条件，且在等离子体处理后，根据调整浸渍在SC1洗净液和SC2洗净液时的液温与时间，将氧化膜的蚀刻量(厚度减少量)设为0.3纳米、1纳米、2纳米、3纳米4种条件以及没有实行蚀刻处理(蚀刻量为0纳米)，总共5种条件，以这些条件来制作贴合晶片，然后根据目视来计数所发生的缺陷。将测定结果表示在表4中。
〔表4〕
Figure BPA00001213637000101
如表4所示，即使对基底晶片实行等离子体处理，若没有对成长后的氧化膜实行蚀刻处理，则与比较例3相同，不太能够抑制缺陷的发生。相对于此，仅稍微地蚀刻0.3纳米的厚度，便能大幅地减少缺陷。另一方面，得知若蚀刻量为2纳米以上，则缺陷的抑制效果减弱。因此，蚀刻量较佳是0.1纳米以上而小于3纳米，更佳是0.3纳米以上而小于2纳米。
另外，本发明并未限定于上述实施方式。上述实施方式只是例示，凡是具有与被记载于本发明的权利要求中的技术思想实质上相同的结构，能得到同样的作用效果者，不论为何者，皆被包含在本发明的技术范围内。

Claims (6)

1.一种贴合晶片的制造方法，至少从结合晶片的表面，离子注入氢离子、稀有气体离子中的至少一种气体离子，而在晶片内部形成离子注入层，然后在将所述结合晶片的离子注入后的表面与基底晶片的表面，直接贴合或是隔着绝缘膜贴合后，以所述离子注入层为界，使结合晶片剥离，来制作贴合晶片，其特征在于，
根据对所述结合晶片和基底晶片的至少其中一方的贴合面施行等离子体处理，使氧化膜成长，而在对该成长后的氧化膜实行蚀刻处理后，与另一方的晶片贴合。
2.如权利要求1所述的贴合晶片的制造方法，其特征在于，所述蚀刻氧化膜的处理是通过浸渍在SC1溶液和SC2溶液中来实行的。
3.如权利要求1或2所述的贴合晶片的制造方法，其特征在于，根据对所述基底晶片的贴合面施行等离子体处理而使氧化膜成长，而在对该成长后的氧化膜实行蚀刻处理后，与所述结合晶片贴合。
4.如权利要求3所述的贴合晶片的制造方法，其特征在于，在对所述基底晶片的贴合面蚀刻成长后的氧化膜的处理中，将所述氧化膜蚀刻0.3纳米以上而小于2纳米的厚度。
5.如权利要求1～4中任一项所述的贴合晶片的制造方法，其特征在于，仅在所述结合晶片的表面预先形成绝缘膜。
6.如权利要求1～5中任一项所述的贴合晶片的制造方法，其特征在于，利用氧等离子体或氮等离子体来实行所述等离子体处理。
CN2009801075750A 2008-03-06 2009-02-17 贴合晶片的制造方法 Active CN101960558B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-055714 2008-03-06
JP2008055714A JP4577382B2 (ja) 2008-03-06 2008-03-06 貼り合わせウェーハの製造方法
PCT/JP2009/000625 WO2009110174A1 (ja) 2008-03-06 2009-02-17 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101960558A true CN101960558A (zh) 2011-01-26
CN101960558B CN101960558B (zh) 2012-08-22

Family

ID=41055741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801075750A Active CN101960558B (zh) 2008-03-06 2009-02-17 贴合晶片的制造方法

Country Status (6)

Country Link
US (1) US8097523B2 (zh)
EP (1) EP2251895B1 (zh)
JP (1) JP4577382B2 (zh)
KR (1) KR101559973B1 (zh)
CN (1) CN101960558B (zh)
WO (1) WO2009110174A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421825B2 (ja) * 2010-03-09 2014-02-19 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
KR101160036B1 (ko) * 2010-11-26 2012-06-26 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP5664592B2 (ja) 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
PL2928700T3 (pl) * 2012-12-07 2019-02-28 Aixtron Se Sposób i aparatura do przenoszenia powłok z jednego substratu na inny
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134391B2 (ja) * 1991-09-19 2001-02-13 株式会社デンソー シリコン基板の接合方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
KR100292820B1 (ko) * 1998-08-17 2001-07-12 윤종용 반도체 장치의 패드 제조 방법
JP2004193515A (ja) 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR100972213B1 (ko) * 2005-12-27 2010-07-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20080268617A1 (en) * 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
FR2913528B1 (fr) * 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法

Also Published As

Publication number Publication date
US20110104870A1 (en) 2011-05-05
KR20100116651A (ko) 2010-11-01
WO2009110174A1 (ja) 2009-09-11
EP2251895A4 (en) 2011-04-20
EP2251895A1 (en) 2010-11-17
US8097523B2 (en) 2012-01-17
CN101960558B (zh) 2012-08-22
EP2251895B1 (en) 2013-04-03
JP4577382B2 (ja) 2010-11-10
KR101559973B1 (ko) 2015-10-13
JP2009212402A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101960558B (zh) 贴合晶片的制造方法
TW465101B (en) Semiconductor substrate and method for producing the same
EP1883104B1 (en) Method for manufacturing a bonded SOI wafer
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
US9142449B2 (en) Method for manufacturing bonded wafer
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20070096969A (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법
US8956951B2 (en) Method for manufacturing SOI wafer
US11114317B2 (en) Method for cleaning semiconductor wafer and manufacturing method of semiconductor wafer using the method for cleaning
KR20100105583A (ko) 반도체 기판들의 ｈｆ 처리들에서 워터마크들의 감소
US20220319910A1 (en) Process for hydrophilically bonding substrates
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
EP3652780A1 (en) Method of manufacture of a semiconductor on insulator structure
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l'uniformite d'epaisseur de ladite couche
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW201009950A (en) Method for producing bonded wafer
JP2008227207A (ja) 貼り合わせウェーハの製造方法
KR20090043109A (ko) 이온 주입에 의한 ｉｏｎ－ｃｕｔ기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 ＧａＡｓ박막제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant