KR20100116651A - 접합 웨이퍼의 제조방법 - Google Patents

접합 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20100116651A
KR20100116651A KR1020107019629A KR20107019629A KR20100116651A KR 20100116651 A KR20100116651 A KR 20100116651A KR 1020107019629 A KR1020107019629 A KR 1020107019629A KR 20107019629 A KR20107019629 A KR 20107019629A KR 20100116651 A KR20100116651 A KR 20100116651A
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
bonded
bonded wafer
manufacturing
Prior art date
Application number
KR1020107019629A
Other languages
English (en)
Other versions
KR101559973B1 (ko
Inventor
노리히로 코바야시
토루 이시즈카
히로지 아가
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20100116651A publication Critical patent/KR20100116651A/ko
Application granted granted Critical
Publication of KR101559973B1 publication Critical patent/KR101559973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 본드 웨이퍼의 표면에서 수소 이온, 희가스이온 중 적어도 한 종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼의 표면을 직접 또는 절연막을 개재하여 접합한 후, 이온주입층에서 본드 웨이퍼를 박리시키는 접합 웨이퍼의 제조방법에 있어서, 본드 웨이퍼와 베이스 웨이퍼의 적어도 하나의 접합면에 플라즈마처리를 함으로써 산화막을 성장시키고, 성장시킨 산화막을 에칭처리한 후에 다른 웨이퍼와 접합하는 접합 웨이퍼의 제조방법이다. 이에 의해 직접 또는 절연막을 개재하여 접합할 때, 접합면의 파티클이 감소하고 또한, 견고하게 접합함으로써 접합 웨이퍼의 박막에 발생하는 결함을 방지할 수 있는 접합 웨이퍼의 제조방법이 제공된다.

Description

접합 웨이퍼의 제조방법{METHOD FOR MANUFACTURING BONDED WAFER}
본 발명은 이온주입 박리법을 사용한 접합 웨이퍼의 제조방법에 관한 것이며, 전형적으로는 수소 이온 등을 주입한 웨이퍼를 다른 웨이퍼와 접합한 후에 박리하여 접합 웨이퍼를 제조하는 방법에 관한 것이다.
이온주입 박리법에 의해 접합 SOI 웨이퍼를 제조하는 경우, 절연막 형성, 수소 이온주입, 접합, 박리 열처리 등의 처리가 필요하다. 특히, 박리 열처리 후의 SOI 웨이퍼에는 보이드, 수포(blister)라 불리는 접합 계면의 결함이 발생하는 경우가 있다. 이 결함은 박리 열처리를 포함한 그 전 공정에 강하게 의존하고 있다. 그 한 원인으로는 각 공정 중에 부착되는 파티클을 들 수 있다. 특히, 매입 절연막(BOX)이 얇아질수록 결함이 다발하는 경향이 있다.
SOI 웨이퍼를 제작하는 경우, BOX가 100nm 이하로 얇아지면 결함 수가 증가하는 경향이 있으며 또한, BOX가 100nm 이상으로 두꺼운 경우도 박리 열처리를 포함한 이전 공정에서의 파티클 등에 기인하는 결함이 발생한다.
이들 결함으로는 육안으로도 알 수 있는 수포, 보이드 및 파티클 카운터로 검출되는 LPD(Light Point Defect) 등이 있다. 하지만, LPD도 SEM 등으로 관찰하면 실태는 작은 보이드였다. 이들 결함을 보다 적게 하고 가능한 한 없앨 필요가 있으며, 특히 결함이 발생하기 쉬운 BOX가 얇은 SOI 웨이퍼나 BOX가 없는 직접 접합 웨이퍼의 결함을 적게 할 필요가 있었다.
결함을 적게 하기 위해, 수소 이온의 주입 깊이를 깊게 하여, SOI층을 두껍게 함으로써 강도를 높이는 방법도 있으나, BOX가 얇아지면 그 효과는 충분하지 않다. 또한, 수소 이온을 깊이 주입하면 후공정에서 희생산화 등에 의해 SOI층의 두께를 감소시키는 량이 많아지기 때문에 프로세스 시간이 길어지며, 또한 SOI 막 두께 분포는 악화하는 경향이 있었다.
또한, 결함을 적게 하는 다른 방법으로는 접합면을 플라즈마에 노출시키는 플라즈마 처리를 행함으로써 접합면을 활성화하고 접합강도를 향상시키는 방법도 있다. 그 표준적인 프로세스로 플라즈마 활성화+수 세정+접합이 추천되고 있다. 예를 들면, 특허문헌 1에는 플라즈마처리하여 산화막을 형성하고, 그 표면을 순수 세정하고 건조하여 접합하는 방법이 기재되어 있다(특개평5-82404호 공보참조).
하지만, 이와 같은 방법으로 접합 웨이퍼를 제조해도 접합 계면의 결함(보이드나 수포)은 충분히 저감하지 않았다.
본 발명은 상기 문제점에 감안하여 이루어진 것으로 직접 혹은 절연막을 개재하여 접합할 때, 접합면의 파티클을 저감하면서 견고하게 접합함으로써 접합 웨이퍼의 박막에 발생하는 결함을 방지할 수 있는 접합 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 적어도 본드 웨이퍼의 표면에서 수소 이온, 희가스 이온 중 적어도 한 종류의 가스 이온을 이온 주입하여 웨이퍼 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입한 표면과 베이스 웨이퍼의 표면을 직접 혹은 절연막을 개재하여 접합한 후, 상기 이온 주입층에서 본드 웨이퍼를 박리시켜 접합 웨이퍼를 제작하는 접합 웨이퍼의 제조방법에서, 상기 본드 웨이퍼와 베이스 웨이퍼의 적어도 하나의 접합면에 플라즈마처리를 행함으로써 산화막을 성장시키고, 이 성장시킨 산화막을 에칭처리한 후 다른 웨이퍼와 접합하는 것을 특징으로 하는 접합 웨이퍼의 제조방법을 제공한다.
이와 같은 접합 웨이퍼의 제조방법이라면 플라즈마처리에 의해 특히 파티클이 쉽게 부착되고, 부착된 파티클을 제거하기 어려운 접합면의 산화막 표면을, 부착된 파티클과 그 파티클의 영향이 있는 부분까지 에칭 제거할 수 있다. 이에 의해 매우 파티클이 적은 접합면으로 만들 수 있으며, 또한 견고하게 접합할 수 있기 때문에 제작되는 접합 웨이퍼의 박막에 발생하는 결함을 매우 적게 할 수 있다.
이때, 상기 산화막을 에칭하는 처리를 SC1 용액 및 SC2 용액에 침지시킴으로써 행하는 것이 바람직하다.
이와 같이 본 발명의 제조방법에서의 에칭처리는 플라즈마처리에 의해 성장시킨 산화막 표면을 아주 조금 에칭하는 것만으로도 결함이 대폭으로 감소하기 때문에 에칭속도가 비교적 느린 SC1 용액(NH4OH와 H2O2의 수용액) 및 SC2 용액(HCl과 H2O2의 수용액)이라도 충분히 파티클을 저감할 수 있으며, 또한, 에칭량을 조절하기 쉽고 산화막 표면 전체를 균일하게 에칭하는 것이 용이하다.
또한, 상기 베이스 웨이퍼의 접합면에 플라즈마처리를 행함으로써 산화막을 성장시키고, 이 성장시킨 산화막을 에칭처리 한 후에 상기 본드 웨이퍼와 접합하는 것이 바람직하다.
이와 같이 베이스 웨이퍼의 접합면에 본 발명의 플라즈마처리와 에칭처리를 행함으로써 접합 계면에 발생하는 결함을 보다 적게 할 수 있고, 제작되는 접합 웨이퍼의 박막에 발생하는 결함을 효과적으로 방지할 수 있다.
이때, 상기 베이스 웨이퍼의 접합면에 성장시킨 산화막을 에칭하는 처리에서, 상기 산화막의 막 두께를 0.3nm 이상 2nm 미만 에칭하는 것이 바람직하다.
이와 같이 에칭할 산화막의 막 두께를 상기 범위로 에칭함으로써 접합 계면의 결함 발생이 보다 저감되며, 제작된 접합 웨이퍼의 박막의 결함을 매우 적게 할 수 있다.
또한, 상기 본드 웨이퍼의 표면에만 미리 절연막을 형성시키는 것이 바람직하다.
본 발명의 제조방법을 적용할 때, 본드 웨이퍼의 표면에 절연막을 형성시키고, 그 절연막을 통해 이온주입을 행하여 절연막이 형성되어 있지 않은 베이스 웨이퍼와 접합하는 경우에 제작되는 접합 웨이퍼의 박막을 특히 결함이 적은 것으로 만들 수 있다.
또한, 상기 플라즈마처리를 산소 플라즈마 또는 질소 플라즈마로 행할 수 있다.
본 발명의 제조방법에서는 이들 중에서 적절히 선택할 수 있으며, 질소 플라즈마를 사용한 경우라도 산화막을 형성할 수 있다.
이상과 같이 본 발명의 접합 웨이퍼의 제조방법에 의하면 플라즈마 처리면에 부착된 파티클을 플라즈마처리에 의해 성장시킨 산화막과 함께 에칭 제거할 수 있기 때문에, 파티클이 매우 적은 접합면으로 만들 수 있다. 이에 의해 플라즈마처리에 의해 견고하게 접합할 수 있으며, 또한 결함이 거의 없는 접합 계면으로 만들 수 있기 때문에 제작되는 접합 웨이퍼의 박막에 발생하는 결함을 효과적으로 저감할 수 있다. 또한, 본 발명의 제조방법이라면 직접 접합 웨이퍼나 SOI 웨이퍼 모두에 적용할 수 있기 때문에, 여러 종류의 접합 웨이퍼의 박막에 발생하는 결함을 저감할 수 있다.
도 1은 본 발명의 접합 웨이퍼의 제조방법의 공정의 일예를 나타내는 플로우도이다.
접합 웨이퍼를 제조할 때 박막의 표면이나 베이스 웨이퍼와 박막의 계면에 결함이 발생하며, 특히, 매입 절연막(BOX)이 얇은 SOI 웨이퍼나 직접 접합 웨이퍼를 제작하는 경우에는 결함이 많다는 문제가 있었다.
발명자들은 이들 결함에 대해 예의조사한 결과, 플라즈마처리에 의해 접합면에 산화막을 성장시키고, 그 산화막을 에칭하여 두께를 감소시킨 후에 접합함으로써, 제작되는 접합 웨이퍼의 박막에 생기는 결함을 매우 작게 할 수 있다는 것을 발견하고, 본 발명을 완성시켰다.
이하, 본 발명의 접합 웨이퍼의 제조방법에 대해, 실시형태의 일예로 도 1을 참조하면서 이온주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 대해 상세하게 설명하지만, 본 발명이 이에 한정되는 것은 아니다.
또한, 도 1은 본 발명의 접합 웨이퍼의 제조방법의 실시형태의 일예를 나타내는 플로우도이다.
우선, 도 1의 공정(a)에서는 본드 웨이퍼(10)와 베이스 웨이퍼(20)로 예를 들면 경면 연마된 실리콘 단결정 웨이퍼 2장을 준비한다.
이때, 도 1에 나타낸 바와 같이 본드 웨이퍼(10)에만 미리 절연막(12)이 형성되어 있으나, 절연막(12)은 베이스 웨이퍼(20)에만 형성되어 있어도 되고, 양 웨이퍼에 형성되어 있어도 되며, 또한 양 웨이퍼 모두에 형성되어 있지 않아도 된다. 이와 같이 본 발명의 제조방법이라면 절연막을 개재하여 접합하거나, 직접 접합해도 결함이 저감되지만, 본드 웨이퍼의 표면에만 절연막이 형성되어 있는 경우가 가장 접합 웨이퍼의 박막 결함이 저감된다. 이와 같은 경우에 특히 결함이 적어지는 원인은 정확하게는 알지 못하나 양 웨이퍼의 접합면에 존재하는 OH기나 수분의 농도가 관계하고 있다고 추정된다.
이때 형성시키는 절연막으로는 예를 들면 열산화막, CVD 산화막 등을 형성시킬 수 있다. 또한, 각각의 웨이퍼에 형성되는 절연막은 이면도 포함한 웨이퍼의 전면에 형성되거나 접합면에만 형성되어도 된다.
다음으로 공정(b)에서는 본드 웨이퍼(10)의 절연막(12)의 표면(접합면(13))에서 수소 이온, 희가스이온 중 적어도 한 종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층(11)을 형성한다. 이때, 주입에너지, 주입선량, 주입온도 등 그외의 이온주입조건을 소정의 두께의 박막을 얻을 수 있도록 적절히 선택할 수 있다.
공정(c)에서는 베이스 웨이퍼(20)의 접합면(22)에 플라즈마처리를 행하여 산화막(21)을 성장시킨다.
이때, 본드 웨이퍼(10)의 절연막(12)에만 플라즈마처리를 행하여 산화막을 성장시킬 수도 있고, 양 웨이퍼에 플라즈마처리를 행하여 산화막을 성장시킬 수도 있다. 또한, 베이스 웨이퍼의 접합면에 플라즈마처리를 행하여 산화막을 성장시킨 후의 공정(d)에서 이 산화막을 에칭하는 경우가, 제작된 접합 웨이퍼의 박막에 발생하는 결함을 보다 저감할 수 있다. 이와 같은 경우에 특히 결함이 적은 이유는 불명확하지만, 양 웨이퍼의 접합면에 존재하는 OH기나 수분의 농도가 관계되어 있다고 추정된다.
이때, 접합면을 플라즈마에 노출시키는 플라즈마처리로는 웨이퍼표면에 산화막을 성장시킬 수 있는 것이라면 되고, 특별히 한정되는 것은 아니나, 예를 들면 산소 플라즈마 또는 질소 플라즈마로 행할 수 있다. 질소 플라즈마로도 챔버 내의 잔류산소에 의해 산화막을 성장시킬 수 있다.
이와 같이 플라즈마처리를 행함으로써 처리면은 OH기가 증가하는 등으로 활성화되고, 접합할 때 수소결합 등에 의해 웨이퍼 간을 견고하게 접합할 수 있다.
공정(d)에서는 베이스 웨이퍼(20)의 접합면(22)에 성장시킨 산화막(21)의 에칭처리를 한다.
이와 같이 성장시킨 산화막을 에칭함으로써 파티클을 제거하기 어려운 플라즈마 처리면의 표면을, 파티클의 영향이 있는 부분까지 에칭 제거할 수 있고, 접합 계면의 결함을 방지할 수 있기 때문에 제작되는 접합 웨이퍼의 박막에 발생한 결함을 저감할 수 있다.
또한, 베이스 웨이퍼의 접합면에 플라즈마 처리하여 성장시킨 산화막을 에칭처리하는 경우에는 산화막의 막 두께를 0.3nm 이상 2nm 미만 에칭하는 것이 바람직하다. 예를 들면 0.1nm 에칭하는 만으로도 산화막 표면이 에칭 제거되면 본 발명의 효과는 발휘할 수 있지만 상기 범위의 막 두께를 에칭 제거함으로써 제작되는 접합 웨이퍼의 박막의 결함을 보다 확실하게 적게 할 수 있다.
에칭하는 방법으로는 특별히 한정되는 것은 아니나, 예를 들면 SC1 용액 및 SC2 용액에 침지시킴으로써 행하는 것이 바람직하다. 플라즈마처리에 의해 성장시킨 산화막을 조금 에칭하는 것만으로도 결함이 저감된 접합 계면으로 만들 수 있기 때문에, 에칭속도가 비교적 느린 상기 용액이라면 에칭량의 조정이 용이하며 산화막 표면을 균일하게 에칭할 수 있으며, 보다 양호한 접합면으로 만들 수 있다.
공정(e)에서는 본드 웨이퍼(10)의 절연막(12)과 베이스 웨이퍼(20)의 산화막(21)을 밀착시켜서 접합한다.
이와 같이 플라즈마처리를 한 표면을 접합면으로, 예를 들면 감압 또는 상압 하에서, 양 웨이퍼를 밀착시키면 고온처리 등을 하지 않아도 충분히 견고하게 접합할 수 있다.
공정(f)에서는 본드 웨이퍼(10)를 이온주입층(11)에서 박리하여 베이스 웨이퍼(20) 상에 절연막(12)을 개재하여 박막(31)이 형성된 접합 웨이퍼(30)를 제작한다.
이 본드 웨이퍼의 박리는 열처리 또는 기계적인 외력을 가함으로써 행할 수 있다. 열처리에 의해 박리하는 방법으로는, 예를 들면 불활성 가스 분위기 하에서 약 500℃이상의 온도로 열처리를 가하면 결정의 재배열과 기포의 응집에 의해 본드 웨이퍼가 이온주입층에서 박리된다.
이와 같이 본 발명에 의하면 견고한 접합과 접합 계면에 파티클이 없는 접합을 동시에 달성할 수 있기 때문에, 제작되는 접합 웨이퍼의 박막에 발생하는 결함을 매우 작게 할 수 있다.
이하, 본 발명을 실시예, 비교예에 의해 보다 구체적으로 설명하지만 본 발명은 이에 한정되지 않는다.
(실시예 1)
경면연마된 직경 300mm의 실리콘 단결정 웨이퍼를 2장 준비하여 본드 웨이퍼와 베이스 웨이퍼로 만들고, 본드 웨이퍼의 표면에는 막 두께 20nm의 열산화막을 절연막으로 형성했다. 이어서 본드 웨이퍼의 열산화막을 통해 수소 이온을 50keV, 6×1016/cm2의 조건에서 주입하여 이온주입층을 형성했다.
다음으로 본드 웨이퍼의 산화막 표면 및 베이스 웨이퍼의 실리콘 단결정 표면(자연산화막이 약 1nm 형성되어 있다)에 질소 플라즈마처리(실온, 가스유량 115sccm, 압력 0.4Torr(53.3Pa), 출력 100W, 15초)를 했다. 그 결과, 본드 웨이퍼의 산화막의 막 두께는 21nm, 베이스 웨이퍼의 산화막의 막 두께는 4nm가 되었다.
다음으로 플라즈마 처리 후의 웨이퍼를 SC1 세정액 및 SC2 세정액에 침지하고 액온과 침지시간을 조정함으로써, 본드 웨이퍼의 산화막을 막 두께 2nm 에칭하고, 베이스 웨이퍼의 산화막을 막 두께 1.2nm 에칭했다.
산화막의 에칭처리를 행한 후의 양 웨이퍼의 플라즈마 처리면간을 실온에서 접합한 후, 500℃에서 30분의 박리 열처리를 가하여 본드 웨이퍼를 수소 이온주입층에서 박리함으로써, 베이스 웨이퍼 상에 실리콘산화막을 개재하여 실리콘박막이 형성된 접합 웨이퍼를 제작했다. 이 접합 웨이퍼의 실리콘박막을 관찰하여 발생한 결함(보이드, 수포) 수를 육안으로 카운트한 결과 양호한 결과가 얻어졌다. 측정결과를 표 1에 나타낸다.
(실시예 2-5, 비교예 1-4)
실시예 1과 같은 본드 웨이퍼(열산화막 20nm 부착, 수소 이온주입 있음)와 베이스 웨이퍼(자연산화막 1nm 부착)를 준비하여 실시예 1과 동일한 조건의 질소 플라즈마처리와 산화막 에칭처리를 표 1에 기재된 바와 같은 조합으로 실시 혹은 실시하지 않은 것으로 하고, 실시예 1과 같이 접합 웨이퍼의 실리콘 박막에 발생한 결함 수를 측정했다. 측정결과를 표 1에 나타낸다.
본드 위에퍼 (절연막 있음) 베이스 웨이퍼 (절연막 없음)
플라즈마 에칭 플라즈마 에칭 결함 수
실시예1 유 유 유 유 5
실시예2 유 유 유 무 10
실시예3 유 유 무 무 16
실시예4 유 무 유 유 10
실시예5 무 무 유 유 1
비교예1 유 무 유 무 141
비교예2 유 무 무 무 137
비교예3 무 무 유 무 125
비교예4 무 무 무 무 293
비교예 1-4의 접합 웨이퍼는 본 발명의 플라즈마처리를 행함으로써 실리콘 산화막을 성장시키고, 성장한 실리콘 산화막을 에칭하여 두께를 감소시키는 처리를 어느 웨이퍼의 접합면에 대해서는 행하지 않은 조건에서 제작되었으며, 표 1에 나타낸 바와 같이 이 조건에서는 실리콘 박막에 결함이 다발하였다.
이에 대해 실시예 1-5의 접합 웨이퍼는 본 발명의 플라즈마처리를 함으로써 실리콘산화막을 성장시키고, 성장한 실리콘 산화막을 에칭하여 막 두께를 감소시키는 처리를 적어도 하나의 접합면에 대해 행한 조건으로 제작되었으며, 이 조건에서는 실리콘 박막의 결함은 명확히 억제되어 있는 것을 알 수 있다.
특히, 열산화막(절연막)을 형성한 본드 웨이퍼의 접합면에는 플라즈마처리를 하지 않고, 열산화막(절연막)이 없는 베이스 웨이퍼의 접합면에 플라즈마처리+에칭처리를 한 경우(실시예 5)는 극단적으로 결함의 발생이 억제되었다. 또한, 실시예 1과 같이 하나의 웨이퍼에만 열산화막(절연막)을 형성하고, 양 웨이퍼의 접합면에 플라즈마처리+에칭처리를 한 경우도 실시예 5에 이어서 양호한 결과로 되었다.
이와 같이 접합면의 조건에 의해 결함의 발생수가 다른 원인에 대해서는 명확하지 않으나, 각 접합면의 표면에 존재하는 OH기나 수분의 농도가 관계되어 있다고 추정된다.
(실시예 6)
경면 연마된 직경 300mm의 실리콘 단결정 웨이퍼를 2장 준비하여 본드 웨이퍼와 베이스 웨이퍼로 하고, 본드 웨이퍼 및 베이스 웨이퍼의 표면에 20nm의 열산화막을 절연막으로 형성했다. 이어서, 본드 웨이퍼의 열산화막을 통하여 수소 이온을 50keV, 6×1016/cm2의 조건에서 주입하여 이온주입층을 형성했다.
다음으로 양 웨이퍼의 산화막 표면에 실시예 1과 동일한 조건으로 질소 플라즈마처리를 하여 플라즈마 처리후의 양 웨이퍼를 SC1 세정액 및 SC2 세정액에 침지하여 액온과 침지시간을 조정함으로써 산화막을 막 두께 2nm 에칭했다.
산화막 에칭처리후, 실시예 1과 동일한 조건으로 접합 웨이퍼를 제작하고 그 접합 웨이퍼의 실리콘박막을 관찰하여 발생한 결함 수를 카운트한 결과 양호한 결과를 얻을 수 있었다. 측정결과를 표 2에 나타낸다.
(비교예 5)
플라즈마처리 후의 양 웨이퍼의 산화막 에칭처리를 하지 않은 것 이외에는 실시예 6과 동일한 조건으로 접합 웨이퍼를 제작하고, 발생한 결함 수를 카운트한 결과, 결함이 다발한 것을 알 수 있었다. 측정결과를 표 2에 나타낸다.
본드 위에퍼 (절연막 있음) 베이스 웨이퍼 (절연막 없음)
플라즈마 에칭 플라즈마 에칭 결함 수
실시예 6 유 유 유 유 47
비교예 5 유 무 유 무 194
(실시예 7)
경면 연마된 직경 300mm의 실리콘 단결정 웨이퍼를 2장 준비하여 본드 웨이퍼와 베이스 웨이퍼로 하고, 본드 웨이퍼에 수소 이온을 50keV, 6×1016/cm2의 조건으로 주입하여 이온주입층을 형성했다.
또한, 양 웨이퍼의 한쪽 표면(자연산화막 1nm부착)에 실시예 1과 동일한 조건으로 질소 플라즈마처리를 하여 산화막 두께를 4nm까지 성장시키고, 플라즈마처리 후의 양 웨이퍼를 SC1 세정액 및 SC2 세정액에 침지하여 액온과 침지시간을 조정함으로써 산화막을 막 두께 2nm에칭했다.
산화막 에칭 처리 후, 실시예 1과 동일한 조건에서 접합 웨이퍼를 제작하고, 그 접합 웨이퍼의 실리콘 박막을 관찰하여 발생한 결함 수를 카운트한 결과, 양호한 결과를 얻어졌다. 측정결과를 표 3에 나타낸다.
(비교예 6)
플라즈마처리 후의 양 웨이퍼의 산화막 에칭처리를 하지 않은 것 이외에는 실시예 7과 동일한 조건으로 접합 웨이퍼를 제작하고, 발생한 결함 수를 카운트한 결과, 결함이 다발한 것을 알 수 있었다. 측정결과를 표 3에 나타낸다.
본드 위에퍼 (절연막 있음) 베이스 웨이퍼 (절연막 없음)
플라즈마 에칭 플라즈마 에칭 결함 수
실시예7 유 유 유 유 32
비교예6 유 무 유 무 152
(확인실험 1: 산소 플라즈마로 변경)
플라즈마처리를 산소 플라즈마(실온, 가스유량 115sccm, 압력 0.4Torr (53.3Pa), 출력 100W, 15초)로 바꾼 것 이외에는 실시예 1-7 및 비교예 1-6과 동일한 조건으로 접합 웨이퍼를 제작하고, 발생한 결함 수를 카운트하여 비교했다. 그 결과, 실시예 1-7 및 비교예 1-6의 결과와 동일한 경향을 확인할 수 있었다. 즉, 플라즈마처리를 함으로써 실리콘 산화막을 성장시키고, 성장시킨 실리콘 산화막의 에칭처리를 어느 웨이퍼의 접합면에 대해서도 행하지 않은 조건에서 제작한 접합 웨이퍼의 실리콘 박막에는 결함이 다발하였으며, 플라즈마처리를 행함으로써 실리콘 산화막을 성장시키고, 성장한 실리콘 산화막의 에칭처리를 적어도 하나의 접합면에 대해 행한 조건에서 제작한 접합 웨이퍼의 실리콘 박막의 결함은 전자에 비해 1자리 수 이상 억제되어 있었다.
(확인실험 2: 에칭량의 영향)
실시예 1-7에서 가장 결함의 발생이 억제된 실시예 5의 본드 웨이퍼(열산화막 20nm 부착)와 베이스 웨이퍼(열산화막 없음, 자연산화막 1nm)의 조합을 사용하고, 플라즈마처리에 의해 형성된 산화막의 에칭량(두께 감소량)의 결함 발생과의 관계를 조사했다. 이때, 베이스 웨이퍼에만 행하는 플라즈마처리를 산소 플라즈마로 행하고, 플라즈마 처리시간을 변화시킴으로써 플라즈마처리후의 산화막 두께를 4nm, 5nm, 6nm의 3 조건으로 하고, 플라즈마 처리 후의 SC1 세정액 및 SC2 세정액으로의 액온과 침지 시간을 조정함으로써 산화막의 에칭량(두께 감소량)을 0.3nm, 1nm, 2nm, 3nm의 4조건 및 에칭처리 없음(에칭량 0nm)의 총 5 조건으로 접합 웨이퍼를 제작하고, 실리콘 박막에 발생한 결함을 육안으로 카운트했다. 측정결과를 표 4에 나타낸다.
플라즈마처리 후의 산화막 두께
4nm 5nm 6nm
에칭에 의한
막 두께 감소량		 0nm 130 123 118
0.3nm 0 1 1
1nm 1 1 1
2nm 18 9 6
3nm 70 62 21
표 4에 나타낸 바와 같이 베이스 웨이퍼에 플라즈마처리를 해도 성장한 산화막의 에칭처리를 하지 않으면 비교예 3과 같이 결함의 발생은 별로 억제되지 않는다. 이에 반해, 겨우 0.3nm 에칭하는 것만으로도 결함을 대폭으로 저감할 수 있다. 한편, 에칭량이 2nm 이상이 되면 결함의 억제효과가 약해지는 것이 판명되었다. 따라서, 에칭량은 0.1nm 이상 3nm 미만으로 하는 것이 바람직하고, 0.3nm 이상 2nm 미만이 보다 바람직하다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실직적으로 동일한 구성을 가지며, 동일한 작용효과를 가지는 것은 어떠한 것도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 적어도 본드 웨이퍼의 표면에서 수소 이온, 희가스이온 중 적어도 한 종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼의 표면을 직접 또는 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드 웨이퍼를 박리시켜 접합 웨이퍼를 제작하는 접합 웨이퍼의 제조방법에 있어서,
    상기 본드 웨이퍼와 베이스 웨이퍼의 적어도 하나의 접합면에 플라즈마처리를 함으로써 산화막을 성장시키고, 이 성장시킨 산화막을 에칭처리한 후에 다른 웨이퍼와 접합하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  2. 제 1항에 있어서,
    상기 산화막의 에칭처리를 SC1 용액 및 SC2 용액에 침지시킴으로써 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 베이스 웨이퍼의 접합면에 플라즈마처리를 함으로써 산화막을 성장시키고, 이 성장시킨 산화막을 에칭처리한 후에 상기 본드 웨이퍼와 접합하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  4. 제 3항에 있어서,
    상기 베이스 웨이퍼의 접합면에 성장시킨 산화막의 에칭처리에서, 상기 산화막의 막 두께를 0.3nm 이상 2nm 미만 에칭하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 본드 웨이퍼의 표면에만 미리 절연막을 형성시키는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 플라즈마처리를 산소 플라즈마 또는 질소 플라즈마로 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
KR1020107019629A 2008-03-06 2009-02-17 접합 웨이퍼의 제조방법 KR101559973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008055714A JP4577382B2 (ja) 2008-03-06 2008-03-06 貼り合わせウェーハの製造方法
JPJP-P-2008-055714 2008-03-06

Publications (2)

Publication Number Publication Date
KR20100116651A true KR20100116651A (ko) 2010-11-01
KR101559973B1 KR101559973B1 (ko) 2015-10-13

Family

ID=41055741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019629A KR101559973B1 (ko) 2008-03-06 2009-02-17 접합 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US8097523B2 (ko)
EP (1) EP2251895B1 (ko)
JP (1) JP4577382B2 (ko)
KR (1) KR101559973B1 (ko)
CN (1) CN101960558B (ko)
WO (1) WO2009110174A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421825B2 (ja) * 2010-03-09 2014-02-19 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
KR101160036B1 (ko) * 2010-11-26 2012-06-26 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP5664592B2 (ja) 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
PL2928700T3 (pl) * 2012-12-07 2019-02-28 Aixtron Se Sposób i aparatura do przenoszenia powłok z jednego substratu na inny
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134391B2 (ja) * 1991-09-19 2001-02-13 株式会社デンソー シリコン基板の接合方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
KR100292820B1 (ko) * 1998-08-17 2001-07-12 윤종용 반도체 장치의 패드 제조 방법
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2005022610A1 (ja) 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
US20080268617A1 (en) 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.

Also Published As

Publication number Publication date
JP2009212402A (ja) 2009-09-17
US8097523B2 (en) 2012-01-17
KR101559973B1 (ko) 2015-10-13
US20110104870A1 (en) 2011-05-05
EP2251895A1 (en) 2010-11-17
WO2009110174A1 (ja) 2009-09-11
CN101960558B (zh) 2012-08-22
EP2251895B1 (en) 2013-04-03
EP2251895A4 (en) 2011-04-20
JP4577382B2 (ja) 2010-11-10
CN101960558A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
US8859393B2 (en) Methods for in-situ passivation of silicon-on-insulator wafers
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
KR100881682B1 (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
WO2003046993A1 (fr) Procede de production de plaquettes soi
KR20160134661A (ko) 접합웨이퍼의 제조방법
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP2008004821A (ja) 貼り合わせウェーハの製造方法
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
US20080145650A1 (en) Double plasma utbox
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
EP2325868A1 (en) Method for manufacturing laminated wafer
EP3370249B1 (en) Bonded soi wafer manufacturing method
KR100935397B1 (ko) 접합 웨이퍼의 제조 방법
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 5