DE68909270T2 - Halbleiter-Dünnschicht und Herstellungsverfahren. - Google Patents

Halbleiter-Dünnschicht und Herstellungsverfahren.

Info

Publication number
DE68909270T2
DE68909270T2 DE89301423T DE68909270T DE68909270T2 DE 68909270 T2 DE68909270 T2 DE 68909270T2 DE 89301423 T DE89301423 T DE 89301423T DE 68909270 T DE68909270 T DE 68909270T DE 68909270 T2 DE68909270 T2 DE 68909270T2
Authority
DE
Germany
Prior art keywords
inp
intermediate layer
substrate
thin film
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE89301423T
Other languages
English (en)
Other versions
DE68909270D1 (de
Inventor
Masahiro Akiyama
Hideaki Horikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of DE68909270D1 publication Critical patent/DE68909270D1/de
Application granted granted Critical
Publication of DE68909270T2 publication Critical patent/DE68909270T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleiter-Dünnschicht aus Indiumphosphid (InP) und ein Verfahren zur Herstellung derselben und insbesondere ein Verfahren zur Herstellung einer Halbleiter-Diinnschicht umfassend eine monokristalline Schicht aus InP auf einem Si-Substrat zur Verwendung für optoelektronische integrierte Schaltkreise (OEICs), optische Bauelemente und ähnliches.
  • In einem Verfahren nach dem Stand der Technik zur Herstellung einer Halbleiter-Dünnschicht aus InP wird eine monokristalline InP-Dünnschicht direkt auf einem Si-Substrat gebildet.
  • In einem anderen Verfahren nach dem Stand der Technik wird eine InP-Zwischenschicht auf einem Si-Substrat gebildet und dann wird eine Halbleiter-Dünnschicht aus InP auf der InP-Zwischenschicht geformt.
  • Figur 2 zeigt eine Halbleiter-Dünnschicht aus InP, die mit dem letzteren Verfahren gebildet wurde. In der Figur bezeichnet die Referenzzahl 1 ein Si-Substrat, das eine Oberfläche mit (100)- Orientierung aufweist. Referenzzahl 3 bezeichnet eine InP-Zwischenschicht. Referenzzahl 4 bezeichnet eine monokristalline InP-Schicht. Diese Halbleiter-Dünnschicht aus InP wird zunächst gebildet durch Verwenden einer druckreduzierten metallorganischen chemischen Gasphasenabscheidung (MOCVD) und mit Triethylindium (TEI) und Phosphin (PH&sub3;) als Ausgangssubstanzen, um die InP-Zwischenschicht 3 auf dem Si-Substrat 1 bei einer Temperatur von 380 ºC zu bilden und danach durch ein Kristallwachstum einer monokristallinen InP-Dünnschicht 4 auf der InP-Zwischenschicht 3 bei 600 ºC. Weil dieses Verfahren ein InP-Kristallwachstum in zwei Stufen erreicht, wird dieses Verfahren zweistufige Wachstumsmethode genannt. Siehe beispielsweise Ohyobutsuri Gakkai Gakujutsu Koenkai Yokoshu (Vordrucke des Symposiums der Japan Society of Applied Physics) 1986 (Herbst),Seite 706, Nr. 30p-D- 6. Die monokristalline InP-Dünnschicht 4, die durch die zweistufige Wachstumsmethode gebildet wird, hat verbesserte Oberflächenzustände gegenüber einer monokristallinen InP-Dünnschicht, die durch die einstufige Wachstumsmethode erhalten wird, bei der ein monokristalliner Film aus InP direkt auf einem Si-Substrat gebildet wird.
  • Jedoch ist die Oberfläche der sich ergebenden Halbleiter-Dünnschicht, die durch das Verfahren im Stand der Technik erhalten wird, weder eben noch spiegelnd (wie ein Spiegel), und deshalb ist die Schicht für den praktischen Gebrauch nicht zufriedenstellend. Es wird angenommen, dar dies auf die Tatsache zurückzuführen ist, daß InP, das eine etwa 8% größere Gitterkonstante als Si hat, direkt auf dem Si-Substrat kristallin aufgewachsen wird und Kristalldefekte auftreten, die auf die Gitterfehlanpassung zurückzuführen sind.
  • In EP-A-0291346, das gemäß Artikel 54 (3) der EPU zum Stand der Technik gehört, wird eine laminierte Halbleiterstruktur in dieser Reihenfolge beschrieben mit einem Si-Substrat, einer Schicht aus einer GaAs-Verbindung, die sich aus einer GaAs-Schicht, die bei niedriger Temperatur gebildet wird, und einer GaAs-Schicht die bei hoher Temperatur gebildet wird, zusammensetzt, einer Schicht aus einer InP-Verbindung, die sich aus einer InP- Schicht, die bei niedriger Temperatur gebildet wird und einer InP-Schicht, die bei hoher Temperatur gebildet wird, zusammensetzt, einer Schicht eines Verbindungshalbleiters, die sich aus einer Mehrzahl alternierender Schichten, die aus Dünnschichten von InAsx1-x(0 < x < 1) und InP-Dünnschichten bestehen, zusammensetzt und einer Schicht aus einer InP-Verbindung.
  • In US-A-4561916 wird ein Verfahren zum Formen eines Verbindungshalbleiters beschrieben, umfassend ein Si-Substrat, auf dem eine Schicht einer III-V-Halbleiterverbindung gebildet wird und auf der andererseits eine Schicht aus Verbindungen gebildet wird, die alternierende Schichten umfaßt von: (1) demselben III-V-Verbindungshalbleiter wie in der zuerst erwähnten Schicht und (2) einen III-V-Verbindungshalbleiter, der eine Gitterkonstante aufweist, die sich der des Verbindungshalbleiters in der ersten alternierenden Schicht annähert. Abschließend wird eine Schicht eines gewünschten III-V-Verbindungshalbleiters auf den alternierenden Schichten gewachsen.
  • Die vorliegende Erfindung hat die Aufgabe, die Nachteile der Kristalldefekte und der Oberflächenrauheit, die auf die Kristallfehlanpassung in der Halbleiter-Dünnschicht aus InP zurückzuführen sind, die durch das Verfahren nach dem Stand der Technik gebildet wird, zu eliminieren.
  • Die vorliegende Erfindung hat auch die Aufgabe, ein Verfahren zur Herstellung einer Halbleiter-Dünnschicht aus InP, die eine monokristalline InP-Dünnschicht mit einer verbesserten Kristallqualität aufweist, bereitzustellen.
  • Gemäß eines ersten Aspektes der Erfindung wird eine Halbleiter- Dünnschicht aus INP bereitgestellt mit
  • einem Si-Substrat,
  • einer auf dem Si-Substrat ausgebildeten amorphen GaAs-Zwischenschicht,
  • einer auf der GaAs-Zwischenschicht ausgebildeten amorphen InP- Zwischenschicht und
  • einer auf der InP-Zwischenschicht ausgebildeten, monokristallinen InP-Dünnschicht.
  • Gemäß einem zweiten Aspekt der Erfindung, wird ein Verfahren zur Herstellung einer Halbleiter-Dünnschicht aus InP bereitgestellt, wobei das Verfahren folgende Schritte umfaßt
  • Bereitstellen eines Si-Substrats,
  • Durchführen einer Wärmebehandlung des Si-Substrats,
  • Ausbilden einer amorphen GaAs-Zwischenschicht, die auf dem Si- Substrat eine gute Oberflächenebenheit aufweist,
  • Ausbilden einer amorphen InP-Zwischenschicht, die auf der GaAs- Zwischenschicht eine gute Oberflächenebenheit aufweist und
  • Züchten einer monokristallinen InP-Dünnschicht auf der InP-Zwischenschicht.
  • Das GaAs, das in der vorliegenden Erfindung für eine Halbleiter- Dünnschicht aus InP verwendet wird, hat eine Gitterkonstante, die zwischen der Gitterkonstante von Si, das als Substrat dient, und der von InP liegt. Die Gitterverzerrung der monokristallinen InP-Dünnschicht ist deshalb kleiner als wenn die monokristalline InP-Dünnschicht direkt auf dem Si-Substrat gebildet wird oder auf einer InP-Zwischenschicht, welche ihrerseits auf einem Si-Substrat gebildet ist, wächst.
  • Übrigens kann ein anderes Verfahren zur Milderung der Gitterfehlanpassungen ins Auge gefaßt werden, in dem eine GaAs-Zwischenschicht und eine monokristalline GaAs-Dünnschicht in dieser Reihenfolge auf einem Si-Substrat geschichtet werden. Aber gemäß der Erfindung wird die Aufgabe durch einfaches Einbringen einer GaAs-Schicht und ohne wesentliche Erhöhung der Zahl der Verfahrensschritte erfüllt.
  • Um die Erfindung besser verstehen zu können, werden nun einige Ausführungen in Form von Beispielen und in Bezug auf die begleitenden Zeichnungen beschrieben, in denen:
  • Figur 1 eine Teilansicht zur Erläuterung der Struktur einer Halbleiter-Dünnschicht aus InP gemäß der Erfindung ist,
  • Figur 2 ein Diagramm zur Erläuterung der Struktur einer Halbleiter-Dünnschicht im Stand der Technik ist und
  • Figur 3 ein Diagramm ist,um ein Beispiel des Temperatur-Zeit- Programms im erfindungsgemäßen Verfahren zu zeigen.
  • Figur 1 ist eine Teilansicht zur Erläuterung der Struktur einer Halbleiter-Dünnschicht aus InP gemäß der Erfindung. in der Figur bezeichnet die Referenzzahl 1 ein Si-Substrat, das eine Oberfläche mit einer (100)-Orientierung aufweist. Die Referenzzahl 2 bezeichnet eine GaAs-Zwischenschicht 2. Die Referenzzahl 3 bezeichnet eine InP-Zwischenschicht. Die Referenzzahl 4 bezeichnet eine monokristalline InP-Dünnschicht. Die Halbleiter-Dünnschicht gemäß der Erfindung hat eine wie in Figur 1 gezeigte Struktur, in welcher die GaAs-Zwischenschicht 2, die InP-Zwischenschicht 3 und die monokristalline InP-Dünnschicht 4 in dieser Reihenfolge auf das Si-Substrat 1 geschichtet sind.
  • Die in Figur 1 gezeigte Halbleiter-Dünnschicht aus InP wird durch ein Verfahren hergestellt, in welchem das Si-Substrat 1 gereinigt wird, die amorphe GaAs-Zwischenschicht 2, die eine gute Oberflächenebenheit aufweist, und die amorphe InP-Zwischenschicht 3, die eine gute Oberflächenebenheit hat, nacheinander auf dem Si-Substrat 1 gebildet werden und dann die monokristalline InP-Dünnschicht 4 auf der InP-Zwischenschicht gezüchtet wird. Das oben erwähnte druckreduzierte MOCVD-Verfahren wird vorzugsweise für die Bildung der Schichten 2 und 4 verwendet.
  • Die entsprechenden Verfahrensschritte werden nun beschrieben.
  • Zunächst wird ein Si-Substrat bereitgestellt. Das Si-Substrat sollte eine Oberfläche mit einer (100)-Orientierung aufweisen. Die amorphe GaAs-Zwischenschicht 2, die eine gute Ebenheit aufweist, wird auf dem Si-Substrat 1 gebildet. Die amorphe GaAs- Zwischenschicht 2, die eine gute Ebenheit aufweist, kann beispielsweise durch das Verfahren, das in der folgenden Veröffentlichung beschrieben wird, gebildet werden: Journal of Crystal Growth, Vol. 7, Seiten 490 bis 497 (1986). Darin wird das Si-Substrat 1 als erstes einer chemischen Ätzung unter Verwendung von Flußsäure (HF) ausgesetzt, um den Oberflächen-Oxidfilm zu entfernen. Danach wird das Si-Substrat 1 in einen druckreduzierten MOCVD-Reaktor eingeführt. Das Si-Substrat 1 wird dann einer Wärmebehandlung oder einem Tempern in einer Gasmischung aus Arsingas (AsH&sub3;) und Wasserstoff bei einer Temperatur von 900 ºC und höher ausgesetzt. Mit dieser Wärmebehandlung wird die Oberfläche des Si-Substrats 1 wirksam gereinigt. Dann wird die GaAs-Zwischenschicht 2 in einer Dicke von 20 nm (200 Angström) oder weniger unter Verwendung von Arsingas und Trimethylgallium (TMG) als Ausgangssubstanzen und bei einer Temperatur von 450 ºC oder weniger (die untere Grenze ist die Wachstumsgrenze, die etwa bei 300 ºC liegt) gebildet.
  • Wenn die GaAs-Zwischenschicht 2 unter einer derartigen Bedingung gebildet wird, wird eine amorphe GaAs-Zwischenschicht 2, die eine gute Oberflächenebenheit aufweist, erhalten.
  • Übrigens wird dort, wo eine monokristalline GaAs-Schicht direkt auf dem Si-Substrat 1 gebildet wird, eine Gitterfehlanpassung von 4% sein und die Oberfläche wird nicht eben sein.
  • Andere Wachstumsbedingungen können, solange die GaAs-Zwischenschicht 2 amorph ist und eine ebene Oberfläche aufweist, gewählt werden.
  • Als nächstes wird die amorphe InP-Zwischenschicht 3, die eine ähnlich gute Oberflächenebenheit aufweist, gezüchtet, um die amorphe GaAs-Zwischenschicht 2, die eine gute Oberflächenebenheit, die auf diese Weise gezüchtet wurde, aufweist, zu überlagern. Der Film der InP-Zwischenschicht 3 kann unter Verwendung des druckreduzierten MOCVD-Verfahrens bei einer Temperatur von 550 ºC oder niedriger (die untere Grenze ist die Wachstumsgrenze, die etwa bei 300 bis 350 ºC liegt) und unter Verwendung von Phosphin und Trimethylindium (TMI) oder Triethylindium (TEI) als Ausgangssubstanzen, mit einem molaren Verhältnis PH&sub3;/TMI oder TEI, das in der Größenordnung von 500 liegt, gebildet werden. Die InP-Zwischenschicht 3 wird zu einem amorphen Film, der eine gute Oberflächenebenheit aufweist. Es ist wünschenswerter, daß die InP-Zwischenschicht 3 in der Grenze, in der Gitterverzerrungen gemildert werden können, dünner ist. Die Dicke ist vorzugsweise etwa 20 nm (200 Angström).
  • Auf der Oberfläche der InP-Zwischenschicht 3 wird die monokristalline InP-Dünnschicht 4 auf eine vorbestimmte Dicke bei einer Temperatur von 600 bis 650 ºC gezüchtet. Als Ausgangssubstanzen können Phosphin und TMI oder TEI mit einem molaren Verhältnis PH&sub3;/TMI oder TEI von etwa 100 verwendet werden.
  • Figur 3 zeigt ein Beispiel des Temperatur-Zeit-Programms der vorliegenden Erfindung. Die genaue Zeit in der Figur ändert sich in Abhängigkeit von den Wachstumsbedingungen und muß festgelegt werden, um eine vorbestimmte Schichtdicke zu liefern.
  • In der vorliegenden Erfindung werden sowohl die GaAs-Zwischenschicht 2 als auch die InP-Zwischenschicht 3 bei einer um 100 bis 200 ºC oder noch niedrigeren Temperatur als der normalen Kristallwachstumstemperatur gebildet. Folglich werden ebene Schichten auch auf Kristallen erhalten, die eine wesentlich unterschiedlichere Gitterkonstante aufweisen. Jedoch haben diese Schichten eine geringe Qualität der Monokristallinität, wie durch Röntgenstrahlbeugung oder dergleichen nachgewiesen ist. und können nicht für die Bildung von Halbleiterbauelementen verwendet werden. Aus diesem Grunde wird InP, das eine gute Monokristallinität aufweist, bei einer Temperatur von 600 ºC oder höher gezüchtet.
  • Es wird angenommen, daß die GaAs-Zwischenschicht 2 und die InP- Zwischenschicht 3, die eine geringe Kristallqualität aufweisen, dazu dienen, die Verzerrung im Gitter der monokristallinen InP- Schicht während der Temperaturerhöhung über 600 ºC oder während des Wachstums der monokristallinen InP-Schicht 4 zu mildern und während viele Kristalldefekte in diesen Zwischenschichten zurückbleiben, weist die monokristalline InP-Dünnschicht eine gute Ebenheit und eine gute Kristallqualität auf.
  • Wie im einzelnen beschrieben, wird eine GaAs-Zwischenschicht, die eine Gitterkonstante zwischen InP und Si aufweist, auf einem Si-Substrat gebildet und eine InP-Zwischenschicht wird darauf geformt, um eine zweischichtige Zwischenschicht zu bilden. Folglich können Gitterverzerrung und Kristalldefekte aufgrund der Gitterfehlanpassung absorbiert werden und deren Auftreten kann dadurch vermieden werden. Als Ergebnis kann eine monokristalline InP-Dünnschicht, die eine ebene Oberfläche und eine gute Kristallqualität aufweist, auf der Zwischenschicht gebildet werden.

Claims (11)

1. Halbleiter-Dünnschicht aus InP umfassend:
ein Si-Substrat (1),
eine auf dem 51-Substrat ausgebildete amorphe GaAs-Zwischenschicht (2),
eine auf der GaAs-Zwischenschicht (2) ausgebildete amorphe InP-Zwischenschicht (3) und
eine auf der InP-Zwischenschicht (3) ausgebildete, monokristalline InP-Dünnschicht (4).
2. Halbleiter-Dünnschicht gemäß Anspruch 1, wobei das Si-Substrat (1) eine Oberfläche mit einer im wesentlichen (100)- Orientierung aufweist.
3. Verfahren zur Herstellung einer Halbleiter-Dünnschicht aus InP, wobei das Verfahren die Schritte umfaßt:
Bereitstellen eines Si-Substrats (1),
Durchführen einer Wärmebehandlung des Si-Substrats (1),
Ausbilden einer amorphen GaAs-Zwischenschicht (2), die auf dem Si-Substrat (1) eine gute Oberflächenebenheit aufweist,
Ausbilden einer amorphen InP-Zwischenschicht (3), die auf der GaAs-Zwischenschicht eine gute Oberflächenebenheit aufweist und
Züchten einer monokristallinen Dünnschicht (4) auf der InP- Zwischenschicht (3).
4. Verfahren gemäß Anspruch 3, wobei das Si-Substrat (11) eine Oberfläche mit einer im wesentlichen (100)-Orientierung aufweist.
5. Verfahren gemäß Anspruch 3, das weiterhin den Schritt eines chemischen Ätzens der Oberfläche des Si-Substrats (11) unter Verwenden von Flußsäure zum Entfernen einer Oxydschicht auf der Oberfläche des Si-Substrats umfaßt,
wobei die Wärmebehandlung in einem Mischgas aus Arsingas (AsH&sub3;) und Wasserstoff bei einer Temperatur von 900 ºC oder höher durchgeführt wird.
6. Verfahren gemäß Anspruch 5, wobei die Wärmebehandlung in einem druckreduzierten MOCVD-Reaktor durchgeführt wird, in welchem die nachfolgende Ausbildung der GaAs-Zwischenschicht (2) und der InP-Zwischenschicht (3) durchgeführt wird.
7. Verfahren gemäß Anspruch 3, wobei die GaAs-Zwischenschicht (2) in einer Dicke von etwa 20 nm (200 Angström) oder weniger mittels einer druckreduzierten, metallorganischen chemischen Gasphasenabscheidung unter Verwenden von Arsingas und Trimetylgallium (TMG) als Ausgangssubstanzen und bei einer Temperatur von 450 ºC oder weniger (die Untergrenze ist die Wachstumsgrenze bei etwa 300 ºC) gebildet wird.
8. Verfahren gemäß Anspruch 3, wobei die InP-Zwischenschicht (3) mittels einer druckreduzierten, metallorganischen chemischen Gasphasenabscheidung bei einer Temperatur von 550 ºC oder niedriger und unter Verwenden von Phosphin und Trimethylindium (TMI) oder Triethylindium (TEI) als Ausgangssubstanzen mit einem in der Größenordnung von 500 liegenden Molverhältnis für PH&sub3;/TMI oder TEI gebildet wird.
9. Verfahren gemäß Anspruch 8, wobei die druckreduzierte, metallorganische chemische Gasphasenabscheidung bei einer Temperatur von nicht weniger als etwa 300 ºC durchgeführt wird.
10. Verfahren gemäß Anspruch 8, wobei die Dicke der InP-Zwischenschicht (3) etwa 20 nm (200 Angström) ist.
11. Verfahren gemäß Anspruch 3, wobei die monokristalline InP- Dünnschicht (4) bis zu einer vorbestimmten Dicke bei einer Temperatur von 600 bis 650 ºC unter Verwenden von Phosphin und TMI oder TEI als Ausgangssubstanzen mit einem Molverhältnis von etwa 100 für PH&sub3;/TMI oder TEI gezüchtet wird.
DE89301423T 1988-02-16 1989-02-15 Halbleiter-Dünnschicht und Herstellungsverfahren. Expired - Fee Related DE68909270T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63031878A JPH01207920A (ja) 1988-02-16 1988-02-16 ＩｎＰ半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
DE68909270D1 DE68909270D1 (de) 1993-10-28
DE68909270T2 true DE68909270T2 (de) 1994-02-24

Family

ID=12343294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89301423T Expired - Fee Related DE68909270T2 (de) 1988-02-16 1989-02-15 Halbleiter-Dünnschicht und Herstellungsverfahren.

Country Status (4)

Country Link
US (2) US4965224A (de)
EP (1) EP0329400B1 (de)
JP (1) JPH01207920A (de)
DE (1) DE68909270T2 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021360A (en) * 1989-09-25 1991-06-04 Gte Laboratories Incorporated Method of farbicating highly lattice mismatched quantum well structures
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JP3286921B2 (ja) * 1992-10-09 2002-05-27 富士通株式会社 シリコン基板化合物半導体装置
JP3093904B2 (ja) * 1993-02-16 2000-10-03 富士通株式会社 化合物半導体結晶の成長方法
JP2550859B2 (ja) * 1993-06-01 1996-11-06 日本電気株式会社 電界効果トランジスタ
JPH0897159A (ja) * 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
AU704829B2 (en) 1994-12-28 1999-05-06 University Of Kentucky Murine anti-idiotype antibody 3H1
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
US6949244B1 (en) 1995-12-20 2005-09-27 The Board Of Trustees Of The University Of Kentucky Murine monoclonal anti-idiotype antibody 11D10 and methods of use thereof
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
KR20000015893A (ko) 1996-05-22 2000-03-15 댄 마이클 특이적으로 암세포를 검출하는 항원 결합 단편, 상기 단편을 코딩하는 뉴클레오티드 및 암의 예방 및 검출에 사용되는 이들의 용도
JP3268731B2 (ja) * 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
US7115722B1 (en) 1997-05-22 2006-10-03 Viventia Biotech, Inc. Antigen binding fragments that specifically detect cancer cells, nucleotides encoding the fragments, and use thereof for the prophylaxis and detection of cancers
US5912481A (en) * 1997-09-29 1999-06-15 National Scientific Corp. Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
US6423990B1 (en) 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US7030228B1 (en) 1999-11-15 2006-04-18 Miltenyi Biotec Gmbh Antigen-binding fragments specific for dendritic cells, compositions and methods of use thereof antigens recognized thereby and cells obtained thereby
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
WO2001075985A1 (fr) * 2000-03-30 2001-10-11 Fujitsu Limited Actionneur piezoelectrique, son procede de fabrication et tete a jet d'encre dotee de cet actionneur
WO2001093336A1 (en) 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6440764B1 (en) * 2000-11-22 2002-08-27 Agere Systems Guardian Corp. Enhancement of carrier concentration in As-containing contact layers
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6872252B2 (en) 2002-03-06 2005-03-29 Agilent Technologies, Inc. Lead-based perovskite buffer for forming indium phosphide on silicon
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
KR101037793B1 (ko) 2004-06-30 2011-05-27 삼성전자주식회사 레이저 다이오드의 제조방법
WO2011161545A2 (en) 2010-06-04 2011-12-29 The Netherlands Cancer Institute Non-hydrolyzable protein conjugates, methods and compositions related thereto
RU2643931C2 (ru) 2013-06-28 2018-02-06 Интел Корпорейшн Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп
EP3021352B1 (de) * 2014-11-13 2020-10-07 IMEC vzw Verfahren zur Reduzierung des Kontaktwiderstandes in einem Transistor
WO2020160156A2 (en) 2019-01-30 2020-08-06 Immutics, Inc. Anti-gal3 antibodies and uses thereof
CN111681950B (zh) * 2020-07-31 2023-10-24 广东省大湾区集成电路与系统应用研究院 一种半导体结构及其制造方法
CN111668090B (zh) * 2020-07-31 2023-03-14 广东省大湾区集成电路与系统应用研究院 一种半导体结构及其制造方法
JP2024526764A (ja) 2021-07-13 2024-07-19 トゥルーバインディング，インコーポレイテッド タンパク質凝集を防止する方法
CN114134565B (zh) * 2021-11-10 2023-04-25 江苏华兴激光科技有限公司 一种基于GaAs衬底制备InP薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US4591654A (en) * 1983-07-18 1986-05-27 Nippon Telegraph And Telephone Public Corporation Solar cells based on indium phosphide
JPS61212072A (ja) * 1985-03-18 1986-09-20 Nec Corp 半導体受光素子
JPS62130511A (ja) * 1985-12-02 1987-06-12 Hitachi Ltd 半導体素子製造方法
JPS62283899A (ja) * 1986-06-02 1987-12-09 Nippon Telegr & Teleph Corp <Ntt> ＩｎＰ単結晶薄膜の製造方法
US4774554A (en) * 1986-12-16 1988-09-27 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Ti-doped Group III-V epitaxial layer
CA1274900A (en) * 1987-01-05 1990-10-02 Nec Corporation Field-effect transistor and the same associated with an optical semiconductor device
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
EP0297867B1 (de) * 1987-07-01 1993-10-06 Nec Corporation Verfahren zur Züchtung eines Halbleiterkristalles aus III-V-Gruppen-Verbindung auf einem Si-Substrat

Also Published As

Publication number Publication date
JPH01207920A (ja) 1989-08-21
DE68909270D1 (de) 1993-10-28
EP0329400A2 (de) 1989-08-23
EP0329400A3 (en) 1990-08-16
EP0329400B1 (de) 1993-09-22
US4965224A (en) 1990-10-23
US5053835A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
DE68909270T2 (de) Halbleiter-Dünnschicht und Herstellungsverfahren.
DE69431385T2 (de) Verfahren zur Herstellung von Silizium-Halbleiterplättchen
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE68923920T2 (de) Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren.
DE4040356C2 (de)
DE60034841T2 (de) Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
DE2416550C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit versetzungsfreiem Übergitterstrukturkristall
DE69225520T2 (de) Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur
DE69834232T2 (de) Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter
DE68919485T2 (de) Halbleitersubstrat mit Substratscheibe und Verbindungshalbleiterschicht.
DE69118941T2 (de) Zusammengesetztes Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69319169T2 (de) Verfahren zur Herstellung von heteroepitaxischen dünnen Schichten und elektronischen Bauelementen
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE68918306T2 (de) Verfahren zum Herstellen einer integrierten optoelektronischen Schaltung.
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE68918799T2 (de) Verbindungshalbleitersubstrat.
DE4130536A1 (de) Laserdiode fuer sichtbares licht
DE2653532A1 (de) Zuechtungsverfahren fuer epitaktische halbleiterschichten
DE69020331T2 (de) Halbleiteranordnung, die auf einem Siliziumsubstrat oder auf einer Siliziumschicht gebildet wird, und Verfahren zu deren Herstellung.
DE68906433T2 (de) Verfahren zur herstellung eines halbleitersubstrats mit einer schicht mit uebergitterstruktur mit spannungsschicht.
DE69400533T2 (de) Halbleiterlaser und Herstellungsverfahren
DE69315114T2 (de) Epitaxie auf einem Substrat
DE3300716C2 (de)
DE69106478T2 (de) Verfahren zur heteroepitaktischen Züchtung von Schichten.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee