JPS62130511A - 半導体素子製造方法 - Google Patents

半導体素子製造方法

Info

Publication number
JPS62130511A
JPS62130511A JP60269396A JP26939685A JPS62130511A JP S62130511 A JPS62130511 A JP S62130511A JP 60269396 A JP60269396 A JP 60269396A JP 26939685 A JP26939685 A JP 26939685A JP S62130511 A JPS62130511 A JP S62130511A
Authority
JP
Japan
Prior art keywords
ion
iii
substrate
compound semiconductor
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60269396A
Other languages
English (en)
Inventor
Takaro Kuroda
崇郎 黒田
Takeyuki Hiruma
健之 比留間
Hiroyoshi Matsumura
宏善 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60269396A priority Critical patent/JPS62130511A/ja
Priority to US06/937,019 priority patent/US4766092A/en
Publication of JPS62130511A publication Critical patent/JPS62130511A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/119—Phosphides of gallium or indium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の利用分野〕 本発明は、化合物半導体層を元素半導体基板結晶上にエ
ピタキシャル成長させる方法に係り、特にＳｌ、Ｇｅ等
の単体元素基板結晶表面にイオン注入を行なって該基板
結晶表面の格子定数をＧ　ａ　Ａ　ｓ、ＩｎＰ等のｍ−
ｖ族あるいはＺｎＳ等の■−■族化合物半導体の格子定
数に近づける方法に関する。
〔発明の背景〕
最近、ＳｉやＧｅを基板とし、該基板上のＭ。
ＣＶＤ法（有機金属化学蒸着法）やＭＢＥ法（分子線エ
ピタキシィ法）による低温成長により、半導体レーザや
ＨＥＭＴ　（高電子移動度トランジスタ）の試作が行な
われている。ＧｅあるいはＧｅをエピタキシャル成長さ
せたＳｉ基板上にＧ　ａ　Ａ　ｓ層をエピタキシャル成
長させる場合には、該エピタキシャル成長層へのＧａの
オートドーピングが問題になる。Ｓｉ基板上に直接Ｇ　
ａ　Ａ　ｓ層を成長させると、クロスハツチ（格子縞）
状のミスフィツト（格子不整合）転位が発生しやすい。
また、Ｇｅ、ＳｉとＡｓ、Ｐの結合力の方が、Ｇｅ、　
ＳＬとＧｅ、Ａａ等との結合力より強いことと、表面の
凹凸やステップが原因となって、アンチフェイズドメイ
ン（Ａｎｔｉ　ｐｈａｓｅ　Ｄｏｍａｉｎ）と呼ばれる
一種の双晶構造が発生しやすい欠点がある。
〔発明の目的〕
本発明は、前述した従来技術の欠点を解消し、ｍ−ｖ族
あるいは■−■族化合物半導体層を表面上に形成しうる
ようなＳｉ、Ｇｅ等からなる単体元素半導体基板結晶の
製造方法を提供することにある。
〔発明の概要〕 本発明は、Ｓｉ、Ｇｅからなる半導体基板結晶の表面近
傍にあらかじめ０．５〜５μｍの深さの領域にほぼ均一
濃度に該基板結晶の格子常数を適度に増大させるような
元素を高エネルギーイオン注入を行なって、その上にエ
ピタキシャル成長させる■−■族あるいはｎ−ＶＩ族化
合物半導体層との格子整合性を改善するようにしたもの
である。ここでイオン注入深さを０．５〜５ｕｍに選ん
だのは、０．５−以下ではイオン注入による効果が未だ
不足であり、また、５声如何に選んだのは、これ以上で
イオン注入エネルギーが大きくなり過ぎて実用的でなく
なるためである。
さらに、前記基板結晶表面に周期３０００Å以下、振幅
１０００Å以下の周期溝を形成しておくことにより、該
溝の底部から優先的に結晶成長が始まり、全体に拡がっ
て行くので、アンチフェイズドメインの発生を抑止する
ことも可能である。
〔発明の実施例〕
以下、本発明の詳細を実施例に基づいて説明する。
実施例　１ 直径２００　ｍｅφの（１００）面Ｓｉウェハを通常の
有機洗浄処理した後、２群に分け、一群はそのままＨＦ
：ＨＮＯ３系エツチング液によりエツチングした後、直
ちにＭＯＣＶＤ法又はＭＢＥ法によりＧａＭＡｓ系半導
体レーザ構造をエピタキシャル成長させたもの（比較例
）と、上記エツチング処理後、高エネルギーイオン注入
装置によりＳｉ基板全面に表面から深さ３−までｌＸｌ
０１ｇ〜Ｉ　Ｘ　１０１０２１ｒ’の濃度でＧｅイオン
を注入した後。
比較例と同様にしてＧａＡｕＡｓ系半導体レーザを作製
したもの（本発明）とについて、表面状態と素子特性を
比較した。
Ｓｉ基板上に半導体レーザ構造を直接成長させた結晶に
は、部分的にミスフィツト転位によるクロスハツチパタ
ーンの発生が見られ、レーザのしきい値は高く、寿命は
千時間以下のものがしばしば見られた。一方Ｇｅをイオ
ン注入した後、その上にエピタキシャル成長させた結晶
では、ミスフィツト転位発生はなく１通常のＧ、ａＡｓ
化合物半導体単結晶を基板として成長させた素子と同等
の性能及び寿命が得られた、この差はイオン注入層がＳ
Ｌ本来の格子定数よりも大きい値となることによりＧａ
Ａ１１Ａｓ成長層との格子整合がよくなり、内部応力が
低減されたためと考えられる。また、Ｓｉ基板表面のＧ
ｅ′ａ度が高いものほど表面の鏡面性は向上した。
実施例　２ 直径２００　ｍφの（１００）面Ｓｉウェハに、Ｓｎを
高エネルギーイオン注入法により２虜の深さまでｌＸｌ
０”〜１×１０２′′ロー３の濃度でイオン注入した後
、その上にＧａＡｕＡｓ系半導体レーザをＭ。
ＣＶＤ法及びＭＢＥ法でエピタキシャル成長させたもの
と、ＧａＡｓ基板上に上記レーザを直接成長させたもの
とについて、表面状態と素子特性を比較した。その結果
、Ｓｎイオン注入の場合には。
濃度が５Ｘ１０１ｇ■−１を越えた注入層内には微小な
析出物が発生したが、この上に成長させたＧａＡＡＡｓ
層の表面モホロジーには影響はなく。
鏡面が得られた。また、レーザの特性及び寿命は、Ｇ　
ａ　Ａ　ｓ基板上に成長させたものと大差なかった。
さらに、Ｓｉ基板結晶のごく表面（〜０．２虜以内）の
Ｓｉ中のモル比をＸとした場合の平均格子定数τは ａ＝ｘ・　（Ｓｎ格子定数６．４６人）＋　（１−ｘ）
　・（Ｓｉの格子定数５．４３人）で表わされ、ここで
、Ｘを４５％の高濃度にした場合には ａΣ５．９０人χＩｎＰの格子定数 となる。この上にＩｎＰに格子整合したＩｎＧａＡｓＰ
系半導体レーザをＭＯＣＶＤ法あるいはＭＢＥ法で作製
したところ、鏡面となり、この場合にもミスフィツト転
位の発生を防止できることがわかった。
以上述べてきた他に、Ｇｅ単結晶（１００）ウェハにＳ
ｎ　をイオン注入したものを基板として、ＩｎＧａＡｓ
Ｐ系半導体レーザをエピタキシャル成長させたところ、
上記の場合と同様良好な特性が得られた。
また、以上の方法はＺｎＳ　（格子定数５．４２０）、
ＣｄＳ　（格子定数５．８３２）等の■−■族化合物半
導体にも適用できた。
〔発明の効果〕
以上説明したところから明らかなように、本発明の方法
は、イオン注入法を用いているので、ウェハ面内の均一
性にすぐれており、特に多数の素子を同一ウェハ上に集
積できる点で、従来のＧａＡｓ、ＩｎＰ等の基板を用い
る場合に比べ、生産性、価格上有利である。

Claims (4)

    【特許請求の範囲】
  1. （１）ＧｅあるいはＳｉからなる単結晶基板の表面から
    該単結晶の平均格子定数を所定量だけ増大せしめるイオ
    ン種元素を０．５〜５μｍの深さにまで高エネルギーイ
    オン注入したものを基板結晶とし、該基板結晶のイオン
    注入面上にIII−Ｖ族あるいはII−VI族化合物半導体層
    をエピタキシャル成長させることを含むことを特徴とす
    る半導体素子製造方法。
  2. （２）特許請求の範囲第１項記載の半導体素子製造方法
    において、前記イオン種元素がＧｅ、Ｓｎ、Ｉｎまたは
    Ｓｂであることを特徴とする半導体素子製造方法。
  3. （３）特許請求の範囲第１項記載の半導体素子において
    、前記単結晶基板がＳｉ、前記イオン種元素がＧｅ、か
    つ前記III−Ｖ族化合物半導体がＧａＡｓもしくは、格
    子定数がＧａＡｓに近いIII−Ｖ族混晶であることを特
    徴とする半導体素子製造方法。
  4. （４）特許請求の範囲第１項記載の半導体素子製造方法
    において、前記イオン種元素がＳｎ、前記III−Ｖ族化
    合物半導体がＩｎＰであることを特徴とする半導体素子
    製造方法。
JP60269396A 1985-12-02 1985-12-02 半導体素子製造方法 Pending JPS62130511A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60269396A JPS62130511A (ja) 1985-12-02 1985-12-02 半導体素子製造方法
US06/937,019 US4766092A (en) 1985-12-02 1986-12-02 Method of growing heteroepitaxial InP on Si using Sn substrate implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60269396A JPS62130511A (ja) 1985-12-02 1985-12-02 半導体素子製造方法

Publications (1)

Publication Number Publication Date
JPS62130511A true JPS62130511A (ja) 1987-06-12

Family

ID=17471822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60269396A Pending JPS62130511A (ja) 1985-12-02 1985-12-02 半導体素子製造方法

Country Status (2)

Country Link
US (1) US4766092A (ja)
JP (1) JPS62130511A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211913A (ja) * 1988-02-19 1989-08-25 Nippon Telegr & Teleph Corp <Ntt> エピタキシャル成長方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
JP2619407B2 (ja) * 1987-08-24 1997-06-11 株式会社日立製作所 半導体装置の製造方法
JPH01207920A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
US5168077A (en) * 1989-03-31 1992-12-01 Kabushiki Kaisha Toshiba Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition
FR2661040A1 (fr) * 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.
US6130160A (en) * 1996-10-02 2000-10-10 Micron Technology, Inc. Methods, complexes and system for forming metal-containing films
EP1571241A1 (en) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
CN102439696A (zh) * 2009-05-22 2012-05-02 住友化学株式会社 半导体基板及其制造方法、电子器件及其制造方法
KR102502885B1 (ko) 2015-10-06 2023-02-23 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164119A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3520741A (en) * 1967-12-18 1970-07-14 Hughes Aircraft Co Method of simultaneous epitaxial growth and ion implantation
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
US4177321A (en) * 1972-07-25 1979-12-04 Semiconductor Research Foundation Single crystal of semiconductive material on crystal of insulating material
US3793093A (en) * 1973-01-12 1974-02-19 Handotai Kenkyu Shinkokai Method for producing a semiconductor device having a very small deviation in lattice constant
DE2643893C3 (de) * 1976-09-29 1981-01-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer mit einer Struktur versehenen Schicht auf einem Substrat
US4622093A (en) * 1983-07-27 1986-11-11 At&T Bell Laboratories Method of selective area epitaxial growth using ion beams

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164119A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211913A (ja) * 1988-02-19 1989-08-25 Nippon Telegr & Teleph Corp <Ntt> エピタキシャル成長方法

Also Published As

Publication number Publication date
US4766092A (en) 1988-08-23

Similar Documents

Publication Publication Date Title
EP0497350B1 (en) Crystal growth method for gallium nitride-based compound semiconductor
KR920006262B1 (ko) 반도체 박막형성법
US9799737B2 (en) Method for forming group III/V conformal layers on silicon substrates
US20020166502A1 (en) Low defect density (Ga, Al, In) N and HVPE process for making same
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
CA1297390C (en) Method of epitaxially growing gallium arsenide on silicon
WO1999000853A1 (en) METHOD OF DOPING GaN LAYERS
US5356510A (en) Method for the growing of heteroepitaxial layers
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
US20080132081A1 (en) Thin III-V semiconductor films with high electron mobility
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
JP4356208B2 (ja) 窒化物半導体の気相成長方法
JPS62130511A (ja) 半導体素子製造方法
US8889530B2 (en) Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
KR19990083174A (ko) 질화물계 화합물 반도체의 성장방법
US5492860A (en) Method for growing compound semiconductor layers
JPH08264899A (ja) 窒化ガリウム系半導体の製造方法
CN114855273A (zh) 一种外延片制备方法、外延片以及发光二极管
GB2418531A (en) Formation of lattice-tuning semiconductor substrates
JP2004146605A (ja) 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
JP2003173977A (ja) 化合物半導体の製造方法
JP3491373B2 (ja) 発光素子および発光ダイオードおよびレーザダイオード
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
US5940723A (en) Heteroepitaxial growth of III-V materials