DE68923920T2 - Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren. - Google Patents

Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren.

Info

Publication number
DE68923920T2
DE68923920T2 DE68923920T DE68923920T DE68923920T2 DE 68923920 T2 DE68923920 T2 DE 68923920T2 DE 68923920 T DE68923920 T DE 68923920T DE 68923920 T DE68923920 T DE 68923920T DE 68923920 T2 DE68923920 T2 DE 68923920T2
Authority
DE
Germany
Prior art keywords
semiconductor material
lattice constant
heterostructure
intermediate layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923920T
Other languages
English (en)
Other versions
DE68923920D1 (de
Inventor
Matthew F Chisholm
Peter D Kirchner
Alan C Warren
Jerry M Woodall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE68923920D1 publication Critical patent/DE68923920D1/de
Publication of DE68923920T2 publication Critical patent/DE68923920T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Diese Erfindung bezieht sich auf gitterfehlangepaßte Heterostrukturen und auf Verfahren, um Schichten aus kristallinen Materialien auf einem fehlangepaßten Substrat epitaxial auf zuwachsen.
  • Eis vor kurzem war es sehr unüblich, optoelektronische und Hochgeschwindigkeits-Festkörperbauelemente mit Heteroübergangsstrukturen herzustellen, bei denen die spannungsfreien Gitterkonstanten der verschiedenen Materialien nicht ungefähr gleich und ihrerseits wieder gleich derjenigen eines einfach erhältlichen Substrates waren. Die Anforderung hinsichtlich Gitteranpassung begrenzte die Materialauswahl strikt auf zwei Hauptsysteme:
  • AlxGa1-xAs-GaAs, aufgewachsen auf GaAs-Substraten, und In0,53Ga0,47AS-In0,52Al0,48As, aufgewachsen auf InP-Substraten.
  • Ungünstigerweise werden optimale Materialparameter für viele Bauelemente mit Materialsystemen oder Legierungszusammensetzungen erzielt, die an diese oder andere erhältliche Volumensubstrate nicht gitterangepaßt sind. Daher ist es äußerst wünschenswert, Eauelemente mit Schichten einer beliebigen Gitterkonstante auf einfach erhälclichen Volumensubstraten, wie GaAs, herstellen zu können. Die Anwendung dieser Vorgehensweise ist abhängig von der Minimierung der Dichte der Defekte, die sich in den Bauelementschichten ausbreiten. Jüngste Forschungen haben die Möglichkeit, GaAs-Bauelemente auf Si-Substraten aufzuwachsen, und eine mögliche Integration der zwei Bauelementtechnoiogien nachgewiesen. Es besteht auch Interesse an der nicht gitterangepaßten Methode für Tandemsolarzellen-Anwendungen, bei denen das GaAs-InxGa1-xAs-System verwendet wird.
  • Auch wenn die potentielle Verwendbarkeit von Bauelementen mit Heteroübergängen, die aus verschiedenen fehlangepaßten Systemen hergestellt sind, erkennbar war, hat sich gezeigt, daß die Grenzschicht zwischen nicht gitterangepaßten Materialien eine Quelle von strukturellen Defekten mit elektronischen Eigenschaften ist, welche die potentielle Verwendbarkeit stark einschränken. Die Defekte umfassen Kantenversetzungen und Eehlanpassungsversetzungen von 60 Grad und Schraubenversetzungen um 60 Grad. Der Ausdruck "Fehlanpassungsversetzung" meint eine Versetzung oder einen Abschnitt der Versetzungslinie, die parallel zu der Ebene des Substrates liegt und somit einen Teil der Gitterfehlanpassung zwischen dem Substrat und einer Epitaxieschicht angleichen kann. Wenngleich sich der Ausdruck "Schraubenversetzung" genaugenommen auf Versetzungen bezieht, die von dem Substrat herrühren und sich in die darüber befindlichen Epitaxieschichten ausbreiten, bezeichnet er umgangssprachlich jegliche Versetzungen, die gegenüber der Ebene des Substrates geneigt sind und sich durch die Epitaxieschicht unter einem gewissen, zu der Wachstumsachse nicht senkrechten Winkel ausbreiten. Im folgenden wird der Ausdruck "Schraubenversetzung" in seinem umgangssprachlichen Sinn verwendet werden. Versetzungen von 60 Grad werden durch ein Gleiten eingebracht, weshalb sie sowohl Schrauben- als auch Fehlanpassungsabschnitte aufweisen können. Kantenversetzungen können durch die Reaktion von zwei Versetzungen von 60 Grad erzeugt werden, weshalb jegliche Abschnitte, die nicht reagiert haben, als Versetzungen von 60 Grad wirken können. Kantenversetzungen selbst sind festliegend und gleiten nicht. Es wurde berichtet (Petroff et el., J. Micro. 118, 225 (1975)), daß Kantenversetzungen eine geringe optoelektronische Aktivität aufweisen. Kantenversetzungen "bestenen aus" zwei Versetzungen von 60 Grad, und daher baut eine Kantenversetzung die doppelte Fehlanpassung im Vergleich zu einer einzelnen Versetzung von 60 Grad ab. Nantenversetzungen, die bei gegebenem Relief oder gegebener Eehlanpassung festliegend und weniger dicht sind, sind gegenüber Versetzungen von 60 Grad zu bevorzugen. Fehlanpassungsversetzungen von 60 Grad sind elektrisch aktiv, da sie jedoch in oder nahe der fehlangepaßten Grenzfläche liegen, sind sie räumlich von nachfolgenden Schichten isoiiert. Verschiedene elektronische Isolationstechniken, wie eine p-n-Übergangsisolation, können dazu verwendet werden, deren Wirkung weiter zu reduzieren.
  • Ein gemeinsames Problem sowohl bei dem System GaAs auf Si als auch bei dem System InGaAs auf GaAs besteht in der hohen Dichte von Schraubenversetzungen, die aus den Angleichungen der großen Gitterfehlanpassung durch plastische Deformation resultieren. Es ist bekannt, daß Schraubenversetzungen mit strahlender Rekombination verknüpft sind, und da sich die Versetzungen durch die Bauelementschichten winden, beeinflußt dies die Leistungsfähigkeit von optischen und elektrischen Bauelementen, die aus derartigen Systemen hergestellt werden, nachteilig.
  • Um den Effekt von Versetzungen zu minimieren, setzt eine Methode des Standes der Technik das pseudomorphe Wachstum von nicht gitterangepaßten Materialien ein. In einem System, in dem eine ausreichende Anziehungskraft zwischen der Epischicht und dem Substrat vorhanden und die Fehlanpassung gering genug ist, tritt ein anfängliches epitaxiales Wachstum eines gitterfehlangepaßten Materials auf einem Substrat zweidimensional auf, vobei sich die Epischicht konform min der Intraebenen-Gitterstruktur des Substrates bildet und wobei die Fehlanpassung durch eine elastische Verspannung angeglichen wird. Dieses Wachstum wird als kommensurabel bezeichnet, da das Wachstum mit der Gitterkonstanten des Substrates anstatt mit der spannungsfreien Volumengitterkonstante des Epitaxieschichtmaterials stattfindet. Das kommensurable Wachstum ist pseudomorph, solange die Schichtdicke unterhalb einer kritischen Dicke liegt (die für eine Pehlanpassung von etwa 1 % bis 5 % ungefähr 1 nm bis 100 nm beträgt), welche die Verspannungsenergie definiert, für welche die Einbringung von Versetzungen energetisch günstig wird. Es wurden viele gitterfehlangepaßte Bauelemente hergestellt, bei denen die Dicke der verspannten Schicht unterhalb der kritischen Dicke gehalten wird. Viele elektronische oder optoelektronische Bauelemente erfordern jedoch nicht gitterangepaßte Schichten min Dicken, welche die Pseudomorphismusgrenzen überschreiten, oder mit einer zu großen Eehlanpassung für die Anziehungskraft zwischen dem Eilm und dem Substrat, um eine 2-dimensionale Kristallkeimbildung zu erlauben.
  • Eine zweite Methode des Standes der Technik zur Herstellung von Heteroübergängen aus gitterfehlangepaßten Materialien verwendet eine Übergittertechnik mit verspannten Schichten, bei der Schichten alternierend unter Druck- und Zugverspannung angeordnet werden, bei der jedoch die mittlere Gitterkonstante an das Substrat angepaßt ist. Wenngleich das Übergitter annähernd frei von Pehlanpassungsversetzungen sein kann, ist die Material auswahl weiterhin durch die Notwendigkeit, die mittlere Gitterkonstante des Übergitters an das Substrat anzupassen, die Notwendigkeit, die Dicken der einzelnen Schichten unterhalb von deren kritischen Dicken zu halten, und die Notwendigkeit begrenzt, die Pehlanpassung zu beschränken, um ein 2D-Wachstum aufrechtzuerhalten.
  • Bei noch einer weiteren Methode des Standes der Technik kann die gewünschte Gitterkonstante mittels schrittweiser Abstufung der Zusammensetzung dadurch erzielt werden, daß verschiedene Schichten dicker als deren kritische Dicken aufgewachsen werden, was die Änderung der Gitterkonstante an jeder Grenzschicht auf weniger als etwa 1,5 % (innerhalb des InGaAs-Systems) beschränkt. Die Abstufung von der Gitterkonstante des Substratmaterials bis zu der Gitterkonstante der letzten Schicht erfolgt in Schritten, die klein genug sind, um über den gesamten Wachstumsprozeß hinweg ein zuverlässiges 2-dimensionales Wachstum zu erlauben. Der Nachteil dieser Technik besteht darin, daß die Mehrschichtkombination eine ausreichende gesamte Verspannungsenergle enthält, um zusätliche Pehlanpassungs- und Schraubenversetzungen einzubringen, lediglich mit kinetischen Beschränkungen bezüglich ihrer eventuellen Einbringung. Somit enthält die Struktur eine signifikante Anzahl unerwünschter Schraubenversetzungen und ist im voraus dafür empfänglich, daß über die Zeit hinweg weitere hinzukommen, was verminderte elektrische und optische Eigenschaften und einen unzuverlässigen Betrieb verursacht. Die so gebildeten Defekte sind photoelektrisch aktiv und bilden außerdem starke Streuzentren, so daS das Übergangsmaterial von den aktiven Bereichen der nachfolgenden Heterostruktur durch große Pufferschichten und/oder Driftfelder getrennt werden muß.
  • Die europäische Patentanmeldung EP-A-0 232 082 offenbart ein Verfahren für epitaxiales Wachstum von Halbleitermaterialien, wie einem Halbleiter der III-V-Gruppe, epitaxial aufgewachsen auf Silicium oder Germanium, wobei die Gitterfehlanpassung in einer Weise angeglichen wird, die zu einer verbesserten Materialqualität führt. Das Verfahren umfaßt das Bilden eines einkristallinen Silicium- oder Germaniumsubstrats mit einer kristallographischen Oberfläche, die in der < 001> -Richtung geneigt ist, und das epitaxiale Aufbringen eines davon verschiedenen einkristallinen Halbleitermaterials über der Oberfläche, um eine Schicht aus dem Halbleitermaterial zu erhalten.
  • Die vorliegende Erfindung zielt auf Heteroübergangsstrukturen sowie ein Verfahren zur Herstellung von Heteroübergängen zwischen verschiedenen Materialien von Interesse ab, die eine große Fehlanpassung ihrer spannungsfreien Volumengitterkonstanten aufweisen. Dies wird durch Zwischenfügen einer dünnen Zwischenschicht zwischen ein Substrat aus einem ersten Halbleitermaterial und einer epitaxial aufgewachsenen oberen Schicht aus einem zweiten Halbleitermaterial, die fehlangepaßte Gitterkonstanten besitzen, erreicht. Die Zwischenschicht besteht aus einem dritten Halbleitermaterial mit einer spannungsfreien oder Volumengitterkonstante mit einer größeren Fehlanpassung an die Volumengitterkonstante des Substrates als der Pehlanpassung zwischen dem Substrat und der oberen Schicht. Es ist bekannt, das bei großen Kehlanpassungen eine Wachstumsperiode existiert, in der die Schicht mit einer teilweise relaxierten Gitterkonstante aufwächst. Das Maß der notwendigen Eehlanpassung, das zu der teilweise relaxierten Gitterkonstante führt, ist System- und wachstumsabhängig. Für das InGaAs-System haben die Erfinder festgestellt, das die Fehlanpassung etwa 2,5 % oder mehr betragen muß. Die Erfinder haben außerdem festgestellt, das während dieser Wachstumsperiode die Verspannung teilweise abgebaut ist, im wesentlichen aufgrund einer planaren Anordnung von Versetzungen vom Kantentyp, die während einer kurzen Wachstumsperiode eingebracht werden, wenn der Film 3-dimensional wird. Die Anordnung ist vollständig genug, um ein Minimum an Schraubenversetzungen zu erzeugen, wenn die Schicht bei diesem teilweisen Abbau der Verspannung und einem Minimum an zusätzlichem Wachstum wieder in zwei Dimensionen zusammenwächst. Gemäß des erfinderischen Verfahrens wird das Wachstum der Zwischenschicht gestoppt, während die Schicht in einer im wesentlichen 2-dimensionalen Art aufwächst, wobei die Verspannung durch die Versetzungen vom Kantentyp teilweise abgebaut sind. Das Wachstum der Zwischenschicht wird unterbrochen, bevor die Schicht eine zweite kritische Dicke erreicht, die durch die restliche Verspannung bestimmt ist, bei der die Verspannung mittels Eehlanpassungsversetzungen von 60 Grad mit Schraubenabschnitten weiter abgebaut wird. Dann wird das epitaxiale Wachstum der oberen Schicht auf der Zwischenschicht begonnen. Die Volumengitterkonstante der oberen Schicht ist ungefähr gleich der teilweise relaxierten Intraebenen-Gitterkonstante der Zwischenschicht. Daher ist die obere Schicht spannungsfrei, und sie ist stabil gegenüber der Einbringung von zusätzlichen Defekten, als ob sie auf einem gitterangepaßten Substrat aufgewachsen wäre.
  • Es ist wichtig, das die Zwischenschicht nicht mit einer zur Bildung einer signifikanten Anzahl der photoelektrisch aktiven Schraubenversetzungen ausreichenden Dicke aufgewachsen ist. Die planare Anordnung der Versetzungen vom Kantentyp ist nahe der Grenzschicht lokalisiert und nicht in der Lage, in die Epischicht zu wandern, so daß sie keinen Einfluß auf die Eigenschaften der angrenzenden Schichten haben sollte. Damit ist durch die vorliegende Erfindung die Notwendigkeit dafür, das die Heterostruktur große Pufferschichten oder Driftfelder beinhaltet, um aktive Gebiete von dem plastisch deformierten Bereich zu trennen, potentiell eliminiert.
  • In einer Ausführungsform der Erfindung wird ein Molekularstrahlepitaxieverfahren (MBE) verwendet, um eine Epischicht aus In0,72Ga0,28As in einem spannungsfreien, defektarmen Zustand auf ein Substrat aus GaAs unter Verwendung einer In0,9Ga0,1As-Zwischenschicht aufzuwachsen. Die Zwischenschicht aus In0,9Ga0,1As weist eine Dicke zwischen 3 nm und 10 nm auf. Während dieses Dickenbereiches werden unter normalen, arsenstabilisierten Wachstumsbedingungen ungefähr 80 % der Pehlanpassung der Gitterkonstanten durch die planare Anordnung von Kantenversetzungen, die sich an der In0,9Ga0,1As-GaAs-Grenzfläche bildet, angeglichen. Photoelektrisch aktive Schraubenversetzungen haben sich nicht in einer großen Anzahl ausgebildet. Demzufolge wurde die Epischicht aus In0,72Ga0,28-As, die eine Volumengitterkonstante ungefähr gleich jener des zu 80 % relaxierten In0,9Ga0,1As besitzt, spannungsfrei und vergleichsweise defektfrei aufgewachsen. Wenn die Dichte der Schraubenversetzungen für eine spezielle Anwendung zu groß ist, gibt es in der Literatur berkchtete Techniken für "Übergitter mit verspannten Schichten", von denen gezeigt wird, das sie für geringe Dichten von Schraubenversetzungen wirksam sind. Große Dichten von Schraubenversetzungen, die aus Verfahren des Standes der Technik zur Angleichung einer Pehlanpassung resultieren, können in der Praxis durch die Versetzungs-Filtertechnik mit "Übergittern mit verspannten Schichten" aufgrund der begrenzten Anzahl von Schraubenversetzungen, die an jeder Grenzfläche aus dem Kristall "herausgebogen" werden können, nicht behandelt werden.
  • Bei einer weiteren Ausführungsform der Erfindung werden zwei Zwischenschichten aufgewachsen. Bei dieser Ausführungsform wird MBE verwendet, um die In0,9Ga0,1As-Zwischenschicht mit einer Dicke von etwa 10 nm aufzuwachsen, bei der etwa 80 % ihrer ursprünglichen Fehlanpassung von 6,3 % durch Einbauen von Kantenversetzungen an oder nahe ihrer Grenzfläche zu dem GaAs-Substrat wehrend einer 3-dimensionalen Phase ihres Wachstums relaxiert wurden. Nach dem Zusamtenwachsen zu einem kontinuierlichen und im wesentlichen 2-dimensionalen Film mit einer Dicke von 10 nm hat die Schicht die kritische Dicke (für die restlichen 1,3 % der Gitterfehlanpassung) nicht überschritten, die zur Erzeugung von zusätzlichen Eehlanpassungsversetzungen von 60 Grad durch Gleiten notwendig ist. Die Intraebenen-Gitterkonstante ist ungefähr jene von spannungsfreiem In0,72Ga0,28As. Als weiteren Schutz gegen die von einer Fehlanpassung aufgrund experimenteller Variablen herrührenden Verspannungseffekte kann die restliche Druckverspannung in dem In0,9Ga0,1As durch Aufwachsen von 20 nm In0,63Ga0,37As kompensiert werden, das, wenn es mit einer Intraebenen-Gitterkonstante von In0,72Ga0,28As aufwächst, eine Netto-Zugverspannung aufweist, welche die restliche Netto-Druckverspannungsenergie in der 10 nm dicken In0,9Ga0,1As-Schicht ausgleicht. Die obere In0,72Ga0,28As-Schicht kann beliebig dick, nahezu defektfrei und spannungsfrei auf die Oberseite dieser Kombination aus Substrat und doppelter Zwischenschicht aufgewachsen werden, die, wenn überhaupt, nur eine geringe Nettoverspannungssenergie enthält. Diese Gitterkonstantentransformation wurde innerhalb eines Wachstums von 30 nm, die bei herkömmlichen MBE-Wachstumsraten etwa 2 Minuten in Anspruch nehmen, erreicht.
  • Die Heteroübergangsstrukturen der Erfindung besitzen auf einem fehlangepaßten Substrat aufgewachsene Epitaxieschichten ohne große Dichten von sich ausbreitenden (geneigten), photoelektrisch aktiven Kristalldefekten. Somit kann nun eine neue Anordnung optoelektronischer Bauelemente unter Verwendung von höchst wünschenswerten Materialsystemen, die ncht an geeignete Substrate gitterangepaßt sind, hergestellt werden. Diese Systeme umfassen InGaAs auf GaAs, Ge-Si-Legierungen auf Si sowie GaAs oder InGaAs auf Si.
  • Im folgenden werden Wege zur Ausführung der Erfindung unter Bezugnahme auf die Zeichnungen ausführlich beschrieben, die lediglich spezielle Ausführungsformen darstellen, in denen:
  • Fig. 1 eine Querschnittsansicht einer Heterostruktur nach dem Stand der Technik aus einer Epischicht auf einem Substrat mit einer hohen Fehlanpassung und den resultierenden, sich ausbreitenden Defekten ist.
  • Fig. 2(a) bis 2(c) TEM-Aufnahmen des Wachstums von InAs auf GaAs bei verschiedenen Dicken sind.
  • Fig. 3 eine Querschnittsansicht einer Ausführungsform einer Heterostruktur der vorliegenden Erfindung ist, bei der die sich ausbreitenden Defekte vermieden wurden.
  • Fig. 4 eine Querschnittsansicht einer weiteren Ausführungsform einer Heterostruktur der vorliegenden Erfindung mit zwei Zwischenschichten ist.
  • Gemäß der vorliegenden Erfindung werden Heterostrukturen, die spannungsfreie, im wesentlichen defektfreie Epischichten aus einem ersten Halbleitermaterial beinhalten, auf Substrate aus einem zweiten Halbleitermaterial aufgewachsen, wobei ein großer Unterschied zwischen den spannungsfreien Gitterkonstanten der Materialien besteht. Dies wird lediglich mit einer dünnen Zwischenschicht aus einem dritten Halbleitermaterial erreicht, das zwischen das Substrat und die obere Epischicht geschichtet ist. Das einzigartige Verfahren zur Herstellung der Heterostrukturen der Erfindung basiert zum Teil auf der Natur des Wachstums einer Schicht mit Verspannung und ihrem Relaxationsverhalten. Die Relaxation einer Verspannung während des Wachstums von Schichten mit hoher Fehlanpassung ist in einer Veröffentlichung von Munekata et al. (Lattice Relaxation of InAs Heteroepitaxy on GaAs, Journal of Crystal Growth 81, 237 bis 242 (1987)) erläutert. Munekata et el. berichten ausführlich über das Wachstum von InAs auf GaAs durch MBE für eine Vielzahl von Wachstumsbedingungen. Darin wird gezeigt, das das Wachstum der InAs-Epischicht auf dem GaAs-Substrat zuerst pseudomorph auftritt, wobei die Intraebenen-Gitterkonstante der verspannten Schicht an diejenige des Substrates angepaßt ist. Danach tritt mit fortschreitendem Wachstum eine graduelle Gitterrelaxation des InAs auf, um die Fehlanpassung anzugleichen, bis eine Relaxation von 100 % erreicht ist.
  • Die Erfinder haben bei einer großen Fehlanpassung der spannungsfreien Gitterkonstanten festgestellt, das die Schicht nach dem anfänglichen planaren pseudomorphen Wachstum in ein 3-dimensionales Inselwachstum kollabiert. Während dieses 3D-Wachstums wird ein großer Bruchteil der Verspannung abrupt durch den Einbau einer planaren Anordnung von Versetzungen des Kantentyps abgebaut. Für die InGaAs/GaAs-Grenzfläche tritt dies nach etwa 1 nm bis 2 nm des Wachstums auf. Mit fortschreitendem Wachstum auf eine Dicke von etwa 10 nm bis 20 nm wird das Wachstum wiederum planar. Die Anordnung aus Versetzungen des Kantentyps ist vollständig genug, daß ein Minimum an Schraubenversetzungen erzeugt wird, wenn die Schicht wieder in zwei Dimensionen zusammenwächst. Das Wachstum während dieser Zeitspanne mit teilweiser Relaxation, von 1 nm bis 2 nm auf 10 nm bis 20 nm, setzt sich unter geeigneten Bedingungen von Fluß und Temperatur mit einer teilweise relaxierten Gitterkonstante fort, die für InGaAs/GaAs zu etwa 80 % relaxiert ist. Mit fortschreitendem Wachstum über diesen Punkt hinaus wird genügend Verspannungsenergie eingebaut, um die Bildung von Versetzungen von 60 Grad zu bewirken, die sich in die Schicht hinein ausbreiten und das Material graduell in ein spannungsfreies relaxieren.
  • Fig. 1 zeigt eine Querschnittsansicht einer Heteroübergangsstruktur 10 des Standes der Technik, die aus dem herkömmlichen Wachstum von stark fehlangepaßten Materialien resultiert. Die Heterostruktur 10 beinhaltet ein Substrat 12 aus einem Halbleitermaterial mit einer spannungsfreien Gitterkonstante a und eine epitaxial aufgewachsene Schicht 14 aus einem davon verschiedenen Halbleitermaterial mit einer spannungsfreien Gitterkonstante aL. Die prozentuale Gitterfehlanpassung, &epsi;L-S, die auf den Unterschied zwischen den spannungsfreien Gitterkonstanten des Substrates und der oberen Schicht zurückzuführen ist, kann folgendermaßen ausgedrückt werden:
  • &Delta;aL-S/aS X 100 = &epsi;L-S, (1)
  • wobei &Delta;aL-S der Absolutwert von aL - aS ist.
  • In Gleichung (1) wird der Absolutwert der Differenz verwendet, da für verschiedene, für die Schicht 14 verwendete Materialien entweder eine größere oder eine kleinere Volumengitterkonstante als aL vorliegen kann. Für ein &epsi;L-S von 2,5 % oder mehr, wie in Fig. 1 gezeigt, resultiert das Wachstum der Schicht 14 bis zu einer Dicke, die ausreicht, um eine Relaxation von 100 % zu erlauben, in der Bildung von Fehlanpassungsversetzungen des Kantentyps 15 und in einer hohen Dichte von photoelektisch aktiven Schraubenversetzungen 16. Diese Defekte machen die Heteroübergangsstruktur von Fig. 1 für viele optoelektronische Anwendungen ineffektiv.
  • Bei dem Verfahren gemäß der vorliegenden Erfindung wird die Zwischenschicht dadurch gebildet, das das Wachstum jener Schicht unterbrochen wird, während sie mit der teilweise relaxierten Intraebenen-Gitterkonstante aufwächst. Die Erfinder haben festgestellt, das während der Wachstumsperiode mit teilweiser Relaxation die Verspannung im wesentlichen durch eine planare Anordnung von Versetzungen vom Kantentyp ohne eine signifikante Anzahl von Schraubenversetzungen teilweise abgebaut wird. An diesem Punkt wird das Wachstum der oberen Epischicht begonnen. Die obere Epischicht besitzt eine Volumengitterkonstante, die ungefähr gleich der teilweise relaxierten Intraebenen-Gttterkonstante der Zwischenschicht ist, und daher wächst die obere Epischicht Spannungs- und defektfrei auf. Die obere Epischicht ist an die Intraebenen-Gitterkonstante der teilweise relaxierten Zwischenschicht gitterangepaßt, ist jedoch bezüglich des Substrates fehlangepaßt. Somit stellt die vorliegende Erfindung eine Heterostruktur bereit, die eine Epischicht mit einer großen Gitterfehlanpassung bezüglich des Substrates besitzt und die lediglich eine dünne Zwischenschicht beinhaltet.
  • Die Figuren 2(a), 2(b) und 2(c) sind TEM-Aufnahmen des Wachstums von InGaAs auf GaAs bei verschiedenen Dicken. Figur 2(a) ist nach ungefähr 1 nm Wachstum aufgenommen und zeigt, daß das Wachstum im wesentlichen planar und pseudomorph ist. Figur 2(b) zeigt das 3D-Inselwachstum nach ungefähr 5 nm. Das Vorhandensein einer kleinen Anzahl von Versetzungen des Kantentyps ist durch den Buchstaben E angezeigt. Figur 2(c) ist nach 10 nm Wachstum aufgenommen und zeigt, das das Wachstum wieder planar geworden ist. Im wesentlichen alle der Defekte sind Versetzungen des Kantentyps mit lediglich einer Schraubenversetzung, die durch den Buchstaben T bezeichnet ist. Die Dichte an photoelektrisch aktiven Schraubenversetzungen ist daher während der Wachstumsperiode mit teilweiser Relaxation sehr gering. Somit ist die Verspannung in der Zwischenschicht während dieser Wachstumsperiode im wesentlichen durch eine planare Anordnung von Versetzungen des Kantentyps teilweise abgebaut.
  • Wie in Fig. 3 gezeigt, beinhaltet eine Heterostruktur 20 der Erfindung ein Substrat 22 aus einem ersten Halbleitermaterial mit einer Volumengitterkonstante aS. Die Heterostruktur 20 umfaßt außerdem eine obere, epitaxial aufgewachsene Schicht 24 aus einem zweiten Halbleitermaterial mit einer Volumengitterkonstante aL2. Zwischen die Schichten 24 und 22 ist eine epitaxial aufgewachsene Schicht 26 aus einem dritten Halbleitermaterial zwischengefügt. Die Zwischenschicht 26 besitzt eine Volumengitterkonstante aL1.
  • Wie oben dargelegt, beginnt das epitaxiale Wachstum der Schicht 26 pseudomorph und mit der Gitterkonstante des Substrates, aS, verspannt. Nachdem das Wachstum die erste kritische Dicke erreicht hat, wird die Verspannung durch die Versetzungen des kantentyps teilweise abgebaut, und die Schicht 26 wächst dann mit einer teilweise relaierten Intraebenen-Gitterkonstante, aL1, auf. Die Schicht 26 wächst bis zu einer vorgegebenen Dicke, die von Wachstumsbedingungen und dem verwendeten Material abhängig ist, weiter mit der teilweise relaxierten Intraebenen-Gitterkonstante auf. Das Wachstum der Schicht 26 wird zum Stillstand gebracht, während sie mit der Gitterkonstante aL1 aufwächst. Die prozentuale Fehlanpassung zwischen den Schichten 26 und 22 ist daher folgendermaßen definiert:
  • &epsi;L1-S = &Delta;aL1-S/aS X 100, (2)
  • wobei aL1-S = Absolutwert von aL-1 - aS.
  • Die Volumengitterfehlanpassung zwischen den Schichten 26 und 22 für das InGaAs/GaAs-System, die durch &epsi;L-S, definiert ist, sollte größer als 2,5 % sein und liegt typischerweise im Bereich von 3 % bis 7,5 %. Die Verspannung zu dem Zeitpunkt, an dem das Wachstum unterbrochen wird, ist für InAs ungefähr zu 80 % abgebaut, und daher beträgt &epsi;L1-S für die Struktur 20 ungefähr 80 % von &epsi;L-S. Der Wert für die teilweise Relaxation oder in anderen Worten die restliche prozentuale Verspannung, &epsi;L1, ist folgendermaßen definiert:
  • &epsi;L1 = &Delta;aL/aL X 100, (3)
  • wobei &Delta;aL gleich dem Absolutwert von aL1 - aL ist.
  • Der Wert für die teilweise Relaxation, &epsi;L1, für die zu 80 % relaierte Intraebenen-Gitterkonstante von InGaAs beträgt ungefähr 1 % bis 2 %. Die Materialien für die Schichten 24 und 26 sind so gewählt, daS die Volumengitterkonstante der Schicht 24, aL2, ungefähr gleich der teilweise relaxierten Gitterkonstante der Schicht 26, aL1, ist. Somit wächst die Schicht 24 zu der Schicht 26 gitterangepaßt auf und ist daher Spannungs- und defektfrei.
  • In der obigen Definition werden die Absolutwerte von &epsi;L1-S verwendet, da die Gitterkonstante aL1 entweder größer oder kleiner als aS sein kann. Die einzige Anforderung besteht darin, daß die spannungsfreie Volumengitterkonstante der Schicht 26, aL, wenigstens um 2,5 % von aS. verschieden ist. Die Volumengitterkonstante der Schicht 24, aL1, liegt stets zwischen den Werten von aL und aS, unabhängig davon, ob aL größer oder kleiner als aS ist. Außerdem muß die Dicke der Schicht 26 geringer als die zweite kritische Dicke sein, welche die Dicke darstellt, oberhalb welcher die übriggebliebene Verspannung durch Schraubenversetzungen vom Typ 60 Grad abgebaut wird. Für das Wachstum von InGaAs auf einem GaAs-Substrat liegt die Dicke, bei der InGaAs mit der zu 80 % relaxierten Intraebenen-Gitterkonstante aufwächst, zwischen 3 nm und 10 nm.
  • Während der Ausführung dieser Erfindung wurde eine Schicht aus In0.72Ga0,28As mittels MBE auf einem GaAs-Substrat unter Einbeziehung einer Zwischenschicht aus In0,9Ga0,1As mit einer Dicke von weniger als 10 nm epitaxial aufgewachsen. Die In0,9Ga0,1As-Schicht enthielt den stabilisierten und lokalisierten Fehler, der zum Abbau der Verspannung in dem System notwendig ist. Überdies besteht der Fehler hauptsächlich aus Defekten, die auf die Grenzflächenebene begrenzt sind und die einen geringen oder keinen Einfluß auf die optischen Eigenschaften oder die Eeweglichkeit in angrenzenden Schichten haben. Daher ist es nicht notwendig, große Pufferschichten oder Driftfelder innerhalb der Heterostruktur einzubringen, um die aktiven Ladungsträger von dem fehlerbehafteten Gebiet zu separieren.
  • Weitere Beispiele für Systeme mit einer großen Fehlanpassung der spannungsfreien Gitterkonstanten, auf die das Konzept dieser Erfindung angewendet werden kann, um die Effekte von Verspannungsdefekten wesentlich zu reduzieren, schließen eine GaInAs- Zwischenschicht auf einem Si-Substrat ein, wobei die obere Epischicht entweder GaAs oder GaAlAs sein kann. In beiden dieser Systeme muß die Galnas-Zusammensetzung wenigstens 15 % bis 20 % In enthalten, um ein ausreichendes &epsi;L-S zu gewährleisten.
  • Ein weiteres System beinhaltet eine Zwischenschicht aus GaInAs auf einem Substrat aus GaAs. Die obere Epischicht kann auch GaInAs beinhalten, solange die In-Konzentration in der Zwischenschicht höher als in der oberen Schicht ist. Es kann auch AlInAs als obere Epischicht auf dem GaInAs/GaAs-Substratensemble verwendet werden.
  • In noch einem weiteren System wird eine Zwischenschicht aus Allnas auf einem Substrat aus GaAs verwendet. Die obere Epischicht kann AlInAs beinhalten, solange die In-Konzentration in der Zwischenschicht höher als in der oberen Schicht ist. Es kann auch Galnas als obere Epischicht auf dem AlInAs/GaAs-Substratensemole verwendet werden.
  • Ein weiteres System beinhaltet eine Schicht aus InAs, die zwischen einem GaAs-Substrat und einer oberen Schicht aus In0,8Ga0,2As eingefügt ist. Wie bei dem oben zitierten Beitrag von Munekata et al. gezeigt, trat eine graduelle Relaxation von InAs auf GaAs auf einem GaAs-Substrat mit einer kristallographischen (100)- Konfiguration auf. Zudem zeigt sich bei den von Munekata et el. untersuchten drei Wachstumsbedingungen; niedrige Wachstumstemperatur und hohes As&sub4;/In-Verhältnis; mittlere Temperatur und mittleres Verhältnis; und hohe Temperatur und niedriges Verhältnis, das für InAs auf GaAs eine hohe Wachstumstemperatur und ein niedriges As&sub4;/In-Verhältnis die bevorzugten Bedingungen für das Aufwachsen der Zwischenschicht der Erfindung sein können. Es ist bekannt, das derartige Bedingungen eine bessere Oberflächendiffusion und eine hohe Beweglichkeit bereitstellen, was ebenfalls wünschenswert ist.
  • In einer weiteren Ausführungsform der Erfindung werden zwei Zwischenschichten aufgewachsen. Bei dieser Ausführungsform wird, wie in Figur 4 gezeigt, MBE dazu verwendet, eine In0,9Ga0,1As-Zwischenschicht 30 mit einer Dicke von etwa 10 nm aufzuwachsen, bei der sie etwa 80 % ihrer ursprünglichen Fehlanpassung von 6,3 % durch Einbau von Kantenversetzungen 32 an oder in der Nähe ihrer Grenzfläche zu einem GaAs-Substrat 34 während einer 3-dimensionahen Phase ihres Wachstums relaxiert hat. Die In0,9Ga0,1As-Schicht wächst zu einem kontinuierlichen und im wesentlichen 2-dimensionalen Film in einer Dicke von 10 nm zusammen und hat die kritische Dicke (für die restlichen 1,3 % Gitterfehlanpassung) nicht überschritten, die zur Erzeugung von zusätzlichen Fehlanpassungsversetzungen von 60 Grad durch Gleiten notwendig sind. An diesem Punkt ist die Intraebenen-Gitterkonstante ungefähr jene von spannungsfreiem In0,72Ga0,28As. Um des weiteren gegen die Verspannungseffekte vorzubeugen, die von einer Fehlanpassung aufgrund experimenteller Variablen herrühren, kann die restliche Druckverspannung in dem In0,9Ga0,1As durch Aufwachsen einer Schicht 36 von 20 nm aus In0,63Ga0,37As kompensiert werden, die, wenn sie mit einer Intraebenen-Gitterkonstante von In0,72Ga0,28As aufgewachsen wird, eine Netto-Zugverspannung aufweist, welche die restliche Netto-Druckverspannungsenergie in der 10 nm dicken In0,72Ga0,28As-Schicht 30 ausgleicht. Dann kann eine obere In0,72Ga0,28As-Schicht 38 mit einer beliebigen Dicke nahezu defektund spannungsfrei oben auf diese Kombination aus Substrat und doppelter Zwischenschicht, die, wenn überhaupt, nur eine geringe Verspannungsenergie enthält, aufgewachsen werden. Diese Transformation einer Gitterkonstante wurde mit einem Aufwachsen von 30 nm erreicht, was bei herkömmlichen MBE-Wachstumsraten etwa 2 Minuten in Anspruch nimmt.

Claims (19)

1. Einkristalline Heterostruktur umfassend:
ein Substrat (22) aus einem ersten Halbleitermaterial mit einer kristallinen Struktur und einer ersten Volumengitterkonstante aS;
eine obere Schicht aus einem zweiten epitaxial aufgewachsenen Halbleitermaterial (24), das spannungsfrei ist und eine zweite Volumengitterkonstante aL2 besitzt, die von der ersten Volumengitterkonstante a verschieden ist; und
eine Zwischenschicht aus einem dritten epitaxial aufgewachsenen Halbleitermaterial (26) , das zwischen das Substrat (22) und die obere Schicht aus dem zweiten Halbleitermaterial (24) geschichtet ist, wobei die Zwischenschicht eine teilweise Verspannung aufgrund ihres Wachstums auf dem Substrat (22) und eine teilweise relaxierte Intraebenen-Gitterkonstante aL-1 aufweist, die gleich oder ungefähr gleich der zweiten Volumengitterkonstante aL2, ist,
wobei die Dicke des dritten Halbleitermaterials (26) geringer als die Dicke ist, bei der die Verspannung durch Schraubenversetzungen vom Typ 60 Grad weiter abgebaut wird.
2. Heterostruktur nach Anspruch 1, wobei die Zwischenschicht aus einem dritten Halbleitermaterial (26) eine Volumengitterkonstante aL1 aufweist, die von der Volumengitterkonstante aS des ersten Halbleitermaterials (22) ausreichend verschieden ist, so daß eine prozentuale Fehlanpassung zwischen dem ersten Halbleitermaterial und der Zwischenschicht aus dem dritten Halbleitermaterial (26) wenigstens 2,5 % beträgt.
3. Heterostruktur nach Anspruch 1, wobei die teilweise relaxerte Intraebenen-Gitterkonstante aL2 zu etwa 80 % relaxiert ist.
4. Heterostruktur nach Anspruch 1, wobei die Verspannung des dritten Halbleitermaterials (26) im wesentlichen durch eine planare Anordnung von Versetzungen des Kantentyps (15) an der Grenzfläche zwischen dem ersten Halbleitermaterial und der Zwischenschicht aus dem dritten Halbleitermaterial teilweise abgebaut ist.
5. Heterostruktur nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 4, wobei das erste Halbleitermaterial (22) GaAs ist.
6. Heterostruktur nach Anspruch 5, wobei das zweite Halbleitermaterial (24) InGaAs und das dritte Halbleitermaterial (26) InAs ist.
7. Heterostruktur nach Anspruch 5, wobei das zweite Halbleitermaterial (24) In0,8Ga0,2As ist.
8. Heterostruktur nach Anspruch 5, wobei das dritte Halbleitermaterial entweder GaInAs oder AlInAs beinhaltet.
9. Heterostruktur nach Anspruch 8, wobei das zweite Halbleitermaterial entweder GaInAs oder AlInAs beinhaltet und wobei die In-Konzentration in dem dritten Halbleitermatertal größer als die In-Konzentration in dem zweiten Halbleitermaterial ist.
10. Heterostruktur nach Anspruch 5, wobei das dritte Halbleitermaterial In0,9Ga0,1As und das zweite Halbleitermaterial In0,72Ga0,28As beinhaltet.
11. Heterostruktur nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 4, wobei das erste Halbleitermaterial (22) Si ist.
12. Heterostruktur nach Anspruch 11, wobei das dritte Halbleitermaterial (26) GaInAs ist.
13. Heterostruktur nach Anspruch 12, wobei das GaInAs-Material 15 % bis 20 % In enthält.
14. Heterostruktur nach Anspruch 12, wobei das zweite Halbleitermaterial entweder GaAs oder GaAlAs beinhaltet.
15. Heterostruktur nach den Ansprüchen 6 und 10, wobei die Schicht aus dem dritten Halbleitermaterial (26) zwischen 3 nm und 10 nm dick ist.
16. Heterostruktur nach Anspruch 1, die des weiteren eine zweite Zwischenschicht aus einem vierten Halbleitermaterial umfaßt, die zwischen die obere Schicht aus dem zweiten Halbleitermaterial und die Zwischenschicht aus dem dritten Halbleitermaterial geschichtet ist, wobei die zweite Zwischenschicht aus dem vierten Halbleitermaterial eine teilweise Verspannung aufgrund ihres Aufwachsens auf dem dritten Halbleitermaterial und eine teilweise relaxierte Intraebenen-Gitterkonstante aufweist, die im wesentlichen gleich der zweiten Volumengitterkonstante ist.
17. Heterostruktur nach Anspruch 16, wobei die zweite Zwischenschicht aus dem vierten Halbleitermaterial aus In0,63Ga0,37As besteht, die Zwischenschicht aus dem dritten Halbleitermaterial aus In0,9Ga0,1As besteht, die obere Schicht aus dem zweiten Halbleitermaterial aus In0,72Ga0,28As besteht und das Substrat aus GaAs besteht.
18. Heterostruktur nach Anspruch 17, wobei die Zwischenschicht aus dem dritten Halbleitermaterial etwa 10 nm dick und die zweite Zwischenschicht aus dem vierten Halbleitermaterial etwa 20 nm dick ist.
19. Verfahren zur Bereitstellung einer spannungsfreien Halbleiterschicht in einer einkristallinen Heterostruktur nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 18, das folgende Schritte beinhaltet:
Bereitstellen eines Substrates (22) aus einem ersten Halbleitermaterial mit einer kristallinen Struktur und einer ersten Volumengitterkonstante aS;
epitaxiales Aufwachsen einer Zwischenschicht aus einem dritten Halbleitermaterial (26) auf dem Substrat (22) mit einer dritten Volumengitterkonstante aL, die von der ersten Volumengitterkonstante aS verschieden ist, und mit einer Verspannung aufgrund ihres Aufwachsens auf dem Substrat (22) und mit einer teilweise relaxierten Intraebenen-Gitterkonstante aL1, wobei das Aufwachsen bis zu einer Dicke erfolgt, die geringer als die Dicke ist, bei der die Verspannung durch Schraubenversetzungen vom Typ 60 Grad weiter abgebaut wird; und
epitaxiales Aufwachsen einer Spannungs- und defektfreien oberen Schicht (24) aus einem zweiten Halbleitermaterial mit einer Gitterkonstante aL2, die im wesentlichen gleich der teilweise relaxierten, verspannten Intraebenen-Gitterkonstante aL1 ist.
DE68923920T 1988-08-03 1989-06-09 Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren. Expired - Fee Related DE68923920T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/227,955 US5221367A (en) 1988-08-03 1988-08-03 Strained defect-free epitaxial mismatched heterostructures and method of fabrication

Publications (2)

Publication Number Publication Date
DE68923920D1 DE68923920D1 (de) 1995-09-28
DE68923920T2 true DE68923920T2 (de) 1996-04-18

Family

ID=22855139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923920T Expired - Fee Related DE68923920T2 (de) 1988-08-03 1989-06-09 Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren.

Country Status (8)

Country Link
US (1) US5221367A (de)
EP (1) EP0353423B1 (de)
JP (1) JPH062640B2 (de)
KR (1) KR930006524B1 (de)
CN (1) CN1016296B (de)
CA (1) CA1330194C (de)
DE (1) DE68923920T2 (de)
ES (1) ES2075837T3 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675948A1 (fr) * 1991-04-23 1992-10-30 Centre Nat Rech Scient Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.
EP0631299A4 (de) * 1993-01-13 1997-05-14 Sumitomo Chemical Co Epitaktisches halbleitersubstrat.
MXPA94009540A (es) * 1993-07-30 2005-04-29 Martin Marietta Energy Systems Procedimiento para hacer crecer una pelicula epitaxialmente sobre una superficie de oxido, y las estructuras formadas con el procedimiento.
US5693140A (en) * 1993-07-30 1997-12-02 Lockheed Martin Energy Systems, Inc. Process for growing a film epitaxially upon a MgO surface
JP3274246B2 (ja) * 1993-08-23 2002-04-15 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
US5456206A (en) * 1994-12-07 1995-10-10 Electronics And Telecommunications Research Institute Method for two-dimensional epitaxial growth of III-V compound semiconductors
AU9674498A (en) * 1997-10-10 1999-05-03 Cornell Research Foundation Inc. Methods for growing defect-free heteroepitaxial layers
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US7060131B2 (en) * 2001-05-09 2006-06-13 Hrl Laboratories, Llc Epitaxy with compliant layers of group-V species
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
FR2857751B1 (fr) * 2003-07-18 2005-12-30 Commissariat Energie Atomique Procede de mesure de parametres physiques d'au moins une couche d'un materiau aux dimensions micrometriques
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
CN100423291C (zh) * 2003-09-05 2008-10-01 新科实业有限公司 具有带掩埋氧化层的金属-半导体-金属(msm)光探测器的系统和方法
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7923098B2 (en) * 2008-01-02 2011-04-12 The Board Of Regents Of The University Of Oklahoma Low-defect-density crystalline structure and method for making same
JP6241939B2 (ja) * 2014-02-27 2017-12-06 国立研究開発法人物質・材料研究機構 デバイス作製用基板、その製造方法及び近赤外線発光デバイス
ES2749215T3 (es) * 2014-03-13 2020-03-19 Azur Space Solar Power Gmbh Célula solar múltiple
US10272861B2 (en) 2016-09-15 2019-04-30 Iddea California, Llc Vehicle front bumper with lockable storage drawer
US11380813B2 (en) 2019-02-11 2022-07-05 Solaero Technologies Corp. Metamorphic solar cells

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995303A (en) * 1975-06-05 1976-11-30 Bell Telephone Laboratories, Incorporated Growth and operation of a step-graded ternary III-V heterojunction p-n diode photodetector
US4075651A (en) * 1976-03-29 1978-02-21 Varian Associates, Inc. High speed fet employing ternary and quarternary iii-v active layers
JPS55115380A (en) * 1979-02-28 1980-09-05 Oki Electric Ind Co Ltd Semiconductor device
JPS5972717A (ja) * 1982-10-20 1984-04-24 Toshiba Corp 半導体単結晶の製造方法
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
JPH0758774B2 (ja) * 1984-10-26 1995-06-21 工業技術院長 半導体装置
JPS61144015A (ja) * 1984-12-18 1986-07-01 Nec Corp 基板のない半導体装置及びその製造方法
JPS61166124A (ja) * 1985-01-18 1986-07-26 Oki Electric Ind Co Ltd 気相エピタキシヤル成長法
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
US4665415A (en) * 1985-04-24 1987-05-12 International Business Machines Corporation Semiconductor device with hole conduction via strained lattice
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
KR900002687B1 (ko) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법
US4707216A (en) * 1986-01-24 1987-11-17 University Of Illinois Semiconductor deposition method and device
JP2533086B2 (ja) * 1986-03-07 1996-09-11 富士通株式会社 ＧａＩｎＰのエピタキシヤル成長方法とその構造
US4804639A (en) * 1986-04-18 1989-02-14 Bell Communications Research, Inc. Method of making a DH laser with strained layers by MBE
US4819039A (en) * 1986-12-22 1989-04-04 American Telephone And Telegraph Co. At&T Laboratories Devices and device fabrication with borosilicate glass
JPH07107895B2 (ja) * 1987-01-28 1995-11-15 シャープ株式会社 化合物半導体基板
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
US4807006A (en) * 1987-06-19 1989-02-21 International Business Machines Corporation Heterojunction interdigitated schottky barrier photodetector
JPS63219057A (ja) * 1987-09-29 1988-09-12 Canon Inc 文字処理装置

Also Published As

Publication number Publication date
EP0353423A3 (en) 1990-12-27
KR930006524B1 (en) 1993-07-16
EP0353423B1 (de) 1995-08-23
ES2075837T3 (es) 1995-10-16
DE68923920D1 (de) 1995-09-28
CA1330194C (en) 1994-06-14
EP0353423A2 (de) 1990-02-07
US5221367A (en) 1993-06-22
CN1042273A (zh) 1990-05-16
CN1016296B (zh) 1992-04-15
JPH0274600A (ja) 1990-03-14
KR900003969A (ko) 1990-03-27
JPH062640B2 (ja) 1994-01-12

Similar Documents

Publication Publication Date Title
DE68923920T2 (de) Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren.
DE69827824T3 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE3832902C2 (de)
DE602005004280T2 (de) Verfahren zum ziehen von sic-einkristallen und sic-einkristall
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE68917504T2 (de) Verfahren zur Herstellung von abwechselnden Schichten aus monokristallinen Halbleitermaterial und Schichten aus isolierendem Material.
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE68909270T2 (de) Halbleiter-Dünnschicht und Herstellungsverfahren.
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
EP1051740A1 (de) Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
DE112017006777T5 (de) EPITAXIALER SiC-WAFER UND VERFAHREN ZU SEINER HERSTELLUNG
DE112008001470B4 (de) Prozess zum Herstellen eines Silizium-Einkristalls und hochdotiertes n-leitendes Halbleitersubstrat
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE112015005069T5 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit &lt;110&gt;-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE68918799T2 (de) Verbindungshalbleitersubstrat.
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE69020331T2 (de) Halbleiteranordnung, die auf einem Siliziumsubstrat oder auf einer Siliziumschicht gebildet wird, und Verfahren zu deren Herstellung.
EP2947702A1 (de) Solarzellenstapel
DE102012204553B4 (de) Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee