FR2675948A1 - Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications. - Google Patents

Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications. Download PDF

Info

Publication number
FR2675948A1
FR2675948A1 FR9105004A FR9105004A FR2675948A1 FR 2675948 A1 FR2675948 A1 FR 2675948A1 FR 9105004 A FR9105004 A FR 9105004A FR 9105004 A FR9105004 A FR 9105004A FR 2675948 A1 FR2675948 A1 FR 2675948A1
Authority
FR
France
Prior art keywords
layer
crystalline
materials
support
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9105004A
Other languages
English (en)
Inventor
Grenet Jean-Claude
Freundlich Alexandre
Neu Gerard
Strobl Gerhard
Kozacki Antoine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR9105004A priority Critical patent/FR2675948A1/fr
Priority to DE4211970A priority patent/DE4211970A1/de
Publication of FR2675948A1 publication Critical patent/FR2675948A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un nouveau matériau hétéroépitaxié comprenant un support constitué d'un matériau semi-conducteur ou isolant cristallin (A) et une couche de surface épitaxiée sous contrainte contrôlée constituée d'un matériau semi-conducteur cristallin (C), et, entre ces deux couches et directement en contact avec la couche de surface, une couche dite couche-tampon en matériau semi-conducteur (B) différent des matériaux A et C d'épaisseur supérieure à l'épaisseur critique (hc ) imposée par le matériau (A). Le choix du matériau (B) permet de contrôler la contrainte résiduelle de la couche de surface à la température souhaitée, indépendamment des paramètres cristallins des matériaux (A) et (C) et de leurs coefficients thermoélastiques. Les matériaux de l'invention sont applicables pour la fabrication de composants optoélectroniques, microélectroniques ou photovoltaïques.

Description

Matériaux semi-conducteurs à structure hétéroépitaxiée et con-
trainte contrôlée, leur mode d'élaboration et leurs applications.
La présente invention concerne de nouveaux matériaux
semi-conducteurs à structure hétéroépitaxiée, leur mode d'éLabora-
tion et leurs applications en particulier dans le domaine de la microélectronique. IL est connu que la croissance cristalline d'un matériau sur un autre pose deux types de difficultés:
les unes de caractère structural, dues au fait que chaque maté-
riau possède un paramètre de maille cristallin spécifique qui définit la dimension de sa maille cristalline;
les autres de caractère thermique, dues au fait que chaque maté-
riau possède son propre coefficient de dilatation thermique: en particulier, lorsqu'on refroidit les deux matériaux solidaires (couche épitaxiale et substrat) en même temps, ils ne se comportent
pas mécaniquement de la même manière.
L'industrie des semi-conducteurs utilise différents substrats semi-isolants ou conducteurs, en particulier le silicium (Si), l'arséniure de gallium (Ga As), le phosphure d'indium (In P) et
le germanium (Ge).
On utilise également des substrats isolants tels que Ca F 2 ou AL 203 Les composés et alliages semi-conducteurs susceptibles d'être épitaxiés sur ces substrats ont avec ces derniers un écart de paramètre de maille cristallin plus ou moins grand Ils ont de
plus des coefficients de dilatation thermique différents.
L'écart de paramètre de maille introduit une contrainte qui demeure élastique jusqu'à une épaisseur critique (hc) de la c couche épitaxiée au-de Là de laquelle le matériau relaxe jusqu'à
atteindre son paramètre de maille propre.
Le retour de la température de croissance du système couche épitaxiée sur substrat (hétérostructure) à sa température d'utilisation est susceptible de s'accompagner d'une déformation thermoélastique.
On connaît différents matériaux présentant une super-
position de couches épitaxiées.
En particulier, le brevet FR-2 538 953 propose une struc-
ture épitaxiale à effet piézoélectrique comportant une succession de couches épitaxiées supportées par un support semi-isolant o des couches ayant un paramètre cristallin voisin de celui du substrat alternent régulièrement avec des couches de paramètre cristallin
différent de celui du substrat soumises à une contrainte de défor-
mation de leur réseau cristallin.
Le brevet FR-2 467 957 concerne un procédé de réalisation de dispositifs semi-conducteurs intégrés du groupe III-V incluant la réalisation sur un substrat en silicium d'une couche d'arséniure
de gallium dite de nucléation, puis d'une seconde couche d'arsé-
niure de gallium, puis d'une structure de contrainte en maté-
riau III-V elle-même constituée de deux couches épitaxiales du même composé III-V disposées en alternance et réalisées au cours d'une série de cycles thermiques dont chaque cycle comprend deux phases de croissance à respectivement deux températures distinctes et
stables durant l'opération de croissance.
Cette structure, bien qu'elle réduise la densité de dis-
locations ne semble pas permettre de modifier sensiblement les con-
traintes résiduelles.
D'une façon générale, la difficulté majeure rencontrée dans les hétéroépitaxies est l'existence des contraintes dans les
couches minces déposées sur des substrats de nature différente.
Dans certains cas, il est souhaitable de pouvoir con-
trôler cette contrainte afin de modifier ou d'ajuster les pro-
priétés électroniques liées à la structure du cristal.
= 1 2
La relation R = L /e existant entre la déformation
E, le rayon de courbure R, l'épaisseur L du substrat et l'épais-
seur e de la couche épitaxiée fait que la contrainte introduit souvent un faible rayon de courbure du support et impose des limitations dans l'utilisation des procédés faisant appel à la microlithographie. Par ailleurs, dans certaines catégories de composants tels que les lasers à semi-conducteurs, une contrainte résiduelle
provoque une dégradation rapide et souvent incontrôlée des caracté-
ristiques optoélectroniques.
En outre, les contraintes thermoéLastiques présentent une limitation sévère quant à la réalisation de composants de grande dimension (supérieure à 1 mm 2), tels que les circuits intégrés et les cellules photovolta ques En effet, des microfissures isolant ou court-circuitant électriquement ces composants peuvent apparaître dans les structures utilisées pendant leur élaboration
ou Lors de leur manipulation.
Différents travaux récents ont été orientés vers le con-
trôLe des contraintes résiduelles En particulier, les travaux de S SAKAI publiés dans Appl Phys Lett, 51, 1913 ( 1987): "New method of relax thermal stress in Ga As grown on Si substrates" ont porté sur le contrôle mécanique à l'aide d'une vis permettant le réglage de la courbure de l'échantillon, avec pour conséquence une large inhomogénéité des contraintes sur l'ensemble de la couche hétéroépitaxiée. Une autre approche a été récemment proposée par J DE BOECK et al dans Electron Lett 27, 22 ( 1991): "Mesa released and deposition used for Ga As on Si MESFET fabrication" et est basée sur un procédé chimique mettant en jeu un décollage partiel de la couche épitaxiée; bien qu'elle permette de réduire les contraintes, cette méthode n'a été appliquée jusqu'à ce jour qu'à des surfaces de faibles dimensions ( 10-2 mm 2) et son extension
à de plus grandes surfaces semble très difficile.
La demanderesse a maintenant mis au point de nouvelles structures hétéroépitaxiales permettant de modifier, d'ajuster ou d'annuler (lorsqu'il y en a une) la contrainte dans des matériaux
cristallins déposés en couches minces sur des substrats cris-
tallins de dimension quelconque.
Le principe présidant à l'élaboration des matériaux selon l'invention est suffisamment simple dans sa conception pour être mis en oeuvre pendant la phase de croissance Il ne fait donc pas appel à des étapes technologiques supplémentaires (attaque chimique, modification des appareillages industriels) Il n'implique aucune restriction sur la dimension des structures à
éLaborer.
Par ailleurs, le principe est suffisamment général pour s'appliquer à de très nombreux systèmes hétéroépitaxiaux tels que Ga As/Si, Ge/Si, In P/Si, Ga As/In P, Ga As/Ga P, Ga 1 x Inx P/Si, (Ga,In)As/Ga As, In Sb/Si, etc, ou être utilisé si on le souhaite comme moyen pour introduire des contraintes dans des systèmes o elles n'apparaîtraient pas a priori Ainsi, l'invention procure un nouvel outil permettant de moduler les propriétés optoélectroniques des semi- conducteurs et aboutissant à la mise au point de nouveaux matériaux. L'invention permet pour la première fois de réaliser des matériaux hétéroépitaxiés comprenant un support constitué par un matériau cristallin A et une couche épitaxiée de surface constituée par un matériau semi-conducteur cristallin C en réglant à volonté la contrainte résiduelle dans la couche épitaxiée de surface à la température souhaitée, indépendamment des paramètres cristallins de
A et C et de leurs coefficients thermoélastiques.
De façon plus précise, l'invention concerne de nouveaux matériaux hétéroépitaxiés comprenant un support constitué d'un matériau semiconducteur ou isolant cristallin A et une couche de
surface épitaxiée constituée d'un matériau cristallin semi-
conducteur C sous contrainte, caractérisé en ce qu'il comprend, entre ces deux couches et directement en contact avec la couche de
surface, une couche dite "couche-tampon" d'un matériau B semi-
conducteur cristallin, différent de A et de C et dont l'épaisseur est supérieure à l'épaisseur critique (hc) imposée par le matériau A, le rôle de ladite couche-tampon étant de contrôler la contrainte résiduelle de la couche épitaxiée de surface, à la température souhaitée d'utilisation, indépendamment des paramètres cristallins
de A et C et de leurs coefficients thermoélastiques.
L'invention sera mieux comprise à la lumière de la des-
cription qui va suivre qui fait, en particulier, référence au prin-
cipe général de calcul qui a présidé à la mise au point des
nouveaux matériaux selon l'invention.
Les matériaux selon l'invention comprennent:
un support cristallin constitué d'un matériau semi-
conducteur ou isolant A, une couche de matériau cristallin semiconducteur B, dite couche-tampon épitaxiée sur le support et dont l'épaisseur est
supérieure à l'épaisseur critique h imposée par la nature du maté-
c riau A,
une couche de surface constituée d'un matériau semi-
conducteur C cristallin épitaxiée sur la couche-tampon et dont l'épaisseur est inférieure à l'épaisseur critique h' imposée par C la nature du matériau B.
Les épaisseurs critiques peuvent être déterminées de dif-
férentes façons: on peut soit les calculer à l'aide de formule plutôt approximatives à partir des paramètres cristallins, par exemple la formule tirée de: J W MATTHIEWS, A B BLAKESLEE et S.MADER, Thin Solids Films, vol 33, p 253, ( 1976), soit les
déterminer expérimentalement.
Pour la détermination expérimentale, on suit, par dif-
fraction des rayons X par exemple, l'évolution de la déformation de la maille cristalline en fonction de l'épaisseur déposée Tant que la déformation est élastique, le paramètre observé reste constant dans le plan de l'épitaxie et égal à celui du matériau sur lequel il est déposé A partir de l'épaisseur critique, la maille relaxe et le paramètre cristallin varie pour tendre vers celui qu'il a
dans le matériau massif.
Les épaisseurs critiques dépendent à la fois du système étudié et de la température Leur détermination n'est donc pas très précise et il est en tout cas impossible de les formuler de manière
générale Il faut les déterminer cas par cas.
Le principe de calcul présenté ci-dessous montre comment, en choisissant la nature du matériau constituant la couche-tampon, on peut générer la contrainte recherchée dans la couche de surface épitaxiée Ce calcul est présenté dans le cas o le matériau B est constitué d'un alliage et met clairement en évidence qu'il suffit dans ce cas de faire varier la composition de cet alliage pour générer la contrainte voulue dans la couche épitaxiée de surface,
contrainte qui, en l'absence de la couche-tampon d'épaisseur supé-
rieure à l'épaisseur critique hc, serait imposée par la nature du substrat A. On désigne par a O le paramètre cristallin de C, a(x) le
paramètre cristallin de B, la déformation élastique dans la struc-
ture C résultant de l'épitaxie sur B (épaisseur de B très supé-
rieure à l'épaisseur critique concernant l'épitaxie de B sur A) est donnée par: (Aa/a)élastique = (a(x) a o)/a ( 1) On désigne par (Aa/a)thermique la déformation thermique déterminée à partir des coefficients de dilatation thermique Àr C
et o B de A, C et B respectivement.
Pour obtenir une contrainte résiduelle dans C équivalente à une déformation D: D = (Aa/a) + (Aa/a) ( 2) elastique thermique Le paramètre de la structure B de contrôLe de contrainte dans C est donné par: a(x) = ao(D (Aa/a)thermique + 1) ( 3) Lorsque B est un alliage formé à partir de 2 composés (ou al Liages) de paramètres a 1 et a 2 dans l'approximation d'une loi de VEGARD, a(x) s'écrit: a(x) = a + (a 1 a 2) x ( 4) (Aa/a)l astique = (a/a1)(a 1a 2) x/a O ( 5) La composition x de l'a L Liage à utiliser pour B est donnée par: x = a (D (ta/a) thermique + 1 a 2 a 2) ( 6) On voit à travers le calcul ci-dessus que le rôle de la couche-tampon est d'imposer ou de modifier la contrainte dans la
couche épitaxiée de surface.
La présence de la couche-tampon permet, en particulier, d'imposer des contraintes coplanaires entre le support et la couche épitaxiée de surface lorsque ces matériaux sont identiques, de modifier ou d'annuler les contraintes lorsque les matériaux A et C
sont différents.
Le matériau A peut être tout matériau habituellement uti-
lisé comme support d'une couche épitaxiée dans l'industrie micro-
électronique. Le matériau A peut être, en particulier, constitué d'un matériau semi-conducteur qui peut être, semi-isolant ou conducteur
(dopé, de type N ou p).
On choisira, par exemple, un support en matériau conduc-
teur pour les applications utilisant la conduction électrique.
A titre d'exemples non limitatifs de matériau A pouvant constituer le support, on citera des semi-conducteurs cristallins appartenant au groupe du silicium, de l'arséniure de gallium, du phosphure d'indium, du germanium, de l'arséniure d'aluminium, de l'arséniure d'indium, du phosphure de gallium, de l'antimoniure
d'indium, du séLéniure de plomb, du tellurure de cadmium, du tellu-
rure de mercure, du tellurure de plomb, du tellurure d'étain, du séLéniure d'étain, du séLéniure de zinc, du tellurure de zinc et
de leurs a L Liages.
On citera, par exemple, des alliages III/V ou II/VI, par exemple les systèmes (Hg 1 _x Cdx)Te avec O < x < 1, (Ga x In) (As y Py) avec O < x < 1 et O < y < 1, ou (AL Ga In)P avec
x + y + z = 1.
Dans d'autres applications nécessitant une couche épi-
taxiée supportée par un substrat isolant, on choisira, comme maté-
riau isolant, par exemple Ca F 2 ou AL 203.
Le matériau A sera de préférence monocristallin sans que ce soit toutefois indispensable En particulier, dans la plupart
des applications, le fait que le support présente un taux de dis-
locations éLevé ne constituera pas un réel handicap.
Le matériau C peut être tout matériau ou alliage semi-
conducteur habituellement utilisé en microéLectronique pour réa-
liser une couche épitaxiée.
A titre d'exemples non limitatifs de matériaux C pouvant
constituer la couche épitaxiée de surface, on citera des semi-
conducteurs cristallins appartenant au groupe du silicium, de l'arséniure de gallium, du phosphure d'indium, du germanium, de l'arséniure d'aluminium, de l'arséniure d'indium, du phosphure de
gallium, de l'antimoniure d'indium, du séléniure de plomb, du tel-
lurure de cadmium, du tellurure de mercure, du tellurure de plomb, du tellurure d'étain, du séléniure d'étain, du séléniure de zinc,
du tellurure de zinc et de leurs alliages.
On citera par exemple des alliages III/V ou II/VI, par exemple les systèmes (Hg lx Cdx)Te avec O < x < 1, (Ga In) 1-xx 1-x X (As P) avec O < x < 1 et O < y < 1, ou (AL Ga In)P i-y y xy z
avec x + y + z = 1.
Les matériaux A et C pourront être identiques ou diffé-
rents.
Le matériau B est constitué par tout matériau semi-
conducteur cristallin de paramètre de maille différent de celui de A et C Il peut, en particulier, s'agir d'un alliage dont on fixera
-la composition en fonction de la contrainte désirée dans le maté-
riau C. A titre d'exemples d'alliages préférés selon l'invention, on citera des alliages comprenant les éléments composant la couche
A et/ou la couche C ou des éléments de la même famille de la clas-
sification périodique des éléments.
A titre d'exemple, lorsque A est Ga As et C est également Ga As, on utilisera avantageusement pour B un alliage des éléments
Ga, As et d'un élément de la même famille que As, le phosphore.
A titre d'exemple d'un tel alliage, on citera Ga(As lx P) avec O < x < 0, 16, pour introduire une contrainte dans C comprise
entre O et 0,8 G Pa.
On utilisera également, comme composé B, un alliage de la
forme ci-dessus lorsque A est Si et C est Ga As.
Le paramètre de maille du composé B pourra être quel-
conque du moment qu'il soit différent de ceux de A et C Toutefois, il sera avantageusement choisi voisin de celui de C, en particulier pour permettre l'épitaxie d'une couche de C suffisamment épaisse
pour l'application envisagée, tout en restant inférieure à l'épais-
seur critique h' c D'une manière générale, on utilisera de préfé-
rence un écart de paramètres inférieur à 0,1 % pour des couches C d'épaisseur supérieure ou égale à 1 pm, entre 0,1 et 1 % pour des épaisseurs comprises entre 1 pm et 100 A, supérieur à 1 % pour des épaisseurs de quelques monocouches de C.
La couche de matériau B pourra être d'épaisseur quel-
conque du moment qu'elle soit supérieure à l'épaisseur critique imposée par le matériau de support L'épaisseur sera toutefois
choisie en fonction de l'application visée.
Par exemple, dans le cas d'un système Ga As/Ga(As _x Px)/ Ga As, pour x = 0,04 l'épaisseur critique est de l'ordre de 1 pm, la contrainte de 0,2 G Pa, l'épaisseur de la couche C de l'ordre de 3 pm. Les différents matériaux constituant les trois couches sont de préférence monocristallins, mais ce n'est pas strictement nécessaire L'essentiel est que les parties monocristallines soient
-suffisamment grandes, d'une taille supérieure à celle des dispo-
sitifs que l'on souhaite réaliser, par exemple, le support peut
présenter un taux éLevé de dislocations.
Lorsqu'une couche épitaxiée présente un important désaccord de paramètre de maille avec la couche sur laquelle elle est épitaxiée, le matériau selon l'invention présente en outre sur la couche servant de support à la couche épitaxiée une couche dite
de "nucléation" qui sert de point d'accrochage.
Ainsi, par exemple, dans l'épitaxie de Ga As ou de (Alx Ga)As sur Si, on dépose à basse température (environ 450 C) X 1-x une couche de nucléation, par exemple en arséniure d'aluminium,
d'une épaisseur de quelques dizaines de nanomètres.
Les matériaux selon l'invention peuvent également pré-
senter dans leur structure une couche dite "tampon-neutre" destinée à parfaire l'état de cristallinité de cette couche en surface avant
le dépôt d'une couche épitaxiée.
Ainsi, à titre d'exemples, si la couche C est une couche de Ga As, sur un support monocristallin de Ga As, on dépose une couche de Ga As d'une épaisseur de l'ordre de 1 pm Sur un support monocristallin de Si, on dépose une couche très fine de AL As dite "de nuc Léation", puis une couche d'environ 1 pm de Ga As, avant
d'entreprendre le dépôt de la couche ou de la structure "active".
L'invention concerne également le mode de préparation des
matériaux décrits précédemment.
Plus précisément, le procédé selon l'invention consiste à réaliser dans un premier temps l'épitaxie d'une couche de matériau B sur le support A, de façon à obtenir une couche qui ait une épaisseur supérieure à l'épaisseur critique h imposée par A, puis C à déposer par épitaxie une couche de matériau C au-dessus de la couche du matériau B, cette dernière couche ayant une épaisseur inférieure à l'épaisseur critique h'c imposée par le matériau B. La réalisation des couches épitaxiées est faite de façon classique. On pourra utiliser pour le dépôt et la croissance des matériaux épitaxiés toutes les méthodes classiquement connues pour
ce type d'application.
A titre d'exemples des méthodes utilisables on citera: l'épitaxie à partir de composés organo-métalliques en phase vapeur (EPV-OM), les méthodes o le composé à épitaxier est en phase liquide, sous forme de bain fondu,
les méthodes utilisant la technique des jets mo Lécu-
laires o les épitaxies sont réalisées dans une enceinte à ultra-
vide.
On utilise avantageusement les méthodes d'épitaxie en phase vapeur qui permettent en particulier de faire aisément varier la composition des alliages en jouant sur les pressions partielles
des composés utilisés Cette méthode s'avère particulièrement avan-
tageuse puisque, comme on l'a exposé précédemment et comme cela ressort de la formule ( 6), on peut à volonté modifier la contrainte 1 1 dans la couche épitaxiée de surface en jouant sur la composition de l'alliage constituant la couche-tampon en matériau B.
Par ailleurs, les techniques classiques de dépôt par épi-
taxie permettent le contrôLe de l'épaisseur des couches déposées.
Ainsi, les machines utilisant le dépôt d'organo-
métalliques en phase vapeur sont étalonnées pour ce qui concerne les vitesses de dépôt, les compositions d'alliages et les taux de
dopage Les conditions de croissance étant fixées (pressions par-
tielles des réactifs dans la chambre de réaction), l'épaisseur
déposée n'est plus fonction que du temps, très peu de la tempéra-
ture. L'invention concerne également les applications des
nouveaux matériaux selon l'invention.
Ces nouveaux matériaux permettent en particulier la fabrication de dispositifs optoélectroniques et microéLectroniques
faisant intervenir deux (ou plus) semi-conducteurs de natures dif-
férentes ou bien des semi-conducteurs déposés sur des substrats isolants. Leur utilisation peut en particulier être envisagée dans
les domaines suivants: les lasers à semi-conducteurs, les conver-
tisseurs photovoltaiques mono ou multi-spectraux à usage spatial -ou terrestre, composants semi-conducteurs hyperfréquences, capteurs
optoélectroniques, microéLectronique intégrée, et de manière géné-
rale tous les composants et dispositifs faisant intervenir une
hétéroépitaxie.
Les exemples suivants sont donnés à titre purement illus-
tratif et nullement limitatif de la présente invention.
EXEMPLES
Dans les exemples suivants, les dépôts épitaxiques sont
réalisés à l'aide d'un bâti d'épitaxie en phase vapeur d'organo-
métalliques à réacteur horizontal fonctionnant à la pression atmos-
phérique Les sources d'organométalliques sont le triméthyl-gallium (Ga(CH 3)3) symbolisé par TMG et le triméthyl-aluminium (Al(CH 3)3, symbolisé par TMA, Les sources d'hydrures sont l'arsine (As H 3) et
la phosphine (PH 3), le gaz vecteur est l'hydrogène Les tempéra-
tures d'épitaxie sont comprises entre 600 C et 750 C et Les
vitesses de croissance sont de L'ordre de que Lques p Jm/h.
Les caractérisations des couches épitaxiées sont faites par Les méthodes physiques suivantes: diffraction des rayons X (double crista L); mesures d'effets de transport (effet Hall); mesures optiques au microscope méta L Lographique;
spectrométrie de photo Luminescence.
Exemp Le 1: Matériau se Lon L'invention dans Lequel on a vo Lontaire-
ment introduit des contraintes.
On réa Lise dans cet exemp Le L'épitaxie de Ga As contraint sur un substrat Ga As en uti Lisant une couche-tampon d'un a L Liage
Ga(As x P x).
1-x x' Après une préparation c Lassique du support Ga As ( 100), on réalise Les étapes suivantes: 1) recuit sous arsine à 750 C, 2 min; 2) croissance d'une couche-tampon "neutre" Ga As à 6800 C de faible épaisseur; 3) croissance de la couche-tampon d'alliage Ga(As,P) de contrôle des contraintes à 750 C; 4) recuit sous arsine à 750 C, 5 min; ) croissance de la couche Ga As "active" à 6800 C.
Les conditions expérimentales figurent dans le tableau 1.
TABLEAU 1
Etapes t(min) T( C) Pressions partielles Epaisseur (Pa) (nm) As H 3 PH 3 TMG
1 recuit 2 750 375 O O -
2 Ga As 10 680 75 O 2,5 240 3 Ga(As 1 X Px) 80 750 150 2,3 x 5 3 000
recuit 5 750 100 O O -
Ga As 8 680 75 O 2,5 200
On peut faire varier la composition de l'alliage consti-
tuant la couche-tampon, c'est-à-dire la valeur de x en jouant sur
les pressions partielles.
La composition x de l'alliage peut être rég Lée en agis-
sant sur les pressions partielles de phosphore et d'arsenic dans la phase vapeur, ou bien en ajustant la température de croissance: l'incorporation du phosphore dépend fortement de la température d'épitaxie Le taux d'incorporation augmente avec celle-ci: il est
presque nul à 6500 C, vaut 1/2 à 7500 C et pratiquement 1 à 850 C.
Par exemple pour P/As=O,166 dans la phase vapeur, x=O,08 dans La couche épitaxiée à 750 C et x= 0,16 à 850 C dans l'exemple choisi et
pour l'équipement de croissance utilisé.
Par ailleurs, on détermine la valeur de x en fonction de la déformation que l'on souhaite imposer en utilisant La relation
( 6) avec dans le cas present: a O =a 2 = 0,56535 nm: paramètre cris-
tallin de Ga As, a 1 = 0,54512 nm: paramètre cristallin de Ga P, ax) paramètre cristallin de l'alliage Ga(As lx Px), I Ga As= 5,6 10 / C, o Gap= 5,3 10-6/C:0 coefficients de dilatation thermique de Ga As et Ga P 5 '1 Ga P T (àa/a) mique =X c -x) d T thermique = (Ga As)-(Ga P) Tc
o T représente la température de croissance de la couche épi-
c
taxiée et T la température d'utilisation.
L'étude du spectre de photoluminescence à T= 2 K montre, par exemple, qu'on a introduit dans une couche de Ga As de 200 nm épitaxiée sur Ga(As 0,92 P 0,08) de 3 000 nm elle-même épitaxiée sur
Ga As une contrainte de 0,4 G Pa.
Cet exemple montre que l'insertion d'une couche inter-
médiaire d'alliage Ga(As,P) permet d'imposer volontairement et avec une grande précision une contrainte dans un système o elle
n'existe pas a priori.
Cette contrainte peut être modifiée à volonté en jouant
sur la composition de l'alliage constituant la couche-tampon.
Exemple 2: Matériau selon l'invention o l'on a ajusté ou annu Lé
les contraintes résiduelles dans le système hétéro-
épitaxial Ga As/Si.
On réalise dans cet exemple l'épitaxie de Ga As sur Si en utilisant une couche-tampon d'un alliage Ga(As lx Px) d'épaisseur critique supérieure à l'épaisseur critique imposée par le support
en Si de façon, comme dans l'exemple précédent, à moduler la con-
trainte dans la couche épitaxiée de surface en jouant sur la compo-
sition de cet alliage.
Le tableau II rassemble les conditions de température (T), durée (t), pression partielle et l'épaisseur des couches
obtenues dans les différentes étapes de l'élaboration du matériau.
TABLEAU II
Etapes t(min) T( UC) i Pressions partielles Epaisseur (Pa) (nm) As H PH TMG TMA
3 3
1 recuit Si 20 1 050 O O O O -
2 dépôt As 760 375 O O O -
3 nuc Léation 4 450 187,5 O O 0,5 10
4 recuit 2 850 375 O O O -
Ga(As lx P) 80 750 150 2,3 x 5 O 3 000 1 xx
6 recuit 5 750 100 O O O -
7 Ga As 10 680 75 O 2,5 O 240
La composition x de l'alliage correspondant à une défor-
mation D=O est déduite à partir de la relation ( 6), soit x= 0,07
environ à T= 2 K ou x= 0,04 environ à T= 300 K.
* Comme dans l'exemple précédent, on peut régler à volonté
la composition x de l'alliage en jouant sur les pressions par-
tielles.

Claims (8)

REVENDICATIONS
1 Matériau hétéroépitaxié comprenant un support cons-
titué d'un matériau semi-conducteur ou isolant cristallin (A) et
une couche de surface épitaxiée sous contrainte contrôlée cons-
tituée d'un matériau semi-conducteur cristallin (C), caractérisé en ce qu'il comprend, entre ces deux couches et directement en contact
avec la couche de surface, une couche dite couche-tampon en maté-
riau semi-conducteur (B) différent des matériaux A et C constituant
les couches dites de support et de surface et d'épaisseur supé-
rieure à l'épaisseur critique (h c) imposée par le matériau (A)
constituant le support et dont le rôle est de contrôler la con-
trainte résiduelle de la couche de surface à la température souhaitée d'utilisation, indépendamment des paramètres cristallins
des matériaux (A) et (C) et de leurs coefficients thermoélastiques.
2 Matériau selon la revendication 1, caractérisé en ce
que l'épaisseur de la couche de surface est inférieure à l'épais-
seur critique (h'c) imposée par la couche-tampon.
3 Matériau selon la revendication 1 ou 2, caractérisé en ce que les matériaux (A) et (C) constituant le support et la couche
de surface épitaxiée sont des semi-conducteurs cristallins iden-
tiques. 4 Matériau selon la revendication 1 ou 2, caractérisé en ce que les matériaux (A) et (C) constituant le support et la couche
épitaxiée de surface sont des matériaux semi-conducteurs cris-
tallins différents.
Matériau selon l'une des revendications 1 à 4, carac-
térisé en ce que Le matériau (B) constituant la couche-tampon a un paramètre de maille différent de celui des matériaux (A) et (C)
constituant respectivement le support et la couche de surface épi-
taxiée.
6 Matériau selon l'une des revendications 1 à 5, carac-
térisé en ce que La couche support est revêtue d'une couche dite
"tampon-neutre" permettant de parfaire son état de surface.
7 Matériau selon l'une des revendications 1 à 6, carac-
térisé en ce que le substrat est couvert d'une couche dite couche de nuc Léation sur laquelle est réalisée la croissance du matériau
(B) constituant la couche-tampon.
8 Matériau selon l'une des revendications 1 à 7, carac-
térisé en ce que les matériaux (A) et (C) constituant respective-
ment le support et la couche épitaxiée de surface sont des semi-
conducteurs cristallins appartenant au groupe du silicium, de L'arséniure de gallium, du phosphure d'indium, du germanium, de l'arséniure d'aluminium, de l'arséniure d'indium, du phosphure de gallium, de l'antimoniure d'indium, du séLéniure de plomb, du tellurure de cadmium, du tellurure de mercure, du tellurure de plomb, du tellurure d'étain, du séLéniure d'étain, du séLéniure de
zinc, du tellurure de zinc et de leurs a L Liages.
9 Matériau selon l'une des revendications 1 à 8, carac-
térisé en ce que la couche-tampon est constituée d'un alliage de matériaux semi-conducteurs dont on fixe la composition en fonction de la contrainte résiduelle que l'on désire obtenir dans la couche
épitaxiée de surface.
Procédé d'élaboration de matériaux selon l'une des
revendications 1 à 9, caractérisé en ce qu'il consiste à épitaxier
une couche dite couche-tampon d'un matériau cristallin semi-
conducteur (B) sur un substrat cristallin constitué d'un matériau (A) semi-conducteur ou isolant au-de Là de l'épaisseur critique (h) C imposée par le matériau (A) constituant le substrat et à réaliser l'épitaxie d'une couche d'un matériau semi-conducteur cristallin (C) d'épaisseur inférieure à l'épaisseur critique (h') imposée par C
la couche-tampon.
11 Application des matériaux selon les revendications 1
à 9 ou résultant du procédé selon la revendication 10 pour la fabrication de composants optoélectroniques, microéLectroniques ou
photovoltaîques faisant intervenir une hétéroépitaxie.
FR9105004A 1991-04-23 1991-04-23 Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications. Withdrawn FR2675948A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9105004A FR2675948A1 (fr) 1991-04-23 1991-04-23 Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.
DE4211970A DE4211970A1 (de) 1991-04-23 1992-04-09 Halbleiter-materialien in einer hetero-epitaxialstruktur, ihre herstellungsverfahren und ihre anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9105004A FR2675948A1 (fr) 1991-04-23 1991-04-23 Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.

Publications (1)

Publication Number Publication Date
FR2675948A1 true FR2675948A1 (fr) 1992-10-30

Family

ID=9412169

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9105004A Withdrawn FR2675948A1 (fr) 1991-04-23 1991-04-23 Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.

Country Status (2)

Country Link
DE (1) DE4211970A1 (fr)
FR (1) FR2675948A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042901A1 (fr) * 1998-02-20 1999-08-26 The Regents Of The University Of California Procede d'ajustement des contraintes d'un film a couches multiples induites par la deformation du substrat optique

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445177C5 (de) * 1994-11-22 2015-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0353423A2 (fr) * 1988-08-03 1990-02-07 International Business Machines Corporation Hétérostructures épitaxiales désadaptées indéformées et libres de défauts; procédé pour leur fabrication
EP0421205A2 (fr) * 1989-09-25 1991-04-10 Gte Laboratories Incorporated Procédé pour la fabrication de dispositifs du type "quantum well" à reseaux hautement inégaux

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556503C2 (de) * 1975-12-16 1984-12-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum epitaktischen Niederschlagen einer Halbleiterschicht auf einem Substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0353423A2 (fr) * 1988-08-03 1990-02-07 International Business Machines Corporation Hétérostructures épitaxiales désadaptées indéformées et libres de défauts; procédé pour leur fabrication
EP0421205A2 (fr) * 1989-09-25 1991-04-10 Gte Laboratories Incorporated Procédé pour la fabrication de dispositifs du type "quantum well" à reseaux hautement inégaux

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. 37, no. 6, Juin 1990, NEW YORK US pages 1416 - 1421; MAEZAWA ET MIZUTANI: 'An AlGaAs/InxGa1-xAs/AlGaAs (0=<x<=0.5) pseudomorphic HEMT on GaAs substrate using an Inx/2Ga1-x/2As buffer layer' *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY. vol. 136, no. 10, Octobre 1989, MANCHESTER, NEW HAMPSHIRE US pages 3026 - 3030; HERZOG ET AL: 'Strain adjustment in Si/SiGe superlattices by a SiGe alloy buffer lyaer' *
THIN SOLID FILMS. vol. 183, no. 1, 30 Décembre 1989, LAUSANNE CH pages 87 - 93; KASPER ET AL: 'Strain adjustment in ultra thin Si/Ge superlattices' *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042901A1 (fr) * 1998-02-20 1999-08-26 The Regents Of The University Of California Procede d'ajustement des contraintes d'un film a couches multiples induites par la deformation du substrat optique

Also Published As

Publication number Publication date
DE4211970A1 (de) 1992-10-29

Similar Documents

Publication Publication Date Title
EP1290721B1 (fr) Procede de preparation d&#39;une couche de nitrure de gallium
EP0390661B1 (fr) Procédé de modulation dirigée de la composition ou du dopage de semiconducteurs, notamment pour la réalisation de composants électroniques monolithiques de type planar, utilisation et produits correspondants
FR2701599A1 (fr) Procédé de croissance d&#39;un semiconducteur composite.
FR2918791A1 (fr) Substrat pour la croissance epitaxiale de nitrure de gallium
EP0565414B1 (fr) Procédé de réalisation de couches minces hétéroépitaxiales, et de dispositifs électroniques
JP2022105014A (ja) Ｉｉｉａ族窒化物成長システムおよび方法
EP0477096A1 (fr) Procédé d&#39;épitaxie sélective et de gravure de matèriau III-V ou II-VI dans un même bâti de croissance OMCVD
FR2687010A1 (fr) Structure cristalline composite a couche epitaxiale des groupes ii-vi sur substrat de silicium et son procede d&#39;obtention.
FR2853141A1 (fr) Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d&#39;un appareil a semi-conducteur
FR2578680A1 (fr) Procede pour former une couche mince monocristalline de compose semi-conducteur
FR2675948A1 (fr) Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d&#39;elaboration et leurs applications.
FR2921200A1 (fr) Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
WO2006032756A1 (fr) Réalisation d&#39;une couche de nitrure d&#39;indium
WO2003069657A1 (fr) Procede de formation de couche de carbure de silicium ou de nitrure d&#39;element iii sur un substrat adapte
JP2001510281A (ja) Ｉｉ−ｖｉ半導体構成素子の製造方法
FR2904008A1 (fr) NOUVEAU PROCEDE POUR LA CROISSANCE DE NITRURES D&#39;ELEMENTS DU GROUPE IIIb.
EP0392925A1 (fr) Matériau composite comportant une couche d&#39;un composé III-V et une couche de pnicture de terres rares, procédé de fabrication et application
FR2978601A1 (fr) Procede de fabrication d&#39;un substrat de gan ou d&#39;un dispositif a base de gan sur substrat natif de type gan, utilisant une fine couche tampon sacrificielle
FR2649537A1 (fr) Dispositif optoelectronique integre incluant une diode photoluminescente
EP0083540A1 (fr) Procédé de depôt par épitaxie en phase liquide d&#39;un composé ternaire
WO2019077156A1 (fr) Méthode de synthèse de matériaux bidimensionnels
EP0300904B1 (fr) Procédé de croissance épitaxiale de couches en matériau III-V ou II-VI par modulation rapide de la température
FR3091020A1 (fr) SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
EP3809452B1 (fr) Procédé d&#39;épitaxie de seleniure de gallium (gase) sur un substrat de silicium d&#39;orientation (111)
Irvine et al. Substrate/layer relationships in II–VIs

Legal Events

Date Code Title Description
ST Notification of lapse