KR101312473B1 - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR101312473B1
KR101312473B1 KR20120007204A KR20120007204A KR101312473B1 KR 101312473 B1 KR101312473 B1 KR 101312473B1 KR 20120007204 A KR20120007204 A KR 20120007204A KR 20120007204 A KR20120007204 A KR 20120007204A KR 101312473 B1 KR101312473 B1 KR 101312473B1
Authority
KR
South Korea
Prior art keywords
trench
forming step
nitride film
plasma
oxide film
Prior art date
Application number
KR20120007204A
Other languages
English (en)
Other versions
KR20130072105A (ko
Inventor
도루 이토
히로아키 이시무라
아키토 고우치
하야토 와타나베
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20130072105A publication Critical patent/KR20130072105A/ko
Application granted granted Critical
Publication of KR101312473B1 publication Critical patent/KR101312473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/10—Holders for boughs or branches
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/06—Trellis-work
    • A01G17/08—Tools e.g. clips for attaching hops, vines, or boughs to trellis-work; Tying devices
    • A01G17/085—Espalier machines; Tying machines
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/12—Supports for plants; Trellis for strawberries or the like
    • A01G9/128—Fixing of plants to supports, e.g. by means of clips
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/04—Clamping or clipping connections
    • F16B7/0406—Clamping or clipping connections for rods or tubes being coaxial
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Environmental Sciences (AREA)
  • Botany (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서, 사이드 에칭 및 마이크로로딩을 억제할 수 있는 플라즈마 처리 방법을 제공한다. 본 발명은, 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서, 플라즈마 에칭에 의해 트렌치를 형성하는 트렌치 형성 단계와, 플라즈마 에칭에 의해 트렌치의 측벽에 질화막을 형성하는 질화막 형성 단계와, 플라즈마 에칭에 의해 트렌치의 측벽 및 바닥면에 산화막을 형성하는 산화막 형성 단계를 가지는 것을 특징으로 한다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명은, 반도체 소자의 제조 방법에 관련된 것으로서, 특히 플라즈마 에칭하는 플라즈마 처리 방법에 관한 것이다.
최근, 반도체 장치의 고집적화에 수반하여, 소자 분리법으로는, 트렌치 소자 분리법(Shallow Trench Isolation : 이하 STI라고 약칭한다)이 이용되고 있다.
STI는, 가장 먼저 실리콘 기판에, 예를 들어 실리콘 질화막을 마스크로 하여 플라즈마 에칭을 행하여, 소자 분리용 트렌치(홈)를 형성한다. 다음으로 형성된 트렌치에 실리콘 산화막을 매립하고, 여분의 실리콘 산화막을 CMP(Chemical Mechanical Polishing)에 의해 제거함으로써 STI가 형성된다.
소자 분리용 트렌치의 형성 방법으로서, 특허문헌 1에는, 적어도 Cl2와 HBr을 포함하는 가스를 이용한 플라즈마 에칭에 의해 에칭을 행하는 방법이 개시되어 있다.
또한, 최근의 반도체 장치의 고집적화에 수반하여, 고미세화도 요구되어, 차세대의 반도체 장치에 있어서의 STI에서는, 20nm 이하의 개구폭의 마스크로 약 300nm 깊이의 트렌치를 형성하는 것이 요구되고 있다.
일본 공개특허공보 제2003-007679호
그러나, 특허문헌 1에 개시된, 적어도 Cl2와 HBr을 포함하는 가스를 이용한 플라즈마 에칭에 의해, 이러한 고(高)애스펙트의 트렌치의 형성을 시험해 보면, 도 3에 나타내는 바와 같이 마스크의 개구폭이 좁은 영역에서는, 트렌치의 측벽에 사이드 에칭이 발생하고, 또한, 마이크로로딩도 발생한다. 여기서, 마이크로로딩이란, 마스크의 개구폭이 넓은 영역의 트렌치 깊이가 마스크의 개구폭이 좁은 영역의 트렌치 깊이보다 깊어지는 에칭이다.
본 발명은, 상기 서술한 과제를 감안하여, 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서, 사이드 에칭 및 마이크로로딩을 억제할 수 있는 플라즈마 처리 방법을 제공한다.
본 발명은, 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서, 플라즈마 에칭에 의해 트렌치를 형성하는 트렌치 형성 단계와, 플라즈마 에칭에 의해 트렌치의 측벽에 질화막을 형성하는 질화막 형성 단계와, 플라즈마 에칭에 의해 트렌치의 측벽 및 바닥면에 산화막을 형성하는 산화막 형성 단계를 가지는 것을 특징으로 한다.
본 발명에 의해, 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서, 사이드 에칭 및 마이크로로딩을 억제할 수 있다.
도 1은 본 발명에 관련된 플라즈마 에칭 장치의 단면도이다.
도 2a는 소자 분리용 트렌치가 형성되는 웨이퍼(111)의 구조를 나타내는 도면이다.
도 2b는 브레이크스루 단계 후의 에칭 형상을 나타내는 도면이다.
도 2c는 제1 질화막 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 2d는 제1 트렌치 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 2e는 제2 질화막 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 2f는 제2 트렌치 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 2g는 산화막 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 2h는 제3 트렌치 형성 단계 후의 에칭 형상을 나타내는 도면이다.
도 3은 종래 기술에 의한 트렌치 형성을 나타내는 도면이다.
도 4는 산화막 형성 단계의 애스펙트비마다의 형상을 나타내는 도면이다.
도 5는 산화막 형성 단계의 애스펙트비 의존성을 나타낸 도면이다.
이하, 본 발명의 실시형태에 대해 도면을 이용하여 설명한다. 우선, 가장 먼저 본 발명을 실시하기 위한 플라즈마 에칭 장치에 대해 도 1을 참조하면서 설명한다.
진공 용기(101)의 개방된 상부에, 진공 용기(101) 내에 처리 가스를 도입하기 위한 샤워 플레이트(104)(예를 들어 석영제), 유전체 창(105)(예를 들어 석영제)을 설치하고, 기밀하게 밀봉함으로써 처리실(106)을 형성한다. 샤워 플레이트(104)에는 처리실(106) 내에 처리 가스를 공급하기 위한 복수의 구멍이 배치되어 있고, 가스 공급 장치(107)로부터 공급된 처리 가스는 샤워 플레이트(104)의 복수의 구멍을 통해 처리실(106) 내로 도입된다. 또한, 진공 용기(101)에는, 진공 배기구(108)를 통해 진공 배기 장치(도시 생략)가 접속되어 있다.
플라즈마를 생성하기 위한 고주파 전력을 처리실(106)에 공급하기 위하여, 유전체 창(105)의 상방에는 전자파를 전송하기 위한 도파관(109)이 설치되어 있다. 도파관(109)으로 전송되는 전자파(플라즈마 생성용 고주파)는, 전자파 발생용 전원(103)으로부터 발진된다. 전자파의 주파수는 특별히 한정되지 않지만, 본 실시예에서는 2.45GHz의 마이크로파를 사용한다. 처리실(106)의 외주부(外周部)에는, 자장을 형성하기 위한 자장 발생용 코일(110)이 설치되고, 전자파 발생용 전원(103)으로부터 발진된 마이크로파는, 자장 발생용 코일에 의해 형성된 자장과의 상호 작용에 의해, 처리실(106) 내에 고밀도의 플라즈마를 생성한다.
또한, 샤워 플레이트(104)에 대향하여 진공 용기(101)의 하부에는, 웨이퍼를 재치(載置)하기 위한 시료대(102)가 설치되어 있다. 시료대(102)는, 시료대 표면이 용사막(도시 생략)으로 피복되어 있고, 고주파 필터(114)를 통해 직류 전원(115)이 접속되어 있다. 또한, 시료대(102)에는, 매칭 회로(112)를 통해 고주파 바이어스 전원(113)이 접속되어 있다. 시료대(102)에는, 온도 조절기(도시 생략)도 접속되어 있다.
처리실(106) 내로 반송된 시료인 웨이퍼(111)는, 직류 전원(115)으로부터 인가되는 직류 전압의 정전기력에 의해 시료대(102) 상에 흡착되어 온도 조절되고, 가스 공급 장치(107)에 의해 원하는 처리 가스를 공급한 후, 진공 용기(101) 내를 진공 배기 장치(도시 생략)에 의해 소정의 압력으로 하여, 처리실(106) 내에 플라즈마를 발생시킨다.
다음으로 고주파 바이어스 전원(113)으로부터 시료대(102)에 고주파 전력을 공급함으로써, 플라즈마로부터 이온을 웨이퍼로 인입하여, 웨이퍼(111)가 플라즈마 에칭된다. 또한, 고주파 바이어스 전원(113)은, 펄스 발진기를 구비하기 때문에, 시료대(102)에 시간 변조된 간헐적인 고주파 전력 또는, 연속적인 고주파 전력을 공급할 수 있다.
또한, 반송 수단(도시 생략)에 의해, 웨이퍼(111)를 진공 용기(101) 내로 반송하여, 시료대(102) 상에 재치한다. 가스 공급 장치(107)에 의해 진공 용기(101) 내에 처리 가스를 공급하고, 진공 배기 장치를 통해 처리실(106) 내의 압력을 제어하면서 전자파 발생용 전원(103)으로부터 마이크로파를 처리실(106) 내로 공급하여 플라즈마를 발생시킨다. 고주파 바이어스 전원(113)으로부터 시료대(102)로 고주파 전력을 공급하면서, 처리실(106) 내에 발생시킨 플라즈마에 의해, 시료대(102) 상에 재치된 웨이퍼(111)는 에칭된다.
상기 서술한 플라즈마 에칭 장치를 사용하여, 20nm 이하의 마스크 패턴으로 소자 분리용 트렌치를 형성하는 플라즈마 처리 방법에 대해, 이하 설명한다.
가장 먼저 소자 분리용 트렌치가 형성되는 웨이퍼(111)의 구조에 대해 도 2a를 참조하면서 설명한다. 실리콘 기판(201) 상에 마스크로서 실리콘 질화막(202)이 있고, 실리콘 질화막(202)의 마스크는 미리 개구되어 있다. 또한, 실리콘 질화막(202)의 마스크의 개구폭은, 단일하지 않고, 실리콘 질화막(202)의 마스크는, 대별하면 좁은 개구폭 영역과 넓은 개구폭 영역으로 구성되어 있다. 본 실시예에서의 가장 좁은 실리콘 질화막(202)의 마스크의 개구폭은, 20nm이다. 또한, 본 실시예에서는, 약 300nm 깊이의 트렌치를 형성하는 것으로 한다.
우선 가장 먼저, 실리콘 기판(201) 표면에 퇴적되고, 재질이 실리콘 산화막인 자연 산화막을 제거하고, 실리콘 기판(201)을 더욱 에칭하여 실리콘 기판(201)에 약 60nm 깊이의 트렌치를 형성하기 위하여 브레이크스루 단계를 행한다.
브레이크스루 단계는, 표 1에 나타내는 바와 같이, O2 가스를 60㎖/min, CHF3 가스를 60㎖/min, 처리 압력을 2.0Pa, 마이크로파 전력을 700W, 시간 변조된 고주파 바이어스 전력을 800W, 시간 변조된 고주파 바이어스 전력의 듀티비를 10％로 하여 자연 산화막을 제거하여 약 60nm 깊이의 트렌치를 형성하였다.
이 브레이크스루 단계 후에는, 도 2b에 나타내는 트렌치의 측벽에 사이드 에칭이 발생하지 않고, 또한, 거의 마이크로로딩도 발생하고 있지 않은 약 60nm 깊이의 트렌치를 형성할 수 있었다. 또한, 듀티비란, 시간 변조된 간헐적인 고주파 전력의 온 시간을 Ton, 오프 시간을 Toff로 한 경우, 듀티비=Ton/(Ton+Toff)가 된다. 또한, 브레이크스루 단계는, 시간 변조된 고주파 바이어스 전력을 공급하면서의 플라즈마 에칭이기 때문에, 연속적인 고주파 바이어스 전력을 사용한 경우보다, 마스크에 대한 트렌치의 에칭 레이트의 선택비를 향상시킬 수 있었다.
다음으로 주로 브레이크스루 단계에 의해 형성된 트렌치의 측벽에 질화막을 형성하기 위하여, 제1 질화막 형성 단계를 행한다.
제1 질화막 형성 단계는, 표 1에 나타내는 바와 같이, N2 가스를 100㎖/min, 처리 압력을 2.0Pa, 마이크로파 전력을 600W, 고주파 바이어스 전력을 0W로 하여 질화막(203)을 형성하였다.
이 제1 질화막 형성 단계 후에는, 도 2c에 나타내는 브레이크스루 단계에 의해 형성된 트렌치의 측벽과 바닥면에 질화막(203)이 형성되었다. 이 제1 질화막 형성 단계는, 긴 시간 행할수록, 두꺼운 질화막(203)을 형성할 수 있으나, 상기 서술한 바와 같이, 이 제1 질화막 형성 단계에서는, 트렌치의 바닥면에도 질화막(203)이 형성되기 때문에, 두꺼운 질화막(203)을 형성하면, 다음의 제1 트렌치 형성 단계에서의 에칭을 저해한다.
이 때문에, 이 제1 질화막 형성 단계는, 다음의 제1 트렌치 형성 단계에서의 에칭을 저해하지 않는 막두께의 질화막(203)을 형성하는 시간만큼 행한다.
또한, 본 실시예의 제1 질화막 형성 단계에서는, N2 가스만을 이용하였으나, N2 가스와 Ar 가스의 혼합 가스 또는, N2 가스와 He 가스의 혼합 가스를 이용해도 된다.
다음으로, 제1 질화막 형성 단계에 의해 질화막(203)이 형성된 트렌치를 약 80nm 상당의 에칭을 행하여 약 140nm 깊이의 트렌치를 형성하기 위하여 제1 트렌치 형성 단계를 행한다.
제1 트렌치 형성 단계는, 표 1에 나타내는 바와 같이, Cl2 가스를 100㎖/min, O2 가스를 5㎖/min, 처리 압력을 0.2Pa, 마이크로파 전력을 800W, 시간 변조된 고주파 바이어스 전력을 600W, 시간 변조된 고주파 바이어스 전력의 듀티비를 25％로 하여 약 140nm 깊이의 트렌치를 형성하였다.
이 제1 트렌치 형성 단계 후에는, 도 2d에 나타내는 바와 같이 트렌치의 측벽에 사이드 에칭이 발생하지 않고, 약 140nm 깊이의 트렌치를 형성할 수 있었다. 그러나, 약간, 마이크로로딩이 발생하였다. 이 제1 트렌치 형성 단계 후에 트렌치의 측벽에 사이드 에칭이 발생하지 않은 것은, 제1 질화막 형성 단계에 의해 트렌치의 측벽에 형성된 질화막(203)이 사이드 에칭에 대한 보호막으로서 기능한 것에 의한 것으로 생각된다. 또한, 제1 트렌치 형성 단계는, 시간 변조된 고주파 바이어스 전력을 공급하면서의 플라즈마 에칭이기 때문에, 연속적인 고주파 바이어스 전력을 사용한 경우보다, 마스크에 대한 트렌치의 에칭 레이트의 선택비를 향상시킬 수 있었다.
또한, 이 시점에서의 약 140nm 깊이의 트렌치에는, 제1 질화막 형성 단계에 의해 형성된 질화막(203)은 없어져 있다. 바꿔 말하면, 이 제1 트렌치 형성 단계는, 제1 질화막 형성 단계에 의해 형성된 측벽의 질화막(203)이 남아있는 기간밖에 행하지 않는다.
또한, 본 실시예의 제1 트렌치 형성 단계에서는, Cl2 가스와 O2 가스의 혼합 가스를 이용하였으나, HBr 가스와 O2 가스의 혼합 가스를 이용해도 된다.
다음으로, 트렌치의 측벽에 대한 사이드 에칭의 보호막으로서, 제1 트렌치 형성 단계 후에 형성된 약 140nm 깊이의 트렌치의 측벽에 질화막을 형성하기 위하여, 제2 질화막 형성 단계를 행한다.
이 제2 질화막 형성 단계는, 표 1에 나타내는 바와 같이 제1 질화막 형성 단계와 동일한 조건으로 행하였다.
이 제2 질화막 형성 단계 후에는, 도 2e에 나타내는 바와 같이, 제1 트렌치 형성 단계 후에 형성된 약 140nm 깊이의 트렌치의 측벽과 바닥면에 질화막(203)이 형성되었다. 또한, 제1 트렌치 형성 단계에 의해 발생한 마이크로로딩은 개선되어 있지 않다.
다음으로, 제2 질화막 형성 단계에 의해 질화막(203)이 형성된 트렌치를 약 80nm 상당의 에칭을 행하여 약 220nm 깊이의 트렌치를 형성하기 위하여 제2 트렌치 형성 단계를 행한다.
이 제2 트렌치 형성 단계는, 표 1에 나타내는 바와 같이 제1 트렌치 형성 단계와 동일한 조건으로 행하였다.
이 제2 트렌치 형성 단계 후에는, 도 2f에 나타내는 바와 같이, 트렌치의 측벽에 사이드 에칭이 발생하지 않고, 약 220nm 깊이의 트렌치를 형성하였다. 그러나, 제1 트렌치 형성 단계에 의해 발생한 마이크로로딩이 더욱 악화되었다. 또한, 이 시점에서의 약 220nm 깊이의 트렌치에는, 제2 질화막 형성 단계에 의해 형성된 질화막(203)은 없어져 있다.
다음으로, 트렌치의 측벽에 대한 사이드 에칭의 보호막으로서, 제2 트렌치 형성 단계 후에 형성된 약 220nm 깊이의 트렌치의 측벽에 산화막(204)을 형성하기 위하여, 산화막 형성 단계를 행한다.
산화막 형성 단계는, 표 1에 나타내는 바와 같이, O2 가스를 30㎖/min, 처리 압력을 0.2Pa, 마이크로파 전력을 600W, 고주파 바이어스 전력을 0W로 하여, 산화막(204)을 형성하였다.
이 산화막 형성 단계 후에는, 도 2g에 나타내는 바와 같이, 제2 트렌치 형성 단계 후에 형성된 약 220nm 깊이의 트렌치의 측벽과 바닥면에 산화막(204)이 형성되었다. 또한, 제2 트렌치 형성 단계까지 발생한 마이크로로딩은 개선되지 않은 채이다.
또한, 본 실시예의 산화막 형성 단계에서는, O2 가스만을 이용하였으나, O2 가스와 Ar 가스의 혼합 가스 또는, O2 가스와 He 가스의 혼합 가스를 이용해도 된다.
다음으로, 산화막 형성 단계에 의해 산화막(204)이 형성된 트렌치를 약 80nm 상당의 에칭을 행하여 약 300nm 깊이의 트렌치를 형성하기 위하여 제3 트렌치 형성 단계를 행한다.
제3 트렌치 형성 단계는, 표 1에 나타내는 바와 같이, 제1 트렌치 형성 단계 및 제2 트렌치 형성 단계와 동일한 조건으로 행하였다.
이 제3 트렌치 형성 단계 후에는, 도 2h에 나타내는 바와 같이, 트렌치의 측벽에 사이드 에칭이 발생하지 않고, 약 300nm 깊이의 트렌치를 형성하였다. 또한, 마이크로로딩도 개선할 수 있었다. 그러나, 약 300nm 깊이의 트렌치의 측벽에 약간, 산화막(204)이 남아있지만, 제3 트렌치 형성 단계 후에 행하여지는, 불산 등에 의한 세정에 의해 제거된다.
제3 트렌치 형성 단계 후에 마이크로로딩을 개선할 수 있었던 이유로서 이하와 같이 생각할 수 있다.
제2 트렌치 형성 단계 후에 형성된 약 220nm 깊이의 트렌치의 측벽과 바닥면에 형성된 산화막(204)은, 제1 질화막 형성 단계 및 제2 질화막 형성 단계에서 형성되는 질화막(203)보다, 염소 라디칼이나 염소 이온에 대하여 강고한 보호막으로서 기능한다. 이 때문에, 약 220nm 깊이의 트렌치의 바닥면에 형성된 산화막(204)은, 제1 질화막 형성 단계 및 제2 질화막 형성 단계에서 형성되는 질화막(203)보다 염소 라디칼이나 염소 이온에 의한 에칭을 저해한다.
또한, 애스펙트비가 10 이상인, 마스크의 개구폭이 좁은 영역의 트렌치의 바닥면은, 마스크의 개구폭이 넓은 영역의 트렌치의 바닥면보다 산화막(204)이 형성되기 어렵기 때문에, 마스크의 개구폭이 넓은 영역의 트렌치의 바닥면에 형성되는 산화막(204)은, 애스펙트비가 10 이상인, 마스크의 개구폭이 좁은 영역의 트렌치의 바닥면보다 두껍게 형성된다. 이 때문에, 마스크의 개구폭이 넓은 영역의 트렌치의 바닥면의 에칭은, 애스펙트비가 10 이상인, 마스크의 개구폭이 좁은 영역의 트렌치의 바닥면의 에칭보다 진행되지 않는다. 이에 의해, 제3 트렌치 형성 단계 후에 마이크로로딩이 개선된 것으로 생각된다. 여기서, 애스펙트비란, 플라즈마 에칭에 의해 형성된 트렌치의 깊이를 마스크의 개구폭으로 나눈 값이다. 또한, 여기서의 플라즈마 에칭에 의해 형성된 트렌치 깊이란, 마스크의 두께는 포함하지 않는다.
이상, 상기 서술한 본 발명의 플라즈마 처리를 행함으로써, 20nm 이하의 개구폭의 마스크로 마스크의 개구폭이 좁은 영역에 발생하는 사이드 에칭 및 마이크로로딩을 억제한 트렌치를 형성할 수 있다.
Figure 112012005946438-pat00001
상기 서술한 바와 같이, 본 발명은, 질화막 형성 단계와 산화막 형성 단계에 의해, 트렌치의 측벽에 대한 사이드 에칭을 억제하면서 트렌치를 형성하고, 산화막 형성 단계에 의해 마이크로로딩을 개선하는 발명이다. 또한, 본 발명에서는, 산화막 형성 단계를 행하는 타이밍이 중요하다.
예를 들어, 브레이크스루 단계, 산화막 형성 단계, 제1 트렌치 형성 단계, 제1 질화막 형성 단계, 제2 트렌치 형성 단계, 제2 질화막 형성 단계, 제3 트렌치 형성 단계의 순서로 20nm 이하의 개구폭의 마스크로 약 300nm 깊이의 트렌치를 형성하면, 도 4a에 나타내는 바와 같이, 마스크의 개구폭이 좁은 영역의 트렌치의 측벽에 사이드 에칭이 발생하고, 마이크로로딩이 큰 결과가 되었다. 또한, 이 경우의 플라즈마 처리 방법은, 애스펙트비가 3일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법이다.
다음으로, 브레이크스루 단계, 제1 질화막 형성 단계, 제1 트렌치 형성 단계, 산화막 형성 단계, 제2 트렌치 형성 단계, 제2 질화막 형성 단계, 제3 트렌치 형성 단계의 순서로 20nm 이하의 개구폭의 마스크로 약 300nm 깊이의 트렌치를 형성하면, 도 4b에 나타내는 바와 같이, 마스크의 개구폭이 좁은 영역의 트렌치의 측벽에 사이드 에칭이 발생하고, 상기의 애스펙트비가 3일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법보다 마이크로로딩이 작아지는 결과가 되었다. 또한, 이 경우의 플라즈마 처리 방법은, 애스펙트비가 7일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법이다.
이들의 결과에 입각하여, 애스펙트비가 3일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법과, 애스펙트비가 7일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법과, 본 발명의 플라즈마 처리 방법의 각각의 트렌치 깊이, 사이드 에칭량, 마이크로로딩을 도 5에 나타낸다. 또한, 본 발명의 플라즈마 처리 방법은, 애스펙트비가 11일 때에 산화막 형성 단계를 행한 플라즈마 처리 방법이다. 또한, 도 5는, 산화막 형성 단계의 애스펙트비 의존성을 나타내는 도면이라고도 할 수 있다.
도 5의 결과로부터, 사이드 에칭을 발생시키지 않고 마이크로로딩을 13nm 이하로 하기 위해서는, 산화막 형성 단계를 애스펙트비가 10 이상일 때에 행하여야 하는 것을 알 수 있다. 또한, 본 실시예에서는, 개구폭이 20nm인 마스크를 가지는 마스크로 약 300nm 깊이의 트렌치를 형성하는 경우의 마이크로로딩의 허용값을 13nm 이하로 하였다.
또한, 본 실시예에서는, 약 300nm 깊이의 트렌치를 형성하기 위하여, 1회의 브레이크스루 단계와, 2회의 질화막 형성 단계와, 3회의 트렌치 형성 단계와, 1회의 산화막 형성 단계를 행하였으나, 300nm보다 깊은 트렌치를 형성하는 경우에는, 원하는 깊이가 되도록 질화막 형성 단계와 트렌치 형성 단계의 횟수를 각각 늘리면 된다.
또한, 본 실시예에서는, 약 300nm 깊이의 트렌치를 형성하기 위하여, 산화막 형성 단계를 행할 때까지 질화막 형성 단계와 트렌치 형성 단계를 각각 2회씩 행하였으나, 2회 이상씩 행하여도 상관없다.
즉, 본 발명의 플라즈마 처리 방법은, 소정의 트렌치 깊이가 될 때까지는, 질화막 형성 단계와 트렌치 형성 단계를 각각 반복하여, 소정의 트렌치 깊이 이후에 있어서 산화막 형성 단계를 행하는 것을 특징으로 한다.
또한, 본 실시예에서는, 소자 분리용 트렌치의 형성에 대해 설명하였으나, 이에 한정되는 것은 아니며, 딥 트렌치, 커패시터용 트렌치 형성에도 적용할 수 있다.
또한, 본 실시예에서는, 마이크로파를 이용한 ECR(Electron Cyclotron Resonance) 방식의 마이크로파 플라즈마 에칭 장치에서의 적용예에 대해 설명하였으나, 이에 한정되는 것은 아니며, 용량 결합형, 유도 결합형의 플라즈마 생성 수단을 이용한 플라즈마 에칭 장치에 적용해도 된다.
101 진공 용기
102 시료대
103 전자파 발생용 전원
104 샤워 플레이트
105 유전체 창
106 처리실
107 가스 공급 장치
108 진공 배기구
109 도파관
110 자장 발생용 코일
111 웨이퍼
112 매칭 회로
113 고주파 바이어스 전원
114 고주파 필터
115 직류 전원
201 실리콘 기판
202 실리콘 질화막
203 질화막
204 산화막

Claims (5)

  1. 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서,
    플라즈마 에칭에 의해 트렌치의 측벽에 질화막을 형성하는 질화막 형성 단계와,
    상기 질화막 형성 단계 후, 플라즈마 에칭에 의해 트렌치를 형성하는 제 1 트렌치 형성 단계와,
    상기 질화막 형성 단계와 상기 제 1 트렌치 형성 단계를 반복함으로써 소정 깊이의 트렌치를 형성한 후, 플라즈마 에칭에 의해 트렌치의 측벽 및 바닥면에 산화막을 형성하는 산화막 형성 단계와,
    상기 산화막 형성 단계 후, 플라즈마 에칭에 의해 트렌치를 형성하는 제 2 트렌치 형성 단계를 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 최소의 개구폭이 20nm 이하인 마스크로 트렌치를 형성하는 플라즈마 처리 방법에 있어서,
    플라즈마 에칭에 의해 트렌치의 측벽에 질화막을 형성하는 질화막 형성 단계와,
    플라즈마 에칭에 의해 트렌치를 형성하는 제 1 트렌치 형성 단계와,
    상기 질화막 형성 단계와 상기 제 1 트렌치 형성 단계를 반복함으로써 소정 깊이의 트렌치를 형성한 후, 플라즈마 에칭에 의해 트렌치의 측벽 및 바닥면에 산화막을 형성하는 산화막 형성 단계와,
    상기 산화막 형성 단계 후, 플라즈마 에칭에 의해 트렌치를 형성하는 제 2 트렌치 형성 단계를 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 소정의 깊이는, 애스펙트비가 10 이상인 깊이인 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제3항에 있어서,
    상기 질화막 형성 단계의 플라즈마는, N2 가스를 이용한 플라즈마이고,
    상기 산화막 형성 단계의 플라즈마는, O2 가스를 이용한 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제3항에 있어서,
    상기 제 1 트렌치 형성 단계의 플라즈마 및 상기 제 2 트렌치 형성 단계의 플라즈마는, Cl2 가스와 O2 가스의 혼합 가스를 이용한 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
KR20120007204A 2011-12-21 2012-01-25 플라즈마 처리 방법 KR101312473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011279150A JP2013131587A (ja) 2011-12-21 2011-12-21 プラズマ処理方法
JPJP-P-2011-279150 2011-12-21

Publications (2)

Publication Number Publication Date
KR20130072105A KR20130072105A (ko) 2013-07-01
KR101312473B1 true KR101312473B1 (ko) 2013-09-27

Family

ID=48654960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120007204A KR101312473B1 (ko) 2011-12-21 2012-01-25 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US9018075B2 (ko)
JP (1) JP2013131587A (ko)
KR (1) KR101312473B1 (ko)
TW (1) TWI466187B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095528B2 (ja) * 2013-09-04 2017-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
EP3067919A1 (en) * 2015-03-11 2016-09-14 IMEC vzw Method for forming vertical structures in a semiconductor target layer
US9761459B2 (en) * 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US9966312B2 (en) * 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
KR102405202B1 (ko) 2016-09-21 2022-06-02 도쿄엘렉트론가부시키가이샤 교차 구조물들을 패터닝하는 방법
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
KR102409660B1 (ko) * 2019-07-18 2022-06-22 주식회사 히타치하이테크 플라스마 처리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090003716A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100927691B1 (ko) * 2007-09-07 2009-11-18 가부시키가이샤 히다치 하이테크놀로지즈 Ｈｉｇｈ-ｋ막의 드라이 에칭방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3096008B2 (ja) * 1997-03-13 2000-10-10 ソニー株式会社 半導体装置の製造方法
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
JP2003007676A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
JP4854874B2 (ja) 2001-06-22 2012-01-18 東京エレクトロン株式会社 ドライエッチング方法
US20090275202A1 (en) * 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
US8435902B2 (en) * 2010-03-17 2013-05-07 Applied Materials, Inc. Invertable pattern loading with dry etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090003716A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100927691B1 (ko) * 2007-09-07 2009-11-18 가부시키가이샤 히다치 하이테크놀로지즈 Ｈｉｇｈ-ｋ막의 드라이 에칭방법

Also Published As

Publication number Publication date
US9018075B2 (en) 2015-04-28
TWI466187B (zh) 2014-12-21
US20130164911A1 (en) 2013-06-27
TW201327661A (zh) 2013-07-01
KR20130072105A (ko) 2013-07-01
JP2013131587A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101312473B1 (ko) 플라즈마 처리 방법
TWI478234B (zh) 氮化矽膜之蝕刻方法
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR101744625B1 (ko) 에칭 방법
TWI604498B (zh) Plasma processing apparatus and plasma processing method
CN109616413B (zh) 用于对蚀刻工艺进行先进的离子控制的方法和系统
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
TWI555080B (zh) Dry etching method
JP6095528B2 (ja) プラズマ処理方法
TW201826382A (zh) 具有降低的深寬比依存性之選擇性蝕刻方法
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
JP5525319B2 (ja) エッチング方法およびエッチング装置
JP2012169390A (ja) プラズマ処理方法
TWI570803B (zh) A deep silicon etch method
JP2014216331A (ja) プラズマエッチング方法
JP5774356B2 (ja) プラズマ処理方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP2015088696A (ja) プラズマ処理方法
JP6113608B2 (ja) プラズマエッチング方法
WO2023209812A1 (ja) プラズマ処理方法
JP4778715B2 (ja) 半導体の製造方法
JP5792613B2 (ja) プラズマエッチング方法
JP5918886B2 (ja) プラズマ処理方法
JP5596434B2 (ja) エッチング方法
JP2013149945A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee