JP2013149945A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013149945A
JP2013149945A JP2012233854A JP2012233854A JP2013149945A JP 2013149945 A JP2013149945 A JP 2013149945A JP 2012233854 A JP2012233854 A JP 2012233854A JP 2012233854 A JP2012233854 A JP 2012233854A JP 2013149945 A JP2013149945 A JP 2013149945A
Authority
JP
Japan
Prior art keywords
cavity
drain
epitaxial
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012233854A
Other languages
English (en)
Inventor
Kenji Imamoto
賢司 今本
Yuzuru Yamamoto
譲 山本
Takeshi Saito
剛 斉藤
Akito Kawachi
昭人 河内
Kazunobu Okuma
一暢 大隈
Tsuyoshi Shima
剛志 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012233854A priority Critical patent/JP2013149945A/ja
Publication of JP2013149945A publication Critical patent/JP2013149945A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)をプラズマエッチングにより形成することができる半導体装置の製造方法を提供する。
【解決手段】シリコンにエピタキシャルソースおよびエピタキシャルドレインを形成する半導体装置の製造方法において、プラズマエッチングにより前記シリコンにエピタキシャルソース用およびエピタキシャルドレイン用のキャビティーを形成するメインエッチングステップと、前記メインエッチングステップにより形成されたキャビティーに保護膜をプラズマエッチングにより形成する保護膜形成ステップとを有する。
【選択図】図2

Description

本発明は、半導体装置の製造方法に係り、特にプラズマエッチングを用いる製造工程における半導体装置の製造方法に関する。
MOSトランジスタの高性能化のため、自己整合エピタキシャルソース及びドレイン張り出し部を形成することにより、チャネル内部での歪みを増大させ、チャネル内での移動度を増大させ、かつ駆動電流を増加させることが特許文献1に開示されている。また、自己整合エピタキシャルソース及びドレイン張り出し部を形成するプラズマエッチング方法として、塩素(Cl)ガスと三フッ化窒素(NF)ガスとアルゴン(Ar)ガスとの混合ガス、塩素(Cl)ガスと臭化水素(HBr)ガスとの混合ガス、塩素(Cl)ガスと六フッ化硫黄(SF)ガスとの混合ガス、塩素(Cl)ガスとアルゴン(Ar)ガスとの混合ガスを用いたプラズマエッチングが特許文献1に開示されている。
尚、「ソース張り出し部」と「ドレイン張り出し部」とは、ソース領域及びドレイン領
域がそれぞれ、ゲート電極の各面上に形成されたスペーサ及びゲート絶縁膜の下方へ拡張した部分のことである。
特表2010−520651号公報
さらに、特許文献1には、特許文献1の図3Dのような自己整合エピタキシャルソース及びドレイン張り出し部を形成するには、ソース及びドレインにドーピングされるドーパントとプラズマエッチング用ガスの最適な組み合わせが必要であることも開示されている。
しかし、実際には、必ずドーパントとプラズマエッチング用ガスの最適な組合せとすることができるとは限らない。
例えば、ドーパントの濃度がプラズマエッチング用ガスに最適でない場合は、図9に示すようなソース張り出し部が無いソース領域及びドレイン張り出し部が無いドレイン領域が形成されてしまう。
そこで、本発明の目的の一つは、ドーパントとプラズマエッチング用ガスの組合せが最適であるかどうかに左右されずに、ソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)をプラズマエッチングにより形成可能な半導体装置の製造方法を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
本発明の一実施の形態による半導体装置の製造方法は、シリコン基板上にエピタキシャルソースおよびエピタキシャルドレインを形成する工程を有する。ここで、当該工程は、プラズマエッチングにより前記シリコン基板にエピタキシャルソース用およびエピタキシャルドレイン用のキャビティーを形成するメインエッチングステップと、前記メインエッチングステップにより形成されたキャビティーに保護膜をプラズマエッチングにより形成する保護膜形成ステップとを有することを特徴とする。あるいは、当該工程は、塩素、ホウ素、フッ素を含有する混合ガスを用いたプラズマエッチングにより前記シリコン基板にエピタキシャルソース用およびエピタキシャルドレイン用のキャビティーを形成するステップを有することを特徴とする。
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、ソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)をプラズマエッチングにより形成することができる。
本発明の実施の形態に用いたECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置の概略構成例を示す断面図である。 本発明の実施の形態1による半導体装置の製造方法において、(a)〜(e)は、ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成する際のフロー例を説明する図である。 本発明の実施の形態1および2による半導体装置の製造方法において、(a)はソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)の洗浄後の状態例を示すゲート断面図であり、(b)は、(a)のキャビティー(空洞)に対してエピタキシャルソースおよびエピタキシャルドレインを形成した後の状態例を示すゲート断面図である。 図2において、ブレークスルーステップを適用しない場合のキャビティー(空洞)の形状例を示す図である。 本発明の実施の形態2よる半導体装置の製造方法において、ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成する前の状態例を示すゲート断面図である。 本発明の実施の形態2よる半導体装置の製造方法において、ソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を所定の形状に形成する際のメカニズムの一例を示す図である。 図6に加えた更なるメカニズムの一例を示す図である。 図7に加えた更なるメカニズムの一例を示す図である。 ソース張り出し部が無いソース領域またはドレイン張り出し部が無いドレイン領域を示す図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
《プラズマエッチング装置の構成および動作》
先ず、本実施の形態において使用したECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置を図1に示す。上部が開放された真空容器101の上部に、真空容器101内にエッチングガスを導入するためのシャワープレート104(例えば石英製)、誘電体窓105(例えば石英製)を設置して密封することによりエッチング処理室106を形成する。また、シャワープレート104にはエッチング用ガスを流すためのガス供給装置107が接続される。また、真空容器101には真空排気口108を介し真空排気装置(図示せず)が接続されている。
プラズマを生成するための電力をエッチング処理室106に伝送するため、誘電体窓105の上方にはマイクロ波を伝送するための導波管109が設けられる。導波管109へ伝送されるマイクロ波はマイクロ波発生用電源103から発振させる。マイクロ波の周波数は特に限定されないが、本実施の形態では2.45GHzのマイクロ波を使用する。エッチング処理室106の外周部には、磁場を形成するための磁場発生用コイル110が設けてあり、マイクロ波発生用電源103よりエッチング処理室106内に供給された電力は、磁場発生用コイル110により形成された磁場との相互作用により、エッチング処理室106内に高密度のプラズマを生成する。
また、シャワープレート104に対向して真空容器101の下部には、試料であるウエハ111を載置する試料台102が設けられる。試料台102には、ウエハ111の載置面が溶射膜(図示省略)で被覆されており、高周波フィルタ114を介して直流電源115が接続されている。さらに、試料台102には、マッチング回路112を介して高周波電源113も接続されている。さらに、試料台102には、温度調節器(図示せず)も接続されている。
エッチング処理室106内に搬送されたウエハ111は、直流電源115から印加される直流電圧の静電気力により試料台102上に吸着し、温度調節器(図示せず)により所定の温度に温度調節される。ガス供給装置107によって所望のエッチングガスをエッチング処理室106内に供給した後、エッチング処理室106内を真空排気装置(図示せず)により所定の圧力とし、マイクロ波発生用電源103からマイクロ波をエッチング処理室106内に供給し、磁場発生用コイル110により磁場を形成してエッチング処理室106内にプラズマを発生させる。
高周波電源113から高周波バイアス電力を試料台102に印加し、プラズマからイオンを試料台102に載置されたウエハ111へ引き込むことにより、ウエハ111がイオンアシストエッチングされる。
《半導体装置の製造方法[1]》
次に、図3(a)に示すようなソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)をプラズマエッチングにより形成することができる半導体装置の製造方法について、図2を用いて説明する。当該製造方法は、例えば上述した図1のプラズマエッチング装置を用いて行われる。
図2(a)は、ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成する前の半導体装置の断面図である。ウエハ111のシリコン基板201上に下から順番にゲート絶縁膜(図示せず)、ゲート電極203、ハードマスク202と積層されている。また、ゲート絶縁膜(図示せず)とゲート電極203とハードマスク202を覆うようにスペーサ204が形成されている。
ゲート電極203は、後に金属膜を埋め込むための犠牲ゲート電極であり、本実施の形態1では、ポリシリコン膜を用いた。ハードマスク202は、シリコン酸化膜でもシリコン窒化膜でも良いが、本実施の形態1では、シリコン酸化膜を用いた。また、スペーサ204は、シリコン窒化膜でもシリコン酸化膜でも良いが、本実施の形態1では、シリコン窒化膜を用いた。
最初に、図2(b)に示すようなブレークスルーステップを図2(a)に示すようなウエハ111に対して行う。ブレークスルーステップの目的は、スペーサ204が形成された時に除去できなかったスペーサ204下端の約5nm幅の裾引き208を除去するためである。このため、スペーサ204下端の裾引き208が予め除去されている状態であれば、このブレークスルーステップは、必ずしも必要ではない。
このブレークスルーステップは、表1に示すように、例えば、酸素(O)ガスと三フッ化メタン(CHF)ガスとの混合ガスを用い、処理圧力を0.3Pa、マイクロ波電力を700W、高周波バイアス電力を40Wとして行われる。
また、ブレークスルーステップを過度に行い過ぎると、シリコン基板201を削り過ぎるため、ブレークスルーステップは、スペーサ204下端の約5nm幅の裾引き208を除去できる程度で良い。
なお、ブレークスルーステップを実施しない場合は、図4に示すように、スペーサ204下端の約5nm幅の裾引き208が庇となり、等方性エッチングを阻害するため、スペーサ204の下層のシリコン基板201にサイドエッチが発生しないラウンド形状となる。
次に、図2(c)に示すように、エピタキシャルソース用及びエピタキシャルドレイン用のキャビティー(空洞)205をシリコン基板201に形成するための第一のメインエッチングステップを行う。この第一のメインエッチングステップは、表1に示すように、例えば、塩素(Cl)ガスと三フッ化窒素(NF)ガスとアルゴン(Ar)ガスとの混合ガスを用い、処理圧力を3.5Pa、マイクロ波電力を1000W、高周波バイアス電力を0Wとして行われる。その結果、シリコン基板201にキャビティー(空洞)205が形成される。
この第一のメインエッチングステップでは、高周波バイアス電力を0Wとしたことにより、ラジカル主体による等方性エッチングが進行しやすくなる。このため、高周波バイアス電力は低い方が良く、特に本実施の形態1のように0Wが望ましい。また、第一のメインエッチングステップは、所定の深さのキャビティー(空洞)205が形成されるまで行われる。
次に、図2(d)に示すように、上記第一のメインエッチングステップにより形成されたキャビティー(空洞)205の主に底面に保護膜を形成するための保護膜形成ステップを行う。
この保護膜形成ステップは、表1に示すように、例えば酸素(O)ガスとアルゴン(Ar)ガスとの混合ガスを用い、処理圧力を1.0Pa、マイクロ波電力を600W、高周波バイアス電力を25Wとして行われる。その結果、上記第一のメインエッチングステップにより形成されたキャビティー(空洞)205の主に底面に酸化膜層206が形成される。
この保護膜形成ステップにより、主にキャビティー(空洞)205の底面に酸化膜層206が形成される理由は以下のように考えられる。通常、高周波バイアス電力を0Wにして酸素(O)ガスとアルゴン(Ar)ガスとの混合ガスによるプラズマをキャビティー(空洞)205に曝した場合、キャビティー(空洞)205の表面全体、つまり、キャビティー(空洞)205の底面だけでなく、側壁も薄く酸化される。
しかし、本実施の形態1の保護膜形成ステップは、25Wの高周波バイアスを印加した状態で、酸素(O)ガスとアルゴン(Ar)ガスとの混合ガスによるプラズマをキャビティー(空洞)205に曝しているため、キャビティー(空洞)205の底面は、酸化され、さらに高周波バイアスにより引き込まれたイオンにより酸化されたシリコン表面が改質されて強固な保護膜である酸化膜層206が形成される。一方、キャビティー(空洞)205の側壁は、イオンが引き込まれないため、強固な保護膜である酸化膜層206が形成され難い。このため、本実施の形態1の保護膜形成ステップにより、主にキャビティー(空洞)205の底面に酸化膜層206が形成されると考えられる。
本実施の形態1では、高周波バイアス電力を25Wとしたが、10〜30Wの範囲でも良い。高周波バイアス電力が10Wより小さいと、キャビティー(空洞)205の底面に酸化膜層206を形成することが困難となる。また、高周波バイアス電力が30Wより大きいと、ハードマスク202及びスペーサ204が削られてダメージを受ける。
また、保護膜形成ステップの時間を長くすることにより酸化膜層206の厚みはある程度まで増加させることは可能であるが、スループット等を考慮すると、保護膜形成ステップの時間は120〜300sの範囲が望ましい。
また、本実施の形態1では、酸素(O)ガスとアルゴン(Ar)ガスとの混合ガスを用いたが、酸素(O)ガスの代わりに一酸化炭素(CO)ガス、二酸化炭素(CO)ガス等の酸素含有ガスを用いても良い。また、酸素(O)ガスの代わりに窒素(N)ガスを用いてキャビティー(空洞)205の底面に保護膜として窒化膜層を形成しても良い。さらに、酸素含有ガスと窒素(N)ガスとの混合ガスを用いてキャビティー(空洞)205の底面に保護膜として酸化膜層206と窒化膜層の混合膜を形成しても良い。
次に、図2(e)に示すように、底面に酸化膜層206が形成されたキャビティー(空洞)205にソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207を形成するための第二のメインエッチングステップを行う。ここで、ソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207とは、底面に酸化膜層206が形成されたキャビティー(空洞)205を、スペーサ204下方のシリコンを介して水平方向かつゲート電極203下方の向きに拡張させた部分のキャビティー(空洞)のことである。
この第二のメインエッチングステップでは、表1に示すように、第一のメインエッチングステップと同様のプラズマ処理が行われ、底面に酸化膜層206が形成されたキャビティー(空洞)205にソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207が形成される。この第二のメインエッチングステップにより、底面に酸化膜層206が形成されたキャビティー(空洞)205にソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207を形成できた理由は以下のように考えられる。
キャビティー(空洞)205の底面に形成された酸化膜層206により、キャビティー(空洞)205の底面のシリコン基板201へのエッチングが抑制される。一方、キャビティー(空洞)205の側壁には酸化膜層206が形成されていないため、キャビティー(空洞)205の側壁へのエッチングは進行する。このため、第二のメインエッチングステップにより底面に酸化膜層206が形成されたキャビティー(空洞)205にソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207を形成できたものと考えられる。
次に、所望のソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)207を形成できるまで保護膜形成ステップと第二のメインエッチングステップを繰り返し、ソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成する。
本実施の形態1では、例えば、上記の第二のメインエッチングステップの後に、さらに保護膜形成ステップと第二のメインエッチングステップをそれぞれ一回ずつ繰り返してソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成した。
Figure 2013149945
次に、上述したフローにより形成された、ソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301をウエットエッチングにより洗浄する。この洗浄により、図3(a)に示すように、酸化膜層206、プラズマエッチングによる反応生成物等が除去される。
次に、図3(b)に示すように、洗浄されたソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301にエピタキシャル成長によりシリコンゲルマニウムを堆積させる。その結果、ソース張り出し部を有するエピタキシャルソース302またはドレイン張り出し部を有するエピタキシャルドレイン302が形成される。
これ以降は、当技術分野において周知技術である、ゲート酸化膜を置換する処理、ゲート電極を金属膜を有するメタルゲート電極に置換する処理等であるため、これ以降の処理の説明は省略する。
以上、本実施の形態1の製造方法により、ドーパントの種類、濃度に左右されることなく、ソース張り出し部を有するエピタキシャルソースおよびドレイン張り出し部を有するエピタキシャルドレインを具備するMOS(Metal-Oxide-Semiconductor)トランジスタを製造できる。
なお、ここでは、プラズマエッチング装置として、ECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置を用いたが、本実施の形態1の製造方法は、プラズマ生成方式の如何にかかわらず適用可能である。例えば、ヘリコン波プラズマエッチング装置、誘導結合型プラズマエッチング装置、容量結合型プラズマエッチング装置等を用いた場合でも、本実施の形態1と同等の効果を得ることができる。
また、表1の条件は、ECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置に適合させた条件であるため、他のプラズマ生成方式のプラズマエッチング装置では、別途、ガス流量、圧力、プラズマ生成用高周波電力等を適正化する必要がある。
(実施の形態2)
《半導体装置の製造方法[2]》
本実施の形態2では、ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)をプラズマエッチングにより形成可能な、実施の形態1とは異なる半導体装置の製造方法について、前述した図3と図5〜図8を用いて説明する。当該製造方法は、例えば上述した図1のプラズマエッチング装置を用いて行われる。
図5は、ソース張り出し部を有するエピタキシャルソース用およびドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)を形成する前のゲート断面図である。ウエハ111のシリコン基板201上に下から順番にゲート絶縁膜(図示せず)、ゲート電極203、ハードマスク202と積層されている。また、ゲート絶縁膜(図示せず)とゲート電極203とハードマスク202を覆うようにスペーサ204が形成されている。さらに、エッチング処理前のシリコン基板201上には自然酸化膜209が形成されている。
ゲート電極203は、後に金属膜を埋め込むための犠牲ゲート電極であり、本実施の形態2では、ポリシリコン膜を用いた。ハードマスク202は、シリコン酸化膜でもシリコン窒化膜でも良いが、本実施の形態2では、シリコン酸化膜を用いた。また、スペーサ204は、シリコン窒化膜でもシリコン酸化膜でも良いが、本実施の形態2では、シリコン窒化膜を用いた。
ここで、図5に示した断面図を持つ半導体装置に対して、表2に示すように、例えば、アルゴンガス(Ar)を500ml/min、三塩化ホウ素ガス(BCl)を15ml/min、三フッ化窒素ガス(NF)を15ml/min、処理圧力を2.0Pa、マイクロ波電力を1000W、高周波バイアス電力を0Wとしてエッチングを行う(メインエッチングステップ)。当該メインエッチングステップによって、前述した図3(a)に示したような、ソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301の形状を得ることができる。
本実施の形態2の製造方法で用いる表2のメインエッチングステップには3つの役割があり、それぞれについて下記に説明する。
先ず、1つ目の役割は、シリコン基板201上に形成された自然酸化膜209を図6に示すメカニズムにより除去することである。
図6に示すように、表2のメインエッチングステップの三塩化ホウ素(BCl)のホウ素(B)が、シリコン基板201上に形成された自然酸化膜209の酸素(O)と結合し、三塩化ホウ素(BCl)の塩素(Cl)と三フッ化窒素(NF)のフッ素(F)が自然酸化膜209のシリコン(Si)と結合し、自然酸化膜209を除去することができる。自然酸化膜209を除去することで、その後に、ソース張り出し部を有するエピタキシャルソース及びドレイン張り出し部を有するエピタキシャルドレインが容易に形成可能になる。
このメインエッチングステップは、ハードマスク202の材質であるシリコン酸化膜やスペーサ204の材質であるシリコン窒化膜に比べてシリコンのエッチング選択比が高い状態で行われる。したがって、自然酸化膜209のエッチングが完了した以降は、シリコン基板201のエッチングが主体的となり、ハードマスク202とスペーサ204の削れは最小限に抑えられる。
次に、2つ目の役割は、図7に示すメカニズムで、シリコン基板201にエピタキシャルソース用およびエピタキシャルドレイン用のキャビティー(空洞)401を形成することである。
図7に示すように、表2のメインエッチングステップの三塩化ホウ素(BCl)の塩素(Cl)と、三フッ化窒素(NF)のフッ素(F)が、それぞれ、シリコン基板201のシリコン(Si)と結合し、エッチングが進行する。この際に、エピタキシャルソース用及びエピタキシャルドレイン用のキャビティー(空洞)形成に伴うエッチングでは、表2に示すように高周波バイアス電力を0Wとしたことにより、ラジカル主体による等方性エッチングが進行しやすくなる。このため、高周波バイアス電力は低いほうが良く、特に本実施の形態2のように0Wが望ましい。当該条件によるメインエッチングステップは、所定の深さのキャビティー(空洞)401が形成されるまで行われる。
最後に、3つ目の役割は、図8に示すように、エピタキシャルソース用及びエピタキシャルドレイン用のキャビティー(空洞)401をシリコン基板201に形成しながら、選択的にエッチングを抑制する(あるいは選択的にエッチングを進行する)ことである。
図8に示すように、キャビティー(空洞)401の表面には、表2のエッチングステップの三塩化ホウ素(BCl)のホウ素(B)が堆積され、これによってエッチングが抑制される。具体的には、まず、三塩化ホウ素(BCl)のホウ素(B)がキャビティー(空洞)401のシリコン(Si)と結合する。この際には、0Wの高周波バイアス電力を用いられるため、当該ホウ素(B)は、キャビティー(空洞)401の表面全体、つまり、キャビティー(空洞)401の底面だけでなく、スペーサ204下にも堆積し、エッチングが抑制される。
ここで、ホウ素(B)がキャビティー(空洞)401の表面全体に均一に堆積してしまうと、前述した図3(a)に示したようなソース張り出し部を有するエピタキシャルソース用及びドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301の形状を得ることが困難となる。しかしながら、表2のメインエッチングステップの条件では、ホウ素(B)の堆積する比率が、キャビティー(空洞)401の底面と、スペーサ204の下とで差があることにより、図3(a)の形状を得ることができる。このメカニズムについて以下に説明する。
表2に示すエッチングステップの条件では、エッチングに寄与するフッ素(F)、塩素(Cl)のラジカルは、エッチングを抑制するホウ素(B)のラジカルよりも比率が多くなっている。また、スペーサ204の下は、ラジカルが到達しにくい状態ではあるが、上記と同様にスペーサ204の下でも、ホウ素(B)よりもフッ素(F)、塩素(Cl)のラジカル比率が多い状態となっており、ラジカルによる等方性エッチングが進行しやすい状態、即ち、縦方向に加えて横方向(水平方向)のエッチングが容易な状態となっている。
このような状況の下、図8において、ホウ素(B)が堆積する比率は、キャビティー(空洞)401内の距離に反比例しており、距離の近い底面に比べて遠いスペーサ204の下の方が低くなり、スペーサ204の下に堆積できなかったホウ素(B)は、キャビティー(空洞)401の底面に堆積すると考えられる。更にマイクロローディングの影響で、ホウ素(B)が堆積する比率は、広スペースの底面に比べて、狭スペースのスペーサ204の下の方が低くなり、スペーサ204の下に堆積できなかったホウ素(B)は、キャビティー(空洞)401の底面に堆積すると考えられる。その結果、縦方向のエッチングは抑制され、スペーサ204の下の横方向のエッチングは進行し、図8に示すように、キャビティー(空洞)401の表面において、ソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)402を形成することができる。すなわち、前述した図3(a)の形状を得ることができる。ここで、ソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)402とは、キャビティー(空洞)401を、スペーサ204下方のシリコンを介して水平方向かつゲート電極203下方の向きに拡張させた部分のキャビティー(空洞)のことである。
以上の説明から判るように、本実施の形態2による半導体装置の製造方法は、原理的には、塩素(Cl)、ホウ素(B)、フッ素(F)を含有する混合ガスを用いたプラズマエッチングにより、シリコン201にエピタキシャルソース用およびエピタキシャルドレイン用のキャビティー301を形成するものである。具体的には、当該混合ガスを用いた1つのメインエッチングステップで、(1)シリコン上に形成された自然酸化膜層の除去と、(2)所望のキャビティーを形成するためのシリコンの等方性エッチングと、(3)前記(2)の等方性エッチングの際の縦方向のエッチングの抑制とを実現するものである。
本実施の形態2のメインエッチングステップを用いることで、実施の形態1の場合と比べて、工程の更なる簡素化(低コスト化、高スループット化)が図れる。なお、図7および図8におけるソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)402を備えたキャビティー(空洞)401の形状は、表2における三塩化ホウ素(BCl)と三フッ化窒素(NF)の流量比率の調整によって適宜制御することが可能である。
Figure 2013149945
次に、上述したメインエッチングステップにより形成された、ソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301(図3(a))をウエットエッチングにより洗浄する。この洗浄により、プラズマエッチングによる反応生成物等が除去される。
続いて、図3(b)に示すように、洗浄されたソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)301にエピタキシャル成長によりシリコンゲルマニウムを堆積させる。その結果、ソース張り出し部を有するエピタキシャルソースまたはドレイン張り出し部を有するエピタキシャルドレイン302が形成される。
これ以降は、当技術分野において周知技術である、ゲート酸化膜を置換する処理、ゲート電極を金属膜を有するメタルゲート電極に置換する処理等であるため、これ以降の処理の説明は省略する。
以上、本実施の形態2の製造方法により、ドーパントの種類、濃度に左右されることなく、ソース張り出し部を有するエピタキシャルソースおよびドレイン張り出し部を有するエピタキシャルドレインを具備するMOS(Metal-Oxide-Semiconductor)トランジスタを製造できる。
なお、本実施の形態2では、プラズマエッチング装置として、ECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置を用いたが、プラズマ生成方式の如何にかかわらず本発明に適用可能であり、例えば、ヘリコン波プラズマエッチング装置、誘導結合型プラズマエッチング装置、容量結合型プラズマエッチング装置等でも本実施の形態2と同等の効果を得ることができる。
また、表2の条件は、ECR(Electron Cyclotron Resonance)方式のマイクロ波プラズマエッチング装置に適合させた条件であるため、他のプラズマ生成方式のプラズマエッチング装置では、別途、ガス流量、圧力、プラズマ生成用高周波電力等を適正化する必要がある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
101 真空容器
102 試料台
103 マイクロ波発生用電源
104 シャワープレート
105 誘電体窓
106 エッチング処理室
107 ガス供給装置
108 真空排気口
109 導波管
110 磁場発生用コイル
111 ウエハ
112 マッチング回路
113 高周波電源
114 高周波フィルタ
115 直流電源
201 シリコン基板
202 ハードマスク
203 ゲート電極
204 スペーサ
205 キャビティー(空洞)
206 酸化膜層
207 ソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)
208 裾引き
209 自然酸化膜層
301 ソース張り出し部を有するエピタキシャルソース用またはドレイン張り出し部を有するエピタキシャルドレイン用のキャビティー(空洞)
302 ソース張り出し部を有するエピタキシャルソースまたはドレイン張り出し部を有するエピタキシャルドレイン
401 キャビティー(空洞)
402 ソース張り出し部用またはドレイン張り出し部用のキャビティー(空洞)

Claims (7)

  1. シリコンにエピタキシャルソースおよびエピタキシャルドレインを形成する半導体装置の製造方法であって、
    プラズマエッチングにより前記シリコンにエピタキシャルソース用およびエピタキシャルドレイン用のキャビティーを形成するメインエッチングステップと、
    前記メインエッチングステップにより形成されたキャビティーに保護膜をプラズマエッチングにより形成する保護膜形成ステップとを有する半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記メインエッチングステップと前記保護膜形成ステップは、繰り返し行われる半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記保護膜形成ステップは、酸素を含有するガスを用いて行われる半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記保護膜形成ステップは、窒素を含有するガスを用いて行われる半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記保護膜形成ステップは、酸素を含有するガスと窒素を含有するガスとを用いて行われる半導体装置の製造方法。
  6. シリコンにエピタキシャルソースおよびエピタキシャルドレインを形成する半導体装置の製造方法であって、
    塩素、ホウ素、フッ素を含有する混合ガスを用いたプラズマエッチングにより前記シリコンにエピタキシャルソース用およびエピタキシャルドレイン用のキャビティーを形成するステップを有する半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法において、
    前記混合ガスは、アルゴンガスと、三塩化ホウ素ガスと、三フッ化窒素ガスとを含む半導体装置の製造方法。
JP2012233854A 2011-12-21 2012-10-23 半導体装置の製造方法 Pending JP2013149945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012233854A JP2013149945A (ja) 2011-12-21 2012-10-23 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011279148 2011-12-21
JP2011279148 2011-12-21
JP2012233854A JP2013149945A (ja) 2011-12-21 2012-10-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013149945A true JP2013149945A (ja) 2013-08-01

Family

ID=49047124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012233854A Pending JP2013149945A (ja) 2011-12-21 2012-10-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013149945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058548A (ja) * 2014-09-09 2016-04-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058548A (ja) * 2014-09-09 2016-04-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Similar Documents

Publication Publication Date Title
JP4554461B2 (ja) 半導体装置の製造方法
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
JP4849881B2 (ja) プラズマエッチング方法
TWI667707B (zh) Dry etching method
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
US10134625B2 (en) Shallow trench isolation structure and fabricating method thereof
JP2007103876A (ja) エッチング方法およびエッチング装置
TWI763778B (zh) 介層接觸窗蝕刻
TW201347008A (zh) 用以減少蝕刻時對於低k閘極間隔物之損壞的方法
KR101850167B1 (ko) 스페이서 에칭 동안에 CD 손실을 방지하도록 스페이서 측벽에 SiOCl-함유 층을 형성하는 방법
US20220181162A1 (en) Etching apparatus
JPWO2003030239A1 (ja) シリコン基板のエッチング方法およびエッチング装置
KR101276258B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP2010010573A (ja) 半導体加工方法
JP6579786B2 (ja) プラズマエッチング方法
JP2009076711A (ja) 半導体装置の製造方法
JP2013149945A (ja) 半導体装置の製造方法
JP5642427B2 (ja) プラズマ処理方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
KR101605363B1 (ko) 질화물 반도체 표면 처리방법
JP5774356B2 (ja) プラズマ処理方法
JP5579374B2 (ja) 半導体加工方法
JP7296602B2 (ja) SiC基板の製造方法