TWI604498B - Plasma processing apparatus and plasma processing method - Google Patents

Plasma processing apparatus and plasma processing method Download PDF

Info

Publication number
TWI604498B
TWI604498B TW105126591A TW105126591A TWI604498B TW I604498 B TWI604498 B TW I604498B TW 105126591 A TW105126591 A TW 105126591A TW 105126591 A TW105126591 A TW 105126591A TW I604498 B TWI604498 B TW I604498B
Authority
TW
Taiwan
Prior art keywords
period
plasma
frequency power
power
etching
Prior art date
Application number
TW105126591A
Other languages
English (en)
Other versions
TW201715562A (zh
Inventor
椎名正幸
安井尚輝
小野哲郎
Original Assignee
日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立全球先端科技股份有限公司 filed Critical 日立全球先端科技股份有限公司
Publication of TW201715562A publication Critical patent/TW201715562A/zh
Application granted granted Critical
Publication of TWI604498B publication Critical patent/TWI604498B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿處理裝置及電漿處理方法
本發明，係有關適合於運用了脈衝放電的電漿處理的電漿處理裝置及方法。
隨著半導體元件的微細化已開始稱作鰭式場效電晶體(以下，稱作「Fin-FET」)的3維構造的電晶體的量產化。在製造如此之半導體元件方面的乾式蝕刻技術，係要求進一步的微細化、高縱橫比應對、及歷來的2維構造的電晶體不具有的複雜的形狀的高精度的蝕刻。
例如，在Fin-FET的假閘極蝕刻方面，係在蝕刻中線的溝到達一定深度時，至今為止線間為被蝕刻對象的區域者變成Fin曝露而被Fin與線所圍住的窄的區域，亦即變成被蝕刻對象的面積較小的蝕刻狀況。在如此之形狀的乾式蝕刻方面，係要求在電漿處理裝置方面的進一步的寬的程序容許度應對。
在實現高精度的電漿蝕刻的技術的一者方面，存在運用了脈衝放電的電漿蝕刻方法。例如，在專利文獻1，係已揭露對藉電漿的反應性氣體的分解從而生成 的自由基的密度及組成進行測定，將電漿產生裝置的電力以一定的週期進行脈衝調變，針對脈衝調變的負載比根據測定結果進行控制從而控制自由基的密度及組成的方法。
此外，在專利文獻2，係已揭露將放電電力以一定的脈衝頻率交替反復高電力週期與低電力週期，作成聚合物在低電力週期時堆積於遮罩上，而減輕蝕刻時的遮罩腐蝕的方法。
此外，在專利文獻3，係對天線交替供應High功率電力與Low功率電力，在High功率電力時進行藉濺鍍的保護膜形成，在Low功率電力時進行蝕刻處理，已揭露交替反復實施蝕刻程序與保護膜形成程序從而在基板形成高縱橫比的導孔的方法。
此外，在專利文獻4，係已揭露使偏壓電力與放電電力雙方導通/關斷調變，且不使雙方同時導通，使往處理室壁面的蝕刻反應生成物的吸附/堆積不會發生，而進行乾淨且再現性佳的蝕刻的方法。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平09-185999號公報
[專利文獻2]美國專利第6489245號公報
[專利文獻3]日本專利特開2010-21442號公報
[專利文獻4]日本專利特開平8-45903號公報
在揭露於上述之專利文獻1至4的採用脈衝放電的蝕刻處理中，係任一者皆生成電漿，亦即解離度高的狀態的電漿使用於蝕刻。
為此，在可應用於如Fin-FET的3維構造元件的形成的蝕刻處理，亦即在對於蝕刻區域在蝕刻中途變化且蝕刻面積減小、或縱橫比進一步增加的蝕刻處理的應對方面，係影響對垂直形狀的控制大的堆積性自由基的控制為重要，不能說控制堆積性自由基量用的程序容許度已充分。
尤其如揭露於專利文獻1的裝置採用ECR放電的裝置，係生成高密度且解離度大的電漿，故反而難以生成低解離的電漿，堆積性自由基的附著機率的調整並非充分。
本發明之目的，係在於提供可控制電漿的解離度並增加程序容許度的電漿處理裝置及方法。
本發明之其他目的，係應付微細化蝕刻，在於提供即使在蝕刻面存在疏密差的情況下仍可進行垂直蝕刻的蝕刻處理裝置及蝕刻方法。
本發明之再其他目的，係在於提供被蝕刻形狀在蝕刻中途進一步變化為小的情況下仍可應付的蝕刻處理裝置及蝕刻方法。
本發明之上述目的，係採用一種電漿處理裝置從而達成，電漿處理裝置係具備在其內部生成電漿並對樣品進行電漿處理的電漿處理室、供應供於生成前述電漿用的高頻電力的電漿生成用電源、及設於前述電漿處理室內並對載置前述樣品的樣品台供應偏壓用的高頻電力的偏壓電源，並具備一控制器，該控制器係依供應可生成前述電漿的第一振幅的高頻電力的第一期間的脈衝波形、及供應比前述第一振幅小並可維持前述電漿的餘輝的第二振幅的高頻電力的第二期間的脈衝波形，將前述電漿生成用的高頻電力週期地時間調變，同時將前述偏壓用的高頻電力週期地時間調變為電力供應期間與電力停止期間，使前述偏壓用的高頻電力的電力供應期間對應於前述電漿生成用的高頻電力的第二期間同時可比前述第二期間短地進行控制。
本發明之其他目的，係藉採用一種電漿處理方法從而達成，該電漿處理方法係將處理室內的氣體週期地電漿化，利用該電漿對前述處理室內的樣品進行處理，週期地交替供應將前述氣體進行電漿化的第一高頻電力值、及是比前述第一高頻電力值小的第二值亦即將依前述第一高頻電力值所生成的電漿的餘輝以任意的狀態而維持的第二高頻電力值，並在供應前述第二高頻電力值的期間供應使前述餘輝中的離子入射於前述樣品的偏壓電力。
依本發明可抑制電漿的解離度並增加程序容許度。
101‧‧‧腔室
102‧‧‧晶圓
103‧‧‧樣品台
104‧‧‧微波透射窗
105‧‧‧導波管
106‧‧‧磁控管
107‧‧‧螺線管線圈
108‧‧‧靜電吸附電源
109‧‧‧第二高頻電源
110‧‧‧晶圓搬送口
111‧‧‧氣體導入口
112‧‧‧電漿
113‧‧‧第一高頻電源
114‧‧‧控制器
201、301‧‧‧Si基板
202、302‧‧‧氧化膜
203、304‧‧‧Poly-Si膜
204、305‧‧‧氮化膜遮罩
303‧‧‧Fin
[圖1]針對本發明相關之電漿蝕刻裝置的概略進行繪示的縱剖面圖。
[圖2]針對本發明相關之電漿電力及偏壓電力的供應進行繪示的時序圖。
[圖3]針對電漿生成時的飽和離子電流密度與時間的關係進行繪示的圖。
[圖4]針對將電漿電力脈衝化並導通關斷的情況下的飽和離子電流密度進行繪示的圖。
[圖5]針對是本發明的一實施例的電漿處理方法(表1)中的電漿電力及偏壓電力的供應狀態進行繪示的時序圖。
[圖6]針對使用了圖5的電力的依表1的蝕刻條件而處理的樣品的蝕刻形狀進行繪示的縱剖面圖。
[圖7]針對是本發明的第一實施例的比較例的表2的電漿電力及偏壓電力的供應狀態進行繪示的時序圖。
[圖8]針對使用了圖7的電力的依表2的蝕刻條件而處理的樣品的蝕刻形狀進行繪示的縱剖面圖。
[圖9]針對是本發明的第二實施例的電漿處理方法 (表3)中的電漿電力及偏壓電力的供應狀態進行繪示的時序圖。
[圖10]針對使用了圖9的電力的依表3的蝕刻條件而處理的樣品的蝕刻形狀進行繪示的縱剖面圖。
[圖11]針對是本發明的第二實施例的比較例的表4的電漿電力及偏壓電力的供應狀態進行繪示的時序圖。
[圖12]針對使用了圖11的電力的依表4的蝕刻條件而處理的樣品的蝕刻形狀進行繪示的縱剖面圖。
[圖13]針對本發明相關之偏壓電力的控制方法的一例進行繪示的時序圖。
[圖14]針對本發明相關之偏壓電力的再其他的控制方法進行繪示的時序圖。
[圖15]針對本發明相關之電漿電力及偏壓電力的其他供應方法進行繪示的時序圖。
本發明，係有關使解離度低的電漿處理為可能的電漿處理裝置及方法，依圖1至圖4進行說明。
圖1，係繪示是本發明的電漿處理裝置的一例的有磁場微波電漿蝕刻裝置。在使內部被減壓排氣並形成電漿處理室的腔室101，係在其內部設有供於配置是樣品的晶圓102用的樣品台103。在腔室101之上部開口係經由微波透射窗104而依序設有導波管105及使微波振盪的磁控管106。
在磁控管106係連接著是供於供應高頻電力用的電漿生成的電源的第一高頻電源113。在腔室101及導波管105的外周，係設有供於在腔室101內形成磁場用的螺線管線圈107。在腔室101係連接著氣體導入口111，從處理氣體供應裝置(圖示省略)供應蝕刻處理用的氣體。對腔室101內所供應的處理氣體，係由於來自磁控管106的微波電場與螺線管線圈107所致的磁場的作用而被激發，在腔室101內形成電漿112。
腔室101係具有將晶圓102搬出入的晶圓搬送口110，晶圓102被經由晶圓搬送口110藉省略圖示的搬送裝置而搬入至腔室101內，晶圓102係配置於樣品台103上。在樣品台113，係設有供於將晶圓吸附保持用的靜電吸盤，連接著靜電吸附電源108，並連接著是供於使電漿中的離子對電漿處理中的晶圓入射用的偏壓電源的第二高頻電源109。此外，前述偏壓電源，係將施加於前述樣品台的高頻電力的偏壓峰值間電壓在前述電力供應期間的期間控制為一定。
第1高頻電源113及第2高頻電源109係連接於控制器114，控制各高頻電力的輸出。控制器114，係如示於圖2可將電漿產生用的電力與偏壓用的電力脈衝地輸出控制，可使一方的電力的施加時機任意延遲同時使各自的電力同步。此外，前述控制器，係具有相對於前述電漿生成用的高頻電力的第二期間針對前述偏壓用的高頻電力的電力供應期間的供應開始進行延遲控制的延遲電 路。
此外，前述控制器，係供應至前述樣品台的高頻電力的偏壓峰值間電壓到達預定的值的情況下，使前述偏壓電源的輸出為關斷。圖2(a)係示出針對來自第一高頻電源113的輸出值及輸出時機進行控制的脈衝波形，在1週期內交替反復維持高的輸出值的期間(以下，稱作「High期間」)與維持小的輸出值的期間(以下，稱作「Low期間」)。
圖2(b)係示出針對來自第二高頻電源109的輸出值及輸出時機進行控制的脈衝波形，同步於電漿電力脈衝，1週期內的High期間結束並在既定的延遲時間△t後產生偏壓用的電力脈衝。偏壓用的電力脈衝，係僅在電漿電力脈衝的Low期間予以產生。
在圖2(a)係示出電漿電力脈衝波形(實線)、及對應於其的在晶圓上所測定的飽和離子電流(虛線)。High期間的電漿電力，係可發起電漿的電力，此時的飽和離子電流係如示於虛線般急劇增加。圖3係示出飽和離子電流密度，電漿發起同時以0.1ms程度接近飽和狀態，在約0.4ms達到實質上飽和狀態。從此可得知在High期間的時間係設定於0.1至0.4ms的範圍內時，可獲得電漿中的離子密度高，換言之電子密度高的電漿。
電子係作用於電漿的解離。此外，在High期間係對電漿供應高的高頻電力，提高電漿的解離度的能量被賦予電子使得電子溫度增高，可獲得解離度高的電漿。 High期間的脈衝輸出停止後，如示於圖4般停止電漿電力的供應時飽和離子電流的降低開始，雖因電漿生成時的飽和離子電流密度的值、氣體種類、磁場的有無等而不同，惟電漿係以大概0.2ms成為實質上與消滅狀態同樣的狀態。
飽和離子電流成為零，亦即電漿消滅為止的期間，係處於稱作餘輝的電漿狀態。在餘輝的狀態下係電漿的解離度隨著時間的經過而降低。從概念上說明時，例如甲烷(CH4)氣體的情況下，在是示於圖4的電漿電力的導通期間(High期間)的飽和離子電流的狀態(i)下，係氣體與電子的衝撞頻率增高使得如CH+3H般解離進展。
在電漿電力的關斷期間的狀態(ii)係氣體與電子的衝撞頻率減少而如CH2+2H般解離降低者漸增。在電漿電力的關斷期間的狀態(iii)係氣體與電子的衝撞頻率進一步減少而如CH3+H般解離進一步降低者漸增。在電漿電力的關斷期間的狀態(iv)係氣體與電子的衝撞頻率進一步減少而如CH4般供應時的氣體狀態者漸增。
另外，緊接著High期間結束後飽和離子電流密度雖高，惟時間短暫經過時解離度降低而飽和離子電流密度係成為一半以下。在本發明，係High期間結束後，將控制成不使電漿發起發生的低的電力的電漿電力脈衝從控制器114輸出至第一高頻電源113，使得可在不如示於圖2使餘輝消滅的情況下維持具有既定的範圍的飽和離子 電流值的解離度低的電漿。
此外，在輸出低的電力值的電漿電力脈衝的Low期間的期間，維持著解離度低的電漿時，亦即既定的飽和離子電流值以下時，從控制器114對第二高頻電源109輸出脈衝信號，使得從第二高頻電源109對樣品台103施加偏壓電力。
藉此，可利用解離度低的電漿而對晶圓102進行電漿處理。此外，藉調整延遲時間△t，可使偏壓電力對成為任意的解離度的電漿狀態的餘輝中的離子作用，使得可運用適於被對象物的處理。另外，從第二高頻電源109施加的偏壓電力的阻抗匹配，係帶著Low期間的電漿穩定而由整合器(圖示省略)進行。
於以下，藉圖5及圖6說明使用本發明的一實施例。
說明有關使用示於圖1的裝置並依示於表1的配方而對Poly-Si膜進行蝕刻處理的情況。
蝕刻處理，係此情況下，在處理氣體方面使用Cl2、O2、HBr、及Ar+CH4氣體的混合氣體。在此氣體系統係為了抑制Poly-Si膜之側壁之側蝕而混合甲烷(CH4)氣體。電漿生成的微波電力係以示於表1的值而如示於圖5，將高低2個值，此情況下750W與200W的值以頻率1kHz、負載15%/85%進行時間調變而交替切換供應。
另外，本裝置的情況下，係在電漿電力方面使用2.45GHz的微波，此情況下以約400W以上的輸出進行電漿發起。偏壓電力係以僅在電漿電力的Low期間進行供應的方式而以頻率1KHz予以同步於電漿電力，以負載80%進行供應。此情況下的延遲時間△t係0.05ms。
將以上述的條件而蝕刻處理的晶圓的蝕刻剖面示於圖6。此情況下的晶圓係在Si基板201上將氧化膜202堆積5nm、將Poly-Si膜203堆積50nm、將氮化膜遮 罩204推積10nm的構造，示出蝕刻後的Poly-Si膜的線隙的剖面圖。依本實施例的蝕刻處理時，蝕刻係在Low(Low)期間進行。
Low期間的電漿電力係200W下，在一般的連續放電方面無法生成電漿而無法維持的區域。然而，可將在High期間所生成的電漿維持至下個High期間為止的短的期間，此Low期間係保持低的電漿密度。
電漿密度低時電子與自由基的衝撞頻率減少，此情況下，電漿中的自由基係如CH3般相對附著係數低的自由基為主。附著係數低時不會附著於最初衝撞的面，自由基亦容易進入至線內側使得Poly-Si膜203的線間寬的部分與窄的部分的附著量的差縮小。其結果獲得抑制了如示於圖6面向線的空間寬之側的側壁，此情況下線外側之側壁的粗化的垂直的形狀。
在採用上述的本發明的一實施例的比較例方面說明有關以示於表2的配方對同樣的Poly-Si膜進行蝕刻的情況。
與前述的一實施例的蝕刻處理不同的點，係電漿電力及偏壓電力非經時間調變者，而如示於圖7被連續供應。為此Poly-Si膜的蝕刻係連續進展，故蝕刻時間係以比前述的一實施例短的時間而結束。
將以上述的條件而蝕刻處理的晶圓的蝕刻剖面示於圖8。另外，與圖6相同符號係表示相同構材而省略說明。本比較例的情況下，使用於蝕刻處理的亦即施加偏壓電力的期間的電漿電力大，因此電漿密度亦增加。在此氣體系統係如前述為了抑制Poly-Si膜之側壁之側蝕而混合甲烷(CH4)氣體。
為此，電漿密度高時甲烷氣體與電子的衝撞頻率增加而如CH4→CH+3H解離進展，懸鍵的個數多，亦即附著係數大的CH自由基存在多數。附著係數大的自由基多時，面向Poly-Si膜203之側壁的空間寬的線側之側壁的自由基的衝撞頻率增加，該側壁亦即面向寬的空間的側壁會粗化，如圖8成為錐狀。
如此，依此一實施例時，可將在High期間所生成的電漿的外部發光的狀態的電漿使用於處理，故使得可進行使用了低解離度的電漿的蝕刻處理，可調整堆積性的自由基的附著機率。藉此，即使為在線寬度具有疏密差的被蝕刻對象物，仍可使堆積性的自由基的附著狀態成為最佳，可對具有疏密差的線之側壁垂直進行蝕刻處理。
如此在一般的電漿生成係處理困難的情況下，仍使得可將解離度低的電漿使用於處理，可增加處理裝置的程序容許度。此外，由於程序容許度增加故可進行形狀控制性佳的蝕刻處理。
再者，依此一實施例時，在High期間所生成的電漿的外部發光的狀態下，於Low期間供應比High期間小的既定的電漿電力，故能以既定的狀態穩定維持電漿消滅的不穩定期間的餘輝的狀態。藉此，可使在Low期間施加偏壓電力而處理的蝕刻處理穩定。
此外，在電漿處理裝置方面，由於作成採用有磁場微波電漿處理裝置的裝置，使得可生成ECR電漿故比電容耦合方式、感應耦合方式等的電漿處理裝置更可能進行高真空下的處理。高真空狀態下離子、自由基等的衝撞機率較少，故有利於採用餘輝的狀態的電漿。
此外，ECR電漿係比其他方式的電漿更可形成高密度電漿，故可增加從飽和離子電流密度高的狀態至飽和離子電流密度變低為止的範圍，亦即使用於電漿處理的Low期間中的電力輸出值的設定範圍增加，可進一步 增加程序容許度。
接著，藉圖9及圖10進一步說明採用本發明的第二實施例。
使用示於圖1的裝置並依示於表3的配方而說明有關對3維構造的Fin-FET進行蝕刻處理的情況。Fin-FET，係此情況下，如示於圖10在Si基板301上將氧化膜302堆積5nm、跨氧化膜302上的Fin303將Poly-Si膜304堆積150nm、將氮化膜遮罩305推積10nm的構造。圖10(b)係從A視看圖10(a)的圖，圖10(c)係從B視看圖10(a)的圖。
蝕刻處理，係此情況下，由4個步驟所成，在處理氣體方面使用Cl2、O2、CO2、HBr及Ar+CH4氣體，如示表3在每個步驟使用將此等氣體的其中幾個進行組合的混合氣體。另外，在此氣體系統係依所需為了抑制蝕刻時之側蝕而混合甲烷(CH4)氣體。
各步驟中的電漿生成的微波電力係示於表3的值，於圖9示出供應時機。步驟1係自然氧化膜除去。步驟2係蝕刻Poly-Si膜304直到Fin303曝露。步驟1及2係如示於圖9(a)使電漿電力與偏壓電力的導通/關斷同步而進行脈衝控制(脈衝頻率：1KHz，負載：50%/40%)。
步驟3係蝕刻Fin303的曝露部以下的Poly-Si膜304。在步驟3係如示於圖9(b)予以同步於電漿電力的Low期間而施加偏壓電力。電漿電力係將高低2個值，此情況下將800W與200W的值以頻率1kHz、負載15%/85%進行時間調變而交替切換供應。另外，本裝置的情況下，係在電漿電力方面使用2.45GHz的微波，此情況下，以約400W以上的輸出進行電漿發起。偏壓電力係以僅在電漿電力的Low期間進行供應的方式而以頻率1KHz予以同步於電漿電力，以負載50%進行供應。
此情況下的偏壓電力脈衝的延遲時間△t係0.05ms。步驟4係將殘渣除去的過蝕。步驟4如示於圖9(c)電漿電力係採取連續，進行始偏壓電力導通/關斷的脈衝控制(脈衝週期：1KHz；負載：50%)。
將以上述的條件而蝕刻處理的晶圓的蝕刻剖面示於圖10。依此第二實施例的蝕刻處理時，依步驟2的蝕刻處理使得Fin303開始曝露時，對於至今為止的Poly-Si膜304的蝕刻面積，Fin303曝露後的Poly-Si膜304的蝕刻面積係成為Fin303的面積以外的部分的面積， 蝕刻區域的周邊環境大幅改變。
亦即，在步驟3係變成蝕刻如示於圖10(c)以Poly-Si膜304與Fin303所圍住的密部分，縱橫比亦進一步變大，蝕刻環境與步驟2的蝕刻環境大幅改變。為此，需要變更成適於窄的區域的蝕刻的蝕刻條件。
Fin303曝露時，被蝕刻的區域，換言之蝕刻空間進一步變窄，故線的疏密差強烈影響蝕刻形狀。此外，在步驟3係為了防止Fin303的濺鍍蝕刻而減小偏壓電力。為此，等向性蝕刻的性質變強故側壁保護變重要，惟為了減小堆積性自由基的附著係數並使往窄的空間及深的空間的供應成為可能，使在High期間下的電漿生成後的Low期間使餘輝中的解離度低的電漿維持，減小堆積性自由基的附著係數。
Low期間的電漿電力係200W下，在一般的連續放電方面無法生成電漿而無法維持的區域。然而，可將在High期間所生成的電漿維持至下個High期間為止的短的期間，此Low期間係保持低的電漿密度。偏壓電力係在Low期間進行供應，蝕刻係在Low期間進行。
藉此，容易堆積的粗的部分與不易堆積的密的部分的差減小，可抑制往粗的部分的過剩的堆積並可進行垂直的蝕刻，可將3維構造的Fin-FET形狀控制佳地蝕刻處理。
在採用上述的本發明的第二實施例的比較例方面說明有關以示於表4的配方對同樣的3維構造的Fin- FET進行蝕刻的情況。
與前述的第二實施例的蝕刻處理不同的點係步驟3，其他步驟1、2，4係如同第二實施例而省略說明。
步驟3，係非將電漿電力以高低2值進行時間調變，如示於圖11藉導通/關斷對電漿電力進行時間調變(切換週期：1KHz；負載：50%)。此外，偏壓電力亦予以同步於電漿電力，時間調變成電漿電力導通的時使偏壓電力導通(切換週期：1KHz；負載：50%)。
將以上述的條件而蝕刻處理的晶圓的蝕刻剖面示於圖12。另外，與圖10相同符號係表示相同構材而省略說明。本比較例的情況下，使用於步驟3中的蝕刻處理的亦即，施加偏壓電力的期間的電漿電力大，為此電漿密度亦增加。在此氣體系統係如前述為了抑制Poly-Si膜之側壁之側蝕而混合甲烷(CH4)氣體。
為此，電漿密度高時甲烷氣體與電子的衝撞 頻率增加而如CH4→CH+3H解離進展，懸鍵的個數多，亦即附著係數大的CH自由基存在多數。附著係數大的自由基多時，在面向Poly-Si膜304之側壁的空間寬的側壁與自由基的衝撞頻率增加，該側壁粗化，如圖12(a)成為錐狀。
如此，依此第二實施例時，具有與前述的實施例同樣的效果，同時在3維構造的Fin-FET方面，亦可進行使用了低解離度的電漿的蝕刻處理，故可調整堆積性的自由基的附著機率，可在不對Fin造成損傷的情況下即使Fin曝露後仍可對Poly-Si膜垂直進行蝕刻加工。
另外，在上述的此等實施例中，係作成以偏壓電力被以既定的電力而輸出的方式輸出一定的值的偏壓電力脈衝。在圖13以時序圖示出電漿電力的脈衝、偏壓的峰值間電壓(以下，稱作「Vpp」)及偏壓電力的脈衝的關係。在電漿電力的Low期間係不會發生餘輝，惟飽和離子電流隨時間逐漸減少。在此Low期間中的偏壓電力供應方面，使用定電力電源時Vpp隨飽和離子電流的降低而增加。
入射於晶圓的離子的能量係大致比例於Vpp，故Vpp大幅變動時蝕刻特性會變動。為此，在偏壓電力的負載設定以外的應對方面，亦可作成對Vpp設定上限值(Vmax)，Vpp到達Vmax時，藉控制器114使第二高頻電源109關斷。藉此即使在Vpp方面發生變動的情況下仍可達成蝕刻特性的穩定化。
此外，藉圖14說明偏壓電力的再其他的控制方法。圖14係以時序圖示出電漿電力的脈衝、偏壓的峰值間電壓(Vpp)及偏壓電力的脈衝的關係。本圖與圖13不同的點，係將Vpp一定控制之點。控制器114係此情況下，控制成在偏壓電力的脈衝的導通之期間，隨著飽和離子電流密度的減少使偏壓電力降低，防止Vpp之上升使得Vpp成為一定。據此，可使對蝕刻特性造成影響的Vpp成為一定，故可達成蝕刻特性的進一步的穩定化。
上述的此等實施例雖說明有關採用了依有磁場微波源的電漿蝕刻裝置的情況，惟本發明可應用於依電容耦合型電漿源、感應耦合型電漿源等的其他電漿生成方式的電漿處理裝置不言而喻。另外，在電漿的生成時在處理室內形成磁場，將磁場予以作用係有效於獲得生成效率高的電漿，或將輝光放電維持為長。
此外，在本實施例，係雖作成僅在電漿電力的Low期間供應偏壓電力，亦即使解離度低的電漿中的離子入射於晶圓而對樣品進行蝕刻處理，惟蝕刻形狀、對於晶圓的損傷等在可容許的範圍內時，在如示於圖15電漿電力的High期間亦可供應偏壓電力。此時在High期間所供應的偏壓電力的輸出值係可依處理不需要配合Low期間的偏壓電力值而適當設定。藉作成如此，可縮短蝕刻處理時間。
此外，同樣地蝕刻形狀、對於晶圓的損傷等在可容許的範圍內時，亦可採取在1程序中的蝕刻處理 中，將僅於電漿電力的High期間供應偏壓電力的時間、及僅於電漿電力的Low期間供應偏壓電力的時間交替例如每隔10秒反復的蝕刻處理。
再者依本發明，使得可進行以期望的解離度的電漿的處理，可增加程序容許度。此外，應付微細化蝕刻，即使在蝕刻面具有疏密差的情況仍使得可進行垂直蝕刻。此外，可進行被蝕刻形狀在蝕刻中途進一步縮小變化的情況下仍可應付的蝕刻處理。
如上所述，交替運用依Low期間的偏壓電力供應的電漿處理與依High期間的偏壓電力供應的電漿處理，從而施加依比High期間穩定的電漿的處理，故可使處理的穩定性(再現性)提升。

Claims (7)

  1. 一種電漿處理裝置，具備樣品被電漿處理的電漿處理室、供應供於生成電漿用的第一高頻電力用的第一高頻電源、及對前述樣品台供應第二高頻電力的第二高頻電源，特徵在於：具備一控制器，該控制器係在透過具有High期間與Low期間的第一脈衝波形就前述第一高頻電力進行脈衝調變，透過具有導通期間與關斷期間的第二脈衝波形就前述第二高頻電力進行脈衝調變的情況下，使前述Low期間的高頻電力為維持在前述High期間所生成的電漿的餘輝的電力，同時將前述經脈衝調變的第二高頻電力在前述Low期間往前述樣品台供應，供應前述經脈衝調變的第二高頻電力的期間，係比前述Low期間短。
  2. 如申請專利範圍第1項之電漿處理裝置，其中，前述控制器，係具有相對於前述Low期間的開始使前述導通期間的開始延遲的延遲電路。
  3. 如申請專利範圍第1項之電漿處理裝置，其中，前述控制器，係前述導通期間的高頻電壓的峰值間電壓到達預定值的情況下，使前述第二高頻電源的輸出為關斷。
  4. 如申請專利範圍第1項之電漿處理裝置，其中，前述控制器，係前述導通期間的期間，以前述導通期間的高頻電壓的峰值間電壓成為固定的方式控制第二高頻電力。
  5. 一種電漿處理方法，就載置於被供應透過具有導通期間與關斷期間的第二脈衝波形而脈衝調變的第二高頻電力的樣品台的樣品，利用以透過具有High期間與Low期間的第一脈衝波形而脈衝調變的第一高頻電力而生成的電漿從而進行處理，特徵在於：包含以下步驟：使前述Low期間的高頻電力為維持在前述High期間所生成的電漿的餘輝的電力值；和將前述經脈衝調變的第二高頻電力在前述Low期間往前述樣品台供應；其中，供應前述經脈衝調變的第二高頻電力的期間，係比前述Low期間短。
  6. 如申請專利範圍第5項之電漿處理方法，其中，相對於前述Low期間的開始，使前述導通期間的開始延遲。
  7. 如申請專利範圍第5項之電漿處理方法，其中，使前述High期間的時間為在0.1ms至0.4ms的範圍內的時間。
TW105126591A 2015-09-29 2016-08-19 Plasma processing apparatus and plasma processing method TWI604498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015190623 2015-09-29
JP2016128288A JP6670692B2 (ja) 2015-09-29 2016-06-29 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201715562A TW201715562A (zh) 2017-05-01
TWI604498B true TWI604498B (zh) 2017-11-01

Family

ID=58495272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126591A TWI604498B (zh) 2015-09-29 2016-08-19 Plasma processing apparatus and plasma processing method

Country Status (4)

Country Link
US (1) US20210398777A1 (zh)
JP (1) JP6670692B2 (zh)
KR (1) KR101875496B1 (zh)
TW (1) TWI604498B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858095B2 (ja) * 2017-08-18 2021-04-14 東京エレクトロン株式会社 マイクロ波出力装置及びプラズマ処理装置
US10002746B1 (en) * 2017-09-13 2018-06-19 Lam Research Corporation Multi regime plasma wafer processing to increase directionality of ions
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing
CN112534544A (zh) * 2018-08-30 2021-03-19 东京毅力科创株式会社 控制等离子体加工的系统和方法
JP7061981B2 (ja) 2019-03-28 2022-05-02 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
CN111916327B (zh) * 2019-05-10 2023-04-28 中微半导体设备(上海)股份有限公司 多频率多阶段的等离子体射频输出的方法及其装置
US11532481B2 (en) * 2020-06-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method of forming
WO2022044216A1 (ja) 2020-08-27 2022-03-03 株式会社日立ハイテク プラズマ処理装置
KR20230085168A (ko) * 2020-10-19 2023-06-13 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
CN117769757A (zh) * 2022-07-25 2024-03-26 株式会社日立高新技术 等离子体处理方法
WO2024106257A1 (ja) * 2022-11-18 2024-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
WO2024106256A1 (ja) * 2022-11-18 2024-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845903A (ja) 1994-07-27 1996-02-16 Hitachi Ltd プラズマエッチング方法
US6794301B2 (en) * 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
JP2764575B2 (ja) 1996-08-05 1998-06-11 名古屋大学長 ラジカルの制御方法
US6093332A (en) 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
JPH11224796A (ja) * 1998-02-05 1999-08-17 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
JPH11329787A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp プラズマ発生用高周波ソースシステムおよび当該システムを含むプラズマ発生装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2003173757A (ja) * 2001-12-04 2003-06-20 Nissin Electric Co Ltd イオンビーム照射装置
JP4135541B2 (ja) * 2003-03-26 2008-08-20 ソニー株式会社 プラズマ表面処理方法
JP2008103428A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp プラズマエッチング加工方法及び液体噴射ヘッドの製造方法
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
US20090004836A1 (en) * 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
JP2010021442A (ja) 2008-07-11 2010-01-28 Ulvac Japan Ltd プラズマ処理方法及びプラズマ処理装置
JP5395491B2 (ja) * 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4932942B2 (ja) * 2009-08-07 2012-05-16 株式会社京三製作所 パルス変調高周波電力制御方法およびパルス変調高周波電源装置
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP6002556B2 (ja) * 2012-11-27 2016-10-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6035606B2 (ja) * 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置

Also Published As

Publication number Publication date
KR20170038142A (ko) 2017-04-06
JP2017069542A (ja) 2017-04-06
JP6670692B2 (ja) 2020-03-25
US20210398777A1 (en) 2021-12-23
TW201715562A (zh) 2017-05-01
KR101875496B1 (ko) 2018-07-06

Similar Documents

Publication Publication Date Title
TWI604498B (zh) Plasma processing apparatus and plasma processing method
JP6035606B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR102124407B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
TWI508168B (zh) Plasma processing device and plasma processing method
US8821684B2 (en) Substrate plasma processing apparatus and plasma processing method
US8545670B2 (en) Plasma processing apparatus and plasma processing method
US10600619B2 (en) Plasma processing apparatus
JP4660498B2 (ja) 基板のプラズマ処理装置
JP6298867B2 (ja) プラズマ処理方法およびプラズマ処理装置
TWI380361B (zh)
KR20150087702A (ko) 플라즈마 발생 장치
US10193066B2 (en) Apparatus and techniques for anisotropic substrate etching
US11417501B2 (en) Plasma processing apparatus and plasma processing method
JP6043852B2 (ja) プラズマ処理装置
JP2012129429A (ja) プラズマ処理方法