KR20170038142A - 플라스마 처리 장치 및 플라스마 처리 방법 - Google Patents

플라스마 처리 장치 및 플라스마 처리 방법 Download PDF

Info

Publication number
KR20170038142A
KR20170038142A KR1020160098408A KR20160098408A KR20170038142A KR 20170038142 A KR20170038142 A KR 20170038142A KR 1020160098408 A KR1020160098408 A KR 1020160098408A KR 20160098408 A KR20160098408 A KR 20160098408A KR 20170038142 A KR20170038142 A KR 20170038142A
Authority
KR
South Korea
Prior art keywords
plasma
power
period
bias
etching
Prior art date
Application number
KR1020160098408A
Other languages
English (en)
Other versions
KR101875496B1 (ko
Inventor
마사유키 시이나
나오키 야스이
데츠오 오노
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20170038142A publication Critical patent/KR20170038142A/ko
Application granted granted Critical
Publication of KR101875496B1 publication Critical patent/KR101875496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 저해리 플라스마를 생성할 수 있는 플라스마 처리 장치 및 플라스마 처리 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 본 발명은, 시료가 플라스마 처리되는 플라스마 처리실(101)과, 플라스마를 생성하기 위한 고주파 전력을 공급하는 플라스마 전원(113)을 구비하는 플라스마 처리 장치에 있어서, 제1 진폭을 갖는 제1 기간과 상기 제1 진폭보다 작은 유한값의 제2 진폭을 갖는 제2 기간을 주기적으로 반복하는 펄스 파형에 따라 상기 고주파 전력을 시간 변조시키고, 상기 제2 기간을 제2 진폭을 갖는 고주파 전력에 의해 상기 제1 진폭을 갖는 제1 기간에서 생성된 플라스마의 소멸을 소정의 해리도로 유지한다.

Description

플라스마 처리 장치 및 플라스마 처리 방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}
본 발명은, 펄스 방전을 이용한 플라스마 처리에 적합한 플라스마 처리 장치 및 방법에 관한 것이다.
반도체 소자의 미세화와 함께 Fin Field Effect Transistor(이하, 「Fin-FET」이라 함)라 불리는 3차원 구조의 트랜지스터의 양산화가 개시되고 있다. 이와 같은 반도체 소자를 제조함에 있어서의 드라이 에칭 기술에는, 가일층의 미세화, 고애스펙트 대응 및 종래의 2차원 구조의 트랜지스터에 없는 복잡한 형상의 고정밀도인 에칭이 요구된다.
예를 들면, Fin-FET의 더미 게이트 에칭에서는, 에칭 중에 라인의 홈이 임의의 깊이까지 도달하면, 그때까지 라인간이 피에칭 대상의 영역이었던 것이, Fin이 노출되어서 Fin과 라인에 의해서 둘러싸인 좁은 영역, 즉, 피에칭 대상의 면적이 보다 작은 에칭 상황으로 변한다. 이와 같은 형상의 드라이 에칭에서는, 플라스마 처리 장치에 있어서의 한층 더 넓은 프로세스 윈도우 대응이 요구된다.
고정밀도인 플라스마 에칭을 실현하는 기술의 하나로서, 펄스 방전을 이용한 플라스마 에칭 방법이 있다. 예를 들면, 특허문헌 1에는, 플라스마에 의한 반응성 가스의 분해에 의해서 생성되는 라디칼의 밀도 및 조성을 측정하고, 플라스마 발생 장치의 전력을 일정한 주기로 펄스 변조하고, 펄스 변조의 듀티비를, 측정 결과에 의거해서 제어함에 의해서 라디칼의 밀도 및 조성을 제어하는 방법이 개시되어 있다.
또한, 특허문헌 2에는, 방전 전력을 임의의 펄스 주파수로 고전력 사이클과 저전력 사이클을 번갈아 반복하고, 저전력 사이클 시에 폴리머가 마스크 상에 퇴적되도록 해서, 에칭 시의 마스크 부식을 경감하는 방법이 개시되어 있다.
또한, 특허문헌 3에는, 안테나에 High 파워 전력과 Low 파워 전력을 번갈아 공급하고, High 파워 전력 시에 스퍼터에 의한 보호막 형성을 행하고, Low 파워 전력 시에 에칭 처리를 행하고, 에칭 공정과 보호막 형성 공정을 번갈아 반복하여 실시함으로써 실리콘 기판에 고애스펙트비의 비아를 형성하는 방법이 개시되어 있다.
또한, 특허문헌 4에는, 바이어스 전력과 방전 전력의 양쪽을 온/오프 변조시키며, 또한 양쪽이 동시에 온하지 않도록 시키고, 처리실 벽면에의 에칭 반응 생성물의 흡착·퇴적을 없애서, 클린하고 재현성이 좋은 에칭을 행하는 방법이 개시되어 있다.
일본 특개평09-185999호 공보 미국 특허 제6489245호 공보 일본 특개2010-21442호 공보 일본 특개평8-45903호 공보
전술한 특허문헌 1 내지 4에 개시된 펄스 방전을 이용한 에칭 처리에 있어서는, 모두 플라스마가 생성된, 즉, 해리도가 높은 상태의 플라스마가 에칭에 이용되고 있다.
이 때문에, Fin-FET와 같은 3차원 구조 소자의 형성에 적용할 수 있는 에칭 처리, 즉, 에칭 영역이 에칭 도중에 변화하여 에칭 면적이 작아지거나, 애스펙트비가 더 높아지거나 하는 에칭 처리에의 대응으로서는, 수직 형상의 제어에 영향이 큰 퇴적성 라디칼의 제어가 중요해져, 퇴적성 라디칼양을 제어하기 위한 프로세스 윈도우가 아직 충분하다고는 할 수 없었다.
특히 특허문헌 1에 개시된 장치와 같이 ECR 방전을 이용한 장치는, 고밀도이며 해리도가 큰 플라스마가 생성되므로, 반대로 저해리의 플라스마를 생성하는 것은 어려워, 퇴적성 라디칼의 부착 확률의 조정은 충분하지 않았다.
본 발명의 목적은, 플라스마의 해리도를 제어하여 프로세스 윈도우를 넓힐 수 있는 플라스마 처리 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은, 미세화 에칭에 대응하여, 에칭면에 소밀차(疏密差)가 있는 경우에 있어서도 수직 에칭이 가능한 에칭 처리 장치 및 에칭 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 에칭 도중에 피에칭 형상이 더 작게 변화하는 경우에도 대응 가능한 에칭 처리 장치 및 에칭 방법을 제공함에 있다.
본 발명의 상기 목적은, 그 내부에 플라스마를 생성하고 시료를 플라스마 처리하는 플라스마 처리실과, 상기 플라스마를 생성하기 위한 고주파 전력을 공급하는 플라스마 생성용 전원과, 상기 플라스마 처리실 내에 설치되고 상기 시료를 재치(載置)하는 시료대에 바이어스용의 고주파 전력을 공급하는 바이어스 전원을 구비하는 플라스마 처리 장치에 있어서, 상기 플라스마를 생성 가능한 제1 진폭의 고주파 전력을 공급하는 제1 기간의 펄스 파형과, 상기 제1 진폭보다 작게 상기 플라스마의 애프터글로우를 유지 가능한 제2 진폭의 고주파 전력을 공급하는 제2 기간의 펄스 파형에 따라, 상기 플라스마 생성용의 고주파 전력을 주기적으로 시간 변조함과 함께, 상기 바이어스용의 고주파 전력을 전력 공급 기간과 전력 정지 기간에 주기적으로 시간 변조하고, 상기 바이어스용의 고주파 전력의 전력 공급 기간을 상기 플라스마 생성용의 고주파 전력의 제2 기간에 대응시킴과 함께 상기 제2 기간보다 짧게 제어 가능한 제어기를 구비한 플라스마 처리 장치로 함에 의해, 달성된다.
본 발명의 다른 목적은, 처리실 내의 가스를 주기적으로 플라스마화하고, 당해 플라스마를 이용해서 상기 처리실 내의 시료를 처리하는 플라스마 처리 방법에 있어서, 상기 가스를 플라스마화하는 제1 고주파 전력값과, 상기 제1 고주파 전력값보다 작은 제2 값이며 상기 제1 고주파 전력값에 의해 생성된 플라스마의 애프터글로우를 임의의 상태에서 유지하는 제2 고주파 전력값을 주기적으로 번갈아 공급하고, 상기 제2 고주파 전력값을 공급하고 있는 동안에 상기 애프터글로우 중의 이온을 상기 시료에 입사시키는 바이어스 전력을 공급하는 플라스마 처리 방법으로 함에 의해, 달성된다.
본 발명에 의해 플라스마의 해리도를 제어하여 프로세스 윈도우를 넓힐 수 있다.
도 1은 본 발명에 따른 플라스마 에칭 장치의 개략을 나타내는 종단면도.
도 2는 본 발명에 따른 플라스마 전력 및 바이어스 전력의 공급을 나타내는 타이밍차트.
도 3은 플라스마 생성 시의 포화 이온 전류 밀도와 시간의 관계를 나타내는 도면.
도 4는 플라스마 전력을 펄스화하고 온오프한 경우의 포화 이온 전류 밀도를 나타내는 도면.
도 5는 본 발명의 일 실시예인 플라스마 처리 방법(표 1)에 있어서의 플라스마 전력 및 바이어스 전력의 공급 상태를 나타내는 타이밍차트.
도 6은 도 5의 전력을 이용한 표 1의 에칭 조건에 의해 처리된 시료의 에칭 형상을 나타내는 종단면도.
도 7은 본 발명의 일 실시예에 있어서의 비교예인 표 2의 플라스마 전력 및 바이어스 전력의 공급 상태를 나타내는 타이밍차트.
도 8은 도 7의 전력을 이용한 표 2의 에칭 조건에 의해 처리된 시료의 에칭 형상을 나타내는 종단면도.
도 9는 본 발명의 제2 실시예인 플라스마 처리 방법(표 3)에 있어서의 플라스마 전력 및 바이어스 전력의 공급 상태를 나타내는 타이밍차트.
도 10은 도 9의 전력을 이용한 표 3의 에칭 조건에 의해 처리된 시료의 에칭 형상을 나타내는 종단면도.
도 11은 본 발명의 제2 실시예에 있어서의 비교예인 표 4의 플라스마 전력 및 바이어스 전력의 공급 상태를 나타내는 타이밍차트.
도 12는 도 11의 전력을 이용한 표 4의 에칭 조건에 의해 처리된 시료의 에칭 형상을 나타내는 종단면도.
도 13은 본 발명에 따른 바이어스 전력의 제어 방법의 일례를 나타내는 타이밍차트.
도 14는 본 발명에 따른 바이어스 전력의 또 다른 제어 방법을 나타내는 타이밍차트.
도 15는 본 발명에 따른 플라스마 전력 및 바이어스 전력의 다른 공급 방법을 나타내는 타이밍차트.
본 발명은, 해리도가 낮은 플라스마 처리를 가능하게 하는 플라스마 처리 장치 및 방법에 관한 것이고, 도 1 내지 도 4에 의해 설명한다.
도 1은, 본 발명의 플라스마 처리 장치의 일례인 유효 자장(effective magnetic field) 마이크로파 플라스마 에칭 장치를 나타낸다. 내부를 감압 배기하여 플라스마 처리실을 형성하는 챔버(101)에는, 그 내부에 시료인 웨이퍼(102)를 배치하기 위한 시료대(103)가 설치되어 있다. 챔버(101)의 상부 개구에는 마이크로파 투과창(104)을 통해 도파관(105) 및 마이크로파를 발진하는 마그네트론(106)이 순차 설치되어 있다.
마그네트론(106)에는 고주파 전력을 공급하기 위한 플라스마 생성용의 전원인 제1 고주파 전원(113)이 접속되어 있다. 챔버(101) 및 도파관(105)의 외주에는, 챔버(101) 내에 자장을 형성하기 위한 솔레노이드 코일(107)이 설치되어 있다. 챔버(101)에는 가스 도입구(111)가 접속되고, 처리 가스 공급 장치(도시 생략)로부터 에칭 처리용의 가스가 공급된다. 챔버(101) 내에 공급된 처리 가스는, 마그네트론(106)으로부터의 마이크로파 전계와 솔레노이드 코일(107)에 의한 자계의 작용에 의해 여기되어, 챔버(101) 내에 플라스마(112)가 형성된다.
챔버(101)는 웨이퍼(102)를 반입출하는 웨이퍼 반송구(110)를 갖고, 웨이퍼 반송구(110)를 통해 도시를 생략한 반송 장치에 의해 챔버(101) 내에 웨이퍼(102)가 반입되고, 웨이퍼(102)는 시료대(103) 상에 배치된다. 시료대(113)에는, 웨이퍼를 흡착 유지하기 위한 정전척이 설치되고, 정전 흡착 전원(108)이 접속됨과 함께, 플라스마 처리 중의 웨이퍼에 대하여 플라스마 중의 이온을 입사시키기 위한 바이어스 전원인 제2 고주파 전원(109)이 접속되어 있다. 또한, 상기 바이어스 전원은, 상기 시료대에 인가된 고주파 전력의 바이어스 피크간 전압을 상기 전력 공급 기간 동안, 일정하게 제어된다.
제1 고주파 전원(113) 및 제2 고주파 전원(109)은 제어기(114)에 연결되고, 각각의 고주파 전력의 출력을 제어한다. 제어기(114)는, 도 2에 나타내는 바와 같이 플라스마 발생용의 전력과 바이어스용의 전력을 펄스적으로 출력 제어 가능하고, 한쪽의 전력의 인가 타이밍을 임의로 늦춤과 함께 각각의 전력을 동기시키는 것이 가능하게 되어 있다. 또한, 상기 제어기는, 상기 플라스마 생성용의 고주파 전력의 제2 기간에 대하여 상기 바이어스용의 고주파 전력의 전력 공급 기간의 공급 개시를 지연 제어하는 지연 회로를 갖는다.
또한, 상기 제어기는, 상기 시료대에 공급된 고주파 전력의 바이어스 피크간 전압이 미리 정해진 값에 도달한 경우, 상기 바이어스 전원의 출력을 오프로 한다. 도 2의 (a)는 제1 고주파 전원(113)으로부터의 출력값 및 출력 타이밍을 제어하는 펄스 파형을 나타내고, 1주기 내에서 높은 출력값을 유지하는 기간(이하, 「하이(High) 기간」이라 부름)과 작은 출력값을 유지하는 기간(이하, 「로우(Low) 기간」이라 부름)을 번갈아 반복한다.
도 2의 (b)는 제2 고주파 전원(109)으로부터의 출력값 및 출력 타이밍을 제어하는 펄스 파형을 나타내고, 플라스마 전력 펄스에 동기하여, 1주기 내의 하이 기간이 종료되고 소정의 지연 시간 Δt 후에 바이어스용의 전력 펄스를 발생한다. 바이어스용의 전력 펄스는, 플라스마 전력 펄스의 로우 기간에만 발생시키도록 되어 있다.
도 2의 (a)에는 플라스마 전력 펄스 파형(실선)과, 그것에 대응하는 웨이퍼 상에서 측정한 포화 이온 전류(파선)를 나타내고 있다. 하이 기간의 플라스마 전력은, 플라스마 착화가 가능한 전력이고, 이때의 포화 이온 전류는 파선으로 나타내는 바와 같이 급격하게 증가한다. 도 3은 포화 이온 전류 밀도를 나타내고, 플라스마 착화와 함께 0.1ms 정도에서 포화 상태에 가까워지고, 약 0.4ms에서 실질적으로 포화 상태에 도달한다. 이로부터 하이 기간의 시간은 0.1 내지 0.4ms의 범위 내로 설정하면, 플라스마 중의 이온 밀도가 높은, 환언하면, 전자 밀도가 높은 플라스마를 얻을 수 있다.
전자는 플라스마의 해리에 작용한다. 또한, 하이 기간에는 플라스마에 높은 고주파 전력이 공급되고, 플라스마의 해리도를 높이는 에너지가 전자에 주어져 전자 온도가 높아져, 해리도가 높은 플라스마를 얻을 수 있다. 하이 기간의 펄스 출력이 정지한 후, 도 4에 나타내는 바와 같이 플라스마 전력의 공급이 없어지면 포화 이온 전류의 저하가 시작되고, 플라스마 생성 시의 포화 이온 전류 밀도의 값, 가스 종류, 자장의 유무 등에 따라서 다르지만, 플라스마는 대략 0.2ms 정도에서 실질적으로 소멸 상태와 마찬가지의 상태가 된다.
포화 이온 전류가 제로가 되는, 즉, 플라스마가 소멸하기까지의 동안은, 애프터글로우라 하는 플라스마 상태에 있다. 애프터글로우의 상태에서는 시간의 경과와 함께 플라스마의 해리도가 저하된다. 개념적으로 설명하면, 예를 들면, 메탄(CH4) 가스의 경우, 도 4에 나타내는 플라스마 전력의 온 기간(하이 기간)의 포화 이온 전류의 상태(i)에 있어서는, 가스와 전자의 충돌 빈도가 높아져 CH+3H와 같이 해리가 진행되어 있다.
플라스마 전력의 오프 기간에 있어서의 상태(ⅱ)에 있어서는 가스와 전자의 충돌 빈도가 감소해 CH2+2H와 같이 해리가 저하한 것이 늘어 간다. 플라스마 전력의 오프 기간에 있어서의 상태(ⅲ)에 있어서는 가스와 전자의 충돌 빈도가 더 감소해 CH3+H와 같이 해리가 더 저하한 것이 늘어 간다. 플라스마 전력의 오프 기간에 있어서의 상태(ⅳ)에 있어서는 가스와 전자의 충돌 빈도가 더 감소해 CH4와 같이 공급 시의 가스 상태인 것이 늘어 간다.
또, 하이 기간 종료 직후는 포화 이온 전류 밀도가 높지만, 조금 시간이 경과하면 해리도는 내려가 포화 이온 전류 밀도는 절반 이하가 된다. 본 발명에서는, 하이 기간 종료 후, 플라스마 착화를 생기지 않게 하는 낮은 전력으로 제어하는 플라스마 전력 펄스를 제어기(114)로부터 제1 고주파 전원(113)에 출력함에 의해, 도 2에 나타내는 바와 같이 애프터글로우를 소멸시키지 않고 소정의 범위의 포화 이온 전류값을 갖는 해리도가 낮은 플라스마를 유지할 수 있다.
또한, 낮은 전력값의 플라스마 전력 펄스가 출력되는 로우 기간 동안에, 해리도가 낮은 플라스마가 유지되어 있을 때, 즉, 소정의 포화 이온 전류값 이하일 때에, 제2 고주파 전원(109)으로부터 시료대(103)에 바이어스 전력을 인가하도록, 제어기(114)로부터 제2 고주파 전원(109)에 펄스 신호를 출력한다.
이것에 의해, 해리도가 낮은 플라스마를 이용해서 웨이퍼(102)를 플라스마 처리할 수 있다. 또한, 지연 시간 Δt를 조정함으로써, 임의의 해리도의 플라스마 상태가 된 애프터글로우에 있어서의 이온에 대해서 바이어스 전력을 작용시킬 수 있어, 피대상물의 처리에 적합한 플라스마를 이용하는 것이 가능해진다. 또, 제2 고주파 전원(109)으로부터 인가하는 바이어스 전력의 임피던스 매칭은, 로우 기간의 플라스마 안정을 기다리고 정합기(도시 생략)에 의해 행해진다.
이하에, 본 발명을 이용한 일 실시예를 도 5 및 도 6에 의해 설명한다.
도 1에 나타낸 장치를 이용해 표 1에 나타내는 레시피에 따라서 Poly-Si막을 에칭 처리하는 경우에 대하여 설명한다.
[표 1]
Figure pat00001
에칭 처리는, 이 경우, 처리 가스로서 Cl2, O2, HBr, 및 Ar+CH4 가스에 의한 혼합 가스를 이용한다. 이 가스계에서는 Poly-Si막의 측벽의 사이드 에칭을 억제하기 위해서 메탄(CH4) 가스가 혼합되어 있다. 플라스마 생성용의 마이크로파 전력은 표 1에 나타내는 값이며 도 5에 나타내는 바와 같이, 고저 2가지 값, 이 경우, 750W와 200W의 값을 주파수 1kHz, 듀티 15%/85%로 시간 변조하여 번갈아 전환 공급한다.
또, 본 장치의 경우는, 플라스마 전력으로서 2.45GHz의 마이크로파를 이용하고 있고, 이 경우, 약 400W 이상의 출력으로 플라스마 착화한다. 바이어스 전력은 플라스마 전력의 로우 기간에만 공급하도록 주파수 1KHz로 플라스마 전력에 동기시키고, 듀티 80%로 공급된다. 이 경우의 지연 시간 Δt는 0.05ms이다.
전술의 조건에서 에칭 처리된 웨이퍼의 에칭 단면을 도 6에 나타낸다. 이 경우의 웨이퍼는 Si 기판(201) 상에 산화막(202)을 5㎚, Poly-Si막(203)을 50㎚, 질화막 마스크(204)를 10㎚ 퇴적한 구조이고, 에칭 후의 Poly-Si막의 라인 앤드 스페이스의 단면도가 나타나 있다. 본 실시예의 에칭 처리에 따르면, 에칭은 로우(Low) 기간에 진행한다.
로우 기간의 플라스마 전력은 200W이고, 통상의 연속 방전에서는 플라스마를 생성할 수 없어 유지할 수 없는 영역이다. 그러나, 하이 기간에 생성된 플라스마를 다음의 하이 기간까지의 짧은 기간만 유지하는 것은 가능하고, 이 로우 기간은 낮은 플라스마 밀도를 유지한다.
플라스마 밀도가 낮으면 전자와 라디칼의 충돌 빈도가 감소해서, 이 경우, 플라스마 중의 라디칼은 CH3과 같이 비교적 부착 계수가 낮은 라디칼이 주가 된다. 부착 계수가 낮으면 최초로 충돌한 면에 부착하지 않고, 라인 안쪽에도 라디칼이 들어가기 쉬어져 Poly-Si막(203)의 라인간의 넓은 부분과 좁은 부분의 부착량의 차가 작아진다. 그 결과, 도 6에 나타내는 바와 같이 라인에 면하는 공간이 넓은 측의 측벽, 이 경우, 라인 외측의 측벽의 비대해짐을 억제한 수직인 형상이 얻어진다.
전술의 본 발명을 이용한 일 실시예의 비교예로서 표 2에 나타내는 레시피로 마찬가지의 Poly-Si막을 에칭한 경우에 대하여 설명한다.
[표 2]
Figure pat00002
전술의 일 실시예의 에칭 처리와 서로 다른 점은, 플라스마 전력 및 바이어스 전력이 시간 변조된 것은 아니고, 도 7에 나타내는 바와 같이 연속 공급되어 있는 것이다. 이 때문에 Poly-Si막의 에칭은 연속적으로 진행되기 때문에, 에칭 시간은 전술의 일 실시예보다 짧은 시간으로 종료된다.
전술의 조건에서 에칭 처리된 웨이퍼의 에칭 단면을 도 8에 나타낸다. 또, 도 6과 같은 부호는 동일 부재를 나타내며 설명을 생략한다. 본 비교예의 경우, 에칭 처리에 이용되는, 즉, 바이어스 전력이 인가되어 있는 동안의 플라스마 전력이 크고, 따라서 플라스마 밀도도 커진다. 이 가스계에서는 전술과 같이 Poly-Si막의 측벽의 사이드 에칭을 억제하기 위해서 메탄(CH4) 가스가 혼합되어 있다.
이 때문에, 플라스마 밀도가 높으면 메탄 가스와 전자의 충돌 빈도가 높아져 CH4→CH+3H와 같이 해리가 진행되고, 미결합수(未結合手)의 수가 큰, 즉, 부착 계수가 큰 CH 라디칼이 많이 존재한다. 부착 계수가 큰 라디칼이 많으면, Poly-Si막(203)의 측벽에 면하는 공간이 넓은 라인측의 측벽에서의 라디칼의 충돌 빈도가 높아져, 당해 측벽, 즉 넓은 공간에 면한 측벽이 비대해져, 도 8과 같이 테이퍼 형상으로 된다.
이와 같이, 본 일 실시예에 따르면, 하이 기간에 생성된 플라스마의 애프터글로우 상태의 플라스마를 처리에 이용할 수 있으므로, 저해리도의 플라스마를 이용한 에칭 처리가 가능해져, 퇴적성의 라디칼의 부착 확률을 조정할 수 있다. 이것에 의해, 라인 폭에 소밀차가 있는 피에칭 대상물이어도, 퇴적성의 라디칼의 부착 상태를 최적으로 할 수 있어, 소밀차가 있는 라인의 측벽을 수직으로 에칭 처리할 수 있다.
이와 같이 통상의 플라스마 생성에서는 처리가 어려운 경우에도, 해리도가 낮은 플라스마를 처리에 이용하는 것이 가능해져, 처리 장치의 프로세스 윈도우를 넓힐 수 있다. 또한, 프로세스 윈도우를 넓힐 수 있으므로 형상 제어성이 좋은 에칭 처리를 행할 수 있다.
또한, 본 일 실시예에 따르면, 하이 기간에 생성된 플라스마의 애프터글로우 상태에 있어서, 하이 기간보다도 작은 소정의 플라스마 전력을 로우 기간에 공급하므로, 플라스마가 소멸하는 불안정 기간의 애프터글로우 상태를 소정의 상태에서 안정되게 유지할 수 있다. 이것에 의해, 로우 기간에 바이어스 전력을 인가해서 처리하는 에칭 처리를 안정시킬 수 있다.
또한, 플라스마 처리 장치로서, 유효 자장 마이크로파 플라스마 처리 장치를 이용한 장치로 함에 의해, ECR 플라스마를 생성할 수 있으므로 용량 결합 방식이나 유도 결합 방식의 플라스마 처리 장치보다도 고진공에서의 처리가 가능해진다. 고진공 상태인 쪽이 이온이나 라디칼의 충돌 확률이 작아지므로, 애프터글로우 상태의 플라스마를 이용하는데 유리해진다.
또한, ECR 플라스마는 다른 방식의 플라스마에 비교해서 고밀도 플라스마가 형성될 수 있으므로, 포화 이온 전류 밀도가 높은 상태에서 포화 이온 전류 밀도가 낮아지기까지의 범위를 넓힐 수 있는, 즉, 플라스마 처리에 사용하는 로우 기간에 있어서의 전력 출력값의 설정 범위가 넓어져, 보다 프로세스 윈도우를 넓힐 수 있다.
다음으로, 본 발명을 이용한 제2 실시예를 도 9 및 도 10에 의해 설명한다.
도 1에 나타낸 장치를 이용하고 표 3에 나타내는 레시피에 의해서 3차원 구조의 Fin-FET를 에칭 처리하는 경우에 대하여 설명한다. Fin-FET는, 이 경우, 도 10에 나타내는 바와 같이 Si 기판(301) 상에 산화막(302)을 5㎚, 산화막(302) 상의 Fin(303)을 넘어 Poly-Si막(304)을 150㎚, 질화막 마스크(305)를 10㎚ 퇴적한 구조이다. 도 10의 (b)는 도 10의 (a)를 A로부터 본 도면이고, 도 10의 (c)는 도 10의 (a)를 B로부터 본 도면이다.
[표 3]
Figure pat00003
에칭 처리는, 이 경우, 4개의 스텝으로 이루어지고, 처리 가스로서 Cl2, O2, CO2, HBr 및 Ar+CH4 가스를 이용하고, 표 3에 나타내는 바와 같이 스텝마다 이들 가스의 몇 가지를 조합한 혼합 가스를 이용한다. 또, 이 가스계에서는 필요에 따라 에칭 시의 사이드 에칭을 억제하기 위해서 메탄(CH4) 가스가 혼합된다.
각 스텝에 있어서의 플라스마 생성용의 마이크로파 전력은 표 3에 나타내는 값이고, 도 9에 공급 타이밍을 나타낸다. 스텝1은 자연 산화막을 제거한다. 스텝2는 Fin(303)이 노출되기까지 Poly-Si막(304)을 에칭한다. 스텝1 및 2는 도 9의 (a)에 나타내는 바와 같이 플라스마 전력과 바이어스 전력의 온·오프를 동기시켜서 펄스 제어된다(펄스 주파수 : 1KHz, 듀티 : 50%/40%).
스텝3은 Fin(303)의 노출부로부터 아래의 Poly-Si막(304)을 에칭한다. 스텝3에서는 도 9의 (b)에 나타내는 바와 같이 플라스마 전력의 로우 기간에 동기시켜서 바이어스 전력을 인가한다. 플라스마 전력은 고저 2가지 값, 이 경우, 800W와 200W의 값을 주파수 1kHz, 듀티 15%/85%로 시간 변조하여 번갈아 전환 공급한다. 또, 본 장치의 경우는, 플라스마 전력으로서 2.45GHz의 마이크로파를 이용하고 있고, 이 경우, 약 400W 이상의 출력으로 플라스마 착화한다. 바이어스 전력은 플라스마 전력의 로우 기간에만 공급하도록 주파수 1KHz로 플라스마 전력에 동기시키고, 듀티 50%로 공급된다.
이 경우의 바이어스 전력 펄스의 지연 시간 Δt는 0.05ms이다. 스텝4는 잔사를 제거하는 오버 에칭이다. 스텝4는 도 9의 (c)에 나타내는 바와 같이 플라스마 전력은 연속으로 하고, 바이어스 전력을 온·오프하는 펄스 제어를 행한다(펄스 주기 : 1KHz, 듀티 : 50%).
전술의 조건에서 에칭 처리된 웨이퍼의 에칭 단면을 도 10에 나타낸다. 본 제2 실시예의 에칭 처리에 따르면, 스텝2의 에칭 처리에 의해서 Fin(303)이 노출되기 시작하면, 그때까지의 Poly-Si막(304)의 에칭 면적에 대하여, Fin(303) 노출 후의 Poly-Si막(304)의 에칭 면적은 Fin(303)의 면적을 제거한 부분의 면적이 되어, 에칭 영역의 주변 환경이 크게 변한다.
즉, 스텝3에서는 도 10의 (c)에 나타내는 바와 같이 Poly-Si막(304)과 Fin(303)으로 둘러싸인 빽빽한 부분을 에칭하게 되어, 애스펙트비도 더 커져가서, 에칭 환경이 스텝2의 에칭 환경과 크게 변한다. 이 때문에, 좁은 영역의 에칭에 적합한 에칭 조건으로 변경할 필요가 있다.
Fin(303)이 노출되면, 에칭되는 영역, 환언하면, 에칭 공간이 더 좁아지기 때문에, 라인의 소밀차가 에칭 형상에 크게 영향을 끼쳐간다. 또한, 스텝3에서는 Fin(303)의 스퍼터 에칭을 방지하기 위하여 바이어스 전력을 작게 하고 있다. 이 때문에, 등방성 에칭의 성질이 강해지므로 측벽 보호가 중요하게 되지만, 퇴적성 라디칼의 부착 계수를 작게 하여 좁은 공간 및 깊은 공간에의 공급을 가능하게 하기 위하여, 하이 기간에서의 플라스마 생성 후의 로우 기간에 애프터글로우에 있어서의 해리도가 낮은 플라스마를 유지시켜, 퇴적성 라디칼의 부착 계수를 작게 한다.
로우 기간의 플라스마 전력은 200W로, 통상의 연속 방전에서는 플라스마를 생성할 수 없어 유지할 수 없는 영역이다. 그러나, 하이 기간에 생성된 플라스마를 다음의 하이 기간까지의 짧은 기간만 유지하는 것은 가능하고, 이 로우 기간은 낮은 플라스마 밀도를 유지한다. 바이어스 전력은 로우 기간에 공급되고, 에칭은 로우 기간에 진행된다.
이것에 의해, 퇴적하기 쉬운 성긴 부분과 퇴적하기 어려운 빽빽한 부분의 차가 작아지고, 성긴 부분에의 과잉한 퇴적을 억제할 수 있어 수직인 에칭이 가능해지고, 3차원 구조의 Fin-FET를 형상 제어하기 좋게 에칭 처리할 수 있다.
전술의 본 발명을 이용한 제2 실시예의 비교예로서 표 4에 나타내는 레시피로 마찬가지의 3차원 구조의 Fin-FET를 에칭한 경우에 대하여 설명한다.
[표 4]
Figure pat00004
전술의 제2 실시예의 에칭 처리와 서로 다른 점은 스텝3이고, 다른 스텝1, 2, 4는 제2 실시예와 마찬가지이며 설명을 생략한다.
스텝3은, 플라스마 전력을 고저 두 값으로 시간 변조하는 것은 아니고, 도 11에 나타내는 바와 같이 온·오프에 의해 플라스마 전력을 시간 변조하고 있다(전환 주기 : 1KHz, 듀티 : 50%). 또한, 바이어스 전력도 플라스마 전력에 동기시켜, 플라스마 전력이 온일 때 바이어스 전력을 온하도록 시간 변조하고 있다(전환 주기 : 1KHz, 듀티 : 50%).
전술의 조건에서 에칭 처리된 웨이퍼의 에칭 단면을 도 12에 나타낸다. 또, 도 10과 같은 부호는 동일 부재를 나타내며 설명을 생략한다. 본 비교예의 경우, 스텝3에 있어서의 에칭 처리에 이용되는, 즉, 바이어스 전력이 인가되어 있는 동안의 플라스마 전력은 크고, 이 때문에, 플라스마 밀도도 커진다. 이 가스계에서는 전술과 같이 Poly-Si막의 측벽의 사이드 에칭을 억제하기 위해서 메탄(CH4) 가스가 혼합되어 있다.
이 때문에, 플라스마 밀도가 높으면 메탄 가스와 전자의 충돌 빈도가 높아지고 CH4→CH+3H와 같이 해리가 진행되고, 미결합수의 수가 큰, 즉, 부착 계수가 큰 CH 라디칼이 많이 존재한다. 부착 계수가 큰 라디칼이 많으면, Poly-Si막(304)의 측벽에 면하는 공간이 넓은 측의 측벽에서 라디칼과의 충돌 빈도가 높아지고, 당해 측벽이 비대해져, 도 12의 (a)와 같이 테이퍼 형상으로 된다.
이와 같이, 본 제2 실시예에 따르면, 전술의 실시예와 마찬가지의 효과가 있음과 함께, 3차원 구조의 Fin-FET에 있어서도, 저해리도의 플라스마를 이용한 에칭 처리가 가능하므로, 퇴적성의 라디칼의 부착 확률을 조정할 수 있어, Fin에 대미지를 주지 않고 Fin이 노출된 후에도 Poly-Si막을 수직으로 에칭 가공할 수 있다.
또, 전술의 이들 실시예에 있어서는, 바이어스 전력이 소정의 전력으로 출력되도록 일정한 값의 바이어스 전력 펄스를 출력하도록 하고 있다. 도 13에 플라스마 전력의 펄스, 바이어스의 피크간 전압(이하, 「Vpp」라 함) 및 바이어스 전력의 펄스의 관계를 타임차트에서 나타낸다. 플라스마 전력의 로우 기간에는 애프터글로우가 소멸되지는 않지만, 포화 이온 전류가 시간과 함께 조금씩 감소한다. 이 로우 기간에 있어서의 바이어스 전력 공급에 있어서, 정전력(定電力) 전원을 사용하면 포화 이온 전류의 저하에 수반하여 Vpp가 증가한다.
웨이퍼에 입사하는 이온의 에너지는 대략 Vpp에 비례하므로, Vpp가 크게 변동하는 경우가 있으면 에칭 특성이 변동해버린다. 이 때문에, 바이어스 전력의 듀티 설정 이외의 대응으로서, Vpp에 상한값(Vmax)을 정하고, Vpp가 Vmax에 도달하면, 제어기(114)에 의해 제2 고주파 전원(109)을 오프시키도록 해도 된다. 이것에 의해 Vpp에 변동이 생긴 경우에 있어서도 에칭 특성의 안정화를 도모할 수 있다.
또한, 바이어스 전력의 또 다른 제어 방법을 도 14에 의해 설명한다. 도 14는 플라스마 전력의 펄스, 바이어스의 피크간 전압(Vpp) 및 바이어스 전력의 펄스의 관계를 나타내는 타임차트이다. 본 도면이 도 13과 다른 점은, Vpp를 일정하게 제어하는 점이다. 제어기(114)는 이 경우, 바이어스 전력의 펄스가 온일 동안, 포화 이온 전류 밀도의 감소에 수반하여 바이어스 전력을 저하시켜, Vpp의 상승을 방지해 Vpp가 일정하게 되도록 제어한다. 이것에 의하면, 에칭 특성에 영향을 끼치는 Vpp를 일정하게 할 수 있으므로, 에칭 특성의 가일층의 안정화를 도모할 수 있다.
전술의 이들 실시예는 유효 자장 마이크로파원(源)에 의한 플라스마 에칭 장치를 이용한 경우에 대하여 설명했지만, 본 발명은, 용량 결합형 플라스마원이나 유도 결합형 플라스마원 등의 다른 플라스마 생성 방식에 의한 플라스마 처리 장치에 적용 가능한 것은 물론이다. 또, 플라스마의 생성 시에 처리실 내에 자장을 형성하고, 자장을 작용시키는 것은 생성 효율이 높은 플라스마를 얻거나, 글로우 방전을 길게 유지하는데 유효하다.
또한, 본 실시예에서는, 플라스마 전력의 로우 기간에만 바이어스 전력을 공급해서, 즉, 해리도가 낮은 플라스마 중의 이온을 웨이퍼에 입사시켜서 시료를 에칭 처리하도록 했지만, 에칭 형상이나 웨이퍼에의 대미지가 허용할 수 있는 범위 내이면, 도 15에 나타내는 바와 같이 플라스마 전력의 하이 기간에도 바이어스 전력을 공급해도 된다. 이때 하이 기간에 공급되는 바이어스 전력의 출력값은 처리에 따라, 로우 기간의 바이어스 전력값에 맞출 필요는 없고 적절하게 설정할 수 있다. 이와 같이 함에 의해, 에칭 처리 시간을 단축할 수 있다.
또한, 마찬가지로 에칭 형상이나 웨이퍼에의 데미지가 허용할 수 있는 범위 내이면, 1공정 중의 에칭 처리에 있어서, 플라스마 전력의 하이 기간에만 바이어스 전력을 공급하는 시간과, 플라스마 전력의 로우 기간에만 바이어스 전력을 공급하는 시간을 번갈아, 예를 들면, 10sec 간격으로 반복하는 에칭 처리로 해도 된다.
또한 본 발명에 의해, 원하는 해리도의 플라스마에 의한 처리가 가능하게 되어, 프로세스 윈도우를 넓힐 수 있다. 또한, 미세화 에칭에 대응하여, 에칭면에 소밀차가 있는 경우에 있어서도 수직 에칭이 가능해진다. 또한, 에칭 도중에 피에칭 형상이 더 작게 변화하는 경우에도 대응 가능한 에칭 처리를 할 수 있다.
전술과 같이, 로우 기간의 바이어스 전력 공급에 의한 플라스마 처리와 하이 기간의 바이어스 전력 공급에 의한 플라스마 처리를 번갈아 이용함에 의해, 하이 기간의 보다 안정한 플라스마에 의한 처리가 가해지므로, 처리의 안정성(재현성)을 향상시킬 수 있다.
101 챔버 102 웨이퍼
103 시료대 104 마이크로파 투과창
105 도파관 106 마그네트론
107 솔레노이드 코일 108 정전 흡착 전원
109 제2 고주파 전원 110 웨이퍼 반송구
111 가스 도입구 112 플라스마
113 제1 고주파 전원 114 제어기
201, 301 Si 기판 202, 302 산화막
203, 304 Poly-Si막 204, 305 질화막 마스크
303 Fin

Claims (7)

  1. 그 내부에 플라스마를 생성하고 시료를 플라스마 처리하는 플라스마 처리실과, 상기 플라스마를 생성하기 위한 고주파 전력을 공급하는 플라스마 생성용 전원과, 상기 플라스마 처리실 내에 설치되고 상기 시료를 재치(載置)하는 시료대에 바이어스용의 고주파 전력을 공급하는 바이어스 전원을 구비하는 플라스마 처리 장치에 있어서,
    상기 플라스마를 생성 가능한 제1 진폭의 고주파 전력을 공급하는 제1 기간의 펄스 파형과, 상기 제1 진폭보다 작고 상기 플라스마의 애프터글로우를 유지 가능한 제2 진폭의 고주파 전력을 공급하는 제2 기간의 펄스 파형에 따라, 상기 플라스마 생성용의 고주파 전력을 주기적으로 시간 변조함과 함께, 상기 바이어스용의 고주파 전력을 전력 공급 기간과 전력 정지 기간에 주기적으로 시간 변조하고, 상기 바이어스용의 고주파 전력의 전력 공급 기간을 상기 플라스마 생성용의 고주파 전력의 제2 기간에 대응시킴과 함께 상기 제2 기간보다 짧게 제어 가능한 제어기를 구비한 것을 특징으로 하는 플라스마 처리 장치.
  2. 제1항에 있어서,
    상기 제어기는, 상기 플라스마 생성용의 고주파 전력의 제2 기간에 대하여 상기 바이어스용의 고주파 전력의 전력 공급 기간의 공급 개시를 지연 제어하는 지연 회로를 가진 플라스마 처리 장치.
  3. 제1항에 있어서,
    상기 제어기는, 상기 시료대에 공급된 고주파 전력의 바이어스 피크간 전압이 미리 정해진 값에 도달한 경우, 상기 바이어스 전원의 출력을 오프로 하는 플라스마 처리 장치.
  4. 제1항에 있어서,
    상기 바이어스 전원은, 상기 시료대에 인가된 고주파 전력의 바이어스 피크간 전압을 상기 전력 공급 기간 동안, 일정하게 제어되는 플라스마 처리 장치.
  5. 처리실 내의 가스를 주기적으로 플라스마화하고, 당해 플라스마를 이용해서 상기 처리실 내의 시료를 처리하는 플라스마 처리 방법에 있어서,
    상기 가스를 플라스마화하는 제1 고주파 전력값과, 상기 제1 고주파 전력값보다 작은 제2 값이며 상기 제1 고주파 전력값에 의해 생성된 플라스마의 애프터글로우를 임의의 상태에서 유지하는 제2 고주파 전력값을 주기적으로 번갈아 공급하고, 상기 제2 고주파 전력값을 공급하고 있는 동안에 상기 애프터글로우 중의 이온을 상기 시료에 입사시키는 바이어스 전력을 공급하는 것을 특징으로 하는 플라스마 처리 방법.
  6. 제5항에 있어서,
    상기 바이어스 전력의 공급은, 상기 제2 고주파 전력값에서의 공급에 대하여 지연시키는 플라스마 처리 방법.
  7. 제5항에 있어서,
    상기 제1 고주파 전력값에 의한 고주파 전력의 공급 시간을 0.1ms 내지 0.4ms의 범위 내로 하는 플라스마 처리 방법.
KR1020160098408A 2015-09-29 2016-08-02 플라스마 처리 장치 및 플라스마 처리 방법 KR101875496B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015190623 2015-09-29
JPJP-P-2015-190623 2015-09-29
JP2016128288A JP6670692B2 (ja) 2015-09-29 2016-06-29 プラズマ処理装置およびプラズマ処理方法
JPJP-P-2016-128288 2016-06-29

Publications (2)

Publication Number Publication Date
KR20170038142A true KR20170038142A (ko) 2017-04-06
KR101875496B1 KR101875496B1 (ko) 2018-07-06

Family

ID=58495272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098408A KR101875496B1 (ko) 2015-09-29 2016-08-02 플라스마 처리 장치 및 플라스마 처리 방법

Country Status (4)

Country Link
US (1) US20210398777A1 (ko)
JP (1) JP6670692B2 (ko)
KR (1) KR101875496B1 (ko)
TW (1) TWI604498B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002026A (ko) * 2020-06-30 2022-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터 디바이스 및 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858095B2 (ja) * 2017-08-18 2021-04-14 東京エレクトロン株式会社 マイクロ波出力装置及びプラズマ処理装置
US10002746B1 (en) * 2017-09-13 2018-06-19 Lam Research Corporation Multi regime plasma wafer processing to increase directionality of ions
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing
CN112534544A (zh) * 2018-08-30 2021-03-19 东京毅力科创株式会社 控制等离子体加工的系统和方法
JP7061981B2 (ja) 2019-03-28 2022-05-02 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
CN111916327B (zh) * 2019-05-10 2023-04-28 中微半导体设备(上海)股份有限公司 多频率多阶段的等离子体射频输出的方法及其装置
WO2022044216A1 (ja) 2020-08-27 2022-03-03 株式会社日立ハイテク プラズマ処理装置
KR20230085168A (ko) * 2020-10-19 2023-06-13 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
CN117769757A (zh) * 2022-07-25 2024-03-26 株式会社日立高新技术 等离子体处理方法
WO2024106257A1 (ja) * 2022-11-18 2024-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
WO2024106256A1 (ja) * 2022-11-18 2024-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845903A (ja) 1994-07-27 1996-02-16 Hitachi Ltd プラズマエッチング方法
JPH09185999A (ja) 1996-08-05 1997-07-15 Univ Nagoya ラジカルの制御方法
US6489245B1 (en) 1998-02-04 2002-12-03 Lam Research Corporation Methods for reducing mask erosion during plasma etching
JP2010021442A (ja) 2008-07-11 2010-01-28 Ulvac Japan Ltd プラズマ処理方法及びプラズマ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794301B2 (en) * 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
JPH11224796A (ja) * 1998-02-05 1999-08-17 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
JPH11329787A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp プラズマ発生用高周波ソースシステムおよび当該システムを含むプラズマ発生装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2003173757A (ja) * 2001-12-04 2003-06-20 Nissin Electric Co Ltd イオンビーム照射装置
JP4135541B2 (ja) * 2003-03-26 2008-08-20 ソニー株式会社 プラズマ表面処理方法
JP2008103428A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp プラズマエッチング加工方法及び液体噴射ヘッドの製造方法
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
US20090004836A1 (en) * 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
JP5395491B2 (ja) * 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4932942B2 (ja) * 2009-08-07 2012-05-16 株式会社京三製作所 パルス変調高周波電力制御方法およびパルス変調高周波電源装置
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP6002556B2 (ja) * 2012-11-27 2016-10-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6035606B2 (ja) * 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845903A (ja) 1994-07-27 1996-02-16 Hitachi Ltd プラズマエッチング方法
JPH09185999A (ja) 1996-08-05 1997-07-15 Univ Nagoya ラジカルの制御方法
US6489245B1 (en) 1998-02-04 2002-12-03 Lam Research Corporation Methods for reducing mask erosion during plasma etching
JP2010021442A (ja) 2008-07-11 2010-01-28 Ulvac Japan Ltd プラズマ処理方法及びプラズマ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002026A (ko) * 2020-06-30 2022-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터 디바이스 및 형성 방법
US11532481B2 (en) 2020-06-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method of forming

Also Published As

Publication number Publication date
JP2017069542A (ja) 2017-04-06
JP6670692B2 (ja) 2020-03-25
US20210398777A1 (en) 2021-12-23
TW201715562A (zh) 2017-05-01
TWI604498B (zh) 2017-11-01
KR101875496B1 (ko) 2018-07-06

Similar Documents

Publication Publication Date Title
KR101875496B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
TWI536873B (zh) 低電子溫度微波表面波電漿處理方法及設備
KR101485384B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11658011B2 (en) Plasma processing apparatus
KR101425307B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20040238490A1 (en) Plasma processing method and apparatus
US20070175856A1 (en) Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation
TWI555080B (zh) Dry etching method
JP6298867B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR20150087702A (ko) 플라즈마 발생 장치
US11417501B2 (en) Plasma processing apparatus and plasma processing method
US11373875B2 (en) Plasma processing method
US20230081352A1 (en) Pulsed Capacitively Coupled Plasma Processes
KR20200122984A (ko) 플라스마 처리 방법
JP2001313284A (ja) プラズマ処理方法および装置
CN113555268B (zh) 半导体工艺设备及刻蚀方法
JP2006069857A (ja) プラズマエッチング方法及び装置、並びに得られる物品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant