JP2000311890A - プラズマエッチング方法および装置 - Google Patents
プラズマエッチング方法および装置Info
- Publication number
- JP2000311890A JP2000311890A JP2000080625A JP2000080625A JP2000311890A JP 2000311890 A JP2000311890 A JP 2000311890A JP 2000080625 A JP2000080625 A JP 2000080625A JP 2000080625 A JP2000080625 A JP 2000080625A JP 2000311890 A JP2000311890 A JP 2000311890A
- Authority
- JP
- Japan
- Prior art keywords
- power
- frequency
- bias power
- plasma etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Abstract
(57)【要約】
【課題】 低圧高密度プラズマソースを利用してドライ
エッチング工程を遂行する際に、電子の温度を最小化し
て電子シェーディング（ＥＳＥ）を最小化し、もってチ
ャージアップ損傷を有効に防止できるプラズマエッチン
グ方法および装置を提供する。 【解決手段】 高周波ソース電力のみならず高周波バイ
アス電力をも周期的にオン／オフしてパルス高周波ソー
ス電力およびパルス高周波バイアス電力を発生させ、パ
ルス高周波ソース電力に対してパルス高周波バイアス電
力の位相を遅延させる。
エッチング工程を遂行する際に、電子の温度を最小化し
て電子シェーディング（ＥＳＥ）を最小化し、もってチ
ャージアップ損傷を有効に防止できるプラズマエッチン
グ方法および装置を提供する。 【解決手段】 高周波ソース電力のみならず高周波バイ
アス電力をも周期的にオン／オフしてパルス高周波ソー
ス電力およびパルス高周波バイアス電力を発生させ、パ
ルス高周波ソース電力に対してパルス高周波バイアス電
力の位相を遅延させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および装置に関し、より詳しくは、プラズマエッチ
ング方法および装置に関する。
方法および装置に関し、より詳しくは、プラズマエッチ
ング方法および装置に関する。
【０００２】
【従来の技術】プラズマエッチングにおいてプラズマを
発生させる方法として最も広く利用されている方法は、
２つの電極のうち一方の電極を接地し、他方の電極に周
期的に変化する交流電場（一般に高周波（ＲＦ））を印
加してイオンおよび電子対を発生させてプラズマを生成
する反応性イオンエッチング（ＲＩＥ：reactive ion e
tching）である。この場合、生成されるプラズマの特
性、たとえば、電子の温度やプラズマの密度などと、基
板に入射するイオンのエネルギーとは、すべて印加され
る交流電場の電力により決定される。
発生させる方法として最も広く利用されている方法は、
２つの電極のうち一方の電極を接地し、他方の電極に周
期的に変化する交流電場（一般に高周波（ＲＦ））を印
加してイオンおよび電子対を発生させてプラズマを生成
する反応性イオンエッチング（ＲＩＥ：reactive ion e
tching）である。この場合、生成されるプラズマの特
性、たとえば、電子の温度やプラズマの密度などと、基
板に入射するイオンのエネルギーとは、すべて印加され
る交流電場の電力により決定される。
【０００３】しかし、反応性イオンエッチングは、一般
に工程圧力が高いため微細パターンの形成に不利であ
り、プラズマの特性とイオンのエネルギーとを独立に調
節することができない。
に工程圧力が高いため微細パターンの形成に不利であ
り、プラズマの特性とイオンのエネルギーとを独立に調
節することができない。
【０００４】そこで、半導体装置の高集積化に伴い、現
在では、低い圧力でプラズマの特性とイオンのエネルギ
ーとを独立に調節できる方法、すなわち、低圧高密度プ
ラズマソース（low pressure high density plasma sou
rce）の方法が用いられている。この方法は、一方でソ
ース電力（source power）を供給してプラズマを発生さ
せ、他方でこれとは独立に基板にバイアス電力（bias p
ower）を供給して基板に入射するイオンのエネルギーを
調節するように構成されている。
在では、低い圧力でプラズマの特性とイオンのエネルギ
ーとを独立に調節できる方法、すなわち、低圧高密度プ
ラズマソース（low pressure high density plasma sou
rce）の方法が用いられている。この方法は、一方でソ
ース電力（source power）を供給してプラズマを発生さ
せ、他方でこれとは独立に基板にバイアス電力（bias p
ower）を供給して基板に入射するイオンのエネルギーを
調節するように構成されている。
【０００５】低圧高密度プラズマソースでは、数ｍＴｏ
ｒｒ以下でも１０１１ｃｍ-3以上のプラズマ密度を維持
できるので、大きなエッチング速度（etch rate）と大
きな異方性（anisotropy）を持ったエッチングが可能で
ある。
ｒｒ以下でも１０１１ｃｍ-3以上のプラズマ密度を維持
できるので、大きなエッチング速度（etch rate）と大
きな異方性（anisotropy）を持ったエッチングが可能で
ある。
【０００６】また、大抵の場合、プラズマを発生させる
ためのソース電力とプラズマ内のイオンおよび電子を基
板へ引き付けるためのバイアス電力とが分離されている
ので、基板に入射するイオンのエネルギーを独立に調節
することができる。
ためのソース電力とプラズマ内のイオンおよび電子を基
板へ引き付けるためのバイアス電力とが分離されている
ので、基板に入射するイオンのエネルギーを独立に調節
することができる。
【０００７】低圧高密度プラズマソースは、プラズマ発
生方法により、誘導結合プラズマ（ＩＣＰ：Inductivel
y Coupled Plasma）、電子サイクロトロン共鳴（ＥＣ
Ｒ：Electron Cyclotron Resonance）、ヘリコン波プラ
ズマ（helicon wave plasma）、表面波プラズマ（ＳＷ
Ｐ：Surface Wave Plasma）などに大別され、これ以外
にも新しいプラズマソースの開発が活発に行われてい
る。
生方法により、誘導結合プラズマ（ＩＣＰ：Inductivel
y Coupled Plasma）、電子サイクロトロン共鳴（ＥＣ
Ｒ：Electron Cyclotron Resonance）、ヘリコン波プラ
ズマ（helicon wave plasma）、表面波プラズマ（ＳＷ
Ｐ：Surface Wave Plasma）などに大別され、これ以外
にも新しいプラズマソースの開発が活発に行われてい
る。
【０００８】しかし、低圧高密度プラズマソースは、電
子の温度が高いためチャージアップ損傷（charge up da
mage）を誘発するという問題点を有する。これは、電子
とイオンがシース（sheath）を通過しながら運動方向性
に差が生じるために起こる。
子の温度が高いためチャージアップ損傷（charge up da
mage）を誘発するという問題点を有する。これは、電子
とイオンがシース（sheath）を通過しながら運動方向性
に差が生じるために起こる。
【０００９】より詳しくは、プラズマ内では同じ数のイ
オンと電子が存在して電気的に中性の状態を維持しつつ
荷電粒子が熱運動の支配を受けている。このとき、電子
はイオンに比べてかなり軽いため熱運動速度が非常に速
くなる。プラズマ内では特定の方向の速度成分が大きい
ということはなく電子とイオンはすべて四方に動くもの
の、基板とプラズマとの境界面では、電子の熱運動速度
が速いので、初期にプラズマ内で基板方向へ電子が早く
抜ける。ここで、これ以上電子が基板方向へ抜けないよ
うにするために、電子は押し出してイオンは引き付ける
電場を有するシースが形成される。
オンと電子が存在して電気的に中性の状態を維持しつつ
荷電粒子が熱運動の支配を受けている。このとき、電子
はイオンに比べてかなり軽いため熱運動速度が非常に速
くなる。プラズマ内では特定の方向の速度成分が大きい
ということはなく電子とイオンはすべて四方に動くもの
の、基板とプラズマとの境界面では、電子の熱運動速度
が速いので、初期にプラズマ内で基板方向へ電子が早く
抜ける。ここで、これ以上電子が基板方向へ抜けないよ
うにするために、電子は押し出してイオンは引き付ける
電場を有するシースが形成される。
【００１０】このようなシースの電場により、電子は基
板に降りて来る間継続的に減速されるため基板と垂直な
速度成分が小さくなり、その結果、水平な速度成分が相
対的に大きくなる。イオンの場合は、逆に、シースの電
場により基板方向へ加速されるため基板と垂直な速度成
分が相対的に大きくなって直進性が強くなる。
板に降りて来る間継続的に減速されるため基板と垂直な
速度成分が小さくなり、その結果、水平な速度成分が相
対的に大きくなる。イオンの場合は、逆に、シースの電
場により基板方向へ加速されるため基板と垂直な速度成
分が相対的に大きくなって直進性が強くなる。
【００１１】したがって、基板と平行な方向の速度成分
が大きい電子１０はパターン４の上部に到達し、直進性
が強いイオン８は隣接するパターン４の間の下部（以下
単に「パターン４の下部」という）に到達して、図１０
（Ａ）に示すように、パターン４の上部と下部との間に
電荷分離（charge separation）が発生する。これを電
子シェーディング（ＥＳＥ：electron shading effec
t）という。
が大きい電子１０はパターン４の上部に到達し、直進性
が強いイオン８は隣接するパターン４の間の下部（以下
単に「パターン４の下部」という）に到達して、図１０
（Ａ）に示すように、パターン４の上部と下部との間に
電荷分離（charge separation）が発生する。これを電
子シェーディング（ＥＳＥ：electron shading effec
t）という。
【００１２】図１０（Ａ）および図１０（Ｂ）におい
て、参照番号２は、下部物質膜を示し、参照番号６は、
コンタクトホールまたは隣接するパターンの間の空間を
示している。また、参照番号８は、正イオンを示し、参
照番号１０は、電子を示している。
て、参照番号２は、下部物質膜を示し、参照番号６は、
コンタクトホールまたは隣接するパターンの間の空間を
示している。また、参照番号８は、正イオンを示し、参
照番号１０は、電子を示している。
【００１３】パターン４のアスペクト比（aspect rati
o）が大きくなれば大きくなるほど電子シェーディング
（ＥＳＥ）が深化してパターン４の上部と下部とにそれ
ぞれ電子１０および正電荷８がさらに増えてチャージア
ップ損傷の発生が甚だしくなり、また、電子１０の温度
が高くなれば高くなるほど電子１０がパターン４の下部
に到達しなくなるためチャージアップ損傷が深化する。
o）が大きくなれば大きくなるほど電子シェーディング
（ＥＳＥ）が深化してパターン４の上部と下部とにそれ
ぞれ電子１０および正電荷８がさらに増えてチャージア
ップ損傷の発生が甚だしくなり、また、電子１０の温度
が高くなれば高くなるほど電子１０がパターン４の下部
に到達しなくなるためチャージアップ損傷が深化する。
【００１４】たとえば、下部物質膜２がゲート電極の場
合、パターン４を形成するためのエッチング工程の際に
電子シェーディングによってゲート電極に正電荷が蓄積
され、これにより、ゲート絶縁膜を貫通する電流が発生
する。この結果、ゲート絶縁膜の特性が劣化して、しき
い電圧（threshold voltage）が変化するなどチャージ
アップ損傷が発生する。
合、パターン４を形成するためのエッチング工程の際に
電子シェーディングによってゲート電極に正電荷が蓄積
され、これにより、ゲート絶縁膜を貫通する電流が発生
する。この結果、ゲート絶縁膜の特性が劣化して、しき
い電圧（threshold voltage）が変化するなどチャージ
アップ損傷が発生する。
【００１５】このとき、電子１０の温度が高ければ、電
子１０の熱運動速度が速いため、電子１０はパターン４
の下部に蓄積した正イオン８による電気的引力によって
さほど引っ張られないので、電子１０はパターン４の下
部にあまり到達しない。逆に、電子１０の温度が低けれ
ば、図１０（Ｂ）に示すように、電子１０の熱運動速度
が遅くなるため電子１０はパターン４の下部に容易に引
っ張られる。すなわち、電子シェーディング（ＥＳＥ）
が減少する。
子１０の熱運動速度が速いため、電子１０はパターン４
の下部に蓄積した正イオン８による電気的引力によって
さほど引っ張られないので、電子１０はパターン４の下
部にあまり到達しない。逆に、電子１０の温度が低けれ
ば、図１０（Ｂ）に示すように、電子１０の熱運動速度
が遅くなるため電子１０はパターン４の下部に容易に引
っ張られる。すなわち、電子シェーディング（ＥＳＥ）
が減少する。
【００１６】そこで、プラズマエッチング工程における
チャージアップ損傷問題を解決するため、現在では、電
子１０の温度を低くする方法が用いられており、主とし
て、ソース電力を周期的にオン／オフするパルスプラズ
マ（pulse plasma）が利用されている。
チャージアップ損傷問題を解決するため、現在では、電
子１０の温度を低くする方法が用いられており、主とし
て、ソース電力を周期的にオン／オフするパルスプラズ
マ（pulse plasma）が利用されている。
【００１７】図１１は、従来のパルスプラズマを利用し
た場合における電子の温度変化を示すグラフである。
た場合における電子の温度変化を示すグラフである。
【００１８】図１１を参照すると、ソース電力を、たと
えば、２００μｓオン（on）した後２００μｓオフ（of
f）すると、電子の温度は、ソース電力をオフした後５
０μｓ以内に、ソース電力がオン状態の時の１／ｅと低
くなる。
えば、２００μｓオン（on）した後２００μｓオフ（of
f）すると、電子の温度は、ソース電力をオフした後５
０μｓ以内に、ソース電力がオン状態の時の１／ｅと低
くなる。
【００１９】しかし、ソース電力のみを周期的にオン／
オフする方法では、チャージアップ損傷を効果的に防止
しにくい。
オフする方法では、チャージアップ損傷を効果的に防止
しにくい。
【００２０】
【発明が解決しようとする課題】本発明は、低圧高密度
プラズマソースを利用してドライエッチング工程を遂行
する際に、電子の温度を最小化することにより、電子シ
ェーディング（ＥＳＥ）を最小化してチャージアップ損
傷を有効に防止することができるプラズマエッチング方
法および装置を提供することを目的とする。
プラズマソースを利用してドライエッチング工程を遂行
する際に、電子の温度を最小化することにより、電子シ
ェーディング（ＥＳＥ）を最小化してチャージアップ損
傷を有効に防止することができるプラズマエッチング方
法および装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明の上記目的は、下
記の手段によって達成される。
記の手段によって達成される。
【００２２】（１）本発明に係るプラズマエッチング方
法は、半導体基板上に形成された物質膜をエッチングし
て物質膜パターンを形成するためのプラズマエッチング
方法において、エッチングチャンバ内の第１電極にソー
ス電力を供給して前記エッチングチャンバ内にプラズマ
を発生させる段階と、前記エッチングチャンバ内の第２
電極にバイアス電力を供給する段階とを有し、前記ソー
ス電力および前記バイアス電力は、所定の位相差を有す
るように、それぞれ周期的にオン／オフされることを特
徴とする。これにより、物質膜パターンの上部領域と、
隣接する物質膜パターンの間の下部領域との間に発生す
る電荷分離、すなわち、電子シェーディング（ＥＳＥ）
が最小化される。
法は、半導体基板上に形成された物質膜をエッチングし
て物質膜パターンを形成するためのプラズマエッチング
方法において、エッチングチャンバ内の第１電極にソー
ス電力を供給して前記エッチングチャンバ内にプラズマ
を発生させる段階と、前記エッチングチャンバ内の第２
電極にバイアス電力を供給する段階とを有し、前記ソー
ス電力および前記バイアス電力は、所定の位相差を有す
るように、それぞれ周期的にオン／オフされることを特
徴とする。これにより、物質膜パターンの上部領域と、
隣接する物質膜パターンの間の下部領域との間に発生す
る電荷分離、すなわち、電子シェーディング（ＥＳＥ）
が最小化される。
【００２３】（２）前記バイアス電力は、前記ソース電
力に対して遅延された位相差を有する。
力に対して遅延された位相差を有する。
【００２４】（３）前記遅延された位相差は、０から２
πまでの範囲を有する。
πまでの範囲を有する。
【００２５】（４）前記遅延された位相差は、πであ
る。
る。
【００２６】（５）前記ソース電力および前記バイアス
電力のオン／オフ周期は、それぞれ２０μｓから８００
μｓまでの範囲を有する。
電力のオン／オフ周期は、それぞれ２０μｓから８００
μｓまでの範囲を有する。
【００２７】（６）前記ソース電力および前記バイアス
電力のデューティ比は、それぞれ５％から８０％までの
範囲を有する。
電力のデューティ比は、それぞれ５％から８０％までの
範囲を有する。
【００２８】（７）前記ソース電力および前記バイアス
電力は、それぞれ約５０％のデューティ比を有する。
電力は、それぞれ約５０％のデューティ比を有する。
【００２９】（８）本発明に係るプラズマエッチング装
置は、半導体基板上に形成された物質膜をエッチングし
て物質膜パターンを形成するためのプラズマエッチング
装置において、プラズマエッチングチャンバと、前記プ
ラズマエッチングチャンバ内にプラズマを発生させるた
めに前記プラズマエッチングチャンバ内の第１電極に高
周波ソース電力を供給する第１高周波電力供給器と、前
記第１高周波電力供給器で発生する高周波ソース電力を
所定の周期でオン／オフさせる変調波を発生させる第１
関数発生器と、前記半導体基板の支持台が含まれる前記
プラズマエッチングチャンバ内の第２電極に高周波バイ
アス電力を供給する第２高周波電力供給器と、前記第２
高周波電力供給器で発生した高周波バイアス電力を当該
高周波バイアス電力が前記高周波ソース電力に対して所
定の位相差を有するように所定の周期でオン／オフさせ
る変調波を発生させる第２関数発生器とを有し、それに
よって、前記物質膜パターンの上部領域と、隣接する物
質膜パターンの間の下部領域との間に発生する電荷分離
を最小化することを特徴とする。これにより、物質膜パ
ターンの上部領域と、隣接する物質膜パターンの間の下
部領域との間に発生する電荷分離、すなわち、電子シェ
ーディング（ＥＳＥ）が最小化される。
置は、半導体基板上に形成された物質膜をエッチングし
て物質膜パターンを形成するためのプラズマエッチング
装置において、プラズマエッチングチャンバと、前記プ
ラズマエッチングチャンバ内にプラズマを発生させるた
めに前記プラズマエッチングチャンバ内の第１電極に高
周波ソース電力を供給する第１高周波電力供給器と、前
記第１高周波電力供給器で発生する高周波ソース電力を
所定の周期でオン／オフさせる変調波を発生させる第１
関数発生器と、前記半導体基板の支持台が含まれる前記
プラズマエッチングチャンバ内の第２電極に高周波バイ
アス電力を供給する第２高周波電力供給器と、前記第２
高周波電力供給器で発生した高周波バイアス電力を当該
高周波バイアス電力が前記高周波ソース電力に対して所
定の位相差を有するように所定の周期でオン／オフさせ
る変調波を発生させる第２関数発生器とを有し、それに
よって、前記物質膜パターンの上部領域と、隣接する物
質膜パターンの間の下部領域との間に発生する電荷分離
を最小化することを特徴とする。これにより、物質膜パ
ターンの上部領域と、隣接する物質膜パターンの間の下
部領域との間に発生する電荷分離、すなわち、電子シェ
ーディング（ＥＳＥ）が最小化される。
【００３０】（９）前記高周波バイアス電力は、前記高
周波ソース電力に対して遅延された位相差を有する。
周波ソース電力に対して遅延された位相差を有する。
【００３１】（１０）前記遅延された位相差は、０から
２πまでの範囲を有する。
２πまでの範囲を有する。
【００３２】（１１）前記高周波ソース電力および前記
高周波バイアス電力のオン／オフ周期は、それぞれ２０
μｓから８００μｓまでの範囲を有する。
高周波バイアス電力のオン／オフ周期は、それぞれ２０
μｓから８００μｓまでの範囲を有する。
【００３３】（１２）前記高周波ソース電力および前記
高周波バイアス電力のデューティ比は、それぞれ５％か
ら８０％までの範囲を有する。
高周波バイアス電力のデューティ比は、それぞれ５％か
ら８０％までの範囲を有する。
【００３４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００３５】本発明は、低圧高密度プラズマソース（た
とえば、誘導結合プラズマ（ＩＣＰ）など）を利用した
パルスプラズマ技術であって、高周波ソース電力と高周
波バイアス電力のパルスの位相差を調節することで、電
子シェーディング（ＥＳＥ）を最小化することができ、
したがって、チャージアップ損傷を有効に防止すること
ができるようにしたものである。
とえば、誘導結合プラズマ（ＩＣＰ）など）を利用した
パルスプラズマ技術であって、高周波ソース電力と高周
波バイアス電力のパルスの位相差を調節することで、電
子シェーディング（ＥＳＥ）を最小化することができ、
したがって、チャージアップ損傷を有効に防止すること
ができるようにしたものである。
【００３６】図１は、本発明の一実施の形態に係るプラ
ズマエッチング装置を示すブロック図である。
ズマエッチング装置を示すブロック図である。
【００３７】このプラズマエッチング装置は、パルスプ
ラズマエッチング装置であって、プラズマエッチングチ
ャンバ（以下単に「チャンバ」という）１００、高周波
ソース電力供給器１２０、高周波バイアス電力供給器１
３０、関数発生器１４０、遅延関数発生器１５０、およ
びマッチングネットワーク１２８，１３８を有する。
ラズマエッチング装置であって、プラズマエッチングチ
ャンバ（以下単に「チャンバ」という）１００、高周波
ソース電力供給器１２０、高周波バイアス電力供給器１
３０、関数発生器１４０、遅延関数発生器１５０、およ
びマッチングネットワーク１２８，１３８を有する。
【００３８】このプラズマエッチング装置は、低圧高密
度プラズマソースを利用して半導体基板または半導体基
板上に形成された膜、たとえば、絶縁膜、導電膜および
半導体膜のうちのいずれか１つの物質膜をエッチングす
る。
度プラズマソースを利用して半導体基板または半導体基
板上に形成された膜、たとえば、絶縁膜、導電膜および
半導体膜のうちのいずれか１つの物質膜をエッチングす
る。
【００３９】低圧高密度プラズマソースとしては、誘導
結合プラズマ（ＩＣＰ）、電子サイクロトロン共鳴（Ｅ
ＣＲ）、ヘリコン波プラズマ、表面波プラズマ（ＳＷ
Ｐ）など、利用可能なすべての低圧高密度プラズマソー
スを利用することができるが、ここでは、一例として誘
導結合プラズマ（ＩＣＰ）ソースを利用する。
結合プラズマ（ＩＣＰ）、電子サイクロトロン共鳴（Ｅ
ＣＲ）、ヘリコン波プラズマ、表面波プラズマ（ＳＷ
Ｐ）など、利用可能なすべての低圧高密度プラズマソー
スを利用することができるが、ここでは、一例として誘
導結合プラズマ（ＩＣＰ）ソースを利用する。
【００４０】チャンバ１００は、シリンダ形態のセラミ
ック壁１０２と、このセラミック壁１０２を取り囲む１
巻きコイル（one-turn coil）１０４とを有する。コイ
ル１０４は、たとえば、銅で形成され、高周波ソース電
力が供給される第１電極を構成している。
ック壁１０２と、このセラミック壁１０２を取り囲む１
巻きコイル（one-turn coil）１０４とを有する。コイ
ル１０４は、たとえば、銅で形成され、高周波ソース電
力が供給される第１電極を構成している。
【００４１】チャンバ１００内には基板支持台１０６が
装着されており、この基板支持台１０６上にエッチング
すべきウェーハ１０８が置かれる。基板支持台１０６
は、コイル１０４が位置する平面から３ｃｍ下に位置さ
れており、高周波バイアス電力が供給される第２電極を
構成している。
装着されており、この基板支持台１０６上にエッチング
すべきウェーハ１０８が置かれる。基板支持台１０６
は、コイル１０４が位置する平面から３ｃｍ下に位置さ
れており、高周波バイアス電力が供給される第２電極を
構成している。
【００４２】プラズマエッチングガスは、チャンバ１０
０の上部を覆うアルミニウムプレート１１０に設けられ
たガス入口からチャンバ１００内に流入し、チャンバ１
００内で反応した後、チャンバ１００に装着されたター
ボ分子ポンプ（ＴＭＰ：turbo molecular pump）によっ
てチャンバ１００の外に排出される。
０の上部を覆うアルミニウムプレート１１０に設けられ
たガス入口からチャンバ１００内に流入し、チャンバ１
００内で反応した後、チャンバ１００に装着されたター
ボ分子ポンプ（ＴＭＰ：turbo molecular pump）によっ
てチャンバ１００の外に排出される。
【００４３】高周波ソース電力供給器１２０は、第１電
極１０４に１３.５６ＭＨｚの高周波電力を供給してチ
ャンバ１００内にプラズマを発生させる。
極１０４に１３.５６ＭＨｚの高周波電力を供給してチ
ャンバ１００内にプラズマを発生させる。
【００４４】この高周波ソース電力供給器１２０は、高
周波電力発生器１２２、ミクサ１２４および高周波電力
増幅器１２６を有する。
周波電力発生器１２２、ミクサ１２４および高周波電力
増幅器１２６を有する。
【００４５】高周波電力発生器１２２は、たとえば、発
振器で構成されている。ミクサ１２４は、高周波電力発
生器１２２で発生した高周波ソース電力と関数発生器１
４０で発生した時変調波（time modulation wave）とを
入力して混合することにより、高周波ソース電力を時変
調（ＴＭ：time modulation）する。これにより、所定
の周期でオン／オフする高周波ソース電力、すなわち、
パルス高周波ソース電力が、ミクサ１２４から出力され
る。
振器で構成されている。ミクサ１２４は、高周波電力発
生器１２２で発生した高周波ソース電力と関数発生器１
４０で発生した時変調波（time modulation wave）とを
入力して混合することにより、高周波ソース電力を時変
調（ＴＭ：time modulation）する。これにより、所定
の周期でオン／オフする高周波ソース電力、すなわち、
パルス高周波ソース電力が、ミクサ１２４から出力され
る。
【００４６】このとき、パルス高周波ソース電力の周期
は、２０μｓから８００μｓまでの範囲を有し、好まし
くは、４００μｓであり、また、そのデューティ比は、
５％から８０％までの範囲を有し、好ましくは、５０％
である。ここで、デューティ比とは、電力の供給がオン
状態の時間を、電力供給の周期、すなわち、電力の供給
がオン状態とオフ状態の時間の合計で割った値である。
は、２０μｓから８００μｓまでの範囲を有し、好まし
くは、４００μｓであり、また、そのデューティ比は、
５％から８０％までの範囲を有し、好ましくは、５０％
である。ここで、デューティ比とは、電力の供給がオン
状態の時間を、電力供給の周期、すなわち、電力の供給
がオン状態とオフ状態の時間の合計で割った値である。
【００４７】高周波電力増幅器１２６は、ミクサ１２４
から入力されるパルス高周波ソース電力を増幅して出力
する。このとき、高周波電力増幅器１２６から出力され
るパルス高周波ソース電力は、フィードバックループに
よってゲインがコントロールされる。パルス高周波ソー
ス電力は、最大電力を伝送するためのマッチングネット
ワーク１２８を経由して第１電極１０４に供給される。
これにより、チャンバ１００内でプラズマが発生する。
から入力されるパルス高周波ソース電力を増幅して出力
する。このとき、高周波電力増幅器１２６から出力され
るパルス高周波ソース電力は、フィードバックループに
よってゲインがコントロールされる。パルス高周波ソー
ス電力は、最大電力を伝送するためのマッチングネット
ワーク１２８を経由して第１電極１０４に供給される。
これにより、チャンバ１００内でプラズマが発生する。
【００４８】高周波バイアス電力供給器１３０は、第２
電極１０６に１３.５６ＭＨｚの高周波バイアス電力を
供給することにより、ウェーハ１０８へイオンを引き付
けるようにする。
電極１０６に１３.５６ＭＨｚの高周波バイアス電力を
供給することにより、ウェーハ１０８へイオンを引き付
けるようにする。
【００４９】この高周波バイアス電力供給器１３０は、
高周波ソース電力供給器１２０と同様に、高周波電力発
生器１３２、ミクサ１３４、高周波電力増幅器１３６、
およびパルス高周波バイアス電力のゲインをコントロー
ルするためのフィードバックループを有する。
高周波ソース電力供給器１２０と同様に、高周波電力発
生器１３２、ミクサ１３４、高周波電力増幅器１３６、
およびパルス高周波バイアス電力のゲインをコントロー
ルするためのフィードバックループを有する。
【００５０】このとき、ミクサ１３４は、高周波電力発
生器１３２から高周波バイアス電力を入力しかつ遅延関
数発生器１５０から時変調波を入力して混合することに
より、高周波バイアス電力を時変調する。これにより、
所定の周期でオン／オフする高周波バイアス電力、すな
わち、パルス高周波バイアス電力が、ミクサ１３４から
出力される。
生器１３２から高周波バイアス電力を入力しかつ遅延関
数発生器１５０から時変調波を入力して混合することに
より、高周波バイアス電力を時変調する。これにより、
所定の周期でオン／オフする高周波バイアス電力、すな
わち、パルス高周波バイアス電力が、ミクサ１３４から
出力される。
【００５１】関数発生器１４０と遅延関数発生器１５０
には、外部から、基準信号のトリガ信号がそれぞれ与え
られる。
には、外部から、基準信号のトリガ信号がそれぞれ与え
られる。
【００５２】このとき、パルス高周波バイアス電力の周
期は、２０μｓから８００μｓまでの範囲を有し、好ま
しくは、４００μｓであり、また、そのデューティ比
は、５％から８０％までの範囲を有し、好ましくは、５
０％である。
期は、２０μｓから８００μｓまでの範囲を有し、好ま
しくは、４００μｓであり、また、そのデューティ比
は、５％から８０％までの範囲を有し、好ましくは、５
０％である。
【００５３】遅延関数発生器１５０は、本発明の一番核
心的な部分であって、関数発生器１４０で発生する時変
調波に対して位相差φだけ遅延した時変調波を発生させ
る。したがって、パルス高周波バイアス電力は、パルス
高周波ソース電力に対して位相差φだけ遅延する。この
とき、位相差φは、０から２πまでの範囲を有し、好ま
しくは、π／２から３π／２までの範囲を有し、さらに
好ましくは、πである。
心的な部分であって、関数発生器１４０で発生する時変
調波に対して位相差φだけ遅延した時変調波を発生させ
る。したがって、パルス高周波バイアス電力は、パルス
高周波ソース電力に対して位相差φだけ遅延する。この
とき、位相差φは、０から２πまでの範囲を有し、好ま
しくは、π／２から３π／２までの範囲を有し、さらに
好ましくは、πである。
【００５４】パルス高周波バイアス電力は、マッチング
ネットワーク１３８を経由して第２電極１０６に供給さ
れる。これにより、ウェーハ１０８へイオンが引き付け
られてエッチング工程が遂行される。
ネットワーク１３８を経由して第２電極１０６に供給さ
れる。これにより、ウェーハ１０８へイオンが引き付け
られてエッチング工程が遂行される。
【００５５】上記のようなプラズマエッチング装置を用
いて実際に次のとおりエッチング工程を遂行した。
いて実際に次のとおりエッチング工程を遂行した。
【００５６】まず、図２に示すように、基板支持台の上
に、インサイチュチャージアップモニタリングウェーハ
（in-situ charge-up monitoring wafer）２００を準備
する。
に、インサイチュチャージアップモニタリングウェーハ
（in-situ charge-up monitoring wafer）２００を準備
する。
【００５７】図３は、図２のＡ−Ａ′線に沿う垂直断面
図である。
図である。
【００５８】図３において、モニタリングウェーハ２０
０は、次の順序で製造される。まず、シリコンウェーハ
２０１上に第１酸化膜２０２を蒸着し、この第１酸化膜
２０２上に第１および第２導電膜パターン２０６ａ，２
０６ｂを形成する。第１および第２導電膜パターン２０
６ａ，２０６ｂは、たとえば、ポリシリコン膜２０４
ａ，２０４ｂとタングステンシリサイド膜２０５ａ，２
０５ｂとを順次蒸着してパターニング（patterning）す
ることにより形成される。第１酸化膜２０２は、第１お
よび第２導電膜パターン２０６ａ，２０６ｂを電気的に
分離するために蒸着されたものであって、たとえば、
１.６μｍの厚さを有する。
０は、次の順序で製造される。まず、シリコンウェーハ
２０１上に第１酸化膜２０２を蒸着し、この第１酸化膜
２０２上に第１および第２導電膜パターン２０６ａ，２
０６ｂを形成する。第１および第２導電膜パターン２０
６ａ，２０６ｂは、たとえば、ポリシリコン膜２０４
ａ，２０４ｂとタングステンシリサイド膜２０５ａ，２
０５ｂとを順次蒸着してパターニング（patterning）す
ることにより形成される。第１酸化膜２０２は、第１お
よび第２導電膜パターン２０６ａ，２０６ｂを電気的に
分離するために蒸着されたものであって、たとえば、
１.６μｍの厚さを有する。
【００５９】次いで、第１および第２導電膜パターン２
０６ａ，２０６ｂを含んで第１酸化膜２０２上に第２酸
化膜２０８を蒸着する。そして、コンタクトホール形成
用マスク、たとえば、フォトレジストパターンを用い
て、第２酸化膜２０８をエッチングして、第１導電膜パ
ターン２０６ａの上部表面の一部が露出されるように１
つの広いコンタクトホール２１０ａを形成するととも
に、第２導電膜パターン２０６ａの上部表面の一部が露
出されるように多数の狭いコンタクトホール２１０ｂを
形成する。同時に、第１および第２導電膜パターン２０
６ａ，２０６ｂ上に第１および第２導電膜パターン２０
６ａ，２０６ｂをそれぞれオシロスコープと電気的に接
続するためのパッドコンタクトホール２１１ａ，２１１
ｂを付加的に形成する。
０６ａ，２０６ｂを含んで第１酸化膜２０２上に第２酸
化膜２０８を蒸着する。そして、コンタクトホール形成
用マスク、たとえば、フォトレジストパターンを用い
て、第２酸化膜２０８をエッチングして、第１導電膜パ
ターン２０６ａの上部表面の一部が露出されるように１
つの広いコンタクトホール２１０ａを形成するととも
に、第２導電膜パターン２０６ａの上部表面の一部が露
出されるように多数の狭いコンタクトホール２１０ｂを
形成する。同時に、第１および第２導電膜パターン２０
６ａ，２０６ｂ上に第１および第２導電膜パターン２０
６ａ，２０６ｂをそれぞれオシロスコープと電気的に接
続するためのパッドコンタクトホール２１１ａ，２１１
ｂを付加的に形成する。
【００６０】ここで、広いコンタクトホール２１０ａ
は、サイズが２.１ｃｍ×１.６５ｃｍであり、また、多
数の狭いコンタクトホール２１０ｂは、２８１×１０６
個あり、サイズがおのおの０.２μｍ×０.２μｍであ
る。
は、サイズが２.１ｃｍ×１.６５ｃｍであり、また、多
数の狭いコンタクトホール２１０ｂは、２８１×１０６
個あり、サイズがおのおの０.２μｍ×０.２μｍであ
る。
【００６１】そして、フォトレジストパターンを除去し
た後、ウェーハ２００をチャンバ１００内に装着する。
た後、ウェーハ２００をチャンバ１００内に装着する。
【００６２】真空状態において２本のリード線によって
パッドコンタクトホール２１１ａ，２１１ｂ下部の第１
および第２導電膜パターン２０６ａ，２０６ｂをそれぞ
れ外部のオシロスコープと電気的に接続する。これによ
り、プラズマが広いコンタクトホール２１０ａと多数の
狭いコンタクトホール２１０ｂに与える影響をオシロス
コープを通して観察することができる。
パッドコンタクトホール２１１ａ，２１１ｂ下部の第１
および第２導電膜パターン２０６ａ，２０６ｂをそれぞ
れ外部のオシロスコープと電気的に接続する。これによ
り、プラズマが広いコンタクトホール２１０ａと多数の
狭いコンタクトホール２１０ｂに与える影響をオシロス
コープを通して観察することができる。
【００６３】チャンバ１００内には、ウェーハ上に形成
されたパターンの変形を防止するため、非反応性ガスの
アルゴン（Ａｒ）またはヘリウム（Ｈｅ）ガスを供給す
る。また、実験で用いたパルス高周波ソース電力とパル
ス高周波バイアス電力は、両方とも、周期が４００μｓ
であり、５０％デューティ比で時変調した。高周波バイ
アス電力は、高周波ソース電力に対して０から２πまで
の範囲内で遅延させるようにした。
されたパターンの変形を防止するため、非反応性ガスの
アルゴン（Ａｒ）またはヘリウム（Ｈｅ）ガスを供給す
る。また、実験で用いたパルス高周波ソース電力とパル
ス高周波バイアス電力は、両方とも、周期が４００μｓ
であり、５０％デューティ比で時変調した。高周波バイ
アス電力は、高周波ソース電力に対して０から２πまで
の範囲内で遅延させるようにした。
【００６４】図４は、高周波ソース電力と高周波バイア
ス電力が両方とも持続波（continuous wave）である場
合において、オシロスコープによって観察される第１お
よび第２導電膜パターン２０６ａ，２０６ｂについての
電位（potential）波形を示すグラフである。このと
き、多数の狭いコンタクトホール２１０ｂのおのおのの
アスペクト比は、４である。
ス電力が両方とも持続波（continuous wave）である場
合において、オシロスコープによって観察される第１お
よび第２導電膜パターン２０６ａ，２０６ｂについての
電位（potential）波形を示すグラフである。このと
き、多数の狭いコンタクトホール２１０ｂのおのおのの
アスペクト比は、４である。
【００６５】図４を参照すると、第２導電膜パターン２
０６ｂについての電位（参照番号２２０ｂで示されたグ
ラフ）の平均（Ｖｄｃ）（参照番号２２０ｂ−１）は、
第１導電膜パターン２０６ａについての電位（参照番号
２２０ａで示されたグラフ）の平均（Ｖｄｃ）（参照番
号２２０ａ−１）よりも高いことがわかる。このこと
は、広いコンタクトホール２１０ａに比べて多数の狭い
コンタクトホール２１０ｂの下部には電子シェーディン
グ（ＥＳＥ）のため電子が到達しにくいということを示
している。
０６ｂについての電位（参照番号２２０ｂで示されたグ
ラフ）の平均（Ｖｄｃ）（参照番号２２０ｂ−１）は、
第１導電膜パターン２０６ａについての電位（参照番号
２２０ａで示されたグラフ）の平均（Ｖｄｃ）（参照番
号２２０ａ−１）よりも高いことがわかる。このこと
は、広いコンタクトホール２１０ａに比べて多数の狭い
コンタクトホール２１０ｂの下部には電子シェーディン
グ（ＥＳＥ）のため電子が到達しにくいということを示
している。
【００６６】図５は、チャンバ１００と同一の条件下に
おいて、コンタクトホールのアスペクト比に対する第１
導電膜パターン２０６ａと第２導電膜パターン２０６ｂ
の平均電位の差（△Ｖｄｃ）を示すグラフである。
おいて、コンタクトホールのアスペクト比に対する第１
導電膜パターン２０６ａと第２導電膜パターン２０６ｂ
の平均電位の差（△Ｖｄｃ）を示すグラフである。
【００６７】図５を参照すると、平均電位の差（△Ｖｄ
ｃ）は、アスペクト比が４以下の場合はアスペクト比に
応じて増加し、アスペクト比が４以上の場合はアスペク
ト比に応じて減少する傾向がある。このような減少傾向
は、W.W.Dostalikらにより開示された“Electron Shadi
ng Effects in High Density Plasma Processing forVe
ry High Aspect Ratio Structures”(P2Id,p.160,199
8）の結果と非常に類似している。
ｃ）は、アスペクト比が４以下の場合はアスペクト比に
応じて増加し、アスペクト比が４以上の場合はアスペク
ト比に応じて減少する傾向がある。このような減少傾向
は、W.W.Dostalikらにより開示された“Electron Shadi
ng Effects in High Density Plasma Processing forVe
ry High Aspect Ratio Structures”(P2Id,p.160,199
8）の結果と非常に類似している。
【００６８】図６は、チャンバ１００と同一の条件下に
おいて、位相遅延（φ）を変えた場合における第１導電
膜パターン２０６ａと第２導電膜パターン２０６ｂの平
均電位の差（△Ｖｄｃ）を示すグラフである。ここで
は、コンタクトホールのアスペクト比をいろいろ変えて
測定した結果を示している。
おいて、位相遅延（φ）を変えた場合における第１導電
膜パターン２０６ａと第２導電膜パターン２０６ｂの平
均電位の差（△Ｖｄｃ）を示すグラフである。ここで
は、コンタクトホールのアスペクト比をいろいろ変えて
測定した結果を示している。
【００６９】図６によれば、平均電位の差（△Ｖｄｃ）
は、アスペクト比が２よりも大きい場合について、位相
遅延（φ）がπのときに最小レベルとなることがわか
る。
は、アスペクト比が２よりも大きい場合について、位相
遅延（φ）がπのときに最小レベルとなることがわか
る。
【００７０】図７は、チャンバ１００と同一の条件下に
おいて、それぞれ、高周波ソース電力と高周波バイアス
電力が両方とも持続波（ＣＷ）の場合、高周波ソース電
力のみ時変調（ＴＭ）した場合、高周波ソース電力と高
周波バイアス電力を両方とも時変調（ＴＭ）した場合に
おけるコンタクトホールのアスペクト比に対する平均電
位の差（△Ｖｄｃ）を示すグラフである。このとき、高
周波ソース電力と高周波バイアス電力を両方とも時変調
（ＴＭ）した場合については、再度コンタクトホールの
アスペクト比をいろいろ変えて測定した結果を示すこと
で、さらに細分化されている。
おいて、それぞれ、高周波ソース電力と高周波バイアス
電力が両方とも持続波（ＣＷ）の場合、高周波ソース電
力のみ時変調（ＴＭ）した場合、高周波ソース電力と高
周波バイアス電力を両方とも時変調（ＴＭ）した場合に
おけるコンタクトホールのアスペクト比に対する平均電
位の差（△Ｖｄｃ）を示すグラフである。このとき、高
周波ソース電力と高周波バイアス電力を両方とも時変調
（ＴＭ）した場合については、再度コンタクトホールの
アスペクト比をいろいろ変えて測定した結果を示すこと
で、さらに細分化されている。
【００７１】図７を参照すると、平均電位の差（△Ｖｄ
ｃ）は、高周波ソース電力と高周波バイアス電力を両方
とも時変調した場合において最も小さいことがわかる。
一方、高周波ソース電力のみ時変調した場合には顕著な
減少効果を示さないことがわかる。
ｃ）は、高周波ソース電力と高周波バイアス電力を両方
とも時変調した場合において最も小さいことがわかる。
一方、高周波ソース電力のみ時変調した場合には顕著な
減少効果を示さないことがわかる。
【００７２】図６および図７の結果から、位相調節パル
スプラズマを利用することによって電子シェーディング
（ＥＳＥ）を低減することができ、特に高周波ソース電
力と高周波バイアス電力を両方とも時変調した場合に電
子シェーディング（ＥＳＥ）を最小化できることがわか
る。
スプラズマを利用することによって電子シェーディング
（ＥＳＥ）を低減することができ、特に高周波ソース電
力と高周波バイアス電力を両方とも時変調した場合に電
子シェーディング（ＥＳＥ）を最小化できることがわか
る。
【００７３】図８は、高周波ソース電力に対して位相差
が２７０度となるように高周波バイアス電力を時変調し
た場合における第１導電膜パターン２０６ａおよび第２
導電膜パターン２０６ｂについての時間に対する各平均
電位（Ｖｄｃ）ならびにこれら両方の平均電位の差（△
Ｖｄｃ）を示すグラフである。
が２７０度となるように高周波バイアス電力を時変調し
た場合における第１導電膜パターン２０６ａおよび第２
導電膜パターン２０６ｂについての時間に対する各平均
電位（Ｖｄｃ）ならびにこれら両方の平均電位の差（△
Ｖｄｃ）を示すグラフである。
【００７４】位相遅延による効果を分析するため、図８
に示すように、時間に対して４つの領域、すなわち、パ
ルス高周波ソース電力とパルス高周波バイアス電力の状
態がそれぞれオン／オン（on/on）、オン／オフ（on/of
f）、オフ／オフ（off/off）、オフ／オン（off/on）の
領域を設け、各領域に対して第１導電膜パターン２０６
ａと第２導電膜パターン２０６ｂの平均電位の差（△Ｖ
ｄｃ）を観察した。このとき、多数の狭いコンタクトホ
ール２１０ｂのアスペクト比は、８であった。
に示すように、時間に対して４つの領域、すなわち、パ
ルス高周波ソース電力とパルス高周波バイアス電力の状
態がそれぞれオン／オン（on/on）、オン／オフ（on/of
f）、オフ／オフ（off/off）、オフ／オン（off/on）の
領域を設け、各領域に対して第１導電膜パターン２０６
ａと第２導電膜パターン２０６ｂの平均電位の差（△Ｖ
ｄｃ）を観察した。このとき、多数の狭いコンタクトホ
ール２１０ｂのアスペクト比は、８であった。
【００７５】図８によれば、平均電位の差（△Ｖｄｃ）
は、４つの領域において常に正（positive）であること
がわかる。
は、４つの領域において常に正（positive）であること
がわかる。
【００７６】また、４つの領域のおのおのについて位相
遅延に対する関数として平均電位の差（△Ｖｄｃ）を分
析したグラフを図９に示している。図９によれば、４つ
の領域のすべてにおいて、平均電位の差（△Ｖｄｃ）
は、図中矢印で示すように、位相遅延がπのときに最低
レベルとなることがわかる。これは、図６において示さ
れる平均電位の差（△Ｖｄｃ）の傾向と類似している。
このとき、多数の狭いコンタクトホール２１０ｂのアス
ペクト比は、８である。
遅延に対する関数として平均電位の差（△Ｖｄｃ）を分
析したグラフを図９に示している。図９によれば、４つ
の領域のすべてにおいて、平均電位の差（△Ｖｄｃ）
は、図中矢印で示すように、位相遅延がπのときに最低
レベルとなることがわかる。これは、図６において示さ
れる平均電位の差（△Ｖｄｃ）の傾向と類似している。
このとき、多数の狭いコンタクトホール２１０ｂのアス
ペクト比は、８である。
【００７７】図９によれば、特に、平均電位の差（△Ｖ
ｄｃ）は、パルス高周波ソース電力がオフ状態、パルス
高周波バイアス電力がオン状態の時に、かなり減少する
ことがわかる。
ｄｃ）は、パルス高周波ソース電力がオフ状態、パルス
高周波バイアス電力がオン状態の時に、かなり減少する
ことがわかる。
【００７８】したがって、本実施の形態によれば、以上
の実際の工程結果を通して、高周波ソース電力のみなら
ず高周波バイアス電力をも時変調してパルス高周波ソー
ス電力およびパルス高周波バイアス電力を発生させ、パ
ルス高周波バイアス電力をパルス高周波ソース電力に対
して遅延させることで、電子の温度を最小化することが
できるため、チャージアップ損傷を誘発する電子シェー
ディング（ＥＳＥ）を最小化することができ、チャージ
アップ損傷による素子のフェイル（fail）を防止するこ
とができる。
の実際の工程結果を通して、高周波ソース電力のみなら
ず高周波バイアス電力をも時変調してパルス高周波ソー
ス電力およびパルス高周波バイアス電力を発生させ、パ
ルス高周波バイアス電力をパルス高周波ソース電力に対
して遅延させることで、電子の温度を最小化することが
できるため、チャージアップ損傷を誘発する電子シェー
ディング（ＥＳＥ）を最小化することができ、チャージ
アップ損傷による素子のフェイル（fail）を防止するこ
とができる。
【００７９】特に、パルス高周波バイアス電力をパルス
高周波ソース電力に対してπだけ遅延させた場合におい
て、パルス高周波ソース電力がオフ状態、パルス高周波
バイアス電力がオン状態のときに、その効果を極大化す
ることができる。
高周波ソース電力に対してπだけ遅延させた場合におい
て、パルス高周波ソース電力がオフ状態、パルス高周波
バイアス電力がオン状態のときに、その効果を極大化す
ることができる。
【００８０】
【発明の効果】以上説明したように、本発明によれば、
ソース電力（高周波ソース電力）のみならずバイアス電
力（高周波バイアス電力）をも周期的にオン／オフさ
せ、かつ、バイアス電力（高周波バイアス電力）をソー
ス電力（高周波ソース電力）に対して遅延させるように
したので、電子の温度を最小化することができ、したが
って、チャージアップ損傷を誘発する電子シェーディン
グ（ＥＳＥ）を最小化することができ、チャージアップ
損傷による素子のフェイル（fail）を防止することがで
きる。
ソース電力（高周波ソース電力）のみならずバイアス電
力（高周波バイアス電力）をも周期的にオン／オフさ
せ、かつ、バイアス電力（高周波バイアス電力）をソー
ス電力（高周波ソース電力）に対して遅延させるように
したので、電子の温度を最小化することができ、したが
って、チャージアップ損傷を誘発する電子シェーディン
グ（ＥＳＥ）を最小化することができ、チャージアップ
損傷による素子のフェイル（fail）を防止することがで
きる。
【図１】 本発明の一実施の形態に係るプラズマエッチ
ング装置を示すブロック図である。
ング装置を示すブロック図である。
【図２】 インサイチュチャージアップモニタリングウ
ェーハを示す図である。
ェーハを示す図である。
【図３】 図２のＡ−Ａ′線に沿う垂直断面図である。
【図４】 高周波ソース電力と高周波バイアス電力が両
方とも持続波である場合における上記モニタリングウェ
ーハ上の第１および第２導電膜パターンについての電位
波形を示すグラフである。
方とも持続波である場合における上記モニタリングウェ
ーハ上の第１および第２導電膜パターンについての電位
波形を示すグラフである。
【図５】 コンタクトホールのアスペクト比に対する第
１導電膜パターンと第２導電膜パターンの平均電位の差
を示すグラフである。
１導電膜パターンと第２導電膜パターンの平均電位の差
を示すグラフである。
【図６】 コンタクトホールのアスペクト比を変えた場
合における高周波ソース電力に対する高周波バイアス電
力の位相遅延に対する第１導電膜パターンと第２導電膜
パターンの平均電位の差を示すグラフである。
合における高周波ソース電力に対する高周波バイアス電
力の位相遅延に対する第１導電膜パターンと第２導電膜
パターンの平均電位の差を示すグラフである。
【図７】 高周波ソース電力および高周波バイアス電力
がそれぞれ持続波（ＣＷ）または時変調（ＴＭ）の各場
合におけるコンタクトホールのアスペクト比に対する第
１導電膜パターンと第２導電膜パターンの平均電位の差
を示すグラフである。
がそれぞれ持続波（ＣＷ）または時変調（ＴＭ）の各場
合におけるコンタクトホールのアスペクト比に対する第
１導電膜パターンと第２導電膜パターンの平均電位の差
を示すグラフである。
【図８】 高周波ソース電力に対して位相差が２７０度
となるように高周波バイアス電力を時変調した場合にお
ける第１導電膜パターンおよび第２導電膜パターンにつ
いての時間に対する各平均電位ならびにこれら両方の平
均電位の差を示すグラフである。
となるように高周波バイアス電力を時変調した場合にお
ける第１導電膜パターンおよび第２導電膜パターンにつ
いての時間に対する各平均電位ならびにこれら両方の平
均電位の差を示すグラフである。
【図９】 高周波ソース電力および高周波バイアス電力
のオンオフ状態をそれぞれ変えた場合における高周波ソ
ース電力に対する高周波バイアス電力の位相遅延に対す
る第１導電膜パターンと第２導電膜パターンの平均電位
の差を示すグラフである。
のオンオフ状態をそれぞれ変えた場合における高周波ソ
ース電力に対する高周波バイアス電力の位相遅延に対す
る第１導電膜パターンと第２導電膜パターンの平均電位
の差を示すグラフである。
【図１０】 電子の温度と電子シェーディング（ＥＳ
Ｅ）との関係を説明するための図である。
Ｅ）との関係を説明するための図である。
【図１１】 従来のパルスプラズマを利用した場合にお
ける電子の温度変化を示すグラフである。
ける電子の温度変化を示すグラフである。
１００…プラズマエッチングチャンバ １０２…セラミック壁 １０４…コイル（第１電極） １０６…基板支持台（第２電極） １０８…ウェーハ １１０…アルミニウムプレート １２０…高周波ソース電力供給器 １２２，１３２…高周波電力発生器 １２４，１３４…ミクサ １２６，１３６…高周波電力増幅器 １２８，１３８…マッチングネットワーク １３０…高周波バイアス電力供給器 １４０…関数発生器 １５０…遅延関数発生器 ２００…モニタリングウェーハ ２０１…シリコンウェーハ ２０２…第１酸化膜 ２０６ａ…第１導電膜パターン ２０６ｂ…第２導電膜パターン ２０８…第２酸化膜 ２１０ａ…広いコンタクトホール ２１０ｂ…多数の狭いコンタクトホール ２１１ａ，２１１ｂ…パッドコンタクトホール
Claims (12)
- 【請求項１】 半導体基板上に形成された物質膜をエッ
チングして物質膜パターンを形成するためのプラズマエ
ッチング方法において、 エッチングチャンバ内の第１電極にソース電力を供給し
て前記エッチングチャンバ内にプラズマを発生させる段
階と、 前記エッチングチャンバ内の第２電極にバイアス電力を
供給する段階とを有し、 前記ソース電力および前記バイアス電力は、所定の位相
差を有するように、それぞれ周期的にオン／オフされる
ことを特徴とするプラズマエッチング方法。 - 【請求項２】 前記バイアス電力は、前記ソース電力に
対して遅延された位相差を有することを特徴とする請求
項１に記載のプラズマエッチング方法。 - 【請求項３】 前記遅延された位相差は、０から２πま
での範囲を有することを特徴とする請求項２に記載のプ
ラズマエッチング方法。 - 【請求項４】 前記遅延された位相差は、πであること
を特徴とする請求項３に記載のプラズマエッチング方
法。 - 【請求項５】 前記ソース電力および前記バイアス電力
のオン／オフ周期は、それぞれ２０μｓから８００μｓ
までの範囲を有することを特徴とする請求項１に記載の
プラズマエッチング方法。 - 【請求項６】 前記ソース電力および前記バイアス電力
のデューティ比は、それぞれ５％から８０％までの範囲
を有することを特徴とする請求項１に記載のプラズマエ
ッチング方法。 - 【請求項７】 前記ソース電力および前記バイアス電力
は、それぞれ約５０％のデューティ比を有することを特
徴とする請求項６に記載のプラズマエッチング方法。 - 【請求項８】 半導体基板上に形成された物質膜をエッ
チングして物質膜パターンを形成するためのプラズマエ
ッチング装置において、 プラズマエッチングチャンバと、 前記プラズマエッチングチャンバ内にプラズマを発生さ
せるために前記プラズマエッチングチャンバ内の第１電
極に高周波ソース電力を供給する第１高周波電力供給器
と、 前記第１高周波電力供給器で発生する高周波ソース電力
を所定の周期でオン／オフさせる変調波を発生させる第
１関数発生器と、 前記半導体基板の支持台が含まれる前記プラズマエッチ
ングチャンバ内の第２電極に高周波バイアス電力を供給
する第２高周波電力供給器と、 前記第２高周波電力供給器で発生した高周波バイアス電
力を当該高周波バイアス電力が前記高周波ソース電力に
対して所定の位相差を有するように所定の周期でオン／
オフさせる変調波を発生させる第２関数発生器とを有
し、 それによって、前記物質膜パターンの上部領域と、隣接
する物質膜パターンの間の下部領域との間に発生する電
荷分離を最小化することを特徴とするプラズマエッチン
グ装置。 - 【請求項９】 前記高周波バイアス電力は、前記高周波
ソース電力に対して遅延された位相差を有することを特
徴とする請求項８に記載のプラズマエッチング装置。 - 【請求項１０】 前記遅延された位相差は、０から２π
までの範囲を有することを特徴とする請求項９に記載の
プラズマエッチング装置。 - 【請求項１１】 前記高周波ソース電力および前記高周
波バイアス電力のオン／オフ周期は、それぞれ２０μｓ
から８００μｓまでの範囲を有することを特徴とする請
求項８に記載のプラズマエッチング装置。 - 【請求項１２】 前記高周波ソース電力および前記高周
波バイアス電力のデューティ比は、それぞれ５％から８
０％までの範囲を有することを特徴とする請求項８に記
載のプラズマエッチング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009703A KR100317915B1 (ko) | 1999-03-22 | 1999-03-22 | 플라즈마 식각 장치 |
| KR99P9703 | 1999-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311890A true JP2000311890A (ja) | 2000-11-07 |
Family
ID=19577317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080625A Pending JP2000311890A (ja) | 1999-03-22 | 2000-03-22 | プラズマエッチング方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000311890A (ja) |
| KR (1) | KR100317915B1 (ja) |
| TW (1) | TW412801B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324698A (ja) * | 2001-04-06 | 2002-11-08 | Eni Technologies Inc | パルス化インテリジェントｒｆ変調コントローラ |
| WO2008044633A1 (fr) * | 2006-10-06 | 2008-04-17 | Tokyo Electron Limited | Dispositif et procédé de gravure au plasma |
| JP2009059880A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | プラズマモニタリング方法及びプラズマモニタリングシステム |
| JP2009059991A (ja) * | 2007-09-03 | 2009-03-19 | Oki Electric Ind Co Ltd | プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法 |
| WO2009045736A1 (en) * | 2007-09-28 | 2009-04-09 | Varian Semiconductor Equipment Associates, Inc. | Charge neutralization in a plasma processing apparatus |
| US7988874B2 (en) | 2009-12-14 | 2011-08-02 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device and synchronous pulse plasma etching equipment for the same |
| JP2012009544A (ja) * | 2010-06-23 | 2012-01-12 | Tokyo Electron Ltd | 基板処理方法 |
| JP2013243418A (ja) * | 2013-09-12 | 2013-12-05 | Lapis Semiconductor Co Ltd | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム |
| US20140020831A1 (en) * | 2012-07-17 | 2014-01-23 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| KR20150146394A (ko) | 2014-06-19 | 2015-12-31 | 도쿄엘렉트론가부시키가이샤 | 절연막을 에칭하는 방법 |
| KR20200116055A (ko) | 2019-03-28 | 2020-10-08 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 장치 및 플라즈마 에칭 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10145297A1 (de) * | 2001-09-14 | 2003-04-10 | Bosch Gmbh Robert | Verfahren zum Einätzen von Strukturen in einen Ätzkörper mit einem Plasma |
| KR100402395B1 (ko) * | 2000-12-05 | 2003-10-22 | 준 신 이 | 중공의 음극과 플라즈마를 이용한 태양전지 양산용 실리콘질화막의 제조장치 |
| KR100733405B1 (ko) * | 2000-12-28 | 2007-06-29 | 주식회사 하이닉스반도체 | 디씨 바이어스 조절을 이용한 반도체소자의 식각방법 |
| DE10309711A1 (de) | 2001-09-14 | 2004-09-16 | Robert Bosch Gmbh | Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma |
| KR100455349B1 (ko) * | 2002-02-27 | 2004-11-06 | 권광호 | 플라즈마 발생 장치 및 이를 이용한 식각 방법 |
| JP4483231B2 (ja) * | 2003-08-27 | 2010-06-16 | ソニー株式会社 | 磁気メモリ装置の製造方法 |
| KR101510775B1 (ko) * | 2008-11-24 | 2015-04-10 | 삼성전자주식회사 | 동기식 펄스 플라즈마 에칭 장비 |
| KR101757818B1 (ko) | 2015-10-12 | 2017-07-26 | 세메스 주식회사 | 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0845903A (ja) * | 1994-07-27 | 1996-02-16 | Hitachi Ltd | プラズマエッチング方法 |
| JP3520577B2 (ja) * | 1994-10-25 | 2004-04-19 | 株式会社日立製作所 | プラズマ処理装置 |
| JP3220394B2 (ja) * | 1996-09-27 | 2001-10-22 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JPH10214822A (ja) * | 1997-01-30 | 1998-08-11 | Nec Corp | プラズマエッチング装置およびエッチング方法 |
-
1999
- 1999-03-22 KR KR1019990009703A patent/KR100317915B1/ko not_active IP Right Cessation
- 1999-03-26 TW TW088104790A patent/TW412801B/zh not_active IP Right Cessation
-
2000
- 2000-03-22 JP JP2000080625A patent/JP2000311890A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324698A (ja) * | 2001-04-06 | 2002-11-08 | Eni Technologies Inc | パルス化インテリジェントｒｆ変調コントローラ |
| US8852385B2 (en) | 2006-10-06 | 2014-10-07 | Tokyo Electron Limited | Plasma etching apparatus and method |
| WO2008044633A1 (fr) * | 2006-10-06 | 2008-04-17 | Tokyo Electron Limited | Dispositif et procédé de gravure au plasma |
| US10861678B2 (en) | 2006-10-06 | 2020-12-08 | Tokyo Electron Limited | Plasma etching apparatus and method |
| US10229815B2 (en) | 2006-10-06 | 2019-03-12 | Tokyo Electron Limited | Plasma etching apparatus and method |
| US9412567B2 (en) | 2007-08-31 | 2016-08-09 | Lapis Semiconductor Co., Ltd. | Plasma monitoring method and plasma monitoring system |
| US9005461B2 (en) | 2007-08-31 | 2015-04-14 | Lapis Semiconductor Co., Ltd. | Plasma monitoring method and plasma monitoring system |
| JP2009059880A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | プラズマモニタリング方法及びプラズマモニタリングシステム |
| JP2009059991A (ja) * | 2007-09-03 | 2009-03-19 | Oki Electric Ind Co Ltd | プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法 |
| WO2009045736A1 (en) * | 2007-09-28 | 2009-04-09 | Varian Semiconductor Equipment Associates, Inc. | Charge neutralization in a plasma processing apparatus |
| US7988874B2 (en) | 2009-12-14 | 2011-08-02 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device and synchronous pulse plasma etching equipment for the same |
| JP2012009544A (ja) * | 2010-06-23 | 2012-01-12 | Tokyo Electron Ltd | 基板処理方法 |
| US8685267B2 (en) | 2010-06-23 | 2014-04-01 | Tokyo Electron Limited | Substrate processing method |
| US9514967B2 (en) * | 2012-07-17 | 2016-12-06 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| US20140020831A1 (en) * | 2012-07-17 | 2014-01-23 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| US10522331B2 (en) | 2012-07-17 | 2019-12-31 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| JP2013243418A (ja) * | 2013-09-12 | 2013-12-05 | Lapis Semiconductor Co Ltd | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム |
| KR20150146394A (ko) | 2014-06-19 | 2015-12-31 | 도쿄엘렉트론가부시키가이샤 | 절연막을 에칭하는 방법 |
| CN105304484A (zh) * | 2014-06-19 | 2016-02-03 | 东京毅力科创株式会社 | 绝缘膜的蚀刻方法 |
| US9312105B2 (en) | 2014-06-19 | 2016-04-12 | Tokyo Electron Limited | Method for etching insulation film |
| TWI632606B (zh) * | 2014-06-19 | 2018-08-11 | 東京威力科創股份有限公司 | Method of etching an insulating film |
| KR20200116055A (ko) | 2019-03-28 | 2020-10-08 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 장치 및 플라즈마 에칭 방법 |
| US11145493B2 (en) | 2019-03-28 | 2021-10-12 | Tokyo Electron Limited | Plasma etching apparatus and plasma etching method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100317915B1 (ko) | 2001-12-22 |
| KR20000060991A (ko) | 2000-10-16 |
| TW412801B (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI689986B (zh) | 電漿處理方法及電漿處理裝置 | |
| JP2000311890A (ja) | プラズマエッチング方法および装置 | |
| US8419958B2 (en) | Using positive DC offset of bias RF to neutralize charge build-up of etch features | |
| US6642149B2 (en) | Plasma processing method | |
| US5753066A (en) | Plasma source for etching | |
| JP5214451B2 (ja) | 基板からフッ素化ポリマーを除去する装置及び方法 | |
| US11075057B2 (en) | Device for treating an object with plasma | |
| EP0591975B1 (en) | Two parallel plate electrode type dry etching apparatus | |
| JP2008147659A (ja) | 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム | |
| JP2001257199A (ja) | プラズマ処理方法及び装置 | |
| KR100253080B1 (ko) | 반도체 장치의 건식식각 방법 및 그 제조 장치 | |
| WO2000031787A1 (fr) | Dispositif de gravure a sec et procede de gravure a sec | |
| JPH0892765A (ja) | エッチング方法 | |
| JPH11288798A (ja) | プラズマ生成装置 | |
| JPH11297679A (ja) | 試料の表面処理方法および装置 | |
| JPH08255782A (ja) | プラズマ表面処理装置 | |
| US6719873B1 (en) | Method and apparatus for preventing plasma formation | |
| JPH104085A (ja) | ドライエッチング方法および装置 | |
| JP2000208496A (ja) | ドライエッチング装置および半導体装置の製造方法 | |
| JPH1167725A (ja) | プラズマエッチング装置 | |
| JP3599670B2 (ja) | プラズマ処理方法および装置 | |
| JPH10321399A (ja) | プラズマ処理方法及び装置 | |
| TWI796727B (zh) | 電漿處理裝置及電漿處理方法 | |
| JPH10154699A (ja) | リモートプラズマ型プラズマ処理装置 | |
| JP2000012529A (ja) | 表面加工装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |