TW412801B - Process and apparatus for plasma etching - Google Patents

Process and apparatus for plasma etching Download PDF

Info

Publication number
TW412801B
TW412801B TW088104790A TW88104790A TW412801B TW 412801 B TW412801 B TW 412801B TW 088104790 A TW088104790 A TW 088104790A TW 88104790 A TW88104790 A TW 88104790A TW 412801 B TW412801 B TW 412801B
Authority
TW
Taiwan
Prior art keywords
item
radio frequency
patent application
scope
power source
Prior art date
Application number
TW088104790A
Other languages
English (en)
Inventor
Wan-Jae Park
Kyoung-Sub Shin
Ji-Soo Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW412801B publication Critical patent/TW412801B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146Amplitude modulation, includes pulsing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Description

A7 B7
JiSOpii.doc/O^t1 412801 五、發明說明(/ ) 枝術領域_ (請先閱讀背面之注意事項再填寫本頁) 本發明是有關於一種用於半導體元件之方法及裝置, 且特別是有關於一種用於電漿蝕刻之方法及裝置。 發明背曼 一種廣泛用於產生電漿的方法爲反應性離子蝕刻法, 其具有二個電極’ 一個爲接地’且另〜個藉由交流(AC)電 源(一般爲RF電源),應用於形成電漿。電漿包含離子與電 子對,且電漿的特性例如電子溫度、電漿密度和離子能量 等皆依照RF電源之功率改變。 然而,上述之方法有很高的製程壓力,因此其無法形 成良好的圖案,且無法獨立控制電漿的一些特性與離子能 量。 於是’ 一種新的方法,使用低壓高密度電漿源,可在 低壓下獨立控制電漿特性與離子能量。此方法藉由運用來 源電力產生電駿且控制入射在基板上的離子能量。 經濟部智慧財產局員工消費合作社印製 低壓高密度電漿源具有高蝕刻速率,係藉由維持密度 高於10"cm_3,而壓力在幾個mT或更低,因此可執行高非 等向性蝕刻製程來源電力與RF偏壓電力爲個別分開, 此構造產生電漿且RF偏壓電力接著吸引在電漿裡的離子 和電子至基板’因此其可控制離子入射基板的能量。 低壓高密度電漿源例如包括感應偶合電漿(Inductively Coupled Plasma ’ ICP)、電子迴旋共振(Electron Cyclotron Resonance,ECR)電獎' 赫立孔波電獎(Helicon wave plasma) ' 表面波電漿(Surface Wave Plasma,SWP)以及其他種類。同 4 本紙張尺度適用中國國私標準(CNS)A4規格<21〇 x 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 _B7__ 五、發明說明(1 ) 樣地,新的電漿來源目前正積極的發展中。 然而,低壓高密度電漿源會有個問題,是由於電子與 離子之間穿過護套的移動方向不同導致帶電荷損害。 尤其是,存在的離子與電子彼此具有相同的數量,因 此根據熱力學原理,電中性情況維持著帶電粒子。在電漿 中,因爲電子比離子輕,電子的移動速度會快於離子的移 動速度。 電子與離子在電漿中會有各種移動方向。然而,在基 板與電漿的界面,電子首先注入基板,然後具有電子場之 護套使得電子不再注入至基板,係因護套使得電子被排斥 而離子被吸引。 因此,電子至基板之垂直方向分量持續地降低,而電 子至基板平行方向分量增加。相反地,離子至基板之垂直 方向分量增加,係因爲離子被護套之電子場加速至基板, 導致直線方向的離子增強。 因此,具有較強水平方向分量的電子到達圖案的頂部, 而具有較強垂直方向分量的離子到達圖案的底部,如第1A 圖所示,而發生電荷分離。這種現象稱爲電子陰影效應 (Electron Shading Effect,ESE) 0 參照數字2係表示下層材料層,參照數字6係表示圖 案之間的接觸窗開口或空間,參照數字8係表示正電離子, 參照數字10係表示電子。 當電子的高寬比Uspect radio)愈增加,ESE現象就愈嚴 重。結果,由於分別在圖案4之頂端與底端的電子10與 (請先閱讀背面之泫意事項再填寫本頁) ^5' ϋ n n n ϋ ( * n ϋ n n .fi I n n n n I— 1 ϋ ϋ ϋ . 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 五、發明說明(>) 正電荷8增加,帶電荷損害就會愈嚴重。另外,電子10 的溫度愈增加,帶電荷損害就愈嚴重。 例如,若下層材料層爲閘極電極,在形成圖案4之蝕 刻製程期間,閘極電極上累積正電荷,且因此產生電流穿 透閘極絕緣層。結果,發生帶電荷損害如閘極絕緣層某些 特性的退化和起始電壓的改變等。 電子溫度高表示電子熱移動速度高,因此不容易吸引 電子至圖案4之底部。相反地,若電子10溫度低,如第1B 圖所示,降低電子10的熱移動速度,因此可容易吸引電 子10至圖案4的底部。也就是說,ESE現象降低。 爲了避免由電漿蝕刻而造成的帶電荷損害,使用一種 降低電子溫度的方法。通常,使用週期性開關RF來源電 力的脈衝電漿法。 第2圖是繪示當使用習知的脈衝電漿時,電子溫度改 變的關係圖。
參照第2圖,當RF來源電力分別地開關各200微秒, 在此RF來源電力狀況下,電子溫度降低至l/e(e爲自然指 數)D 然而,只是週期性開關RF來源電力的方法並不能有 效地防止帶電荷損害。 ! 發明之槪述 本發明即爲了解決上述之問題,本發明之目的在提供 一種電漿飩刻之方法及裝置,用以使電子溫度達到最小, 以有效地避免帶電荷損害。 6 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) I -1 I n I-iTOJI I n I I 1 n n I - A7 B7 '---------- 五、發明說明(午) 本發明是關於一種電紫蝕刻之方法及裝置。使用Icp 來源作爲低壓高密度電漿源。RF偏壓電力如同RF源電力 週期性地切換開與關(οη/off) ’且RF偏壓電力的相位對 來源電力的相位延遲。使用這個方法與裝置,電子溫度命 達到最小’因此產生帶電荷損害之電子陰影效應(ESE)會 達到最小,且可防止元件損壞。 胃 圖式之簡單說明 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例’並配合所附圖式,作詳細說明如下: 第1A圖與第1B圖是繪示電子溫度與ESE現象之間的 關係; 第2圖是繪示習知一種當使用脈衝電漿,電子溫度改 變的關係圖; 第3圖是繪示本發明用於脈衝電漿蝕刻之裝置; 第4圖是繪是依照本發明之原處(in-situ)帶電荷監測晶 片之透視圖, 第5圖是繪示第4圖中沿著線A-A1的剖面圖; 第6圖是繪示當RF來源電力與RF偏壓電力均爲連續 波時,依照在帶電荷監測晶片上之第一和第二導電圖案的 電位形式; 第7圖是繪示當RF來源電力與RF偏壓電力均爲連續 波時,依照接觸窗開口之高寬比,第一導電圖案與第二導 電圖案之間的平均電位差(AVdc)的關係圖; 第8圖是繪示當函數相延遲時,第一導電圖案與第二 7 未紙張尺度適用中國國家標準(CNS)aT規格(210 X 297公釐) '' f請先閱讀背面之注意事項再填寫本頁) 訂---------線! 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 >4; A7 _B7_ 五、發明說明(f ) 導電圖案之間的平均電位差(AVdc)的關係圖; 第9圖是繪示依照每一 RF來源電力與RF偏壓電力情 況之接觸窗高寬比,第一導電圖案與第二導電圖案之間的 平均電位差(AVdc)的關係圖; 第10圖是繪示當RF偏壓電力對RF來源電力之相位 延遲3ττ/2時,分別用於第一導電圖案與第二導電圖案之 平均電位(Vdc)及兩者之間的平均電位差(AVdc)對時間的 關係圖;以及 第11圖是繪示用於每一 RF來源電力與RF偏壓電力 情況,第一導電圖案與第二導電圖案之間的平均電位差(△ Vdc)。 圖式標號之簡單說明 2 :下層材料層 4 :圖案 6:接觸窗開口 8:正電離子 10 :電子 100 :電漿蝕刻反應室 102 :陶瓷壁 104 :第一電極 106 :基板支擦 108 ·晶片 110 : t呂板 120 : RF來源電力供應器 8 本紙張尺度適^中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 ---------線! ! iUMt A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明(<) 122 ’· RF電力產生器 12 4 ·混合益 126 : RF電力放大器 128 :機械網路 130 : RF偏壓電力供應器 132 : RF電力產生器 134 :混合器 136 : RF電力放大器 138 :機械網路 140 :函數產生器 150 :延遲函數產生器 200 :監測晶片 201 :矽晶片 202 :第一氧化層 204a、204b :複晶ίΐ夕層 205a、205b :矽化鎢層 206a :第一導電層圖案 206b :第二導電層圖案 208 :第二氧化層 210a :大型接觸窗開口 210b :小型接觸窗開口 21h、211b :墊接觸窗開口 220a :第一導電層圖案之電位 220b :第二導電層圖案之電位 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) B7 五、發明說明(q ) 220a-l :第一導電層圖案之平均電位 220b-l :第二導電層圖案之平均電位 較隹實施例之詳細說明 本發明之較佳實施例將參照第3圖至第11圖作說曰月。 第3圖是繪示用於本發明之脈衝電漿蝕刻的裝置。 參照第3圖,依照本發明之實施例用於電漿蝕刻之裝 置’包括電漿蝕刻反應室100、RF來源電力供應器12〇、 RF偏壓電力供應器130、函數產生器140、延遲函數產生 器150以及機械網路128與138。 利用低壓高密度電漿源,使用電漿蝕刻之裝置於鈾刻 半導體基板或薄層,例如形成在基板上之絕緣層或導電層 的材料層。低壓高密度電漿源係選自於由ICP、ECR、赫 立孔波電漿及SWP所組成族群中的一種,但是並不限於 此。以ICP來源作爲例子。 電漿蝕刻反應室100包括圓柱型陶瓷壁102及纏繞在 陶瓷壁上的單轉線圈104。由銅製成的線圈104爲用於RF 來源電力的第一電極。 在反應室100中的基板支撐106係用於支撐晶片,晶 片需用於蝕刻,作爲第二電極。支撐106位在低於線圈所 在平面下3cm。 電漿蝕刻氣體經由在反應室100上部分之鋁板110的 氣體注入口注入,且在反應完畢之後,藉由渦輪分子幫浦 (Turbo Molecular Pump,TMP)抽離反應室 100。 RF來源電力供應器120提供13.56MHz之RF電力至第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
一6J· 1 n H I ^1 1 n I - n fl· I I— 1 - t— - n - ΙΊ - 1 n I 1 ϋ I 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(及) 一電極104,以在反應室100中產生電漿。 RF電力供應器120包括RF電力產生器122、混合器124 及RF電力放大器126。 RF電力產生器122例如爲震盪器,用於產生RF電力。 RF電力及藉由函數產生器140產生之時間調節控制波形在 混合器124中混合,然後輸出RF來源電力週期性開關之 脈衝RF來源電力至RF電力放大器126。RF電力放大器126 收到來自混合器124的脈衝RF來源電力,然後在將其放 大之後輸出。在此時,從RF電力放大器126輸出之脈衝 RF來源電力增益矽經由迴路控制。 來自RF來源電力供應器120的RF來源電力具有週期 20微秒至800微秒,且400微秒較佳,以及效能比例(duty radio)5%至80%,且50%較佳。在此時,效能比例表示藉 由RF電力週期,RF電力對時間開(〇n)狀態,除以對時間 開與關(on and off)狀態之値。 RF偏壓電力供應器130提供Π.56MHz之RF電力至第 二電極,以吸引離子與電子至晶片。 RF電力供應器包括RF電力產生器132、混合器134、 RF電力放大器136、以及相似於RF來源電力供應器120, 用於控制RF偏壓電力增益之迴路。 來自RF電力產生器132如震盪器,以及藉由延遲函數 產生器150產生之時間調整波形的RF電力在混合器134 中混合,然後輸出週期性開關RF偏壓電力之脈衝RF偏壓 電力至RF電力放大器136。RF電力放大器136收到來自 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) ^eJ· n n n n I ί I I II u I n f i I n K n · Α7 經濟部智慧財產局員工消費合作社印製 五、發明說明(”) 混合器134的脈衝RF偏壓電力,然後在將其放大之後輸 出。在此時,從RF電力放大器136輸出之脈衝RF偏壓電 力增益係經由迴路控制。 來自RF偏壓電力供應器130的RF來源電力具有週期 20微秒至800微秒,且400微秒較佳,以及效能比例5% 至80%,且50%較佳。 函數產生器140與延遲函數產生器150皆收到觸發訊 號,亦即來自外部的標準訊號。 延遲函數產生器150爲本發明之最重要部分之一。其 藉由相差’ Ψ 1產生時間調整波形(time modulated wave form)。於是,藉由相差V延遲對脈衝RF來源電力之脈衝 偏壓電力。在此時,相差'Ψ'具有範圍0至,且π/2至 3ΤΓ/2較佳,並且,爲τι更佳。 相似地,經由機械網路138應用脈衝RF偏壓電力至第 二電極106。然後藉由吸引離子至晶片108執行電漿蝕刻 製程。 使用依照本發明上述用於電漿蝕刻的裝置執行下列實 際製程D 第4圖是繪示依照本發明之原處(m-S1tu)帶電荷監測晶 片的透視圖,以及第5圖是繪示在第4圖中沿著線A-A4勺 剖面圖。 首先,關於第4圖,提供監測晶片200。 參照第5圖,監測晶片藉由下列程序製造。也就是, 在矽晶片201上沉積第一氧化層202,然後在第一氧化層 (請先閱讀背面之注意事項再填寫本頁)
I UT. * ϋ n ii n n n^OJ· n n —1 ί— I ί— I I n ϋ ϋ I— n ( n ϋ n n n ϋ ϋ n n n I— I 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公t ) 412801 4 5 i I doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(⑷) 202上形成第一與第二導電層圖案206a與206b。第一與第 二導電層圖案206a與206b係由連續地沉積且微影複晶矽 層204a與204b及矽化鎢層205a與205b而製成。沉積1.6 微米之第一氧化層202,以隔絕第一與第二導電層圖案206a 與 206b 。 接著,在包括第一與第二導電層圖案206a與206b之 第一氧化層202上沉積第二氧化層208。使用接觸窗開口 形成罩幕如光阻圖案,蝕刻第二氧化層208。結果,形成 一大型接觸窗開口 210a以暴露出部分第一導電層圖案 206a,以及同時地形成無數小型接觸窗開口 210b以暴露出 部分第二導電層圖案206b。同樣地,在第一與第二導電層 圖案206a與206b上進一步形成墊接觸窗開口 211a與 211b,且同時地使第一與第二導電層圖案206a與206b連 接至示波器。大型接觸窗開口 210a具有尺寸 2.1cm*1.65cm,以及無數小型接觸窗開口 2I0b具有開口數 目281*106且每個尺寸0.2微米*0.2微米。 在移除光阻圖案之後,將晶片200移進蝕刻反應室 100 0 藉由二條電線,分別連接墊接觸窗211a與211b之第 一與第二導電層圖案底部至在真空中的示波器。因此,我 們可經由示波器觀察電漿對大型接觸窗開口 210a與無數 小型接觸窗開口 210b的影響。 注入新的氣體如氬(Ar)或(He)於蝕刻反應室100中。脈 衝RF來源電力與脈衝RF偏壓電力皆具有週期400微秒與 (請先聞讀背面之注意事項再填寫本頁)
I n I HI 1 -i-rej· ϋ In n ϋ 1 ϋ I l I n n I I ϋ I— n n ϋ ϋ J n I 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 45 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(// ) 效能比例50%。RF偏壓電力延遲在範圍0至2/r。 第6圖是繪示當RF來源電力與RF偏壓電力皆爲連續 波時,在帶電荷監測晶片上之第一與第二導電圖案的電位 圖形。在此時,無數小型接觸窗之高寬比爲4。 我們可看出第二導電層圖案206b之電位(參考數字220b 之圖)的平均電位(Vdc)(參考數字220b-l)高於第一導電層圖 案206a之電位(參考數字220a之圖)的平均電位(Vdc)(參考 數字220a-l)。這表示因爲ESE現象,電子到達無數小型 接觸窗開口 210b底部比到達大型接觸窗開口 210a底部困 難。 第7圖是繪示當RF來源電力與RF偏壓電力均爲連續 波時,依照接觸窗開口之高寬比,第一導電圖案與第二導 電圖案之間的平均電位差(AVdc)的關係圖。 參照第7圖,平均電位差(△Vdc)與高寬比成正比,直 到高寬比爲4,且當高寬比超過4時降低。這個趨勢與W. W. DostaUk之"高密度電漿製程用於極高高寬比結構之電子陰 影效應M(P2Id,p. 160,1998)的結果相似。 第8圖是繪示當函數相延遲時,第一導電圖案與第二 導電圖案之間的平均電位差(AVdc)的關係圖。其顯示用於 各種高寬比之接觸窗開口所量測之平均電位差(△ Vdc)的量 測結果。 在第8圖中,當相延遲(Ψ)對所有的高寬比爲7Γ時,除 了高寬比爲i,平均電位差(Δν^)具有最低的水平。 第9圖是繪示依照每一RF來源電力與RF偏壓電力情 L4 (請先閱讀背面之注意事項再填寫本頁) 訂---------線! 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 45 8 忿祕i A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(P ) 況之接觸窗高寬比,第一導電圖案與第二導電圖案之間的 平均電位差(AVdc)的關係圖。在此時,RF來源電力與RF 偏壓電力皆爲時間調整之情況時,細分爲一些各種相差情 況。 參照第9圖,我們可看出均爲時間調整情況具有最低 水平的平均電位差(AVdc)。另一方面,只有RF來源電力 爲時間調整情況時,未明顯地顯示出平均電位差(Δν&)降 低的影響。 如第8圖與第9圖所示,當使用相控制脈衝電漿時, 可降低ESE現象,且特別是當RF來源電力與RF偏壓電 力均爲時間調整時,ESE現象會最小。 第10圖是繪示當RF偏壓電力對RF來源電力之相位 延遲3π/2時,分別用於第一導電圖案與第二導電圖案之 平均電位(Vdc)及兩者之間的平均電位差(Δ Vdc)對時間的 關係圖。 爲了分析關於相位延遲的影響,如第10中所示,可觀 察到用於四個區域,開/開、開/關、關/關和關/開區域之平 均電位差(AVdc)。在此時,無數小型接觸窗開口之高寬比 爲8。 我們可看出在此四個區域之平均電位差(Δ Vdc)均爲正 値。 第11圖是繪示用於每一 RF來源電力與RF偏壓電力 情況,第一導電圖案與第二導電圖案之間的平均電位差(△ Vdc)。 (請先閱讀背面之注意事項再填寫本頁) r— — — —— — 訂---------線- 本紙張尺度適用中國國家標準(CNS)A4現格(210 X 297公釐) Α7 41Τ801_ 五、發明說明(Μ) 在第Π圖中,當相差爲π時,在四個區域中之平均電 位差(Δν^)均具有最低水平。此相似於第8圖中之平均電 位Vdc的趨向。在此時,無數小型接觸窗開口之高寬比爲 8 ° 特別是,當脈衝RF來源電力爲關的狀態且脈衝RF偏 壓電力爲開的狀態時,平均電位差(AVdc)明顯地降低。 如上所述,依照本發明之電漿蝕刻的製程與裝置,當 RF偏壓電力爲時間調整如同RF來源電力爲時間調整,且 脈衝RF偏壓電力對脈衝RF來源電力延遲時,電子溫度爲 最小。因此,ESE現象會最小。 而且,當脈衝RF偏壓電力對脈衝RF來源電力延遲, 且脈衝RF來源電力爲開的狀態及脈衝RF偏壓電力爲開的 狀態時,可使最小ESE效應達到最高。 雖然本發明已以一較佳實施例揭露如上,然任何熟習 此技藝者可知在不脫離本發明之精神和範圍內,當可作各 種之更動與潤飾。 (請先閱讀背面之注意事項再填寫本頁) , -線· 經濟部智慧財產局員工消費合作社印*':衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部中央梂隼局負工消費合作社印装 A8415^01〇 oik eg Oo 六、申請專利範圍 1. 一種用於電漿蝕刻形成在基板上之一材料層以形成 材料層圖案的方法,該方法包括下列步驟: 藉由在一鈾刻反應室中,應用一無線電波頻電力源至 在該蝕刻反應室之第一電極以形成一電漿;以及 施用一無線電波頻偏壓電力源至一第二電極,該第二 電極包括在該反應室中之該基板的一支撐,其中該無線電 波頻電力源與該無線電波頻偏壓電力源週期性地開與關, 以在兩者之間具有一預定相位差,藉以使該材料層圖案之 頂端區域及該材料層圖案鄰接之底端區域間的電荷分離達 到最小。 2. 如申請專利範圍第1項所述之方法,其中該無線電 波頻偏壓電力源具有對該無線電波頻電力源之一延遲相位 差。 3. 如申請專利範圍第2項所述之方法,其中該延遲相 位差具有範圍在0至2ττ。 4. 如申請專利範圍第1項或第2項所述之方法,其中 該開與關之週期具有範圍在20微秒至800微秒。 5. 如申請專利範圍第1項或第2項所述之方法,其中 該無線電波頻電力源與該無線電波頻偏壓電力源具有一效 能比例,該效能比例在範圍約5%至80%。 6. 如申請專利範圍第1項所述之方法,其中該來源爲 一低壓高密度電漿來源。 7. 如申請專利範圍第1項所述之方法,其中該材料層 係選自於由一絕緣層、一導電層和一半導體層所組成族群 ---------裝------1訂------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家橾準(CNS ) Α4规格(2ΙΟΧ297公釐) 41^01- /0 0 6 A8 B8 CS D8 、申請專利範圍 中的一種材料。 8. —種用於電漿蝕刻形成在一基板上之一材料層以形 成材料層圖案的裝 該裝置包括: 經濟部中央標隼局負工消費合作社印裝 一電漿蝕刻反應室; 在該反應室中,一第一無線電波頻電力供應器連接至 該反應室中之一第一電極以產生一電漿; 一第一無線電波頻函數產生器,用於產生一第一調整 波形,以調整來自該第一無線電波頻電力供應器之該無線 電波頻電力週期性地開與關; 一第二無線電波頻電力供應器連接至一第二電極,用 於施用一無線電波頻偏壓電力,該第二電極包括在該反應 室中之該基板的一支撐;以及 一第二函數產生器,用於產生一調整波形,以調整藉 由該第二電力供應器產生之該無線電波頻偏壓電力,其中 地該第二函數產生器使得該無線電波頻電力源與該無線電 波頻偏壓電力來源具有一預定的相位差,藉以使該材料層 圖案之一頂端區域及該材料層圖案鄰接之一底端區域之間 的電荷分離達到最小。 9.如申請專利範圍第8項所述,其中該無線電 波頻偏壓電力來源具有對該無線電波 相位差。 10. 如申請專利範圍第9項所述之 位差具有範圍在0至2;τ。 11. 如申請專利範圍第8項或第9項所述忍 力來源之一延遲 其中 ---------裝---'--—訂------0 (請先閲讀背面之注意事項再填寫本頁) 上·-. 本紙張尺度適用中國國家標準(CNS ) A4g_( 210X2S»7公釐) 41s5)§iQA/006 A8 ΰ8 C8 D8 、申請專利範圍 該開與關之週期具有範圍在20微秒至800 12.如申請專利範圍第8項或第9項所遽 該無線電波頻電力來源與該無線電波頻偏壓竃 一效能比例,該效能比例在範圍約5%至80%。 Π.如申請專利範圍第8項所^^^法,其中該來源爲
    低壓高密度電漿來源。 M.如申請專利範圍第8項所述之11 A 係選自於由一絕緣層、一導電層和一半\ 中的一種材料。 其中該材料層 層所組成族群 ---------^--->---ΪΤ------.^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印装 19 本紙張尺度逍用中國國家標準(CNS ) A4规格(210 X 297公釐)
TW088104790A 1999-03-22 1999-03-26 Process and apparatus for plasma etching TW412801B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009703A KR100317915B1 (ko) 1999-03-22 1999-03-22 플라즈마 식각 장치

Publications (1)

Publication Number Publication Date
TW412801B true TW412801B (en) 2000-11-21

Family

ID=19577317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104790A TW412801B (en) 1999-03-22 1999-03-26 Process and apparatus for plasma etching

Country Status (3)

Country Link
JP (1) JP2000311890A (zh)
KR (1) KR100317915B1 (zh)
TW (1) TW412801B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392013B (zh) * 2003-08-27 2013-04-01 Sony Corp Dry etching method and manufacturing method of magnetic memory device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145297A1 (de) * 2001-09-14 2003-04-10 Bosch Gmbh Robert Verfahren zum Einätzen von Strukturen in einen Ätzkörper mit einem Plasma
KR100402395B1 (ko) * 2000-12-05 2003-10-22 준 신 이 중공의 음극과 플라즈마를 이용한 태양전지 양산용 실리콘질화막의 제조장치
KR100733405B1 (ko) * 2000-12-28 2007-06-29 주식회사 하이닉스반도체 디씨 바이어스 조절을 이용한 반도체소자의 식각방법
US6459067B1 (en) * 2001-04-06 2002-10-01 Eni Technology, Inc. Pulsing intelligent RF modulation controller
DE10309711A1 (de) 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
KR100455349B1 (ko) * 2002-02-27 2004-11-06 권광호 플라즈마 발생 장치 및 이를 이용한 식각 방법
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5407019B2 (ja) * 2007-08-31 2014-02-05 ラピスセミコンダクタ株式会社 プラズマモニタリング方法
JP4914789B2 (ja) * 2007-09-03 2012-04-11 ラピスセミコンダクタ株式会社 プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
KR101510775B1 (ko) * 2008-11-24 2015-04-10 삼성전자주식회사 동기식 펄스 플라즈마 에칭 장비
KR101286242B1 (ko) 2009-12-14 2013-07-15 삼성전자주식회사 반도체 소자 제조 방법
JP5558224B2 (ja) * 2010-06-23 2014-07-23 東京エレクトロン株式会社 基板処理方法
JP5822795B2 (ja) 2012-07-17 2015-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5837012B2 (ja) * 2013-09-12 2015-12-24 ラピスセミコンダクタ株式会社 モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
JP6327970B2 (ja) 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
KR101757818B1 (ko) 2015-10-12 2017-07-26 세메스 주식회사 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치
JP7061981B2 (ja) 2019-03-28 2022-05-02 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845903A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd プラズマエッチング方法
JP3520577B2 (ja) * 1994-10-25 2004-04-19 株式会社日立製作所 プラズマ処理装置
JP3220394B2 (ja) * 1996-09-27 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置
JPH10214822A (ja) * 1997-01-30 1998-08-11 Nec Corp プラズマエッチング装置およびエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392013B (zh) * 2003-08-27 2013-04-01 Sony Corp Dry etching method and manufacturing method of magnetic memory device

Also Published As

Publication number Publication date
JP2000311890A (ja) 2000-11-07
KR100317915B1 (ko) 2001-12-22
KR20000060991A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
TW412801B (en) Process and apparatus for plasma etching
US5779925A (en) Plasma processing with less damage
JP6484665B2 (ja) 高アスペクト比フィーチャをエッチングするための多周波電力変調
KR101286242B1 (ko) 반도체 소자 제조 방법
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
JP4351755B2 (ja) 薄膜作成方法および薄膜作成装置
KR100514150B1 (ko) 기판 에칭 방법 및 장치
US20070175856A1 (en) Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation
KR20130028873A (ko) 건식 금속 에칭 방법
EP3007208A1 (en) Method of processing target object
JP6488150B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR101346897B1 (ko) 에칭 방법 및 플라즈마 처리 시스템
TW201802860A (zh) 處理設備及處理襯底的方法
JPH0992645A (ja) 半導体装置の製造方法と製造装置
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
JP2006508541A (ja) 基板帯電ダメージを抑制するための方法及び装置
Delprat et al. Patterned platinum etching studies in an argon high-density plasma
JP2750430B2 (ja) プラズマ制御方法
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
JP3704423B2 (ja) 表面処理装置
JP4262455B2 (ja) 半導体装置の製造方法と製造装置
Wickramanayaka et al. Magnetically Enhanced Dual Frequency Capacitively Coupled Plasma Source for Large-area Wafer Processing
Shin et al. Suppression of topography dependent charging using a phase-controlled pulsed inductively coupled plasma
KR19980014175A (ko) 플라즈마를 이용하는 건식식각방법
JPH1022264A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees