KR100253080B1 - 반도체 장치의 건식식각 방법 및 그 제조 장치 - Google Patents

반도체 장치의 건식식각 방법 및 그 제조 장치 Download PDF

Info

Publication number
KR100253080B1
KR100253080B1 KR1019970027274A KR19970027274A KR100253080B1 KR 100253080 B1 KR100253080 B1 KR 100253080B1 KR 1019970027274 A KR1019970027274 A KR 1019970027274A KR 19970027274 A KR19970027274 A KR 19970027274A KR 100253080 B1 KR100253080 B1 KR 100253080B1
Authority
KR
South Korea
Prior art keywords
source
power
etching
line width
plasma
Prior art date
Application number
KR1019970027274A
Other languages
English (en)
Other versions
KR19990003408A (ko
Inventor
신경섭
지경구
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970027274A priority Critical patent/KR100253080B1/ko
Priority to TW087102004A priority patent/TW445542B/zh
Priority to CN98114842A priority patent/CN1129959C/zh
Priority to JP10170790A priority patent/JPH1167741A/ja
Publication of KR19990003408A publication Critical patent/KR19990003408A/ko
Application granted granted Critical
Publication of KR100253080B1 publication Critical patent/KR100253080B1/ko
Priority to US09/832,426 priority patent/US20010051438A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 미세 패턴의 플라즈마 식각시 그 선폭을 유지시키는 반도체 장치의 건식식각 방법 및 그 제조 장치에 관한 것으로, 반도체 기판내지 상기 반도체 기판상에 형성된 소정의 막상에 식각 부위가 노출되도록 포토레지스트막 패턴을 형성하여 상기 반도체 기판내지 상기 소정의 막을 건식 식각하는 방법에 있어서, 식각 챔버 내의 일 전극에 RF 소오스 파우어를 인가하여 상기 식각 챔버 내에서 플라즈마를 형성하는 단계와, 상기 식각 챔버 내의 상기 반도체 기판을 지지하는 다른 전극에 RF 바이어스 파우어를 인가하는 단계와, 상기 RF 소오스 파우어 및 RF 바이어스 파우어를 주기적으로 온/오프 시키고, 상기 RF 소오스 파우어와 상기 RF 바이어스 파우어가 소정의 위상차를 갖도록 하는 단계를 포함한다. 이 때, 상기 식각부위 양측의 포토레지스트막 패턴의 소정 부분이 식각되지 않고 남고, 상기 식각되지 않은 포토레지스트막 패턴 상에 폴리머가 형성되어 상기 식각부위의 선폭이 유지되도록 한다. 이와 같은 반도체 장치의 제조 방법 및 그 제조 장치에 의해서, RF 소오스/바이어스 파우어를 온/오프 시키고, 그 위상차를 조절하여 콘택홀의 선폭을 유지시킬 수 있고, 식각공정시 포토레지스트막에 형성되는 폴리머의 양을 조절하여 콘택홀의 선폭을 줄일 수 있다.

Description

반도체 장치의 건식식각 방법 및 그 제조 장치(Process and Fabrication Apparatus for Dry Etchig Semiconductor Device)
본 발명은 반도체 장치의 건식식각 방법 및 그 제조 장치에 관한 것으로, 좀 더 구체적으로는 RF 소오스 파우어(source power) 및 RF 바이어스 파우어(bias power)를 시간 변조(time modulation)하여 주기적으로 온/오프(on/off) 시키고, 상기 RF 소오스 파우어와 상기 RF 바이어스 파우어의 위상차(phase difference)를 조절하여 0.25㎛ 이하의 선폭을 갖는 콘택홀을 형성할 수 있는 반도체 장치의 건식식각 방법 및 그 제조 장치에 관한 것이다.
반도체 소자가 고집적화 됨에 따라 그 제조 공정의 난이도가 점점 증가되고 있다.
플라즈마 소오스를 이용한 건식식각 공정에 있어서, 쿼터 미크론(quarter micron) 이하의 디자인 룰(design rule)을 갖는 미세 패턴을 형성하기 위해서는 저압 고밀도 플라즈마 소오스(low pressure high density plasma source)의 사용이 요구된다.
상기 저압 고밀도 플라즈마 소오스는 수 mtorr 이하에서도 1011cm-3이상의 플라즈마 밀도(plasma density)를 유지함으로써 높은 식각률(etch rate)을 갖고, 높은 이방성(high anisotropy) 식각이 가능하며 대부분의 경우 RF 소오스 파우어와 반도체 기판에 인가하는 RF 바이어스 파우어가 분리되어 있어 상기 반도체 기판에 입사하는 이온의 에너지를 독립적으로 조절할 수 있는 장점을 갖고 있어 현재 널리 사용되고 있다.
그 종류는 플라즈마 발생 방법에 따라 ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance), Helicon, SWP(Surface Wave Plasma) 등으로 나눌 수 있는데 계속해서 새로운 소오스의 개발이 활발히 진행되고 있다.
상기 저압 고밀도 플라즈마 소오스의 문제점으로는 저압 공정에 따른 좁은 공정 영역과 높은 전자 온도에서 기인하는 나칭(notching) 현상, 해리도가 높아서 발생되는 낮은 선택비(selectivity) 등이 있다.
이와 같은 문제를 해결하기 위해 하드웨어 개선 및 신규 가스 케미스트리(chemistry) 개발 등 다각적인 노력이 전개되고 있다.
일반적으로 산화막 콘택(oxide contact) 식각시에는 CFx 계 폴리머를 사용하여 선택비를 조절하는데 C/F ratio가 클수록 높은 선택비를 얻을 수 있는 것으로 알려져 있다. 그러나, 저압 고밀도 플라즈마 소오스는 해리도가 높기 때문에 C/F ratio를 크게 하는데 어려움이 있으며 이에 따라, 선택비도 낮은 문제점이 발생된다.
이를 해결하기 위해 C/F ratio가 큰 가스를 사용하거나 해리도가 낮은 다운 스트림(down stream) 영역에서 공정을 진행하기도 한다.
도 1은 종래의 반도체 장치의 건식식각 방법에 따른 RF 소오스/바이어스 파우어를 오실로스코프(oscilloscope)로 측정한 파형도 이고, 도 2A 내지 도 2C는 도 1의 파우어 조건에 따른 반도체 장치의 콘택홀 형성 모습을 시간에 따라 순차적으로 나타낸 도면이다.
도 1을 참조하면, 종래 반도체 장치의 건식식각 방법에 따른 RF 소오스/바이어스 파우어는 모두 하이(high)의 연속파형(continuous wave)이 사용된 것을 알 수 있다.
상기 RF 소오스/바이어스 파우어를 사용하여 절연막상에 콘택홀(16)을 형성한 결과는 다음과 같다.
먼저, 상기 콘택홀(16) 형성을 위한 시료로, 반도체 기판(10)상에 약 11,000 Å 의 BPSG 산화막(12)을 형성하고, 이 막(12)상에 MLR(Multi-Layer Resist)막 패턴을 형성한 것을 사용한다. 상기 MLR막 패턴은 상부 산화막이 1,400 Å 이고, 하부 포토레지스트막 패턴(14)이 8,000 Å 인 구조로 되어 있다.
상기 패턴에 의해 정의된 상기 콘택홀(16)의 초기 선폭(Critical Dimension)은 0.2 ㎛ 이다.
이 때, 플라즈마 챔버의 압력 조건은 3 mtorr 이고, 상기 RF 소오스 파우어와 상기 RF 바이어스 파우어는 각각 약 800 Ws 및 약 200 Wb 이다. 그리고, 상기 산화막(12) 식각 가스로 15C4F8가스와 35Ar 가스의 혼합 가스를 사용한다.
도 2A를 참조하면, 상기 압력 및 파우어 조건, 그리고 식각 가스를 사용하여 상기 산화막(12)을 2' 동안 식각했을 때, 상기 포토레지스트막 패턴(14)도 어느 정도 식각되어 그 두께가 줄어들게 된다. 특히, 상기 콘택홀(16) 양측의 상부 포토레지스트막이 콘택홀(16)을 중심으로 바깥쪽으로 비스듬히 식각되는 침식(erosion) 현상을 보인다.
도 2B는 상기 산화막(12)을 4' 동안 식각했을 때의 콘택홀(16) 형성 모습으로서, 상기 포토레지스트막 패턴(14)의 두께가 더 줄어들었고, 또한 상기 콘택홀(16) 양측의 포토레지스트막 패턴(14)의 침식이 심화되어 그 하부의 산화막(12)이 식각됨으로써 콘택홀(16)의 상부 선폭이 어느 정도 증가되었음을 볼 수 있다.
도 2C는 상기 산화막(12)을 5'50'' 동안 식각했을 때의 콘택홀(16) 형성 모습으로서, 상기 포토레지스트막 패턴(14)의 두께가 도 2B에서보다 상당히 많이 줄어들었을 뿐아니라, 상기 콘택홀(16) 양측의 포토레지스트막 패턴(14)이 심하게 침식되어 마스크 역할을 제대로 할 수 없기 때문에 콘택홀(16)의 상부 선폭이 상기 도 2A의 a1 에서 a1' 으로 두 배 가까이 증가되었음을 볼 수 있다.
상술한 바와 같이 종래 반도체 장치의 건식식각 방법은 포토레지스트막 패턴(14)의 침식으로 콘택홀(16)의 상부 선폭이 증가됨으로써, 초미세 패턴 식각이 어려운 문제점이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 식각 영역의 포토레지스트막 패턴의 침식을 방지할 수 있고, 식각 영역의 상부 선폭을 유지시키거나 줄일 수 있는 반도체 장치의 건식식각 방법 및 그 제조 장치를 제공함에 그 목적이 있다.
본 발명이 다른 목적은 RF 소오스/바이어스 파우어를 주기적으로 온/오프 시키고, 그 위상차를 조절하여 포토레지스트막 패턴에 폴리머가 부착되도록 함으로써, 식각 영역의 선폭을 유지시킬 수 있고, 폴리머 양을 조절하여 0.1 ㎛ 정도의 미세 패턴을 식각할 수 있는 반도체 장치의 건식식각 방법 및 그 제조 장치를 제공함에 있다.
도 1은 종래의 반도체 장치의 건식식각 방법에 따른 RF 소오스/바이어스 파우어를 오실로스코프로 측정한 파형도;
도 2A 내지 도 2C는 도 1의 파우어 조건에 따른 반도체 장치의 콘택홀 형성 모습을 시간에 따라 순차적으로 나타낸 도면;
도 3은 본 발명의 실시예에 따른 반도체 장치의 건식식각 방법에 따른 RF 소오스/바이어스 파우어 위상차 조건을 나타낸 파형도;
도 4 내지 도 5는 도 3의 위상차 조건에 따른 반도체 장치의 콘택홀 형성 모습을 시간에 따라 순차적으로 나타낸 도면;
도 6은 본 발명의 실시예에 따른 반도체 제조 장치의 구성을 보이는 블록도.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 반도체 기판 12, 22 : 산화막
14, 24 : 포토레지스트막 패턴 16, 26, 30 : 콘택홀
27, 31 : 비식각 포토레지스트막 패턴 28, 32 : 폴리머
50 : 플라즈마 식각 챔버 60 : RF 소오스 파우어 공급기
70 : RF 바이어스 파우어 공급기 80 : 함수 발생기
90 : 딜레이 함수 발생기 62, 72 : RF 파우어 발생기
64, 74 : 믹서 66, 76 : RF 파우어 앰프
68, 78 : 매칭 수단
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 건식식각 방법은, 반도체 기판내지 상기 반도체 기판상에 형성된 소정의 막상에 식각 부위가 노출되도록 포토레지스트막 패턴을 형성하여 상기 반도체 기판내지 상기 소정의 막을 건식 식각하는 방법에 있어서, 식각 챔버 내의 일 전극에 RF 소오스 파우어를 인가하여 상기 식각 챔버 내에서 플라즈마를 형성하는 단계와; 상기 식각 챔버 내의 상기 반도체 기판을 지지하는 다른 전극에 RF 바이어스 파우어를 인가하는 단계와; 상기 RF 소오스 파우어 및 RF 바이어스 파우어를 주기적으로 온/오프 시키고, 상기 RF 소오스 파우어와 상기 RF 바이어스 파우어가 소정의 위상차를 갖도록 하는 단계를 포함한다. 이 때, 상기 식각부위 양측의 포토레지스트막 패턴의 소정 부분이 식각되지 않고 남고, 상기 식각되지 않은 포토레지스트막 패턴 상에 폴리머가 형성되어 상기 식각부위의 선폭이 유지되도록 한다.
이 방법의 바람직한 실시예에 있어서, 상기 소정의 막은 산화막이다.
이 방법의 바람직한 실시예에 있어서, 상기 포토레지스트막 패턴에 의해 정의된 식각 부위의 선폭은 0.25㎛ 보다 상대적으로 작은 범위 내로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 플라즈마 형성 소오스는 저압 고밀도 플라즈마 소오스이다.
이 방법의 바람직한 실시예에 있어서, 상기 저압 고밀도 플라즈마 소오스는 ICP, ECR, Helicon, 그리고 SWP 중 어느 하나이다.
이 방법의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어를 주기적으로 온/오프 시킬 때 상기 플라즈마의 밀도가 증감된다.
이 방법의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어 및 RF 바이어스 파우어의 각각 300㎲ 의 주기와, 약 50 ％ 의 듀티 비율을 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어 레벨은 약 1600 Watts 이고, 상기 RF 바이어스 파우어 레벨은 약 400 Watts 이다.
이 방법의 바람직한 실시예에 있어서, 상기 RF 바이어스 파우어는 상기 RF 소오스 파우어에 대해 π??3π/2 범위 내로 딜레이 된다.
이 방법의 바람직한 실시예에 있어서, 상기 폴리머는 상기 위상차가 증가할수록 그 양이 증가된다.
이 방법의 바람직한 실시예에 있어서, 상기 폴리머의 양이 증가될 수록 상기 식각부위의 하부 선폭이 상부 선폭보다 상대적으로 작게 형성된다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 건식식각 반도체 제조 장치는, 반도체 기판내지 상기 반도체 기판상에 형성된 소정의 막상에 식각 부위가 노출되도록 포토레지스트막 패턴을 형성하여 상기 반도체 기판내지 상기 소정의 막을 건식 식각하는 반도체 제조 장치에 있어서, 플라즈마 식각 챔버와; 상기 챔버 내의 일 전극에 전기적으로 접속되어 상기 챔버 내에서 플라즈마가 발생되도록 하는 제 1 RF 파우어 공급기와; 상기 제 1 RF 파우어 공급기에서 발생되는 RF 파우어가 소정의 주기로 온/오프 되는 RF 파우어가 되도록 하는 변조 파형을 발생시키는 제 1 함수 발생기와; 상기 챔버 내의 다른 전극에 전기적으로 접속되어 파우어를 공급하는 제 2 RF 파우어 공급기와; 상기 제 2 RF 파우어 공급기에서 발생되는 RF 파우어가 상기 소정의 주기로 온/오프 되는 RF 파우어가 되도록 변조 파형을 발생시키되, 상기 제 1 함수 발생기로부터 출력되는 변조 파형과 소정의 위상차를 갖도록 하는 제 2 함수 발생기를 포함한다. 이 때, 상기 식각부위 양측의 포토레지스트막 패턴의 소정 부분이 식각되지 않고 남고, 상기 식각되지 않은 포토레지스트막 패턴 상에 폴리머가 형성되어 상기 식각부위의 선폭이 유지되도록 한다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 소정의 막은 산화막이다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 포토레지스트막 패턴에 의해 정의된 식각 부위의 선폭은 0.25㎛ 보다 상대적으로 작은 범위 내로 형성된다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 플라즈마 형성 소오스는 저압 고밀도 플라즈마 소오스이다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 저압 고밀도 플라즈마 소오스는 ICP, ECR, Helicon, 그리고 SWP 중 어느 하나이다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어를 주기적으로 온/오프 시킬 때 상기 플라즈마의 밀도가 증감된다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어 및 RF 바이어스 파우어는 각각 300㎲ 주기와, 약 50 ％ 의 듀티 비율을 갖는다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 RF 소오스 파우어 레벨은 약 1600 Watts 이고, 상기 RF 바이어스 파우어 레벨은 약 400 Watts 이다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 RF 바이어스 파우어는 상기 RF 소오스 파우어에 대해 π??3π/2 범위 내로 딜레이 된다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 폴리머는 상기 위상차가 증가할수록 그 양이 증가된다.
이 제조 장치의 바람직한 실시예에 있어서, 상기 폴리머의 양이 증가될 수록 상기 식각부위의 하부 선폭이 상부 선폭보다 상대적으로 작게 형성된다.
본 발명에 의한 반도체 장치의 건식식각 방법 및 그 제조 장치를 사용하여 콘택홀 형성시 포토레지스트막 패턴의 침식을 방지할 수 있고, 포토레지스트막 패턴 상에 폴리머가 형성되도록 함으로써 콘택홀의 상부 선폭을 유지시키거나 줄일 수 있다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 6은 본 발명의 실시예에 따른 반도체 제조 장치의 구성을 보이는 블록도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 플라즈마 식각 반도체 제조 장치는, 플라즈마 식각 챔버(50)와, RF 소오스 파우어 공급기(60)와, RF 바이어스 파우어 공급기(70)와, 함수 발생기(80)와, 딜레이 함수 발생기(90)와, 매칭 수단들(68, 78)을 포함하여 구성된다.
상기 플라즈마 식각 반도체 제조 장치는, 저압 고밀도 플라즈마 소오스를 사용하여 반도체 기판(20) 또는 반도체 기판(20)상에 형성된 소정의 막 예를 들어, 산화막(22)을 식각한다. 이 때, 상기 반도체 기판(20)상에는 상기 반도체 기판(20) 또는 상기 산화막(22)의 식각 부위가 노출되도록 포토레지스트막 패턴(24)이 형성되어 있고, 상기 패턴(24)을 마스크로 사용하여 상기 반도체 기판(20) 내지 상기 산화막(22)을 식각한다.
상기 저압 고밀도 플라즈마 소오스는 ICP, ECR, Helicon, 그리고 SWP 중 어느 하나이며, 여기서는 ICP 소오스를 사용하였다.
상기 플라즈마 식각 챔버(50)는 실린더(cylinder) 형태의 세라믹 챔버 벽(wall)(53)에 일 전극으로서 구리 등의 전자기 유도 코일(coil)(52)이 감겨 있다. 그리고, 다른 전극으로서 상기 챔버(50) 내의 실린더(57) 상부에 반도체 기판(20)이 놓이게 되는 기판 지지대(56)가 위치해 있다.
이 때, 상기 기판 지지대(56)는 상기 코일(52)이 위치한 평면으로부터 3cm 아래에 위치해 있다.
상기 챔버(50) 상부의 알루미늄 플레이트(Al plate)(54)의 가스 입구(gas inlet)를 통해 유입되는 플라즈마 식각 가스는 반응 후 터보 분자 펌프(Turbo Molecular Pump; TMP)에 의해 상기 챔버(50) 밖으로 배출된다.
상기 RF 소오스 파우어 공급기(60)는, 상기 코일(52)에 전기적으로 접속되어 상기 챔버(50)에 13.56 MHz의 RF 파우어를 공급하여 상기 챔버(50) 내에서 플라즈마가 발생되도록 한다.
상기 RF 소오스 파우어 공급기(60)는 RF 파우어 발생기(62)와, 믹서(mixer)(64)와, RF 파우어 앰프(66)와, 게인 컨트롤 피드백 루프(67)를 포함하여 구성된다.
상기 RF 소오스 파우어 공급기(60)는 상기 RF 파우어 발생기(62)로부터 발생된 RF 파우어와 상기 함수 발생기(80)로부터 발생된 소정 주기의 변조 파형을 상기 믹서(54)에서 시간 변조(time modulation; 이하 'TM' 이라 함)하여 상기 RF 파우어 앰프(66)를 통해 출력한다.
이 때, 상기 RF 파우어 앰프(66)를 통해 출력되는 상기 RF 소오스 파우어는 소정의 주기로 온/오프(on/off) 되는 RF 파우어가 된다.
상기 RF 바이어스 파우어 공급기(70)는 상기 기판 지지대(56)에 전기적으로 접속되어 13.56 MHz의 RF 파우어를 공급하며, 상기 RF 소오스 파우어 공급기(60)와 마찬가지로 RF 파우어 발생기(72)와, 믹서(74)와, RF 파우어 앰프(76)와, 게인 컨트롤 피드백 루프(77)를 포함하여 구성된다. 이 때, 상기 믹서(74)는 상기 딜레이 함수 발생기(90)로부터 발생된 변조 파형을 공급받고, 이 변조 파형은 상기 함수 발생기(80)로부터 발생되는 변조 파형보다 위상차 φ 만큼 딜레이 되어 있다.
상기 위상차 φ 는 본 발명에서 0, π/2, π, 그리고 3π/2 등이 사용되었다.
이 때, 상기 RF 파우어 앰프(76)를 통해 출력되는 상기 RF 바이어스 파우어는 상기 소정의 주기로 온/오프 되는 RF 파우어가 된다.
상기 RF 소오스 파우어는 매칭(matching) 수단(68)을 거쳐 상기 전자기 유도 코일에 인가되고, 상기 RF 바이어스 파우어는 매칭 수단(78)을 거쳐 라인 79 를 통해 상기 기판 지지대(56)에 인가된다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 건식식각 방법에 따른 RF 소오스/바이어스 파우어의 위상차 조건을 나타낸 파형도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치의 건식식각 방법에 대한 RF 소오스/바이어스 파우어의 위상차 조건은, 상기 RF 바이어스 파우어를 상기 RF 소오스 파우어에 대해 딜레이 시키지 않은 경우, π/2 만큼 딜레이 시킨 경우, π 만큼 딜레이 시킨 경우, 그리고 3π/2 만큼 딜레이 시킨 경우로 나누어진다.
상기 위상차 조건에 대한 각각의 변조 파형이 상기 도 3에 도시되어 있다.
이 때, 상기 RF 소오스/바이어스 파우어의 주기는 수 십 ㎲ ?? 수 백 ㎲ 범위 내로 사용하며, 여기서는 상기 RF 소오스/바이어스 파우어의 주기를 300 ㎲ 로 하고, 50 ％ 의 듀티 비율(duty ratio)로 각각 TM 시켰다. 즉, 상기 RF 소오스/바이어스 파우어는 각각 150 ㎲ 동안 온(on) 상태가 되고, 150 ㎲ 동안 오프(off) 상태가 된다.
상기 RF 소오스 파우어가 온/오프 될 때 상기 플라즈마 밀도(plasma density)는 각각 증가 및 감소된다.
이 때, 상기 각 RF 소오스/바이어스 위상차 조건에 대한 상기 RF 소오스 파우어는 약 1600 Ws 이고, 상기 RF 바이어스 파우어는 약 400 Wb 이다. 이것은 전체 파우어량(net power)을 종래의 것과 일치시키기 위해 종래 RF 소오스/바이어스 파우어의 각각 두 배를 인가한 것이다.
그리고, 상기 챔버(50)의 압력은 3 mtorr 이고, 상기 산화막(22)에 대한 플라즈마 식각 가스로 15C4F8과 35Ar 의 혼합 가스를 사용한다.
먼저, 상기 RF 바이어스 파우어를 상기 RF 소오스 파우어에 대해 딜레이 시키지 않은 경우, 상기 산화막(22)상에 형성된 상기 포토레지스트막 패턴(24)을 마스크로 사용하여 상기 산화막(22)에 콘택홀을 형성했을 때, 식각시간이 증가할 수록 상기 콘택홀 상부의 선폭(critical dimension)이 종래와 마찬가지로 증가되었다.
다시 말해, 상기 콘택홀 양측의 포토레지스트막 패턴(24)이 상기 콘택홀 형성 영역의 산화막(22) 식각시 함께 식각되어 상기 콘택홀의 상부 선폭을 증가시킨 것이다.
이러한 현상은 상기 RF 바이어스 파우어를 상기 RF 소오스 파우어에 대해 π/2 만큼 딜레이 시킨 경우도 마찬가지로 나타났다.
그러나, 상기 RF 바이어스 파우어를 상기 RF 소오스 파우어에 대해 π 또는 3π/2 만큼 딜레이 시킨 경우는 다음과 같이 상기 콘택홀(26) 상부의 선폭이 유지된다.
도 4A 내지 도 4C는 상기 π 딜레이 조건에 따른 반도체 장치의 콘택홀(26) 형성 모습을 시간에 따라 순차적으로 나타낸 도면이고, 도 5A 내지 도 5C는 상기 3π/2 딜레이 조건에 따른 반도체 장치의 콘택홀(30) 형성 모습을 시간에 따라 순차적으로 나타낸 도면이다.
상기 콘택홀(26, 30) 형성을 위한 시료로, 반도체 기판(20)상에 약 11,000 Å 의 BPSG(BoroPhospho Silicate Glass) 산화막(22)을 형성하고, 이 막상에 MLR(Multi-Layer Resist)막 패턴을 형성한 것을 사용한다. 상기 MLR막 패턴은 상부 산화막이 1,400 Å 이고, 하부 포토레지스트막이 8,000 Å 인 구조로 되어 있다.
이 때, 상기 패턴에 의해 정의된 상기 콘택홀(26, 30)의 초기 선폭(Critical Dimension)은 0.2 ㎛ 이다.
도 4A를 참조하면, 상기 산화막(22)을 상기 압력 및 파우어, 그리고 상기 식각 가스를 사용하고, 상기 π 딜레이 조건을 사용하여 상기 반도체 제조 장치로 5' 동안 식각했을 때, 상기 포토레지스트막 패턴(24)도 어느 정도 식각된다. 그러나, 상기 콘택홀(26) 양측의 상기 포토레지스트막 패턴(24)은 다른 부분의 포토레지스트막 패턴(24)과는 달리 거의 식각되지 않아 산 모양의 비식각 포토레지스트막 패턴(27)으로 남게 된다. 상기 비식각 포토레지스트막 패턴(27)상에는 폴리머(polymer)(28)가 얇게 형성되어 있다.
상기 비식각 포토레지스트막 패턴(27)은 도 4B 및 도 4C에 도시된 바와 같이, 식각시간을 각각 10' 및 16'13'' 로 증가시켜도 식각되지 않고, 그 패턴(27)상에 형성되어 있는 폴리머(28)의 양이 점차 증가된다.
이 때, 상기 폴리머(28)는 상기 콘택홀(26) 양측의 포토레지스트막 패턴(27)의 침식을 방지하고, 상기 식각시간이 증가됨에 따라 상기 콘택홀(26) 입구 쪽으로 형성되어 상기 콘택홀(26) 상부의 선폭(a2)을 유지시키면서 그 하부의 선폭(b1)이 상대적으로 작게 형성되도록 한다. 이로써, 0.1 ㎛ 의 선폭을 갖는 콘택홀 형성도 가능하게 된다.
또한, 도 5A를 참조하면, 상기 산화막(22)을 상기 압력 및 파우어, 그리고 상기 식각 가스를 동일하게 사용하고, 상기 3π/2 딜레이 조건을 사용하여 4'30'' 동안 식각했을 때 상기 π 딜레이 조건의 시료와 마찬가지로, 콘택홀(30) 양측에 식각되지 않은 산 모양의 비식각 포토레지스트막 패턴(31) 및 이 패턴(31)상의 폴리머(32)가 형성된다.
그리고, 도 5B 및 도 5C에 있어서, 상기 식각시간을 각각 9' 및 16'50''으로 증가시켰을 때 상기 폴리머(32) 양이 증가되어 상기 콘택홀(30) 상부의 선폭(a3)은 유지되고, 상기 콘택홀(30) 하부의 선폭(b2)이 상기 상부 선폭(a3)에 비해 상대적으로 작게 형성된다. 이로써, 상기 π 딜레이 조건과 마찬가지로 상기 폴리머(32) 양의 조절로 0.1 ㎛ 정도의 초미세 패턴 식각이 가능하게 된다.
상술한 바와 같이 RF 소오스/바이어스 파우어를 주기적으로 온/오프 시키고, 그 위상차를 조절하는 펄스(pulse) 플라즈마 식각 방법을 통해 상부 선폭(a2, a3)을 유지시키면서 콘택홀(26, 30)을 형성할 수 있다. 또한, 포토레지스트막 패턴(24)상에 형성되는 폴리머(28, 32)의 양을 조절하여 초미세 패턴 식각이 가능하다.
본 발명은 종래의 플라즈마 식각 방법으로 콘택홀을 형성함에 있어서 포토레지스트막이 침식되어 콘택홀의 상부 선폭을 증가시키는 문제점을 해결한 것으로서,
RF 소오스/바이어스 파우어를 온/오프 시키고, 그 위상차를 조절하여 콘택홀의 상부 선폭을 유지시킬 수 있고, 식각공정시 포토레지스트막에 형성되는 폴리머의 양을 조절하여 콘택홀의 선폭을 줄일 수 있는 효과가 있다.

Claims (22)

  1. 반도체 기판(20) 내지 상기 반도체 기판(20)상에 형성된 소정의 막(22)상에 식각 부위가 노출되도록 포토레지스트막 패턴(24)을 형성하여 상기 반도체 기판(20) 내지 상기 소정의 막(24)을 건식 식각하는 방법에 있어서,
    식각 챔버(50) 내의 일 전극(52)에 RF 소오스 파우어를 인가하여 상기 식각 챔버(50) 내에서 플라즈마를 형성하는 단계와;
    상기 식각 챔버(50) 내의 상기 반도체 기판(20)을 지지하는 다른 전극(56)에 RF 바이어스 파우어를 인가하는 단계와;
    상기 RF 소오스 파우어 및 RF 바이어스 파우어를 주기적으로 온/오프 시키고, 상기 RF 소오스 파우어와 상기 RF 바이어스 파우어가 소정의 위상차를 갖도록 하는 단계를 포함하여,
    상기 식각부위 양측의 포토레지스트막 패턴(24)의 소정 부분이 식각되지 않고 남고, 상기 식각되지 않은 포토레지스트막 패턴(24)상에 폴리머(28, 32)가 형성되어 상기 식각부위의 선폭(a2, a3)이 유지되도록 하는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  2. 제 1 항에 있어서,
    상기 소정의 막(22)은 산화막인 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트막 패턴(24)에 의해 정의된 식각 부위의 선폭(a2, a3)은 0.25㎛ 보다 상대적으로 작은 범위 내로 형성되는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 형성 소오스는 저압 고밀도 플라즈마 소오스인 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  5. 제 4 항에 있어서,
    상기 저압 고밀도 플라즈마 소오스는 ICP, ECR, Helicon, 그리고 SWP 중 어느 하나인 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  6. 제 1 항에 있어서,
    상기 RF 소오스 파우어를 주기적으로 온/오프 시킬 때 상기 플라즈마의 밀도가 증감되는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  7. 제 1 항에 있어서,
    상기 RF 소오스 파우어 및 RF 바이어스 파우어는 각각 300㎲ 주기와, 50 ％ 의 듀티 비율(duty ratio)을 갖는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  8. 제 1 항에 있어서,
    상기 RF 소오스 파우어 레벨은 약 1600 Watts 이고, 상기 RF 바이어스 파우어 레벨은 약 400 Watts 인 반도체 장치의 건식식각 방법.
  9. 제 1 항에 있어서,
    상기 RF 바이어스 파우어는 상기 RF 소오스 파우어에 대해 π??3π/2 범위 내로 딜레이 되는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  10. 제 1 항에 있어서,
    상기 폴리머(28, 32)는 상기 위상차가 증가할수록 그 양이 증가되는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  11. 제 1 항에 있어서,
    상기 폴리머(28, 32)의 양이 증가될 수록 상기 식각부위의 하부 선폭(b1, b2)이 상부 선폭(a2, a3) 보다 상대적으로 작게 형성되는 것을 특징으로 하는 반도체 장치의 건식식각 방법.
  12. 반도체 기판(20) 내지 상기 반도체 기판(20)상에 형성된 소정의 막(22)상에 식각 부위가 노출되도록 포토레지스트막 패턴(24)을 형성하여 상기 반도체 기판(20) 내지 상기 소정의 막(22)을 건식 식각하는 반도체 제조 장치에 있어서,
    플라즈마 식각 챔버(50)와;
    상기 챔버(50) 내의 일 전극(52)에 전기적으로 접속되어 상기 챔버(50) 내에서 플라즈마가 발생되도록 하는 제 1 RF 파우어 공급기(60)와;
    상기 제 1 RF 파우어 공급기(60)에서 발생되는 RF 파우어가 소정의 주기로 온/오프 되는 RF 파우어가 되도록 하는 변조 파형을 발생시키는 제 1 함수 발생기(80)와;
    상기 챔버(50) 내의 다른 전극(56)에 전기적으로 접속되어 파우어를 공급하는 제 2 RF 파우어 공급기(70)와;
    상기 제 2 RF 파우어 공급기(70)에서 발생되는 RF 파우어가 상기 소정의 주기로 온/오프 되는 RF 파우어가 되도록 변조 파형을 발생시키되, 상기 제 1 함수 발생기(80)로부터 출력되는 변조 파형과 소정의 위상차를 갖도록 하는 제 2 함수 발생기(90)를 포함하여,
    상기 식각부위 양측의 포토레지스트막 패턴(24)의 소정 부분이 식각되지 않고 남고, 상기 식각되지 않은 포토레지스트막 패턴(24)상에 폴리머(28, 32)가 형성되어 상기 식각부위의 선폭(a2, a3)이 유지되도록 하는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  13. 제 12 항에 있어서,
    상기 소정의 막(22)은 산화막인 것을 특징으로 하는 건식식각 반도체 제조 장치.
  14. 제 12 항에 있어서,
    상기 포토레지스트막 패턴(24)에 의해 정의된 식각 부위의 선폭(a2, a3)은 0.25㎛ 보다 상대적으로 작은 범위 내로 형성되는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  15. 제 12 항에 있어서,
    상기 플라즈마 형성 소오스는 저압 고밀도 플라즈마 소오스인 것을 특징으로 하는 건식식각 반도체 제조 장치.
  16. 제 15 항에 있어서,
    상기 저압 고밀도 플라즈마 소오스는 ICP, ECR, Helicon, 그리고 SWP 중 어느 하나인 것을 특징으로 하는 건식식각 반도체 제조 장치.
  17. 제 12 항에 있어서,
    상기 RF 소오스 파우어를 주기적으로 온/오프 시킬 때 상기 플라즈마의 밀도가 증감되는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  18. 제 12 항에 있어서,
    상기 RF 소오스 파우어 및 RF 바이어스 파우어는 각각 300㎲ 주기와, 약 50 ％ 의 듀티 비율을 갖는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  19. 제 12 항에 있어서,
    상기 RF 소오스 파우어 레벨은 약 1600 Watts 이고, 상기 RF 바이어스 파우어 레벨은 약 400 Watts 인 건식식각 반도체 제조 장치.
  20. 제 12 항에 있어서,
    상기 RF 바이어스 파우어는 상기 RF 소오스 파우어에 대해 π??3π/2 범위 내로 딜레이 되는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  21. 제 12 항에 있어서,
    상기 폴리머(28, 32)는 상기 위상차가 증가할수록 그 양이 증가되는 것을 특징으로 하는 건식식각 반도체 제조 장치.
  22. 제 12 항에 있어서,
    상기 폴리머(28, 32)의 양이 증가될 수록 상기 식각부위의 하부 선폭(b1, b2)이 상부 선폭(a2, a3) 보다 상대적으로 작게 형성되는 것을 특징으로 하는 건식식각 반도체 제조 장치.
KR1019970027274A 1997-06-25 1997-06-25 반도체 장치의 건식식각 방법 및 그 제조 장치 KR100253080B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970027274A KR100253080B1 (ko) 1997-06-25 1997-06-25 반도체 장치의 건식식각 방법 및 그 제조 장치
TW087102004A TW445542B (en) 1997-06-25 1998-02-13 Process and apparatus for dry-etching a semiconductor layer
CN98114842A CN1129959C (zh) 1997-06-25 1998-06-15 干法腐蚀半导体层的工艺和设备
JP10170790A JPH1167741A (ja) 1997-06-25 1998-06-18 半導体装置の乾式蝕刻方法及びその製造装置
US09/832,426 US20010051438A1 (en) 1997-06-25 2001-04-10 Process and apparatus for dry-etching a semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027274A KR100253080B1 (ko) 1997-06-25 1997-06-25 반도체 장치의 건식식각 방법 및 그 제조 장치

Publications (2)

Publication Number Publication Date
KR19990003408A KR19990003408A (ko) 1999-01-15
KR100253080B1 true KR100253080B1 (ko) 2000-04-15

Family

ID=19511170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027274A KR100253080B1 (ko) 1997-06-25 1997-06-25 반도체 장치의 건식식각 방법 및 그 제조 장치

Country Status (4)

Country Link
JP (1) JPH1167741A (ko)
KR (1) KR100253080B1 (ko)
CN (1) CN1129959C (ko)
TW (1) TW445542B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988874B2 (en) 2009-12-14 2011-08-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and synchronous pulse plasma etching equipment for the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533105B2 (ja) 1999-04-07 2004-05-31 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法と製造装置
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
US6806201B2 (en) 2000-09-29 2004-10-19 Hitachi, Ltd. Plasma processing apparatus and method using active matching
KR100735745B1 (ko) * 2001-07-18 2007-07-06 삼성전자주식회사 반도체 소자 제조용 멀티스탭 식각방법
JP2005130198A (ja) * 2003-10-23 2005-05-19 Ulvac Japan Ltd 高周波装置
US8192576B2 (en) * 2006-09-20 2012-06-05 Lam Research Corporation Methods of and apparatus for measuring and controlling wafer potential in pulsed RF bias processing
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
CN102915959B (zh) * 2012-10-08 2015-06-17 上海华力微电子有限公司 一种简化存储器中字线介电质膜刻蚀成型工艺的方法
CN103021934B (zh) * 2012-12-20 2015-10-21 中微半导体设备(上海)有限公司 一种通孔或接触孔的形成方法
CN103903949B (zh) * 2012-12-27 2016-06-01 中微半导体设备(上海)有限公司 一种用于等离子体处理腔室的射频能量控制方法
CN108899275B (zh) * 2018-07-20 2021-03-02 北京北方华创微电子装备有限公司 一种等离子体刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988874B2 (en) 2009-12-14 2011-08-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and synchronous pulse plasma etching equipment for the same

Also Published As

Publication number Publication date
CN1203442A (zh) 1998-12-30
TW445542B (en) 2001-07-11
JPH1167741A (ja) 1999-03-09
KR19990003408A (ko) 1999-01-15
CN1129959C (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
KR100289239B1 (ko) 플라즈마프로세싱을위한방법및장치
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
US5330606A (en) Plasma source for etching
KR100253080B1 (ko) 반도체 장치의 건식식각 방법 및 그 제조 장치
EP0591975B1 (en) Two parallel plate electrode type dry etching apparatus
US20010051438A1 (en) Process and apparatus for dry-etching a semiconductor layer
KR100317915B1 (ko) 플라즈마 식각 장치
US20060096706A1 (en) Dry etching apparatus and a method of manufacturing a semiconductor device
KR100292412B1 (ko) 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
US6573190B1 (en) Dry etching device and dry etching method
KR100256155B1 (ko) 저전자온도에서 플라즈마를 생산하기 위한 플라즈마 처리장치
JPH11297679A (ja) 試料の表面処理方法および装置
JP3658922B2 (ja) プラズマ処理方法及び装置
JP2001326217A (ja) プラズマ処理装置
JP3736016B2 (ja) プラズマ処理方法及び装置
WO2022049677A1 (ja) プラズマ処理装置及びプラズマ処理方法
KR20000044561A (ko) 식각 속도가 개선된 펄스형 플라즈마 식각방법
JP2000012529A (ja) 表面加工装置
JP3854019B2 (ja) 半導体装置の製造方法
KR100610758B1 (ko) 플라즈마 식각 장치
KR20020057688A (ko) 플라즈마형 에칭 장비의 전력 인가 방법
JP2001110597A (ja) 磁気中性線放電プラズマ発生装置
KR20030078560A (ko) 플라즈마 식각 장치
JPH11102894A (ja) ドライエッチング方法およびその装置
JPH08124908A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee