KR20240006574A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20240006574A
KR20240006574A KR1020237040522A KR20237040522A KR20240006574A KR 20240006574 A KR20240006574 A KR 20240006574A KR 1020237040522 A KR1020237040522 A KR 1020237040522A KR 20237040522 A KR20237040522 A KR 20237040522A KR 20240006574 A KR20240006574 A KR 20240006574A
Authority
KR
South Korea
Prior art keywords
film
region
gas
multilayer film
etching
Prior art date
Application number
KR1020237040522A
Other languages
English (en)
Inventor
마주 도무라
사토시 오우치다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20240006574A publication Critical patent/KR20240006574A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 함유막을 가지는 다층막 및 단층막을 동시에 에칭하는 에칭 방법을 제공한다. 본 개시에 따른 에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 상기 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 동시에 에칭되어, 상기 다층막에 제1 폭을 가지는 제1 오목부가 형성되고, 상기 단층막에 상기 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성된다.

Description

에칭 방법
본 개시의 예시적 실시 형태는, 에칭 방법에 관한 것이다.
실리콘 함유막을 에칭하는 기술로서, 특허 문헌 1 및 특허 문헌 2에 기재된 에칭 방법이 있다.
특허 문헌 1 : 미국 특허 출원 공개 제2016/0343580호 명세서 특허 문헌 2 : 일본 특개 2016－39310호 공보
본 개시는 실리콘 함유막을 가지는 다층막 및 단층막을 동시에 에칭하는 에칭 방법을 제공한다.
본 개시의 하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다. 상기 에칭 방법은 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 상기 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은, 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 동시에 에칭되어, 상기 다층막에 제1 폭을 가지는 제1 오목부가 형성되고, 상기 단층막에 상기 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성된다.
본 개시의 하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다. 상기 에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 상기 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은, 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 상기 다층막에 제1 오목부가 형성되고, 상기 단층막에 제2 오목부가 형성된다.
본 개시의 하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다. 상기 에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 상기 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은, 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 상기 다층막에 제1 폭을 가지는 제1 오목부가 형성되고, 상기 단층막에 상기 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성된다.
본 개시의 하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다. 상기 에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 상기 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 상기 다층막에 제1 오목부가 형성되고, 상기 단층막에 제2 오목부가 형성된다.
본 개시의 하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다. 상기 에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과, 상기 다층막 및 상기 단층막을 동시에 에칭하는 제1 에칭 공정과, 상기 다층막 및 상기 단층막 중 적어도 일방을 에칭하는 제2 에칭 공정을 포함하고, 상기 제1 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은, 불화 수소 가스 및 인 함유 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 상기 다층막에 제1 오목부가 형성되고, 상기 단층막에 제2 오목부가 형성되며, 상기 제2 에칭 공정에 있어서, 상기 다층막 및 상기 단층막은 불화 수소 가스 및 인 함유 가스를 포함하는 제2 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 상기 다층막 및 상기 단층막 중 적어도 일방에 제3 오목부가 형성되고, 상기 제1 처리 가스에 포함되는 상기 인 함유 가스의 유량은, 상기 제2 처리 가스에 포함되는 상기 인 함유 가스의 유량과 상이하다.
본 개시의 하나의 예시적 실시 형태에 의하면, 실리콘 함유막을 가지는 다층막 및 단층막을 동시에 에칭할 수 있다.
도 1은 하나의 예시적 실시 형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 2는 하나의 예시적 실시 형태에 따른 에칭 방법의 순서도이다.
도 3은 공정 ST1에서 준비되는 기판(W)의 일례를 나타내는 상면도이다.
도 4는 도 3에 나타내는 기판(W)의 AA′단면의 일부를 나타내는 도면이다.
도 5는 공정 ST2에서 에칭된 기판(W)의 단면 구조를 나타내는 도면이다.
도 6은 PF3의 유량과 다층막(ML) 및 단층막(SL)의 에칭 레이트의 관계를 나타낸 그래프이다.
이하, 본 개시의 각 실시 형태에 대해 설명한다.
하나의 예시적 실시 형태에 있어서, 에칭 방법이 제공된다.
에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 기판은, 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 준비 공정과, 다층막 및 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 에칭 공정에 있어서, 다층막 및 단층막은, 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 동시에 에칭되어, 다층막에 제1 폭을 가지는 제1 오목부가 형성되고, 단층막에 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성된다.
에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 기판은, 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 준비 공정과, 다층막 및 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 에칭 공정에 있어서, 다층막 및 단층막은 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 다층막에 제1 오목부가 형성되고, 단층막에 제2 오목부가 형성된다.
에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 기판은, 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 준비 공정과, 다층막 및 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 에칭 공정에 있어서, 다층막 및 단층막은, 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 다층막에 제1 폭을 가지는 제1 오목부가 형성되고, 단층막에 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성된다.
에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 기판은, 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 준비 공정과, 다층막 및 단층막을 동시에 에칭하는 에칭 공정을 포함하고, 에칭 공정에 있어서, 다층막 및 단층막은, 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 다층막에 제1 오목부가 형성되고, 단층막에 제2 오목부가 형성된다.
하나의 예시적 실시 형태에 있어서, 기판은, 다층막 및 단층막 상에 마련된 마스크막으로서, 마스크막은, 다층막 상에 제1 개구를 규정하는 제1 측벽, 및 단층막 상에 제2 개구를 규정하는 제2 측벽을 가지는, 마스크막을 포함하고, 에칭 공정에 있어서, 제1 오목부는 제1 개구에 있어서 다층막을 플라즈마에 의해서 에칭하여 형성되고, 제2 오목부는 제2 개구에 있어서 단층막을 플라즈마에 의해서 에칭하여 형성된다.
하나의 예시적 실시 형태에 있어서, 제1 오목부 및 제2 오목부 중 일방은 홀이며, 제1 오목부 및 제2 오목부의 타방은 슬릿이다.
하나의 예시적 실시 형태에 있어서, 2종류 이상의 실리콘 함유막은 실리콘 산화막 및 실리콘 질화막을 포함하고, 1종류의 실리콘 함유막은 실리콘 산화막이다.
하나의 예시적 실시 형태에 있어서, 인 함유 가스는 할로젠화 인 가스이다.
하나의 예시적 실시 형태에 있어서, 탄소 함유 가스는 탄화수소 가스, 플루오로카본 가스, 또는 하이드로 플루오로카본 가스이다.
에칭 방법은, 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 기판은, 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 준비 공정과, 다층막 및 단층막을 동시에 에칭하는 제1 에칭 공정과, 다층막 및 단층막 중 일방을 에칭하는 제2 에칭 공정을 포함하고, 제1 에칭 공정에 있어서, 다층막 및 단층막은 불화 수소 가스 및 인 함유 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 다층막에 제1 오목부가 형성되고, 단층막에 제2 오목부가 형성되며, 제2 에칭 공정에 있어서, 다층막 및 단층막은 불화 수소 가스 및 인 함유 가스를 포함하는 제2 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어, 다층막 및 단층막 중 일방에 제3 오목부가 형성되고, 제1 처리 가스에 포함되는 인 함유 가스의 유량은, 제2 처리 가스에 포함되는 인 함유 가스의 유량과 상이하다.
하나의 예시적 실시 형태에 있어서, 제1 에칭 공정이 실행된 후에, 제2 에칭 공정이 실행된다.
하나의 예시적 실시 형태에 있어서, 제2 에칭 공정이 실행된 후에, 제1 에칭 공정이 실행된다.
하나의 예시적 실시 형태에 있어서, 제1 에칭 공정에서는, 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 제1 오목부로서 다층막에 형성되고, 복수의 컨택트가 형성되는 복수의 컨택트홀이, 제2 오목부로서, 단층막에 형성되고, 제2 에칭 공정에서는, 제1 영역으로부터 제2 영역에 걸친 슬릿이, 제3 오목부로서, 다층막 및 단층막에 형성된다.
하나의 예시적 실시 형태에 있어서, 제1 에칭 공정에서는, 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 제1 오목부로서, 다층막에 형성되고, 제1 영역으로부터 제2 영역에 걸친 슬릿이, 제1 오목부 및 로서, 다층막 및 단층막에 형성되고, 제2 에칭 공정에서는, 복수의 컨택트가 형성되는 복수의 컨택트홀이, 제2 오목부로서, 단층막에 형성된다.
하나의 예시적 실시 형태에 있어서, 제1 에칭 공정에서는, 복수의 컨택트가 형성되는 복수의 컨택트홀이, 제2 오목부로서, 단층막에 형성되고, 제1 영역으로부터 제2 영역에 걸친 슬릿이, 제1 오목부 및 제2 오목부로서, 다층막 및 단층막에 형성되고, 제2 에칭 공정에서는, 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 제1 오목부로서, 다층막에 형성된다.
하나의 예시적 실시 형태에 있어서, 제1 에칭 공정에서는, 제1 영역으로부터 제2 영역에 걸친 슬릿이, 제1 오목부 및 제2 오목부로서, 다층막 및 단층막에 형성되고, 제2 에칭 공정에서는, 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 제1 오목부로서, 다층막에 형성되고, 복수의 컨택트가 형성되는 복수의 컨택트홀이, 제2 오목부로서, 단층막에 형성된다.
이하, 도면을 참조하여, 본 개시의 각 실시 형태에 대해 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 마찬가지인 요소에는 동일한 부호를 부여하고, 중복하는 설명을 생략한다. 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하여 상하 좌우 등의 위치 관계를 설명한다. 도면의 치수 비율은 실제의 비율을 나타내는 것은 아니고, 또, 실제의 비율은 도시의 비율로 한정되는 것은 아니다.
도 1은 하나의 예시적 실시 형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 1에 나타내는 플라즈마 처리 장치(1)는 챔버(10)를 구비한다. 챔버(10)는 그 안에 내부 공간(10s)을 제공한다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는 대략 원통 형상을 가진다. 챔버 본체(12)는, 예를 들면 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는, 내부식성을 가지는 막이 마련되어 있다. 내부식성을 가지는 막은, 산화 알루미늄, 산화 이트륨 등의 세라믹으로 형성될 수 있다.
챔버 본체(12)의 측벽에는, 통로(12p)가 형성되어 있다. 기판(W)은 통로(12p)를 통해 내부 공간(10s)과 챔버(10)의 외부의 사이에서 반송된다. 통로(12p)는 게이트 밸브(12g)에 의해 개폐된다. 게이트 밸브(12g)는 챔버 본체(12)의 측벽을 따라서 마련된다.
챔버 본체(12)의 저부 상에는, 지지부(13)가 마련되어 있다. 지지부(13)는 절연 재료로 형성된다. 지지부(13)는 대략 원통 형상을 가진다. 지지부(13)는 내부 공간(10s) 안에서, 챔버 본체(12)의 저부로부터 상방으로 연재(延在)하고 있다. 지지부(13)는 기판 지지기(14)를 지지하고 있다. 기판 지지기(14)는 내부 공간(10s) 안에서 기판(W)을 지지하도록 구성되어 있다.
기판 지지기(14)는 하부 전극(18) 및 정전 척(20)을 가진다. 기판 지지기(14)는 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는 알루미늄 등의 도체로 형성되어 있고, 대략 원반 형상을 가진다. 하부 전극(18)은 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은 알루미늄 등의 도체로 형성되어 있고, 대략 원반 형상을 가진다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다
정전 척(20)은 하부 전극(18) 상에 마련되어 있다. 기판(W)은 정전 척(20)의 상면 위에 재치된다. 정전 척(20)은 본체 및 전극을 가진다. 정전 척(20)의 본체는 대략 원반 형상을 가지고, 유전체로 형성된다. 정전 척(20)의 전극은 막 모양의 전극이며, 정전 척(20)의 본체 내에 마련되어 있다. 정전 척(20)의 전극은, 스위치(20s)를 통해서 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W)의 사이에 정전 인력이 발생한다. 기판(W)은 그 정전 인력에 의해서 정전 척(20)으로 끌어당겨져, 정전 척(20)에 의해서 유지된다.
기판 지지기(14) 상에는, 엣지 링(25)이 배치된다. 엣지 링(25)은 링 모양의 부재이다. 엣지 링(25)은 실리콘, 탄화 실리콘, 또는 석영 등으로 형성될 수 있다. 기판(W)은 정전 척(20) 상, 또한, 엣지 링(25)에 의해서 둘러싸인 영역 내에 배치된다.
하부 전극(18)의 내부에는, 유로(18f)가 마련되어 있다. 유로(18f)에는, 챔버(10)의 외부에 마련되어 있는 칠러 유닛으로부터 배관(22a)을 통해서 열교환 매체(예를 들면 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 통해서 칠러 유닛으로 되돌려진다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 재치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)의 열교환에 의해, 조정된다.
플라즈마 처리 장치(1)에는, 가스 공급 라인(24)이 마련되어 있다. 가스 공급 라인(24)은 전열 가스 공급 기구로부터의 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면 사이의 간극에 공급한다.
플라즈마 처리 장치(1)는 상부 전극(30)을 더 구비한다. 상부 전극(30)은 기판 지지기(14)의 상방에 마련되어 있다. 상부 전극(30)은 부재(32)를 통해서, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 가지는 재료로 형성된다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 닫고 있다.
상부 전극(30)은 천판(天板)(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획 형성한다. 천판(34)은 발생하는 줄열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 천판(34)은, 천판(34)을 그 판두께 방향으로 관통하는 복수의 가스 토출 구멍(34a)을 가진다.
지지체(36)는 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는 알루미늄 등의 도전성 재료로 형성된다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 지지체(36)는 가스 확산실(36a)로부터 하방으로 연장되는 복수의 가스 구멍(36b)을 가진다. 복수의 가스 구멍(36b)은 복수의 가스 토출 구멍(34a)에 각각 연통하고 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 유량 제어기군(41) 및 밸브군(42)을 통해서, 가스 소스군(40)이 접속되어 있다. 유량 제어기군(41) 및 밸브군(42)은, 가스 공급부를 구성하고 있다. 가스 공급부는 가스 소스군(40)을 더 포함하고 있어도 된다. 가스 소스군(40)은 복수의 가스 소스를 포함한다. 복수의 가스 소스는 본 에칭 방법에서 이용되는 처리 가스의 소스를 포함한다. 유량 제어기군(41)은 복수의 유량 제어기를 포함한다. 유량 제어기군(41)의 복수의 유량 제어기 각각은, 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 밸브군(42)은 복수의 개폐 밸브를 포함한다. 가스 소스군(40)의 복수의 가스 소스 각각은, 유량 제어기군(41)의 대응하는 유량 제어기 및 밸브군(42)의 대응하는 개폐 밸브를 통해서, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면 및 지지부(13)의 외측 둘레를 따라서, 쉴드(46)가 착탈 가능하게 마련되어 있다. 쉴드(46)는 챔버 본체(12)에 반응 부생물이 부착하는 것을 방지한다. 쉴드(46)는, 예를 들면, 알루미늄으로 형성된 모재의 표면에 내부식성을 가지는 막을 형성함으로써 구성된다. 내부식성을 가지는 막은, 산화 이트륨 등의 세라믹으로 형성될 수 있다.
지지부(13)와 챔버 본체(12)의 측벽의 사이에는, 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들면, 알루미늄으로 형성된 부재의 표면에 내부식성을 가지는 막(산화 이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는, 복수의 관통공이 형성되어 있다. 배플 플레이트(48)의 하방, 또한, 챔버 본체(12)의 저부에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 통해서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 포함한다.
플라즈마 처리 장치(1)에는, 고주파 전원(62) 및 바이어스 전원(64)이 결합되어 있다. 고주파 전원(62)은 고주파 전력 HF를 발생시키는 전원이다. 고주파 전력 HF는 플라즈마의 생성에 적합한 제1 주파수를 가진다. 제1 주파수는, 예를 들면 27MHz~100MHz의 범위 내의 주파수이다. 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 통해서 하부 전극(18)에 접속되어 있다. 정합기(66)는 고주파 전원(62)의 부하측(하부 전극(18)측)의 임피던스를 고주파 전원(62)의 출력 임피던스에 정합시키기 위한 회로를 가진다. 또한, 고주파 전원(62)은, 정합기(66)를 통해서, 상부 전극(30)에 접속되어 있어도 된다. 고주파 전원(62)은 일례의 플라즈마 생성부를 구성하고 있다.
바이어스 전원(64)은 전기 바이어스를 발생시키는 전원이다. 바이어스 전원(64)은 하부 전극(18)에 전기적으로 접속되어 있다. 전기 바이어스는 제2 주파수를 가진다. 제2 주파수는 제1 주파수보다도 낮다. 제2 주파수는, 예를 들면 400kHz~13.56MHz의 범위 내의 주파수이다. 전기 바이어스는, 고주파 전력 HF와 함께 이용되는 경우에는, 기판(W)으로 이온을 끌어들이기 위해서 기판 지지기(14)에 주어진다. 일례에서는, 전기 바이어스는 하부 전극(18)에 주어진다. 전기 바이어스가 하부 전극(18)에 주어지면, 기판 지지기(14) 상에 재치된 기판(W)의 전위는, 제2 주파수로 규정되는 주기 내에서 변동한다. 또한, 전기 바이어스는 정전 척(20) 내에 마련된 바이어스 전극에 주어져도 된다.
일 실시 형태에 있어서, 전기 바이어스는 제2 주파수를 가지는 고주파 전력 LF여도 된다. 고주파 전력 LF는, 고주파 전력 HF와 함께 이용되는 경우에는, 기판(W)으로 이온을 끌어들이기 위한 고주파 바이어스 전력으로서 이용된다. 고주파 전력 LF를 발생시키도록 구성된 바이어스 전원(64)은, 정합기(68) 및 전극 플레이트(16)를 통해서 하부 전극(18)에 접속된다. 정합기(68)는 바이어스 전원(64)의 부하측(하부 전극(18)측)의 임피던스를 바이어스 전원(64)의 출력 임피던스에 정합시키기 위한 회로를 가진다.
또한, 고주파 전력 HF를 이용하지 않고, 고주파 전력 LF를 이용하여, 즉, 단일의 고주파 전력만을 이용하여 플라즈마를 생성해도 된다. 이 경우에는, 고주파 전력 LF의 주파수는, 13.56MHz보다도 큰 주파수, 예를 들면 40MHz여도 된다. 또, 이 경우에는, 플라즈마 처리 장치(1)는 고주파 전원(62) 및 정합기(66)를 구비하지 않아도 된다. 이 경우에는, 바이어스 전원(64)은 일례의 플라즈마 생성부를 구성한다.
다른 실시 형태에 있어서, 전기 바이어스는 펄스 모양의 전압(펄스 전압)이어도 된다. 이 경우, 바이어스 전원은 직류 전원일 수 있다. 바이어스 전원은 전원 자체가 펄스 전압을 공급하도록 구성되어 있을 수 있고, 바이어스 전원의 하류 측에 전압을 펄스화하는 디바이스를 구비하도록 구성되어도 된다. 일례에서는, 펄스 전압은 기판(W)에 음의 전위가 생기도록 하부 전극(18)에 주어진다. 펄스 전압은 구형파여도 되고, 삼각파여도 되고, 임펄스여도 되고, 또는 그 외의 파형을 가지고 있어도 된다.
펄스 전압의 주기는, 제2 주파수로 규정된다. 펄스 전압의 주기는 두 개의 기간을 포함한다. 두 개의 기간 중 일방의 기간에 있어서의 펄스 전압은, 음극성의 전압이다. 두 개의 기간 중 일방의 기간에 있어서의 전압의 레벨(즉, 절대값)은, 두 개의 기간 중 타방의 기간에 있어서의 전압의 레벨(즉, 절대값)보다도 높다. 타방의 기간에 있어서의 전압은, 음극성, 양극성 중 어느 것이어도 된다. 타방의 기간에 있어서의 음극성의 전압의 레벨은, 제로보다도 커도 되고, 제로여도 된다. 이 실시 형태에 있어서, 바이어스 전원(64)은 로우패스 필터 및 전극 플레이트(16)를 통해서 하부 전극(18)에 접속된다. 또한, 바이어스 전원(64)은 하부 전극(18)을 대신하여, 정전 척(20) 내에 마련된 바이어스 전극에 접속되어도 된다.
일 실시 형태에 있어서, 바이어스 전원(64)은 전기 바이어스의 연속파를 하부 전극(18)에 주어도 된다. 즉, 바이어스 전원(64)은 전기 바이어스를 연속적으로 하부 전극(18)에 주어도 된다.
다른 실시 형태에 있어서, 바이어스 전원(64)은 전기 바이어스의 펄스파를 하부 전극(18)에 주어도 된다. 전기 바이어스의 펄스파는, 주기적으로 하부 전극(18)에 주어질 수 있다. 전기 바이어스의 펄스파의 주기는, 제3 주파수로 규정된다. 제3 주파수는 제2 주파수보다도 낮다. 제3 주파수는, 예를 들면 1Hz 이상, 200kHz 이하이다. 다른 예에서는, 제3 주파수는 5Hz 이상, 100kHz 이하여도 된다.
전기 바이어스의 펄스파의 주기는, 두 개의 기간, 즉 H 기간 및 L 기간을 포함한다. H 기간에 있어서의 전기 바이어스의 레벨(즉, 전기 바이어스의 펄스의 레벨)은, L 기간에 있어서의 전기 바이어스의 레벨보다도 높다. 즉, 전기 바이어스의 레벨이 증감됨으로써, 전기 바이어스의 펄스파가 하부 전극(18)에 주어져도 된다. L 기간에 있어서의 전기 바이어스의 레벨은, 제로보다도 커도 된다. 혹은, L 기간에 있어서의 전기 바이어스의 레벨은, 제로여도 된다. 즉, 전기 바이어스의 펄스파는 전기 바이어스의 하부 전극(18)으로의 공급과 공급 정지를 교대로 전환함으로써, 하부 전극(18)에 주어져도 된다. 여기서, 전기 바이어스가 고주파 전력 LF인 경우에는, 전기 바이어스의 레벨은 고주파 전력 LF의 전력 레벨이다. 전기 바이어스가 고주파 전력 LF인 경우에는, 전기 바이어스의 펄스에 있어서의 고주파 전력 LF의 레벨은, 2kW 이상이어도 된다. 전기 바이어스가 음극성의 직류 전압의 펄스파인 경우에는, 전기 바이어스의 레벨은 음극성의 직류 전압의 절대값의 실효값이다. 전기 바이어스의 펄스파의 듀티비, 즉, 전기 바이어스의 펄스파의 주기에 있어서 H 기간이 차지하는 비율은, 예를 들면 1% 이상, 80% 이하이다. 다른 예에서는, 전기 바이어스의 펄스파의 듀티비는 5% 이상 50% 이하일 수 있다. 혹은, 전기 바이어스의 펄스파의 듀티비는, 50% 이상, 99% 이하여도 된다.
일 실시 형태에 있어서, 고주파 전원(62)은 고주파 전력 HF의 연속파를 공급해도 된다. 즉, 고주파 전원(62)은 고주파 전력 HF를 연속적으로 공급해도 된다.
다른 실시 형태에 있어서, 고주파 전원(62)은 고주파 전력 HF의 펄스파를 공급해도 된다. 고주파 전력 HF의 펄스파는 주기적으로 공급될 수 있다. 고주파 전력 HF의 펄스파의 주기는 제4 주파수로 규정된다. 제4 주파수는 제2 주파수보다도 낮다. 일 실시 형태에 있어서, 제4 주파수는 제3 주파수와 동일하다. 고주파 전력 HF의 펄스파의 주기는, 두 개의 기간, 즉 H 기간 및 L 기간을 포함한다. H 기간에 있어서의 고주파 전력 HF의 전력 레벨은, 두 개의 기간 중 L 기간에 있어서의 고주파 전력 HF의 전력 레벨보다도 높다. L 기간에 있어서의 고주파 전력 HF의 전력 레벨은, 제로보다도 커도 되고, 제로여도 된다.
또한, 고주파 전력 HF의 펄스파의 주기는, 전기 바이어스의 펄스파의 주기와 동기하고 있어도 된다. 고주파 전력 HF의 펄스파의 주기에 있어서의 H 기간은, 전기 바이어스의 펄스파의 주기에 있어서의 H 기간과 동기하고 있어도 된다. 혹은, 고주파 전력 HF의 펄스파의 주기에 있어서의 H 기간은, 전기 바이어스의 펄스파의 주기에 있어서의 H 기간과 동기하고 있지 않아도 된다. 고주파 전력 HF의 펄스파의 주기에 있어서의 H 기간의 시간 길이는, 전기 바이어스의 펄스파의 주기에 있어서의 H 기간의 시간 길이와 동일해도 되고, 달라도 된다.
플라즈마 처리 장치(1)에 있어서 플라즈마 처리가 행해지는 경우에는, 가스가 가스 공급부로부터 내부 공간(10s)에 공급된다. 또, 고주파 전력 HF 및/또는 전기 바이어스가 공급됨으로써, 상부 전극(30)과 하부 전극(18)의 사이에서 고주파 전계가 생성된다. 생성된 고주파 전계가 내부 공간(10s) 안의 가스로부터 플라즈마를 생성한다.
플라즈마 처리 장치(1)는 제어부(80)를 더 구비할 수 있다. 제어부(80)는 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 플라즈마 처리 장치(1)의 각부를 제어한다. 제어부(80)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(1)를 관리하기 위해서 커멘드의 입력 조작 등을 행할 수 있다. 또, 제어부(80)에서는, 표시 장치에 의해, 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 기억부에는, 제어 프로그램 및 레시피 데이터가 격납되어 있다. 제어 프로그램은 플라즈마 처리 장치(1)에서 각종 처리를 실행하기 위해서, 프로세서에 의해서 실행된다. 프로세서는 제어 프로그램을 실행하여, 레시피 데이터에 따라서 플라즈마 처리 장치(1)의 각부를 제어한다.
또한, 플라즈마 처리 공간에 있어서 형성되는 플라즈마는, 용량 결합 플라즈마(CCP；Capacitively Coupled Plasma) 외에, 유도 결합 플라즈마(ICP；Inductively Coupled Plasma), ECR 플라즈마(Electron－Cyclotron－resonance plasma), 헬리콘파 여기 플라즈마(HWP：Helicon Wave Plasma), 또는 표면파 플라즈마(SWP：Surface Wave Plasma) 등이어도 된다. 또, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하는, 다양한 타입의 플라즈마 생성부가 이용되어도 된다. 일 실시 형태에 있어서, AC 플라즈마 생성부에서 이용되는 AC 신호(AC 전력)는, 100kHz~10GHz의 범위 내의 주파수를 가진다. 따라서, AC 신호는 RF(Radio Frequency) 신호 및 마이크로파 신호를 포함한다. 일 실시 형태에 있어서, RF신호는 200kHz~150MHz의 범위 내의 주파수를 가진다.
도 2는 하나의 예시적 실시 형태에 따른 에칭 방법(이하 「본 에칭 방법」이라고 함.)을 나타내는 순서도이다. 본 에칭 방법은 기판을 준비하는 준비 공정(ST1)과, 기판에 마련된 다층막 및 단층막을 에칭하는 에칭 공정(ST2)을 포함한다. 또, 본 에칭 방법은 기판을 준비하는 공정(ST3) 그리고 다층막 및/또는 단층막을 에칭하는 공정(ST4)을 더 포함할 수 있다. 또한, 본 에칭 방법이 공정 ST3 및 공정 ST4를 포함하는 경우, 공정 ST3 및 공정 ST4가 실행된 후에, 공정 ST1 및 공정 ST2가 실행되어도 된다. 또, 본 에칭 방법은, 예를 들면, 도 1에 나타내는 플라즈마 처리 장치(1)를 이용하여, 기판에 대해서 실행된다.
도 3은 공정 ST1에 있어서 준비되는 기판(W)의 일례를 나타내는 상면도이다. 도 4는 도 3에 나타내는 기판(W)의 AA′단면의 일부를 나타내는 도면이다. 기판(W)은 DRAM, 3D－NAND 플래쉬 메모리 등의 반도체 메모리 디바이스를 포함하는 반도체 디바이스의 제조에 이용될 수 있다.
기판(W)은 제1 영역(RE1) 및 제2 영역(RE2)을 가진다. 기판(W)의 평면시(도 3의 상면도)에 있어서, 제1 영역(RE1) 및 제2 영역(RE2)은, 각각 기판(W) 상에서 소정의 범위를 가지는 영역이다. 제1 영역(RE1) 및 제2 영역(RE2)은, 서로 인접한 2개의 영역일 수 있고, 또, 서로 떨어진 2개의 영역이어도 된다. 제1 영역(RE1)은, 예를 들면, 반도체 메모리 디바이스에 있어서의 메모리 셀 영역일 수 있다. 또, 제2 영역(RE2)은, 예를 들면, 반도체 메모리 디바이스에 있어서의 컨택트 영역이나 주변 회로 영역일 수 있다. 컨택트 영역은, 일례에서는, 1개 이상의 메모리 셀과 주변 회로를 전기적으로 접속하기 위한 1개 이상의 컨택트홀이 마련된 영역이다.
기판(W)은 제1 영역(RE1)으로부터 제2 영역(RE2)에 걸쳐 마련된 하지(下地)막(UF)을 가진다. 또, 기판(W)은, 제1 영역(RE1)에 있어서, 하지막(UF) 상에 마련된 다층막(ML)을 가진다. 다층막(ML)은 2종류 이상의 실리콘 함유막이 적층된 적층막이다. 본 실시 형태에 있어서, 다층막(ML)은 실리콘 질화막(SF1) 및 실리콘 산화막(SF2)이 교대로 반복하여 적층된 적층막이다.
또, 기판(W)은 제2 영역(RE2)에 있어서, 하지막(UF) 상에 마련된 단층막(SL)을 가진다. 단층막(SL)은, 예를 들면, 실리콘 산화막이나 실리콘 질화막 등의 실리콘 함유막으로 이루어지는 막이다. 본 실시 형태에 있어서, 단층막(SL)은 실리콘 산화막이다. 다층막(ML) 및 단층막(SL)은, 서로 동일한 두께를 가질 수 있고, 또, 상이한 두께를 가져도 된다.
기판(W)은 마스크막(MK)을 더 가진다. 마스크막(MK)은 다층막(ML) 및 단층막(SL) 상에 마련되어 있다. 즉, 마스크막(MK)은 제1 영역(RE1)으로부터 제2 영역(RE2)에 걸쳐 마련되어 있다. 마스크막(MK)은 소정의 패턴을 가진다. 마스크막(MK)에는, 제1 영역(RE1)에 있어서, 1개 이상의 개구(OPM)가 마련되어 있다(또한, 제1 영역(RE1)에 마련된 원 형상의 개구를 개구(OPM1), 직사각형 형상의 슬릿(개구)을 개구(OPM2)라고도 부름.). 본 실시 형태에 있어서, 1개 이상의 개구(OPM) 각각은, 마스크막(MK)에 형성된 측벽에 의해 규정되는 개구이다. 또, 마스크막(MK)에는, 제2 영역(RE2)에 있어서, 1개 이상의 개구(OPS)가 마련되어 있다(또한, 제2 영역(RE2)에 마련된 원 형상의 개구를 개구(OPS1), 직사각형 형상의 슬릿(개구)을 개구(OPS2)라고도 부름.). 본 실시 형태에 있어서, 1개 이상의 개구(OPS)는 마스크막(MK)에 형성된 측벽에 의해 규정되는 개구이다.
개구(OPM) 및 개구(OPS)는, 일례에서는, 다층막(ML) 및/또는 단층막(SL)에, 메모리 셀이 형성되는 홀, 컨택트홀, 라인 앤드 스페이스, 슬릿, 트렌치 등을 형성하기 위한 개구이다. 개구(OPM) 및 개구(OPS)는, 일례에서는, 평면시에 있어서, 원 형상, 타원 형상, 선 형상, 직사각형 형상 등의 형상을 가진다. 개구(OPM) 및 개구(OPS)는, 평면시에 있어서, 마찬가지의 형상을 가질 수 있고, 또, 상이한 형상을 가져도 된다. 개구(OPS)는 개구(OPM)보다도 넓은 폭(예를 들면, 원 형상의 개구의 지름, 타원 형상의 개구의 단경(短徑), 선 형상의 개구의 선폭, 및 직사각형 형상의 개구 단변 또는 장변의 길이임.)을 가질 수 있다. 또, 개구(OPM) 및 개구(OPS)는, 일체로 형성된 개구여도 된다. 일례로서, 개구(OPM) 및 개구(OPS)는, 제1 영역(RE1)으로부터 제2 영역(RE2)에 걸쳐 형성된 1개의 슬릿의 일부여도 된다.
본 실시 형태에서는, 도 3에 나타내는 것처럼, 일례로서, 마스크막(MK)의 제1 영역(RE1)에, 평면시에 있어서 원 형상을 가지는 복수의 개구(OPM1)가 마련되어 있다. 또, 마스크막(MK)의 제2 영역(RE2)에, 평면시에 있어서 원 형상을 가지는 복수의 개구(OPS1)가 마련되어 있다. 일례로서, 제1 영역(RE1)에 마련된 개구(OPM1)의 폭(지름)은, 제2 영역(RE2)에 마련된 개구(OPM1)의 폭(지름)보다도 작다. 개구(OPM1)의 폭(지름)은 개구(OPS2)의 폭(지름)보다도 클 수 있고, 또, 개구(OPS2)의 폭(지름)과 동일해도 된다.
또, 본 실시 형태에서는, 도 3에 나타내는 것처럼, 마스크막(MK)의 제1 영역(RE1)으로부터 제2 영역(RE2)에 걸쳐, 평면시에 있어서 슬릿 형상을 가지는 개구가 마련되어 있다. 해당 개구는 마스크막(MK)의 제1 영역(RE1)에 마련된 부분인 개구(OPM2)와, 제2 영역(RE2)에 마련된 부분인 개구(OPS2)를 가진다. 개구(OPM2) 및 개구(OPS2)의 폭은, 개구(OPM1) 및/또는 개구(OPS1)의 폭(지름)보다도 넓어도 좁아도 되고, 또, 개구(OPM1) 및/또는 개구(OPS1)의 폭(지름)과 동일해도 된다. 또, 개구(OPM2)의 폭은 개구(OPS2)의 폭과 달라도 된다. 또, 도 3에 있어서의 슬릿 형상을 가지는 개구는, 제1 영역(RE1) 및 제2 영역(RE2) 중 어느 일방에만 마련되어도 된다. 즉, 해당 개구는 개구(OPM2) 및 개구(OPS2) 중 어느 일방만을 가지는 슬릿이어도 된다.
마스크막(MK)은, 공정 ST2에 있어서의 다층막(ML) 및 단층막(SL)의 에칭 레이트보다도 낮은 에칭 레이트를 가지는 재료로 형성된다. 마스크막(MK)은 유기 재료로 형성될 수 있다. 마스크막(MK)은, 예를 들면, 아모퍼스 카본막, 포토레지스트막, 또는 SOC막(스핀 온 카본막)일 수 있다. 마스크막(MK)은 질화 티탄, 텅스텐, 탄화 텅스텐과 같은 금속 함유 재료로 형성된 금속 함유 마스크여도 된다.
이하, 각 도면을 참조하면서, 플라즈마 처리 장치(1)에 있어서 도 2에 나타내는 본 에칭 방법이 기판(W)에 대해서 실행되는 예를 설명한다. 본 예에서는, 제어부(80)가 플라즈마 처리 장치(1)의 각부를 제어함으로써, 플라즈마 처리 장치(1)에 있어서 본 에칭 방법이 실행된다.
(공정 ST1：기판(W)의 준비)
공정 ST1에 있어서, 기판(W)이 챔버(10)의 내부 공간(10s) 내에 준비된다. 도 3 및 도 4에 나타내는 기판(W)의 각 구성을 형성하는 프로세스의 적어도 일부는, 내부 공간(10s) 내에서 행할 수 있다. 또, 기판(W)의 각 구성의 전부 또는 일부가 플라즈마 처리 장치(1)의 외부의 장치 또는 챔버에서 형성된 후, 기판(W)이 내부 공간(10s) 내로 반입되어, 정전 척(20) 상에 재치되어도 된다.
(공정 ST2：다층막(ML) 및 단층막(SL)의 에칭)
다음으로, 공정 ST2에 있어서, 다층막(ML) 및 단층막(SL)이 에칭된다. 공정 ST2는 제1 에칭 공정의 일례이다. 먼저, 챔버(10) 내에, 플라즈마를 생성하기 위한 처리 가스가 공급된다. 처리 가스는 HF종을 생성하는 가스종을 포함한다. HF종을 생성하는 가스종은, 일례에서는, HF 가스(불화 수소 가스)를 포함할 수 있다. HF종을 생성하는 가스종은, 다른 예에서는, H2 및 CxFy(x 및 y는 자연수), H2 및 CsHtFu, CsHtFu(s, t 및 u는 자연수) 단독이어도 된다. 또, 처리 가스는 HF종을 생성하는 가스 외에, 불소 그 외의 할로젠 원소를 포함하는 가스를 포함해도 된다. 처리 가스는 적어도 하나의 할로젠 함유 분자를 포함할 수 있다. 처리 가스는 적어도 하나의 할로젠 함유 분자로서, 플루오로카본 또는 하이드로 플루오로카본 중 적어도 하나를 포함할 수 있다. 플루오로카본은, 예를 들면 CF4, C3F8, C4F6, 또는 C4F8 중 적어도 하나이다. 하이드로 플루오로카본은, 예를 들면 CH2F2, CHF3, 또는 CH3F 중 적어도 하나이다. 하이드로 플루오로카본은 두 개 이상의 탄소를 포함하고 있어도 된다. 또, 하이드로 플루오로카본은 세 개의 탄소, 또는 네 개의 탄소를 포함하고 있어도 된다. 하이드로 플루오로카본은, 예를 들면, C2HF5, C2H2F4, C2H3F3, C2H4F2, C3HF7, C3H2F2, C3H2F6, C3H2F4, C3H3F5, C4H5F5, C4H2F6, C5H2F10 및 c－C5H3F7로 이루어지는 군으로부터 선택되는 적어도 1종일 수 있다. 일례에서는, 탄소 함유 가스는 C4F8, C3H2F4 및 C4H2F6로 이루어지는 군으로부터 선택되는 적어도 1종이다. 또, 할로젠 함유 분자는 탄소를 함유하지 않아도 되다. 할로젠 함유 분자는, 예를 들면, 3불화 질소 가스(NF3 가스) 또는 6불화 황 가스(SF6 가스)이다. 또, 처리 가스는 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 더 포함하고 있어도 된다. 할로젠 함유 가스는, 예를 들면, Cl2, SiH2Cl2, SiCl4, Si2Cl6, CHCl3, CCl4 및 BCl3로 이루어지는 군으로부터 선택되는 적어도 일종이다. 할로젠 함유 가스는, 예를 들면, HBr, NF3여도 된다. HF 가스를 이용하는 경우에는 탄소 함유 가스를 포함하는 것이 좋다. 탄소 함유 가스는 마스크 상에 탄소 함유 디포지션을 형성하여, 마스크를 에칭으로부터 보호할 수 있다.
공정 ST2에서 이용되는 처리 가스는, 적어도 하나의 인 함유 분자를 더 포함할 수 있다. 인 함유 분자는 10산화 4인(P4O10), 8산화 4인(P4O8), 6산화 4인(P4O6) 등의 산화물이어도 된다. 10산화 4인은 5산화 2인(P2O5)으로 불리는 경우가 있다. 인 함유 분자는 3불화 인(PF3), 5불화 인(PF5), 3염화 인(PCl3), 5염화 인(PCl5), 3브로민화 인(PBr3), 5브로민화 인(PBr5), 아이오딘화 인(PI3)과 같은 할로젠화물(할로젠화 인)이어도 된다. 즉, 인을 포함하는 분자는, 불화 인 등, 할로젠 원소로서 불소를 포함해도 된다. 혹은, 인을 포함하는 분자는, 할로젠 원소로서 불소 이외의 할로젠 원소를 포함해도 된다. 인 함유 분자는 불화 포스포릴(POF3), 염화 포스포릴(POCl3), 브로민화 포스포릴(POBr3)과 같은 할로젠화 포스포릴일 수 있다. 인 함유 분자는 포스핀(PH3), 인화 칼슘(Ca3P2 등), 인산(H3PO4), 인산 나트륨(Na3PO4), 헥사 플루오로 인산(HPF6) 등일 수 있다. 인 함유 분자는 플루오로 포스핀류(HxPFy)일 수 있다. 여기서, x와 y의 합은, 3 또는 5이다. 플루오로 포스핀류로서는, HPF2, H2PF3가 예시된다. 처리 가스는 적어도 하나의 인 함유 분자로서, 상기의 인 함유 분자 중 하나 이상의 인 함유 분자를 포함할 수 있다. 예를 들면, 처리 가스는 적어도 하나의 인 함유 분자로서, PF3, PCl3, PF5, PCl5, POCl3, PH3, PBr3, 또는 PBr5 중 적어도 하나를 포함할 수 있다. 또한, 처리 가스에 포함되는 각 인 함유 분자가 액체 또는 고체인 경우, 각 인 함유 분자는 가열 등에 의해서 기화되어 챔버(10) 내에 공급될 수 있다.
공정 ST2에서 이용되는 처리 가스는, 탄소 및 수소를 더 포함할 수 있다. 처리 가스는 수소를 포함하는 분자로서, H2, 탄화수소(CxHy), 하이드로 플루오로카본(CxHyFz), 또는 NH3 중 적어도 하나를 포함하고 있어도 된다. 탄화수소는, 예를 들면 CH4 또는 C3H6이다. 여기서, x 및 y 각각은 자연수이다. 처리 가스는 탄소를 포함하는 분자로서, 플루오로카본 또는 탄화수소(예를 들면 CH4)를 포함하고 있어도 된다. 처리 가스는 산소를 더 포함하고 있어도 된다. 처리 가스는, 예를 들면 O2를 포함하고 있어도 된다. 혹은, 처리 가스는 산소를 포함하고 있지 않아도 된다.
공정 ST2에서 이용되는 처리 가스는, 인 함유 가스, 불소 함유 가스, 그리고 불화 수소, 수소(H2), 암모니아, 및 탄화수소로 이루어지는 군으로부터 선택되는 적어도 하나를 함유하는 수소 함유 가스를 포함할 수 있다. 불소 함유 가스는 플루오로카본 및/또는 하이드로 플루오로카본일 수 있다. 또, 처리 가스는 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스, 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스여도 된다. 불소 함유 가스는, 예를 들면 3불화 질소 가스(NF3 가스) 또는 6불화 황 가스(SF6 가스)이다.
공정 ST2에 있어서, 챔버(10) 내의 가스의 압력이 지정된 압력으로 설정된다. 공정 ST2에서는, 챔버(10) 내의 가스의 압력은, 10mTorr(1.3Pa) 이상, 100mTorr(13.3Pa) 이하의 압력으로 설정될 수 있다. 또, 공정 ST2에서는, 챔버(10) 내에서 처리 가스로부터 플라즈마를 생성하기 위해서, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급된다. 제1 고주파 전력의 레벨은 2kW 이상, 10kW 이하의 레벨로 설정될 수 있다. 제2 고주파 전력의 레벨은 2kW(기판(W)의 단위 면적당 전력의 레벨에서는 2.83W/cm2) 이상의 레벨로 설정될 수 있다. 제2 고주파 전력의 레벨은 10kW(기판(W)의 단위 면적당 전력의 레벨에서는 14.2W/cm2) 이상의 레벨로 설정되어도 된다.
일 실시 형태에 있어서, 공정 ST2의 개시시의 기판(W)의 온도는, 20℃ 이하의 온도, 예를 들면 0℃ 이하, 일례에서는 -40℃ 또는 -70℃로 설정되어도 된다. 공정 ST2의 개시시의 기판(W)의 온도를 설정하기 위해서, 제어부(80)는 칠러 유닛 및 정전 척과 기판 이면 사이의 전열 가스(예를 들면 He)의 압력을 제어할 수 있다.
공정 ST2에서는, 처리 가스로 형성된 플라즈마로부터의 화학종에 의해, 다층막(ML) 및 단층막(SL)이 동시에 에칭된다(도 5 참조). 구체적으로는, 다층막(ML) 중 개구(OPM)에 있어서 노출되어 있는 부분이 에칭되어, 마스크막(MK)의 개구(OPM)의 형상에 기초하여, 마스크막(MK)으로부터 연속하여 다층막(ML)에 오목부(RCM)가 형성된다. 또, 단층막(SL) 중 개구(OPS)에 있어서 노출되어 있는 부분이 에칭되어, 마스크막(MK)의 개구(OPS)의 형상에 기초하여, 마스크막(MK)으로부터 연속하여 단층막(SL)에 오목부(RCS)가 형성된다.
이상, 일례로서, 도 3에 나타내는 개구 패턴을 가지는 마스크막(MK)을 이용하여, 다층막(ML) 및 단층막(SL)을 동시에 에칭하여 오목부를 형성하는 방법에 대해 설명했지만, 도 3에 나타내는 개구 패턴에 대응하는 오목부를, 복수 회로 나눠 형성해도 된다. 예를 들면, 도 3에 나타내는 복수의 개구의 일부에 대응하는 오목부를, 상기에서 설명한 공정 ST1 및 ST2에 의해 형성한 후에, 해당 복수의 개구의 나머지에 대응하는 오목부를, 이하에서 설명하는 공정 ST3 및 ST4에 의해 형성해도 된다. 이하, 이러한 공정 ST3 및 ST4의 일례를 설명한다.
(공정 ST3：기판(W)의 준비)
공정 ST2 및 다른 공정을 거친 후에, 공정 ST3에 있어서, 기판(W)에 대해서, 공정 ST1과 마찬가지의 공정이 실행된다. 일례로서, 기판(W)이 3D NAND 플래쉬 메모리가 형성되는 기판인 경우, 해당 다른 공정은, 예를 들면, 공정 ST2에 있어서 다층막(ML)에 형성된 오목부(개구)에, 메모리 셀을 형성하는 공정이다.
공정 ST3에서 준비되는 기판(W)은, 마스크막(MK)을 가진다. 해당 마스크막(MK)은, 공정 ST1에서 준비되는 마스크막(MK)과는 상이한 패턴을 가진다. 공정 ST1에서 준비되는 마스크막(MK)은, 제1 영역(RE1)에 1개 이상의 개구(OPM)가 마련되어 있고, 제2 영역(RE2)에 1개 이상의 개구(OPS)가 마련되어 있다. 다른 한편으로, 공정 ST3에서 준비되는 마스크막(MK)은, 제1 영역(RE1) 및 제2 영역(RE2) 중 적어도 일방에 1개 이상의 개구(OPM) 및/또는 개구(OPS)가 마련되어 있다.
일례로서, 기판(W)이 3D NAND 플래쉬 메모리가 형성되는 기판인 경우, 제1 영역(RE1)은, 일례에서는, 메모리 셀이 형성되는 영역인 메모리 셀 영역일 수 있다. 또, 제2 영역(RE2)은, 일례에서는, 메모리 셀과 주변 회로를 전기적으로 접속하기 위한 컨택트가 형성되는 컨택트 영역일 수 있다. 개구(OPM)는, 일례에서는, 메모리 셀이 형성되는 메모리홀을 다층막(ML)에 형성하기 위한 개구(일례에서는 개구(OPM1))일 수 있다. 또, 개구(OPS)는, 일례에서는, 컨택트홀을 단층막(SL)에 형성하기 위한 개구(일례에서는 개구(OPS1))일 수 있다. 또, 개구(OPM)는, 일례에서는, 메모리 셀 영역에 있어서 다층막(ML)에 슬릿을 형성하기 위한 개구(일례에서는 개구(OPM2))일 수 있다. 해당 슬릿은 메모리 셀 영역으로부터 컨택트 영역에 걸쳐서 마련된 슬릿일 수 있다. 이 경우, 개구(OPS)는 해당 슬릿을 단층막(SL)에 형성하기 위한 개구(일례에서는 개구(OPS2))일 수 있다.
(공정 ST4：다층막(ML) 및/또는 단층막(SL)의 에칭)
다음으로, 공정 ST4에 있어서, 공정 ST3에서 준비된 마스크막(MK)을 이용하여, 다층막(ML) 및/또는 단층막(SL)이 에칭된다. 공정 ST4는 제2 에칭 공정의 일례이다. 공정 ST4에 있어서, 다층막(ML) 및 단층막(SL)은, 공정 ST2와 동일한 조건으로 에칭될 수 있고, 또, 상이한 조건으로 에칭되어도 된다. 일례에서는, 공정 ST4에 있어서, 다층막(ML) 및/또는 단층막(SL)을 에칭하는 처리 가스는, 공정 ST2와 마찬가지로, 인 함유 가스를 포함해도 된다. 공정 ST4에서 이용되는 인 함유 가스는, 공정 ST2에서 이용되는 인 함유 가스와 동일한 종류(물질)의 가스일 수 있고, 또, 다른 종류(물질)의 가스일 수 있다. 또, 공정 ST2 및 공정 ST4에서, 인 함유 가스는, 챔버(10)에, 동일한 유량으로 공급될 수 있고, 또, 상이한 유량으로 공급되어도 된다. 공정 ST4에서 이용되는 인 함유 가스의 종류 및/유량은, 일례에서는, 에칭되는 막(다층막인지 단층막인지 등)이나 개구(OPM) 및/또는 개구(OPS)의 개구폭에 따라서, 적절히 선택되어도 된다.
＜실시예＞
이하, 본 에칭 방법의 평가를 위해서 행한 실험에 대해 설명한다. 본 실험에서는, 처리 가스로서 O2, C4F6H2, HF 및 PF3를 이용했다. 또, PF3의 유량을 변화시키고, 다층막(ML) 및 단층막(SL)의 에칭 레이트의 변화를 확인했다. 또, 처리 가스에 있어서의 PF3의 유량의 비율은, 4%에서 19%이다. 또, 처리 가스에 있어서의 HF의 유량의 비율은 50% 이상이다. 또, 도 6에 있어서의 실선은, 마스크막(MK)의 개구폭이 100nm인 경우에 있어서의 다층막(ML)의 에칭 레이트를 나타낸다. 또, 도 6에 있어서의 파선은, 마스크막(MK)의 개구폭이 100nm인 경우에 있어서의 단층막(SL)(이하 「단층막(SL1)」이라고 함.)의 에칭 레이트를 나타낸다. 또, 도 6에 있어서의 일점 쇄선은, 마스크막(MK)의 개구폭이 150nm 정도인 경우에 있어서의 단층막(SL)(이하 「단층막(SL2)」이라고 함.)의 상정되는 에칭 레이트를 나타낸다. 다층막(ML)은 실리콘 산화막과 실리콘 질화막의 적층막이다. 또, 단층막(SL)은 실리콘 산화막이다. 또, 기판(W)의 온도는 －70℃로 설정했다.
도 6은 PF3의 유량과 다층막(ML), 단층막(SL1) 및 단층막(SL2)의 에칭 레이트의 관계를 나타낸 그래프이다. 도 6에 나타내는 것처럼, 인 함유 가스의 유량을 제어함으로써, 다층막(ML) 및 단층막(SL)을 동시에 에칭하는 경우에, 다층막(ML) 및 단층막(SL)의 에칭 레이트를 가까워지게 할 수 있는 등, 다층막(ML)의 에칭 레이트에 대한 단층막(SL)의 에칭 레이트의 비율을 제어할 수 있는 것이 확인되었다. 즉, 도 6에 나타내는 것처럼, PF3의 유량이 적은 영역(처리 가스에 있어서의 PF3의 유량비가 적은 영역)에 있어서는, 단층막(SL)의 에칭 레이트는 다층막(ML)의 에칭 레이트보다도 낮은 것이 확인되었다. 다른 한편으로, PF3의 유량이 많은 영역(처리 가스에 있어서의 PF3의 유량비가 높은 영역)에 있어서는, 단층막(SL)의 에칭 레이트와 다층막(ML)의 에칭 레이트의 비를 1에 가까워지게 할 수 있는 것이 확인되었다. 인 함유 가스(상술의 인 함유 분자를 포함하는 가스)의 플라즈마로부터 생성되는 인 화학종이 실리콘 산화막의 표면에 존재하는 상태에서는, 불화 수소, 즉 에천트의 실리콘 산화막으로의 흡착이 촉진된다. 이것에 의해, 인 함유 가스로부터 생성되는 인 화학종이 마스크막(MK)의 개구(OPS)의 바닥에 노출된 실리콘 산화막의 표면에 존재하는 상태가 되어, 해당 표면으로의 에천트의 공급이 촉진되어, 단층막(SL)의 에칭 레이트를 높일 수 있었다.
또, 실리콘 산화막 및 실리콘 질화막의 에칭 레이트는, 마이크로 로딩 효과에 의해, 개구(OPM) 및 개구(OPS)의 폭(지름)에 의존한다. 즉, 다층막(ML) 및 단층막(SL)의 에칭 레이트는, 다층막(ML) 및 단층막(SL)의 오목부폭(또는 개구(OPM) 및 개구(OPS)의 폭)에 따라서 다를 수 있다. 본 실시예에서는, 단층막(SL)의 오목부폭(개구(OPM)의 폭)을 다층막(ML)의 오목부폭(개구(OPM)의 폭)보다도 크게 함과 아울러, 인 함유 가스를 포함하는 처리 가스로부터 플라즈마를 생성함으로써, 다층막(ML)의 에칭 레이트에 대한 단층막(SL)의 에칭 레이트의 비를 1 이상으로 할 수 있다. 환언하면, 다층막(ML) 및 단층막(SL)의 오목부폭이 상이한 경우여도, 인 함유 가스의 유량을 제어함으로써, 다층막(ML) 및 단층막(SL)의 에칭 레이트를 제어할 수 있다. 예를 들면, 단층막(SL2)의 에칭 레이트는, 단층막(SL1)보다도 PF3가 보다 저류량측에서, 다층막(ML)의 에칭 레이트와 동일한 정도로 할 수 있다.
이상의 각 실시 형태는, 설명의 목적으로 설명되어 있으며, 본 개시의 범위 및 취지로부터 일탈하는 일 없이 다양한 변형을 이룰 수 있다. 예를 들면, 용량 결합형의 플라즈마 처리 장치(1) 이외에도, 유도 결합형 플라즈마나 마이크로파 플라즈마 등, 임의의 플라즈마원을 이용한 기판 처리 장치를 이용해도 된다.
1…플라즈마 처리 장치 10…챔버
10s…내부 공간 12…챔버 본체
13…지지부 14…기판 지지기
16…전극 플레이트 18…하부 전극
20…정전 척 24…가스 공급 라인
25…엣지 링 30…상부 전극
32…부재 34…천판
36…지지체 38…가스 공급관
40…가스 소스군 41…유량 제어기군
42…밸브군 46…쉴드
48…배플 플레이트 50…배기 장치
52…배기관 62…고주파 전원
64…바이어스 전원 66…정합기
68…정합기 80…제어부
MK…마스크막 ML…다층막
OPM…개구 OPS…개구
RCM…오목부 RCS…오목부
RE1…제1 영역 RE2…제2 영역
SF1…실리콘 질화막 SF2…실리콘 산화막
SL…단층막 UF…하지막
W…기판

Claims (17)

  1. 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과,
    상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고,
    상기 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은, 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 동시에 에칭되어,
    상기 다층막에 제1 폭을 가지는 제1 오목부가 형성되고,
    상기 단층막에 상기 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성되는, 에칭 방법.
  2. 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과,
    상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고,
    상기 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은, 불화 수소 가스, 인 함유 가스 및 탄소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어,
    상기 다층막에 제1 오목부가 형성되고,
    상기 단층막에 제2 오목부가 형성되는, 에칭 방법.
  3. 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과,
    상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고,
    상기 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되고,
    상기 다층막에 제1 폭을 가지는 제1 오목부가 형성되고,
    상기 단층막에 상기 제1 폭보다도 넓은 제2 폭을 가지는 제2 오목부가 형성되는, 에칭 방법.
  4. 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과,
    상기 다층막 및 상기 단층막을 동시에 에칭하는 에칭 공정을 포함하고,
    상기 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은, 인 함유 가스, 불소 함유 가스, 하이드로 플루오로카본 가스 및 불소 이외의 할로젠 원소를 함유하는 할로젠 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어,
    상기 다층막에 제1 오목부가 형성되고,
    상기 단층막에 제2 오목부가 형성되는, 에칭 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 기판은
    상기 다층막 및 상기 단층막 상에 마련된 마스크막으로서, 상기 마스크막은 상기 다층막 상에 제1 개구를 규정하는 제1 측벽, 및 상기 단층막 상에 제2 개구를 규정하는 제2 측벽을 가지는, 상기 마스크막을 포함하고,
    상기 에칭 공정에 있어서,
    상기 제1 오목부는, 상기 제1 개구에 있어서 상기 다층막을 상기 플라즈마에 의해서 에칭하여 형성되고,
    상기 제2 오목부는, 상기 제2 개구에 있어서 상기 단층막을 상기 플라즈마에 의해서 에칭하여 형성되는, 에칭 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제1 오목부 및 상기 제2 오목부 중 일방은 홀이며, 상기 제1 오목부 및 상기 제2 오목부의 타방은 슬릿인, 에칭 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 2종류 이상의 실리콘 함유막은 실리콘 산화막 및 실리콘 질화막을 포함하고,
    상기 1종류의 실리콘 함유막은 실리콘 산화막인, 에칭 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 인 함유 가스는 할로젠화 인 가스인, 에칭 방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 탄소 함유 가스는 탄화수소 가스, 플루오로카본 가스 또는 하이드로 플루오로카본 가스인, 에칭 방법.
  10. 제1 영역 및 제2 영역을 가지는 기판을 준비하는 준비 공정으로서, 해당 기판은, 상기 제1 영역에 있어서 2종류 이상의 실리콘 함유막이 적층된 다층막 및 상기 제2 영역에 있어서 1종류의 실리콘 함유막으로 형성된 단층막을 가지는, 상기 준비 공정과,
    상기 다층막 및 상기 단층막을 동시에 에칭하는 제1 에칭 공정과,
    상기 다층막 및 상기 단층막 중 적어도 일방을 에칭하는 제2 에칭 공정을 포함하고,
    상기 제1 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은, 불화 수소 가스 및 인 함유 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어,
    상기 다층막에 제1 오목부가 형성되고,
    상기 단층막에 제2 오목부가 형성되며,
    상기 제2 에칭 공정에 있어서,
    상기 다층막 및 상기 단층막은, 불화 수소 가스 및 인 함유 가스를 포함하는 제2 처리 가스로부터 생성된 플라즈마에 의해서 에칭되어,
    상기 다층막 및 상기 단층막 중 적어도 일방에 제3 오목부가 형성되고,
    상기 제1 처리 가스에 포함되는 상기 인 함유 가스의 유량은, 상기 제2 처리 가스에 포함되는 상기 인 함유 가스의 유량과 상이한, 에칭 방법.
  11. 청구항 10에 있어서,
    상기 제1 에칭 공정이 실행된 후에, 상기 제2 에칭 공정이 실행되는, 에칭 방법.
  12. 청구항 10에 있어서,
    상기 제2 에칭 공정이 실행된 후에, 상기 제1 에칭 공정이 실행되는, 에칭 방법.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
    상기 기판은 복수의 반도체 기억 장치가 형성되는 기판이고,
    상기 제1 영역은, 상기 복수의 반도체 기억 장치 각각에 있어서 복수의 메모리 셀이 형성되는 영역이고,
    상기 제2 영역은, 상기 복수의 반도체 기억 장치 각각에 있어서 상기 복수의 메모리 셀과 상기 복수의 메모리 셀을 제어하는 회로를 전기적으로 접속하는 복수의 컨택트가 형성되는 영역인, 에칭 방법.
  14. 청구항 13에 있어서,
    상기 제1 에칭 공정에 있어서,
    상기 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 상기 제1 오목부로서, 상기 다층막에 형성되고,
    상기 복수의 컨택트가 형성되는 복수의 컨택트홀이, 상기 제2 오목부로서, 상기 단층막에 형성되며,
    상기 제2 에칭 공정에 있어서,
    상기 제1 영역으로부터 상기 제2 영역에 걸친 슬릿이, 상기 제3 오목부로서, 상기 다층막 및 상기 단층막에 형성되는, 에칭 방법.
  15. 청구항 13에 있어서,
    상기 제1 에칭 공정에 있어서,
    상기 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 상기 제1 오목부로서, 상기 다층막에 형성되고,
    상기 제1 영역으로부터 상기 제2 영역에 걸친 슬릿이, 상기 제1 오목부 및 상기 로서, 상기 다층막 및 상기 단층막에 형성되고,
    상기 제2 에칭 공정에 있어서,
    상기 복수의 컨택트가 형성되는 복수의 컨택트홀이, 상기 제2 오목부로서 상기 단층막에 형성되는, 에칭 방법.
  16. 청구항 13에 있어서,
    상기 제1 에칭 공정에 있어서,
    상기 복수의 컨택트가 형성되는 복수의 컨택트홀이, 상기 제2 오목부로서, 상기 단층막에 형성되고,
    상기 제1 영역으로부터 상기 제2 영역에 걸친 슬릿이, 상기 제1 오목부 및 상기 제2 오목부로서, 상기 다층막 및 상기 단층막에 형성되며,
    상기 제2 에칭 공정에 있어서,
    상기 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 상기 제1 오목부로서, 상기 다층막에 형성되는, 에칭 방법.
  17. 청구항 13에 있어서,
    상기 제1 에칭 공정에 있어서,
    상기 제1 영역으로부터 상기 제2 영역에 걸친 슬릿이, 상기 제1 오목부 및 상기 제2 오목부로서, 상기 다층막 및 상기 단층막에 형성되며,
    상기 제2 에칭 공정에 있어서,
    상기 복수의 메모리 셀이 형성되는 복수의 메모리홀이, 상기 제1 오목부로서, 상기 다층막에 형성되고,
    상기 복수의 컨택트가 형성되는 복수의 컨택트홀이, 상기 제2 오목부로서, 상기 단층막에 형성되는, 에칭 방법.
KR1020237040522A 2021-05-07 2021-05-07 에칭 방법 KR20240006574A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/017486 WO2022234648A1 (ja) 2021-05-07 2021-05-07 エッチング方法

Publications (1)

Publication Number Publication Date
KR20240006574A true KR20240006574A (ko) 2024-01-15

Family

ID=83932692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237040522A KR20240006574A (ko) 2021-05-07 2021-05-07 에칭 방법

Country Status (5)

Country Link
US (1) US20240063026A1 (ko)
JP (1) JPWO2022234648A1 (ko)
KR (1) KR20240006574A (ko)
CN (1) CN117242551A (ko)
WO (1) WO2022234648A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504989B2 (ja) * 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
JP2019071407A (ja) * 2017-10-10 2019-05-09 積水化学工業株式会社 表面処理方法及び装置
CN111066129B (zh) * 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Also Published As

Publication number Publication date
JPWO2022234648A1 (ko) 2022-11-10
CN117242551A (zh) 2023-12-15
WO2022234648A1 (ja) 2022-11-10
US20240063026A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
WO2021090516A1 (ja) エッチング方法
KR20210056241A (ko) 에칭 방법 및 플라즈마 처리 장치
WO2022234648A1 (ja) エッチング方法
TW202244984A (zh) 蝕刻方法
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
WO2022234643A1 (ja) エッチング方法及びエッチング装置
WO2022230118A1 (ja) エッチング方法
US20240212982A1 (en) Etching method and plasma processing apparatus
US20230282447A1 (en) Plasma processing method and plasma processing apparatus
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
CN112786441A (zh) 蚀刻方法及等离子体处理装置
US20220359167A1 (en) Substrate processing method and substrate processing apparatus
US20230317466A1 (en) Etching method and plasma processing system
KR20240006488A (ko) 기판 처리 방법 및 기판 처리 장치
TW202245050A (zh) 蝕刻方法及蝕刻裝置
KR20240103983A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2023127546A (ja) プラズマ処理方法及びプラズマ処理装置
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
CN118263110A (en) Etching method and plasma processing apparatus
KR20240004206A (ko) 기판 처리 방법 및 기판 처리 장치
TW202245051A (zh) 基板處理方法及基板處理裝置
JP2023067406A (ja) プラズマ処理方法及びプラズマ処理システム
KR20220064898A (ko) 에칭 방법
CN116705601A (zh) 等离子体处理方法和等离子体处理装置
KR20230057953A (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템