DE102020202036A1 - Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben - Google Patents

Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben Download PDF

Info

Publication number
DE102020202036A1
DE102020202036A1 DE102020202036.1A DE102020202036A DE102020202036A1 DE 102020202036 A1 DE102020202036 A1 DE 102020202036A1 DE 102020202036 A DE102020202036 A DE 102020202036A DE 102020202036 A1 DE102020202036 A1 DE 102020202036A1
Authority
DE
Germany
Prior art keywords
section
effect transistor
field effect
trench structure
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020202036.1A
Other languages
English (en)
Inventor
Jens Baringhaus
Kevin Dannecker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020202036.1A priority Critical patent/DE102020202036A1/de
Publication of DE102020202036A1 publication Critical patent/DE102020202036A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein vertikaler Feldeffekttransistor (10) bereitgestellt, aufweisend: einen Driftbereich (12); einen Feldeffekttransistor (FET)-Kanalbereich; und eine Graben-Struktur (50) mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt; wobei der erste Abschnitt auf oder über dem Driftbereich (12) angeordnet ist; wobei der erste Abschnitt der Graben-Struktur (50) eine Gate-Elektrode (21) aufweist und an den FET-Kanalbereich angrenzt; und wobei der zweite Abschnitt der Graben-Struktur (50) mit einem Dielektrikum (23) gefüllt ist und zumindest ein Teil des zweiten Abschnitts eine geringere laterale Ausdehnung als der erste Abschnitt der Graben-Struktur (50) aufweist.

Description

  • Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.
  • Transistoren auf Basis von Galliumnitrid (GaN) bieten die Möglichkeit, Bauteile mit niedrigeren On-Widerständen (Einschaltwiderständen) bei gleichzeitig höheren Durchbruchsspannungen zu realisieren als vergleichbare Bauteile auf Basis von Silizium oder Siliziumcarbid. Eine mögliche Bauweise für einen solchen Transistor ist der sogenannte Trench-MISFET, bei welchem der Kanal an der Seitenwand einer Graben-Struktur (Trench) angeordnet ist. Ein Beispiel für ein solches Bauelement ist z.B. in Oka et al., Appl. Phys. Exp. 8, 054101 (2015), doi: 10.7567/APEX.8.054101 gezeigt.
  • 1 zeigt eine schematische Schnittdarstellung eines Trench-MISFETs der bezogenen Technik. Der Trench-MISFET besteht aus einem stark n-dotierten GaN-Substrat 111, einem schwach n-dotierten GaN Driftbereich 112 sowie p-dotierten GaN-Gebieten 114, in welchen sich der Inversionskanal an der Grenzfläche zu einem Gate-Dielektrikum 122 ausbildet, welches sich in einem mit dem Gate-Metall 121 gefüllten Graben befindet. Zur Abschirmung des Graben-Bodens gegen hohe Feldstärken, welche im Sperrfall auftreten, dienen tiefer liegende p-Gebiete 113. Oberhalb der p-Gebiete 114 sind stark n-dotierte Gebiete 115 angeordnet. Eine Source-Elektrode kontaktiert sowohl die p-Gebiete 113, 114 als auch die n-Gebiete 115 und ist vom Gate-Metall 121 durch eine Isolationsschicht 131 getrennt. Auf der Unterseite des Substrats 111 befindet sich die Drain-Elektrode 142. Ohne Anlegen einer Gate-Spannung ist das p-dotierte GaN-Gebiet 114 sperrend, es findet kein Stromfluss statt, der Transistor sperrt bis zu seiner Durchbruchsspannung. Bei Anlegen einer positiven Gate-Spannung an das Gate-Metall 121 bildet sich ein leitfähiger n-Kanal benachbart zum Gate-Dielektrikum 122 innerhalb des p-GaN Gebiets 114 aus und es kann ein Strom von der Drain-Elektrode 142 zur Source-Elektrode 141 fließen. Um die Feldstärke im Graben-Boden weiter zu verringern, kann eine Dielektrikumsschicht 123 im Graben-Boden, welche eine größere Dicke aufweist als das Gate-Dielektrikum 122 und aus dem gleichen oder einem anderen Material als dieses hergestellt werden kann, vorgesehen sein.
  • Der Trench-MISFET weist im Durchlassbetrieb einen hohen elektrischen Widerstand unterhalb des Kanals (Grenze zwischen dem Gebiet 114 und dem Gate-Dielektrikum 122) zwischen dem Abschirmgebiet 113 und der Dielektrikumsschicht 123 bzw. 122 auf.
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor bereitzustellen, der einen verbesserten Einschalt-Wiederstand (ON-Widerstand) aufweist, sowie ein Verfahren zu dessen Herstellung bereitzustellen.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich, einen Feldeffekttransistor (FET)-Kanalbereich, und eine Graben-Struktur mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt, wobei der erste Abschnitt auf oder über dem Driftbereich angeordnet ist, wobei der erste Abschnitt der Graben-Struktur eine Gate-Elektrode aufweist und an den FET-Kanalbereich angrenzt, und wobei der zweite Abschnitt der Graben-Struktur mit einem Dielektrikum gefüllt ist und zumindest ein Teil des zweiten Abschnitts eine geringere laterale Ausdehnung als der erste Abschnitt der Graben-Struktur aufweist. Dies ermöglicht eine bessere Spreizung des Elektronenflusses, welcher sich aus dem Kanalbereich in vertikaler Richtung zur Drain-Elektrode ausbreitet.
  • In verschiedenen Ausführungsformen weist der zweite Abschnitt der Graben-Struktur einen Teil der Gate-Elektrode auf. Mit anderen Worten: die Gate-Elektrode kann sich in den ersten und zweiten Abschnitt der Graben-Struktur erstrecken.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden eines Driftbereiches, Ausbilden einer Graben-Struktur mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt, wobei der erste Abschnitt auf oder über dem Driftbereich angeordnet ist, wobei der erste Abschnitt der Graben-Struktur eine Gate-Elektrode aufweist und an einen Feldeffekttransistor FET-Kanalbereich angrenzt, und wobei der zweite Abschnitt der Graben-Struktur mit einem Dielektrikum gefüllt wird und zumindest ein Teil des zweiten Abschnitts mit einer geringeren lateralen Ausdehnung als der erste Abschnitt der Graben-Struktur ausgebildet wird.
  • In verschiedenen Ausführungsformen weist der zweite Abschnitt der Graben-Struktur einen Teil der Gate-Elektrode auf. Mit anderen Worten: die Gate-Elektrode kann sich in den ersten und zweiten Abschnitt der Graben-Struktur erstrecken.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine schematische Schnittdarstellung eines Trench-MISFETs der bezogenen Technik;
    • 2 bis 4 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 5 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; und
    • 6a-i schematische Schnittdarstellungen zu einem Verfahren zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen.
    • 7a-c Darstellungen zu einem vertikalen Feldeffekttransistor und einem Vergleichsbeispiel gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2 bis 4 zeigen jeweils eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors 10 gemäß verschiedenen Ausführungsformen. Es ist jeweils eine einzelne Zelle des Feldeffekttransistors 10 (FET-Zelle) gemäß verschiedenen Ausführungsformen veranschaulicht. Durch Kombinationen mehrerer FET-Zellen entsteht ein zweidimensional ausgedehntes Feld von FET-Zellen. Der vertikale Feldeffekttransistor 10 kann ein Leistungshalbleiter-Bauelement sein.
  • Der vertikale Feldeffekttransistor 10 weist einen Feldeffekttransistor (FET)-Kanalbereich auf oder über einem einen Driftbereich 12 auf. Der vertikale Feldeffekttransistor 10 weist ferner eine Graben-Struktur 50 mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt auf. Der erste Abschnitt ist auf oder über dem Driftbereich 12 angeordnet. Der erste Abschnitt der Graben-Struktur 50 weist eine Gate-Elektrode 21 auf und grenzt an den FET-Kanalbereich an. Der zweite Abschnitt der Graben-Struktur 50 weist in einem unteren Teil eine geringere laterale Ausdehnung auf als der erste Abschnitt der Graben-Struktur 50. Der zweite Abschnitt ist mit einem Dielektrikum 23 gefüllt. Der zweite Abschnitt liegt unterhalb der Gate-Elektrode 21. Die Graben-Struktur 50 kann eine erste Seitenwand und eine zweite Seitenwand aufweisen. Der FET-Kanal kann an die erste und zweite Seitenwand angrenzen. In diesem Fall kann sich die Gate-Elektrode in den ersten Abschnitt und in den zweiten Abschnitt der Graben-Struktur erstrecken.
  • Durch die geringere laterale Ausdehnung des Dielektrikums 23 im zweiten Abschnitt der Graben-Struktur 50 kann der Abstand zwischen dem Dielektrikum 23 und einer Abschirmstruktur 13 (siehe unten) vergrößert werden und in diesem Bereich der elektrische Widerstand reduziert werden, ohne die vertikale Tiefe des Dielektrikums 23 zu reduzieren und damit seine Abschirmwirkung zu mindern oder nur geringfügig zu mindern.
  • In verschiedenen Ausführungsformen weist der vertikale Feldeffekttransistor 10 ferner eine Halbleiterschicht 14 und eine Source-Elektrode 41 auf. Die Graben-Struktur 50 kann die Halbleiterschicht 14 vertikal durchdringen. Die Halbleiterschicht 14 kann mit der Source-/Drain-Elektrode 41 elektrisch leitfähig verbunden sein. In der Halbleiterschicht 14 kann an der Seitenwand der Graben-Struktur 50 zur Halbleiterschicht 14 der FET-Kanalbereich ausgebildet sein. Der Driftbereich 12 kann einen ersten Leitfähigkeitstyp aufweisen und die Halbleiterschicht 14 kann einen zweiten Leitfähigkeitstyp aufweisen, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Im ersten Abschnitt der Graben-Struktur 50 kann ferner ein Gate-Dielektrikum 22 ausgebildet sein. Das Gate-Dielektrikum 22 kann zumindest lateral zwischen der Halbleiterschicht 14 und der Gate-Elektrode 21 ausgebildet sein.
  • Der vertikale Feldeffekttransistor 10 kann ferner eine zusätzliche Halbleiterschicht 17 (siehe 3) aufweisen, die zwischen der Halbleiterschicht 14 und dem Driftbereich 12 ausgebildet ist. Die zusätzliche Halbleiterschicht 17 kann denselben Leitfähigkeitstyp aufweisen wie der Driftbereich 12. Die zusätzliche Halbleiterschicht 17 kann eine höhere Dotierung aufweisen als der Driftbereich 12.
  • Der vertikale Feldeffekttransistor 10 kann ferner eine Abschirmstruktur 13 aufweisen, die lateral neben der Graben-Struktur 50 ausgebildet ist. Die Abschirmstruktur 13 kann mit der Source-/Drain-Elektrode 41 elektrisch leitfähig verbunden sein. Die Abschirmstruktur 13 kann sich weiter vertikal in Richtung des Driftbereiches 12 oder in den Driftbereich 12 hinein erstrecken als das Dielektrikum 23.
  • Die Abschirmstruktur 13 kann sich weiter vertikal in Richtung des Driftbereiches 12 oder in den Driftbereich 12 hinein erstrecken als die zusätzliche Halbleiterschicht 17.
  • Ohne Anlagen einer Gate-Spannung ist die Halbleiterschicht 14 sperrend, es findet kein Stromfluss statt, der vertikale Feldeffekttransistor 10 sperrt bis zu seiner Durchbruchsspannung.
  • Durch Anlegen einer positiven Spannung an die Gate-Elektrode 21 kann sich ein Inversionskanal (FET-Kanal) ausbilden und Ladungsträger, beispielsweise Elektronen, können von der Source-Elektrode 41 durch den FET-Kanal in den Driftbereich 12 fließen und von dort durch das Substrat 11 in eine Drain-Elektrode 42 gelangen.
  • Um die elektrische Feldstärke im Boden der Graben-Struktur zu verringern, ist das Dielektrikum 23 unterhalb der Gate-Elektrode 21 ausgebildet. Das Dielektrikum 23 weist eine größere Dicke auf als das Gate-Dielektrikum 22. Das Dielektrikum 23 kann aus dem gleichen dielektrischen Material wie das Gate-Dielektrikum 22 oder einem anderen dielektrischen Material gebildet sein als das Gate-Dielektrikum 22. Um eine bessere Spreizung des Stromflusses und damit einen verringerten elektrischen Widerstand im Bereich zwischen dem Dielektrikum 23 und der Abschirmstruktur 13 zu erreichen, kann sich die Breite der Graben-Struktur 50 nach unten hin verjüngen. Mit anderen Worten: In verschiedenen Ausführungsformen weist das Dielektrikum 23 mindestens einen ersten Bereich und einen zweiten Bereich auf dem ersten Bereich auf. Das Dielektrikum 23 weist im ersten Bereich eine erste laterale Breite auf und weist im zweiten Bereich eine zweite laterale Breite auf. Die zweite laterale Breite ist größer als die erste laterale Breite. Mit anderen Worten: die Graben-Struktur 50 kann im zweiten Abschnitt zwei Breiten aufweisen, wobei die Breite im oberen Teil des zweiten Abschnitts größer sein kann als im unteren Teil des zweiten Abschnitts. Das Dielektrikum 23 kann sich im schmaleren, oberen Bereich der Graben-Struktur 50 und im breiteren unteren Bereich des zweiten Abschnitts befinden (2 oder 3). Alternativ kann der gesamte zweite Abschnitt der Graben-Struktur 50 dieselbe laterale Breite aufweisen, welche geringer ist als die laterale Breite der Graben-Struktur 50 im ersten Abschnitt der Graben-Struktur 50. Das Dielektrikum 23 kann sich im gesamten zweiten Abschnitt der Graben-Struktur 50 befinden (4).
  • Alternativ zu der in 2 oder 4 gezeigten Bauform, kann eine zusätzliche (dritte) Halbleiterschicht 17 unterhalb der ersten Halbleiterschicht 14 ausgebildet sein. Die zusätzliche (dritte) Halbleiterschicht 17 kann eine höhere n-Dotierung aufweisen als der Driftbereich 12 (siehe 3). Hierdurch kann der elektrische Widerstand unterhalb der ersten Halbleiterschicht 14 weiter vermindert werden. Die untere Kante der zusätzlichen Halbleiterschicht 17 kann tiefer oder höher liegen als die untere(n) Kante(n) der Abschirmstruktur(en) 13 und/oder des Dielektrikums 23.
  • In verschiedenen Ausführungsformen weist der vertikale Feldeffekttransistor 10, beispielsweise in Form eines Graben-Struktur-MISFET, auf: ein stark n-dotiertes Galliumnitrid (GaN)-Substrat 11, einen schwach n-dotierten GaN-Driftbereich 12 sowie eine erste, p-dotierte GaN-Halbleiterschicht 14 , in welcher sich der Inversionskanal bzw. Feldeffekttransistor (FET)-Kanal an der Grenzfläche zu einem Gate-Dielektrikum 22 ausbildet, welches sich in einer mit dem Gate-Metall bzw. der Gate-Elektrode 21 gefüllten Graben-Struktur 50 befindet.
  • Zur Abschirmung des Bodens der Graben-Struktur 50 gegen hohe Feldstärken, welche im Sperrfall auftreten, können die vertikal tiefer liegenden p-dotierten GaN-Abschirmstrukturen 13 vorgesehen sein. Neben der Abschirmstruktur 13 und oberhalb der Halbleiterschicht 14 kann eine zweite, stark n-dotierte GaN-Halbleiterschicht 15 ausgebildet sein. Eine Source-Elektrode 41 kann die Abschirmstruktur 13, die Halbleiterschicht 14 und/oder die zweite Halbleiterschicht 15 elektrisch kontaktieren. Die Source-Elektrode 41 ist von der Gate-Elektrode 21 mittels einer Isolierschicht 31 elektrisch separiert. Auf der Unterseite des Substrats 11 kann sich die Drain-Elektrode 42 befinden.
  • 5 zeigt ein Ablaufdiagramm eines Verfahrens 500 zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Der vertikale Feldeffekttransistor kann gemäß einer oder mehreren der oben beschriebenen Ausführungsformen eingerichtet sein.
  • Das Verfahren 500 weist ein Ausbilden eines Driftbereiches und ein Ausbilden einer Graben-Struktur mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt auf.
  • Der erste Abschnitt kann auf oder über dem Driftbereich angeordnet sein. Der erste Abschnitt der Graben-Struktur kann eine Gate-Elektrode aufweisen und an einen Feldeffekttransistor FET-Kanalbereich angrenzen.
  • Der zweite Abschnitt der Graben-Struktur kann mit einem Dielektrikum 23 gefüllt werden und zumindest ein Teil des zweiten Abschnitts kann mit einer geringeren lateralen Ausdehnung als der erste Abschnitt der Graben-Struktur 50 ausgebildet werden.
  • 6a-i zeigen schematische Schnittdarstellungen zu einem Verfahren zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen weist das Verfahren ein Bereitstellen eines hochdotierten n-leitfähigen GaN-Substrats 11 (6a) auf. Das Verfahren kann ferner ein Aufwachsen der Schichten 12, 17, 14, 15 (siehe oben) mittels Epitaxie und eine Implantation des Gebiets 13 (6b) aufweisen. In verschiedenen Ausführungsformen können die Schichten 14, 15 durch eine entsprechende (Ionen-)Implantation gebildet werden. Das Verfahren kann ferner ein Abscheiden eines geeigneten Materials für die Graben-Strukturmaske 51, beispielsweise Siliziumoxid (SiO2), oder ein Zwei-Schichtsystem aus Polysilizium und SiO2 aufweisen (6c). Das Verfahren kann ein Strukturieren des Maskenmaterials 51 aufweisen (6d). Ein Öffnungswinkel der Strukturierung kleiner als 90° kann vorteilhaft für eine nachfolgende Ätzung sein. Das Verfahren kann ein Ätzen des Schichtenstapels, beispielsweise mittels einer Trockenätzung, beispielsweise Plasma-unterstütztes reaktives Ionenätzen (ICPRIE) aufweisen. Durch die Form der Maske 51 entsteht eine Ätzung mit unterschiedlichen Flankenwinkeln über die Tiefe (6e). Das Verfahren weist ferner eine Nachbehandlung der Ätzung mit einem anisotropen Ätzprozess auf (6f), beispielsweise ein nasschemisches Nachbehandeln bei 60 °C mit 25% Tetramethylammoniumhydroxid (TMAH). Das Verfahren kann ferner ein Abscheiden eines dielektrischen Materials für das Dielektrikum 23 und ein Strukturieren desselben aufweisen (6g). Das Verfahren weist weiterhin ein Abscheiden des Gate-Dielektrikums 22 und ein Strukturieren desselben auf (6h). Das Verfahren weist weiterhin ein Abscheiden des Gate-Metalls 21 und Strukturieren desselben, ein Abscheiden der Isolierschicht 31 und Strukturieren derselben und ein Ausbilden von Source-Elektrode 41 und Drain-Elektrode 42 auf (6i) .
  • 7a-c zeigen Darstellungen zu einem vertikalen Feldeffekttransistor und einem Vergleichsbeispiel gemäß verschiedenen Ausführungsformen.
  • In 7b ist eine Simulation der Stromdichte für ein Beispiel einer Graben-Struktur mit zweistufiger Trenchbreite (Breite der Graben-Struktur) im zweiten Abschnitt der Graben-Struktur gezeigt. In 7a ist eine Simulation der Stromdichte für eine einstufige Graben-Struktur der bezogenen Technik (vgl. 1) als Vergleichsbeispiel veranschaulicht.
  • Mittels der geringeren Breite des Dielektrikums im zweiten Abschnitt der Graben-Struktur 50 kann sich der Strom im angrenzenden Driftbereich 12 in einem größeren Gebiet ausbreiten. Hierdurch kann sich der Gesamtwiderstand 701 des vertikalen Feldeffekttransistors verringern. Im Sperrfall kann es im Gate-Dielektrikum zu einer Erhöhung der lokalen elektrischen Feldstärke 702 kommen, wie in 7c veranschaulicht ist. Je geringer die Breite im unteren Teil des zweiten Abschnittes der Graben-Struktur im Verhältnis zur Breite im oberen Teil des zweiten Abschnittes der Graben-Struktur ist (siehe auch 3), desto höher ist das lokale maximale elektrische Feld 702 im Gate-Dielektrikum aber gleichzeitig auch die Verringerung des Gesamtwiderstands 701.
  • Es kann somit eine Verringerung des Gesamtwiderstands erzielt werden, wenn dafür im Gegenzug eine höhere elektrische Feldstärke im Sperrfall zugelassen wird.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.

Claims (11)

  1. Vertikaler Feldeffekttransistor (10), aufweisend: einen Driftbereich (12); einen Feldeffekttransistor (FET)-Kanalbereich; und eine Graben-Struktur (50) mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt; wobei der erste Abschnitt auf oder über dem Driftbereich (12) angeordnet ist; wobei der erste Abschnitt der Graben-Struktur (50) eine Gate-Elektrode (21) aufweist und an den FET-Kanalbereich angrenzt; und wobei der zweite Abschnitt der Graben-Struktur (50) mit einem Dielektrikum (23) gefüllt ist und zumindest ein Teil des zweiten Abschnitts eine geringere laterale Ausdehnung als der erste Abschnitt der Graben-Struktur (50) aufweist.
  2. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 1, wobei der zweite Abschnitt der Graben-Struktur (50) einen Teil der Gate-Elektrode (21) aufweist.
  3. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 1 oder 2, wobei das Dielektrikum (23) mindestens einen ersten Bereich auf dem Driftbereich (12) und einen zweiten Bereich auf dem ersten Bereich aufweist, wobei das Dielektrikum (23) im ersten Bereich eine erste laterale Breite aufweist und im zweiten Bereich eine zweite laterale Breite aufweist, die größer ist als die erste laterale Breite.
  4. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 1 bis 3, ferner aufweisend eine Halbleiterschicht (14) und eine Source/Drain-Elektrode (41), wobei die Graben-Struktur (50) die Halbleiterschicht (14) vertikal durchdringt, wobei die Halbleiterschicht (14) mit der Source-/Drain-Elektrode (41) elektrisch leitfähig verbunden ist und wobei in der Halbleiterschicht (14) an der Seitenwand der Graben-Struktur (50) zur Halbleiterschicht (14) der FET-Kanalbereich ausgebildet ist.
  5. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 4, wobei der Driftbereich (12) einen ersten Leitfähigkeitstyp aufweist und die Halbleiterschicht (14) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  6. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 4 oder 5, wobei im ersten Abschnitt ferner ein Gate-Dielektrikum (22) ausgebildet ist, wobei das Gate-Dielektrikum (22) zumindest lateral zwischen der Halbleiterschicht (14) und der Gate-Elektrode (21) ausgebildet ist.
  7. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 4 bis 6, ferner aufweisend eine zusätzliche Halbleiterschicht (17), die zwischen der Halbleiterschicht (14) und dem Driftbereich (12) ausgebildet ist, wobei die zusätzliche Halbleiterschicht (17) denselben Leitfähigkeitstyp aufweist wie der Driftbereich (12), wobei die zusätzliche Halbleiterschicht (17) eine höhere Dotierung aufweist als der Driftbereich (12).
  8. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 7, ferner aufweisend eine Abschirmstruktur (13), die lateral neben der Graben-Struktur (50) ausgebildet ist, wobei die Abschirmstruktur (13) mit der Source-/Drain-Elektrode (41) elektrisch leitfähig verbunden ist und wobei sich die Abschirmstruktur (13) weiter vertikal in Richtung des Driftbereiches (12) oder in den Driftbereich (12) hinein erstreckt als das Dielektrikum (23).
  9. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 7 und 8, wobei sich die Abschirmstruktur (13) weiter vertikal in Richtung des Driftbereiches (12) oder in den Driftbereich (12) hinein erstreckt als die zusätzliche Halbleiterschicht (17).
  10. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 9, wobei die Graben-Struktur (50) eine erste Seitenwand und eine zweite Seitenwand aufweist, wobei der FET-Kanal an die erste und zweite Seitenwand angrenzt.
  11. Verfahren (500) zum Herstellen eines vertikalen Feldeffekttransistors (10), das Verfahren (500) aufweisend: Ausbilden eines Driftbereiches (12); Ausbilden einer Graben-Struktur (50) mit einem ersten Abschnitt und einem unter dem ersten Abschnitt angeordneten zweiten Abschnitt; wobei der erste Abschnitt auf oder über dem Driftbereich (12) angeordnet ist; wobei der erste Abschnitt der Graben-Struktur (50) eine Gate-Elektrode (21) aufweist und an einen Feldeffekttransistor (FET)-Kanalbereich angrenzt; und wobei der zweite Abschnitt der Graben-Struktur (50) mit einem Dielektrikum (23) gefüllt wird und zumindest ein Teil des zweiten Abschnitts mit einer geringeren lateralen Ausdehnung als der erste Abschnitt der Graben-Struktur (50) ausgebildet wird.
DE102020202036.1A 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben Pending DE102020202036A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020202036.1A DE102020202036A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020202036.1A DE102020202036A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Publications (1)

Publication Number Publication Date
DE102020202036A1 true DE102020202036A1 (de) 2021-08-19

Family

ID=77058701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020202036.1A Pending DE102020202036A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Country Status (1)

Country Link
DE (1) DE102020202036A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108946A1 (de) 2012-08-20 2014-03-13 Infineon Technologies Ag Halbleitervorrichtung, integrierte Schaltung und Herstellungsverfahren hierfür

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108946A1 (de) 2012-08-20 2014-03-13 Infineon Technologies Ag Halbleitervorrichtung, integrierte Schaltung und Herstellungsverfahren hierfür

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Oka et al., Appl. Phys. Exp. 8, 054101 (2015)

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102009028555B4 (de) Transistor
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE19912208A1 (de) Feldeffekthalbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102019216131A1 (de) Halbleitervorrichtung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2021078451A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
DE102004056772A1 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
EP4055632A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R163 Identified publications notified