DE102013108946A1 - Halbleitervorrichtung, integrierte Schaltung und Herstellungsverfahren hierfür - Google Patents

Halbleitervorrichtung, integrierte Schaltung und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102013108946A1
DE102013108946A1 DE102013108946.1A DE102013108946A DE102013108946A1 DE 102013108946 A1 DE102013108946 A1 DE 102013108946A1 DE 102013108946 A DE102013108946 A DE 102013108946A DE 102013108946 A1 DE102013108946 A1 DE 102013108946A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
page
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013108946.1A
Other languages
English (en)
Other versions
DE102013108946B4 (de
Inventor
Markus Zundel
Andreas Meiser
Hans-Peter Lang
Thorsten Meyer
Peter Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013108946A1 publication Critical patent/DE102013108946A1/de
Application granted granted Critical
Publication of DE102013108946B4 publication Critical patent/DE102013108946B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Ein Ausführungsbeispiel einer Halbleitervorrichtung (100) umfasst einen Halbleiterkörper (105) mit einer ersten Seite (112) und einer zweiten Seite (117), die entgegengesetzt zu der ersten Seite (112) ist. Die Halbleitervorrichtung (100) umfasst außerdem einen ersten Kontakttrench (110), der sich in den Halbleiterkörper (105) an der ersten Seite (112) erstreckt. Der erste Kontakttrench (110) umfasst ein erstes leitendes Material (114), das elektrisch mit dem an den ersten Kontakttrench (110) angrenzenden Halbleiterkörper (105) gekoppelt ist. Der Halbleiter umfasst weiterhin einen zweiten Kontakttrench (115), der sich in den Halbleiterkörper (105) an der zweiten Seite (117) erstreckt. Der zweite Kontakttrench (115) umfasst ein zweites leitendes Material (119), das elektrisch mit dem an den zweiten Kontakttrench (115) angrenzenden Halbleiterkörper (105) gekoppelt ist.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen und integrierte Schaltungen werden in Halbleiterkörpern, beispielsweise Halbleitersubstraten einschließlich (einer) optionalen Halbleiterschicht(en) darauf gebildet. Als ein Beispiel erlauben Prozesse, wie Ionenimplantation, Schichtabscheidung und Ätzen ein Einführen von funktionalen Bereichen, z.B. n- und p-dotierten Bereichen, und von Dielektrika in den Halbleiterkörper. Halbleitervorrichtungen und integrierte Schaltungen sind hinsichtlich Zuverlässigkeit und Funktionalität je Chipfläche begrenzt. Demgemäß besteht ein Bedarf für eine verbesserte Lösung.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, eine integrierte Schaltung und Herstellungsverfahren hierfür anzugeben, welche jeweils obigen Forderungen genügen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese einen Halbleiterkörper mit einer ersten Seite und einer zweiten Seite, die entgegengesetzt zu der ersten Seite ist. Die Halbleitervorrichtung umfasst weiterhin einen ersten Kontakttrench bzw. -graben, der sich in den Halbleiterkörper an der ersten Seite erstreckt. Der erste Kontakttrench umfasst ein erstes leitendes Material, das elektrisch mit dem an den ersten Kontakttrench angrenzenden Halbleiterkörper gekoppelt ist. Die Halbleitervorrichtung umfasst außerdem einen zweiten Kontakttrench, der sich in den Halbleiterkörper an der zweiten Seite erstreckt. Der zweite Kontakttrench umfasst ein zweites leitendes Material, das elektrisch mit dem an den zweiten Kontakttrench angrenzenden Halbleiterkörper gekoppelt ist.
  • Gemäß einem Ausführungsbeispiel einer integrierten Schaltung umfasst diese einen Halbleiterkörper mit einer ersten Seite und einer zweiten Seite, die entgegengesetzt zu der ersten Seite ist. Der Halbleiterkörper umfasst außerdem einen ersten Schaltungsteil und einen zweiten Schaltungsteil, elektrisch über eine tiefe Trenchisolation isoliert. Der Halbleiterkörper ist auf einem Träger über die zweite Seite angebracht. Der Halbleiterkörper umfasst außerdem eine Stufe längs einer Oberfläche an der zweiten Seite.
  • Gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer integrierten Schaltung umfasst dieses ein Bilden eines ersten Schaltungsteils und eines zweiten Schaltungsteils in einem Halbleiterkörper mit einer ersten Seite und einer zweiten Seite, die entgegengesetzt zu der ersten Seite ist. Das Verfahren umfasst außerdem ein Bilden einer tiefen Trenchisolation in dem Halbleiterkörper zwischen dem ersten Schaltungsteil und dem zweiten Schaltungsteil. Das Verfahren umfasst weiterhin ein Bilden einer Stufe in dem Halbleiterkörper längs einer Oberfläche an der zweiten Seite. Das Verfahren umfasst außerdem ein Befestigen des Halbleiterkörpers an einem Träger über die zweite Seite.
  • Gemäß einem Verfahren zum Herstellen eines Halbleiterkörpers umfasst dieses ein Bilden eines Musters auf einer ersten Seite eines Substrats. Das Verfahren umfasst außerdem ein Bilden einer Halbleiterschicht auf der ersten Seite des Substrats. Das Verfahren umfasst weiterhin ein Befestigen des Substrats und der Halbleiterschicht an einem Träger über eine Oberfläche der Halbleiterschicht. Das Verfahren umfasst außerdem ein Entfernen des Substrats von einer zweiten Seite, die entgegengesetzt zu der ersten Seite ist.
  • Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung umfasst dieses ein Bilden eines Gatedielektrikums und einer Gateelektrode an einer ersten Seite eines Halbleiterkörpers. Das Verfahren umfasst außerdem ein Bilden von wenigstens einer ersten leitenden Schicht an einer zweiten Seite des Halbleiterkörpers, die entgegengesetzt zu der ersten Seite ist. Das Verfahren umfasst außerdem ein Bilden eines leitenden Schichtmusters auf der wenigstens einen ersten leitenden Schicht, wobei eine Dicke des leitenden Schichtmusters zwischen 0,5 µm und 50 µm eingestellt ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen beziehen sich auf einander entsprechende ähnliche Teile.
  • 1 ist eine schematische und vereinfachte Schnittdarstellung eines Teils einer Halbleitervorrichtung, die einen ersten Kontakttrench an einer ersten Seite eines Halbleiterkörpers und einen zweiten Kontakttrench an einer zweiten Seite des Halbleiterkörpers umfasst.
  • 2A ist eine schematische Schnittdarstellung eines Teils des Halbleiterkörpers, der in 1 veranschaulicht ist, mit n-dotierten und p-dotierten Bereichen, die elektrisch mit dem zweiten Kontakttrench gekoppelt sind, gemäß einem Ausführungsbeispiel.
  • 2B ist eine schematische Schnittdarstellung eines Teils des in 1 gezeigten Halbleiterkörpers mit n-dotierten und p-dotierten Bereichen, die elektrisch mit dem zweiten Kontakttrench gekoppelt sind, gemäß einem anderen Ausführungsbeispiel.
  • 2C ist eine schematische Schnittdarstellung eines Teils des in 1 dargestellten Halbleiterkörpers mit einem n+-dotierten Bereich, der elektrisch mit dem zweiten Kontakttrench gekoppelt ist, gemäß einem Ausführungsbeispiel.
  • 2D ist eine schematische Schnittdarstellung eines Teils des in 1 dargestellten Halbleiterkörpers, der den zweiten Kontakttrench mit einem Seitenwandwinkel α umfasst.
  • 3 ist eine schematische Schnittdarstellung eines Teils eines Vertikal-Feldeffekttransistors, der einen ersten Kontakttrench an einer ersten Seite eines Halbleiterkörpers und einen zweiten Kontakttrench an einer zweiten Seite des Halbleiterkörpers umfasst.
  • 4 ist eine schematische Schnittdarstellung eines Teils des Vertikal-Feldeffekttransistors von 3, der auf einem Träger über die zweite Seite des Halbleiterkörpers angebracht bzw. montiert ist.
  • 5 ist eine schematische Schnittdarstellung eines Teils eines Halbleiterkörpers, der verschiedene Halbleitervorrichtungen an entgegengesetzten bzw. gegenüberliegenden ersten und zweiten Seiten und einen ersten Kontakttrench an einer ersten Seite eines Halbleiterkörpers und einen zweiten Kontakttrench an einer zweiten Seite des Halbleiterkörpers umfasst.
  • 6 ist eine schematische Schnittdarstellung eines Teils einer integrierten Schaltung, die Schaltungsblöcke umfasst, die elektrisch über eine tiefe Trenchisolation isoliert sind.
  • 7 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
  • 8A ist eine schematische Schnittdarstellung eines Halbleiterkörpers nach Bilden einer tiefen Trenchisolation an einer ersten Seite zwischen einem ersten Schaltungsteil und einem zweiten Schaltungsteil und einem Entfernen des Halbleiterkörpers von der zweiten Seite, die entgegengesetzt zu der ersten Seite ist.
  • 8B ist eine schematische Schnittdarstellung des Halbleiterkörpers von 8A nach Entfernen eines Teils des Halbleiterkörpers von der zweiten Seite in dem zweiten Schaltungsteil.
  • 8C ist eine schematische Schnittdarstellung des Halbleiterkörpers von 8B nach Bilden einer dielektrischen Schicht, die an den Halbleiterkörper an der zweiten Seite in den ersten und zweiten Schaltungsteilen angrenzt.
  • 8D ist eine schematische Schnittdarstellung des Halbleiterkörpers von 8C nach Entfernen der dielektrischen Schicht in dem ersten Schaltungsteil an der zweiten Seite.
  • 9 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterkörpers gemäß einem Ausführungsbeispiel.
  • 10A ist eine schematische Schnittdarstellung eines Substrats nach Bilden einer Schicht auf einer ersten Seite des Substrats.
  • 10B ist eine schematische Schnittdarstellung des Substrats von 10A nach Mustern der Schicht, das zu einer gemusterten Schicht führt.
  • 10C ist eine schematische Schnittdarstellung des Substrats von 10B nach Bilden einer Halbleiterschicht auf der ersten Seite des Substrats.
  • 10D ist eine schematische Schnittdarstellung der Halbleiterschicht von 10C nach Anbringen bzw. Befestigen des Substrats und der Halbleiterschicht an einem Träger und nach Entfernen des Substrats.
  • 10E ist eine schematische Schnittdarstellung der Halbleiterschicht von 10D nach Entfernen der gemusterten Schicht.
  • 11A bis 11D und 12A bis 12C veranschaulichen schematische Schnittdarstellungen von verschiedenen Ausführungsbeispielen des Herstellens einer Halbleitervorrichtung, die ein leitendes Schichtmuster auf einer Rückseite eines Halbleiterkörpers umfasst.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche beschränkend aufzufassen ist.
  • Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind entsprechende Elemente mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt ist.
  • Begriffe wie "erste", "zweite" und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu bezeichnen, und sie sind nicht als einschränkend aufzufassen. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
  • Die Ausdrücke "haben", "enthalten", "umfassen", "einschließen" und dergleichen sind offen, und die Ausdrücke geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus.
  • Die unbestimmten und bestimmten Artikel sind so zu verstehen, dass sie die Mehrzahl sowie die Einzahl umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben.
  • Der Ausdruck "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck "elektrisch gekoppelt" schließt ein, dass ein oder mehrere dazwischenliegende Element(e), die zur Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand zu bewirken.
  • 1 ist eine schematische und vereinfachte Schnittdarstellung eines Teils einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 100 umfasst einen Halbleiterkörper 105. Gemäß einem Ausführungsbeispiel ist der Halbleiterkörper 105 ein monokristallines Siliziumsubstrat. Gemäß anderen Ausführungsbeispielen umfasst das Halbleitersubstrat 105 andere Halbleitermaterialien, beispielsweise SiC oder GaN. Der Halbleiterkörper 105 kann weiterhin keine, eine oder eine Vielzahl von Halbleiterschichten aufweisen, beispielsweise eine epitaktische Schicht auf dem Halbleitersubstrat.
  • Die Halbleitervorrichtung 100 umfasst weiterhin einen ersten Kontakttrench 110 an einer ersten Seite 112, beispielsweise an einer Front- oder Vorderseite des Halbleiterkörpers 105, und einen zweiten Kontakttrench 115 an einer zweiten Seite 117, beispielsweise der Rückseite des Halbleiterkörpers 105.
  • Der erste Kontakttrench 110 umfasst ein erstes leitendes Material 114, und der zweite Kontakttrench 115 umfasst ein zweites leitendes Material 119. Die ersten und zweiten leitenden Materialien 114, 119 können die gleichen sein, was die Verwendung der gleichen Prozessausrüstung zum Bilden dieser Materialien erlaubt. Die ersten und zweiten Materialien 114, 119 können auch voneinander abweichen oder teilweise voneinander abweichen, was eine verbesserte Einstellung der leitenden Materialien an die Anforderungen an den ersten und zweiten Seiten 112, 117 ermöglicht.
  • Die Halbleitervorrichtung 100 umfasst außerdem bekannte Elemente, die für die Halbleitervorrichtung 100 spezifisch sind.
  • In einem Ausführungsbeispiel ist die Halbleitervorrichtung 100 eine Diode und umfasst eine p-dotierte Anode und eine n-dotierte Kathode. In einem anderen Ausführungsbeispiel ist die Halbleitervorrichtung 100 ein Feldeffekttransistor (FET) und umfasst wenigstens einen Sourcebereich, einen Bodybereich, einen Drainbereich, ein Gatedielektrikum und eine Gateelektrode. Gemäß einem Ausführungsbeispiel ist die Halbleitervorrichtung eine Vertikal-Halbleitervorrichtung, die einen ersten Vorrichtungsanschluss, beispielsweise einen Sourceanschluss oder einen Anodenanschluss an der ersten Seite 112, und einen zweiten Vorrichtungsanschluss, beispielsweise einen Drainanschluss oder einen Kathodenanschluss an der zweiten Seite 117 aufweist.
  • Die Bildung von Kontakttrenches an der ersten Seite 112 und an der zweiten Seite 117, d.h. an beiden Seiten 112, 117, erlaubt ein Verbessern von verschiedenen Aspekten von Halbleitervorrichtungen, beispielsweise von Leistungshalbleitervorrichtungen, wie Metall-Oxid-FETs (MOSFETs). Als ein Beispiel kann eine pressende Beanspruchung oder Spannung in einem Halbleiterkörper 105 eingeführt oder induziert werden, welcher aus Silizium hergestellt ist oder dieses umfasst, wenn der Trench wenigstens teilweise mit einem geeigneten leitenden Material, beispielsweise Cu oder einer Kombination aus W und Cu oder einer Kombination von W und Cu und (einer) Barriereschicht(en) gefüllt ist. In diesem Fall kann eine pressende Beanspruchung oder Spannung nicht nur in einem Kanalbereich eines Vertikal-FET, sondern auch in (einer) Schicht(en) unterhalb beispielsweise einer epitaktischen Schicht und/oder einem Halbleitersubstrat vorhanden sein. Als ein Beispiel kann eine pressende Beanspruchung oder Spannung über ein Chipgebiet mittels eines entsprechenden Musters von Kontakttrenches, beispielsweise (einem) Gebiet(en) verteilt sein, das bzw. die eine höhere Ladungsträgerbeweglichkeit in einem Zellgebiet erfordert, und/oder ein Randgebiet kann einen höheren Anteil eines Gebiets von Kontakttrenches einschließen. Eine Stromdichteverteilung über dem Chipgebiet bzw. der Chipfläche kann daher eingestellt werden. Als ein Beispiel kann ein Vergrößern eines Stromdichtevermögens in einem Randgebiet einer Transistorvorrichtung mit einem Proportionalgebiet von Kontakttrenches in dem Randgebiet, das höher als in dem Zellgebiet ist, erreicht werden. Die pressende Beanspruchung oder Spannung und somit die Ladungsträgerbeweglichkeit in Silizium kann dadurch in dem Randgebiet gesteigert werden.
  • In einem Ausführungsbeispiel liegt eine Breite w2 des zweiten Kontakttrenches 115 zwischen 0,1 µm und 10 µm. In ähnlicher Weise kann eine Breite w1 des ersten Kontakttrenches 110 zwischen 0,1 µm und 2 µm betragen.
  • In einem Ausführungsbeispiel liegt eine Tiefe d2 des zweiten Kontakttrenches 115 zwischen 0,1 μm und 50 μm. in ähnlicher Weise liegt eine Tiefe d1 des ersten Kontakttrenches 110 zwischen 0,1 μm und 5 μm.
  • An der ersten Seite 112 kann ein Muster von ersten Kontakttrenches angeordnet werden. Die ersten Kontakttrenches oder wenigstens einige der ersten Kontakttrenches können hinsichtlich einer oder mehrerer Größen aus Breite, Tiefe, Neigung bzw. Kegelwinkel und Kontakttrenchgeometrie verschieden sein. Beispielsweise umfassen Kontakttrenchgeometrien Streifen, geschlossene Schleifen und Polygone. Die ersten Kontakttrenches oder wenigstens einige der ersten Kontakttrenches können auch hinsichtlich des ersten leitenden Materials verschieden sein. Als ein Beispiel umfasst das erste Kontaktmaterial ein Material oder eine Kombination der Materialien von Ti, TiN, W, TiW, Ta, Cu, Al, AlSiCu, AlCu, dotiertes Halbleitermaterial, das von dem Material des Halbleiterkörpers 105 verschieden ist, und Kohlenstoff-Nanoröhren. Weiterhin können die ersten Kontakttrenches zusätzlich (eine) Diffusionsbarriereschicht(en) und Dielektrika, beispielsweise Aluminiumoxid, wie z.B. Al2O3 und/oder Aluminiumnitrid, z.B. AlN, umfassen.
  • An der zweiten Seite 117 kann ein Muster von zweiten Kontakttrenches angeordnet sein. Die zweiten Kontakttrenches oder wenigstens einige der ersten Kontakttrenches können hinsichtlich einer oder mehrerer Größen aus Breite, Tiefe, Neigung bzw. Kegelwinkel und Kontakttrenchgeometrie verschieden sein. Beispielsweise umfassen Kontakttrenchgeometrien Streifen, geschlossene Schleifen und Polygone. Die zweiten Kontakttrenches oder wenigstens einige der ersten Kontakttrenches können auch hinsichtlich des ersten leitenden Materials verschieden sein bzw. voneinander abweichen. Als ein Beispiel umfasst das zweite Kontaktmaterial einen Stoff oder eine Kombination aus Ti, TiN, W, TiW, Ta, Cu, Al, AlSiCu, AlCu, dotiertem Halbleitermaterial, das anders als das Material des Halbleiterkörpers 105 ist, und Kohlenstoff-Nanoröhren. Weiterhin können die zweiten Kontakttrenches zusätzlich (eine) Diffusionsbarriereschicht(en) und Dielektrika, beispielsweise Aluminiumoxid, z.B. Al2O3 und/oder Aluminiumnitrid, z.B. AlN, umfassen.
  • Abgesehen von dem vorteilhaften Effekt einer verbesserten Gesamtladungsträgerbeweglichkeit aufgrund der durch die ersten und zweiten Kontakttrenches 110, 115 an den ersten und zweiten Seiten 112, 117 eingeführten pressenden Beanspruchung bzw. Spannung erlauben die ersten und zweiten Kontakttrenches 110, 115 auch eine verbesserte Wärmeleitfähigkeit innerhalb des Halbleiterkörpers 105. Als ein Beispiel kann in dem Halbleiterkörper 105 während eines Betriebes der Halbleitervorrichtung 100 erzeugte Wärme wirksamer über die bzw. mittels der ersten und zweiten Kontakttrenches 110, 115 und die ersten und zweiten Seiten 112, 117 abgeführt werden. Im Falle eines Verbesserns einer Wärmeabführung innerhalb des Halbleiterkörpers 105, können die ersten und zweiten leitenden Materialien 114, 119 geeignet gewählt werden, das heißt hinsichtlich des Wärmeleitfähigkeitsvermögens der leitenden Materialien.
  • 2A ist eine schematische Schnittdarstellung eines Teiles 120b des in 1 dargestellten Halbleiterkörpers 105 mit n+-dotierten und p+-dotierten Bereichen 1250, 1260, die gemäß einem Ausführungsbeispiel mit dem leitenden Material 119 des zweiten Kontakttrenches 115 elektrisch gekoppelt sind. In dem in 2A gezeigten Ausführungsbeispiel grenzen die n+-dotierten Bereiche an einen ersten Teil des zweiten Kontakttrenches 115 an, der näher zu der zweiten Seite 117 als ein zweiter Teil des zweiten Kontakttrenches 115 ist, der an den p+-dotierten Bereich 1260 angrenzt. Mit anderen Worten, wenn eine Oberseite des zweiten Kontakttrenches 115 als näher zu der zweiten Seite 117 als eine Bodenseite des zweiten Kontakttrenches 115 festgelegt wird, grenzt der p+-dotierte Bereich 1260 an eine Bodenseite des zweiten Kontakttrenches 115 an. Die n+-dotierten und p+-dotierten Bereiche 1250, 1260 sind in eine p-Wanne 127 eingebettet, die durch einen n-dotierten Teil des Halbleiterkörpers 105 umgeben ist. Als ein Beispiel kann die p-Wanne 127 ein Bodybereich eines n-Kanal-FET sein, der an der zweiten Seite 117 gebildet ist, der p+-dotierte Bereich 1260 kann ein Bodykontaktbereich sein, und der n+-dotierte Bereich 1250 kann ein Sourcebereich sein.
  • 2B ist eine schematische Schnittdarstellung eines Teiles 120b des in 1 gezeigten Halbleiterkörpers 105 mit n+-dotierten und p+-dotierten Bereichen 1251, 1261, die mit dem leitenden Material 119 des zweiten Kontakttrenches 115 gemäß einem anderen Ausführungsbeispiel elektrisch gekoppelt sind. In dem in 2B gezeigten Ausführungsbeispiel grenzen die p+-dotierten Bereiche 1251 an einen ersten Teil des zweiten Kontakttrenches 115 an, der näher zu der zweiten Seite 117 als ein zweiter Teil des zweiten Kontakttrenches 115 ist, welcher an den n-dotierten Bereiche 1251 angrenzt. Mit anderen Worten, wenn eine Oberseite des zweiten Kontakttrenches 115 als näher zu der zweiten Seite 117 als eine Bodenseite des zweiten Kontakttrenches 115 festgelegt wird, grenzt der n+-dotierte Bereich 1251 an eine Bodenseite des zweiten Kontakttrenches 115 an. Die n+-dotierten und p+-dotierten Bereiche 1251, 1261 sind durch einen n-dotierten Teil des Halbleiterkörpers 105 umgeben. Als ein Beispiel kann der n-dotierte Bereich 1251 ein Bodykontaktbereich sein, und der p-dotierte Bereich 1261 kann ein Sourcebereich eines p-Kanal-FETs sein.
  • 2C ist eine schematische Schnittdarstellung eines Teiles 120b des in 1 gezeigten Halbleiterkörpers 105 mit einem n+-dotierten Bereich 128, der gemäß einem Ausführungsbeispiel elektrisch mit dem leitenden Material 119 des zweiten Kontakttrenches 115 gekoppelt ist. Der n+-dotierte Bereich 128 kann ein Teil eines hoch n-dotierten Halbleitersubstrates, beispielsweise eines hoch n-dotierten Siliciumsubstrates, sein. Als ein Beispiel kann das leitende Material 119 in dem zweiten Kontakttrench 115 Drain eines Vertikal-FET an einer Rückseite eines Halbleiterchips elektrisch koppeln.
  • 2D ist eine schematische Schnittdarstellung eines Teiles 120b des in 1 gezeigten Halbleiterkörpers 105, der den zweiten Kontakttrench 115 mit einem Seitenwandwinkel α bezüglich einer Richtung senkrecht zu der zweiten Seite 117 umfasst. Gemäß einem Ausführungsbeispiel beträgt der Seitenwandwinkel α zwischen 0° und 44°. Ein n+-dotierter Bereich 128 als Teil des Halbleiterkörpers 105 ist elektrisch mit dem leitenden Material 119 in dem zweiten Kontakttrench 115 gekoppelt. Ähnlich zu dem in 2C gezeigten Ausführungsbeispiel kann der n+-dotierte Bereich 128 ein Teil eines hoch n-dotierten Halbleitersubstrates, beispielsweise eines hoch n-dotierten Siliciumsubstrates, sein. Als ein Beispiel kann das leitende Material 119 in dem zweiten Kontakttrench 115 elektrisch Drain eines Vertikal-FET an einer Rückseite eines Halbleiterchips koppeln.
  • 3 ist eine schematische Schnittdarstellung eines Teiles eines Vertikal-Leistungs-FET 300 gemäß einem Ausführungsbeispiel. Der Vertikal-Leistungs-FET 300 umfasst einen Halbleiterkörper 305, beispielsweise einen monokristallinen Silicium-Halbleiterkörper. Der Halbleiterkörper 305 umfasst ein n+-dotiertes Halbleitersubstrat 306, beispielsweise ein n+-dotiertes Siliciumsubstrat, und eine n-dotierte Halbleiterschicht 307, beispielsweise eine n-dotierte epitaktische Siliciumschicht darauf. Als ein Beispiel können die Konzentration der n-Dotierung und die Dicke der Halbleiterschicht 307 gewählt werden, um z.B. den Anforderungen an die Sperrspannungsfähigkeiten und den Einschaltwiderstand zu genügen.
  • Der Vertikal-Leistungs-FET 300 umfasst weiterhin erste Kontakttrenches 310 an einer ersten Seite 312, z.B. der Frontbzw. Vorderseite des Halbleiterkörpers 305, und zweite Kontakttrenches 315 an einer zweiten Seite 317, beispielsweise der Rückseite des Halbleiterkörpers 305.
  • Die ersten Kontakttrenches 310 umfassen ein erstes leitendes Material 314, und die zweiten Kontakttrenches 315 umfassen ein zweites leitendes Material 319. Die Einzelheiten hinsichtlich Gestalt und Material der Kontakttrenches und Füllungen, die anhand der 1 beschrieben sind, gelten auch für die ersten und zweiten Kontakttrenches 310, 315 und die ersten und zweiten leitenden Materialien 314, 319.
  • Der Vertikal-Leistungs-FET 300 umfasst außerdem Gatetrenches 330, die sich von der ersten Seite 312 in die n-dotierte Halbleiterschicht 307 erstrecken. In jedem der Gatetrenches 330 isoliert eine dielektrische Struktur 331 elektrisch eine Gateelektrode 332 von einer optionalen Feldelektrode 333. Die Gateelektrode 332 und die Feldelektrode 333 können aus einem leitenden Material, beispielsweise einem dotierten Halbleitermaterial, wie z.B. dotierten Polysilicium und/oder Metall bestehen oder diese Materialien umfassen. Der Vertikal-Leistungs-FET 300 kann keine, eine, zwei, drei oder sogar mehr optionale Feldelektrode aufweisen. Eine Anzahl der optionalen Feldelektroden kann von den Spannungssperranforderungen des Vertikal-Leistungs-FET 300 abhängen. Die optionalen Feldelektroden können abwechselnd längs einer Vertikalrichtung senkrecht zu der ersten Seite 312 angeordnet sein. Als ein Beispiel können die Feldelektroden elektrisch mit einem Sourcepotential des Vertikal-Leistungs-FET 300 gekoppelt sein. Die dielektrische Struktur 331 kann eine Anzahl von dielektrischen Materialien oder dielektrischen Teilen, z.B. ein Gatedielektrikum, wie beispielsweise ein Gateoxid, ein Felddielektrikum, wie beispielsweise ein Feldoxid und ein Spitzen- oder Topdielektrikum, wie beispielsweise ein Spitzen- oder Topoxid umfassen. Ein Gatedielektrikumteil der dielektrischen Struktur 331 ist zwischen der Gateelektrode 332 und einem p-dotierten Bodybereich 335 gelegen. Der p-dotierte Bodybereich 335 ist elektrisch mit dem ersten leitenden Material 314 des ersten Kontakttrenches 310 an der ersten Seite 312 mittels eines p+-dotierten Bodykontaktbereiches 336 gekoppelt. In ähnlicher Weise ist ein n+-dotierter Sourcebereich 337 elektrisch mit dem ersten leitenden Material 314 des ersten Kontakttrenches 310 an der ersten Seite 312 gekoppelt. In dem Vertikal-Leistungs-FET 300 kann eine Leitfähigkeit eines Kanalbereiches, der an das Gatedielektrikum zwischen dem Sourcebereich 337 und der n-dotierten Halbleiterschicht 307 angrenzt, mittels einer an die Gateelektrode 332 angelegten Spannung gesteuert werden.
  • Das erste leitende Material 314 ist elektrisch mit einer ersten leitenden Schicht 340 verbunden, die die Sourcebereiche 337 und Bodybereiche 335 von verschiedenen Transistorzellen des Vertikal-Leistungs-FET 300 zwischenverbindet. Das erste leitende Material 314 und ein Material der ersten leitenden Schicht 340 können das gleiche sein oder gemeinsame Bestandteile, z.B. Metall(e), Metalllegierung(en), Metallsilicid(e), dotierte(s) Halbleitermaterial(ien) oder eine Kombination hiervon umfassen. Mit anderen Worten, das erste leitende Material 314 und ein Material der ersten leitenden Schicht 340 bilden zusammen ein kontinuierliches leitendes Material. Als ein Beispiel können das erste leitende Material 314 und die erste leitende Schicht 340 durch den gleichen Herstellungsprozess, z.B. chemische Dampfabscheidung (CVD), physikalische Dampfabscheidung (PVD), atomare Schichtabscheidung (ALD), einen Zerstäubungs- bzw. Sputterprozess, Galvanisieren oder eine Kombination hiervon gebildet sein.
  • In dem Vertikal-Leistungs-FET 300 fließt ein Strom zwischen den ersten Kontakttrenches 310 an der ersten Seite 312 und den zweiten Kontakttrenches 315 an der zweiten Seite 317. Die zweiten Kontakttrenches 315 und das zweite leitende Material 319 an der zweiten Seite 317 bilden einen Drainkontakt. Das n+-dotierte Halbleitersubstrat 306 und die n-dotierte Halbleiterschicht 307 zwischen den Bodybereichen 335 und der zweiten Seite 317 bilden eine Driftzone des Vertikal-Leistungs-FET 300. Ähnlich zu dem ersten leitenden Material 314 und der leitenden Schicht 340 an der ersten Seite 312 ist das zweite leitende Material 319 elektrisch mit einer zweiten leitenden Schicht 341 verbunden. Das zweite leitende Material 319 und ein Material der zweiten leitenden Schicht 341 können das gleiche sein oder gemeinsame Bestandteile umfassen, beispielsweise Metall(e), Metalllegierung(en), Metallsilicid(e), dotierte(s) Halbleitermaterial(ien) oder eine Kombination hiervon. Mit anderen Worten, das zweite leitende Material 319 und ein Material der zweiten leitenden Schicht 341 bilden zusammen ein kontinuierliches leitendes Material. Als ein Beispiel können das erste leitende Material 319 und das zweite leitende Material 341 durch einen gleichen Herstellungsprozess gebildet sein, beispielsweise durch chemische Dampfabscheidung (CVD), physikalische Dampfabscheidung (PVD), atomare Schichtabscheidung (ALD), einen Zerstäubungs- bzw. Sputterprozess, Galvanisieren oder eine Kombination hiervon.
  • In dem in 3 gezeigten Ausführungsbeispiel bedeckt das kontinuierliche leitende Material, das das zweite leitende Material 319 und die zweite leitende Schicht 341 umfasst, eine Oberfläche des Halbleiterkörpers 305 an der zweiten Seite 317. Eine äußere Oberfläche 345 des kontinuierlichen leitenden Materials an der zweiten Seite 317 ist vorherrschend flach und umfasst Aussparungen 346, die mit den zweiten Kontakttrenches 315 deckungsgleich bzw. kongruent sind. Die Aussparungen 346 liefern einen weiteren Vorteil der zweiten Kontakttrenches 315, wie dies anhand der 4 erläutert werden wird.
  • 4 ist eine schematische Schnittdarstellung eines Teiles 350 des Vertikal-Feldeffekttransistors 300 von 3, der auf einem Träger 352, beispielsweise einem Leitungsrahmen, mittels der zweiten Seite 317 des Halbleiterkörpers 305 angebracht bzw. befestigt ist. Wenn ein Lot 354 zwischen dem kontinuierlichen Kontaktmaterial an der zweiten Seite 317 des Vertikal-Feldeffekttransistors 300 und dem Träger 352 beispielsweise durch einen Diffusionslotprozess gebildet wird, bleiben Aussparungen 344 als Hohlräume 355 zwischen dem kontinuierlichen Kontaktmaterial und dem Träger 352 zurück. Da die Hohlräume 355 kongruent mit den zweiten Kontakttrenches 315 sind, kann eine Anordnungen der Hohlräume 355, beispielsweise ein Abstand zwischen den Hohlräumen 355 und seitlichen bzw. lateralen Abmessungen der Hohlräume 355 durch Bildung der zweiten Kontakttrenches 319 eingestellt werden. Dies erlaubt einen Vorteil hinsichtlich eines herkömmlichen Prozesses, bei dem ein vorbestimmtes Muster von Hohlräumen an der zweiten Seite 317 fehlt. In dem bekannten Prozess resultieren Hohlräume mit lateralen Abmessungen von einigen 10 μm oder sogar mehr als 50 μm zwischen einem Halbleiterkörper und einem Träger aus einem Lotprozess, beispielsweise einem Diffusionslöten. Hohlräume mit lateralen Abmessungen von dieser Größe haben einen negativen Einfluss auf die Abführung von Wärme, die in dem Halbleiterkörper der Vorrichtung erzeugt ist. Als ein Beispiel steigt eine Gefahr von nachteilhaften bzw. schädlichen oder sogar zerstörenden Stromfilamentierungen mit anwachsenden lateralen Abmessungen der Hohlräume. Die zweiten Kontakttrenches 315 an der zweiten Seite 317 und die Hohlräume 355, die hieraus resultieren, erlauben ein Verbessern der Abfuhr von Wärme, die in dem Halbleiterkörper der Vorrichtung erzeugt ist, und ein Entgegenwirken zu einem Auftreten von nachteilhaften bzw. schädlichen und sogar zerstörenden Stromfilamentierungen. Die Kontakttrenches an der ersten und/oder zweiten Seite 312 bzw. 317 des Vertikal-Feldeffekttransistors 300 verbessern eine Wärmeabführung aufgrund überlegener Wärmeabfuhrvermögen verglichen mit einem umgebenden Halbleiterkörper. Ein Muster von Kontakttrenches kann angepasst sein, um eine homogene Wärmeverteilung innerhalb des Halbleiterkörpers zu erreichen, beispielsweise durch Konzentrieren des Trenches nahe zu Bondbzw. Verbindungsdrähten. Die Wärmeverteilung innerhalb des Halbleiterkörpers kann weiterhin durch Einstellen einer Verteilung, einer Dichte, einer Breite und einer Tiefe der Kontakttrenches in dem Halbleiterkörper beeinflusst werden. Als ein Beispiel können sich die Kontakttrenches tief in den Halbleiterkörper von einer Rückseite und nahe zu einem pn-Übergang oder nahe einer Vorderseite erstrecken. Wärme, die an dem pn-Übergang erzeugt ist, kann über die Kontakttrenches zu der Rückseite abgeführt werden.
  • 5 ist eine schematische Schnittdarstellung eines Teiles eines n-dotierten Halbleiterkörpers 505, der Halbleitervorrichtungen an entgegengesetzten ersten und zweiten Seiten 512, 517 und einen ersten Kontakttrench 510 an der ersten Seite 512 des Halbleiterkörpers 505 und zweite Kontakttrenches 515a, 515b an der zweiten Seite 517 des Halbleiterkörpers 505 umfasst.
  • Halbleitervorrichtungen und Halbleiterbereiche sind in 5 als Beispiele veranschaulicht. Diese Beispiele umfassen einen Vertikal-Trench-FET 560, einen Planargate-FET 561, eine Bodystruktur 562 eines FET an der zweiten Seite 517, einen ersten Kontakt 563 zu einem n+-dotierten Halbleiterbereich 564 an der zweiten Seite 517, einen zweiten Kontakt 565 zu einem p+-dotierten Halbleiterbereich 566 an der zweiten Seite 517 und den zweiten Kontakttrench 515b, der ein zweites leitendes Material 519b umfasst, das elektrisch mit einem n+-dotierten Bereich 564b und einem p+-dotierten Bereich 566b, angrenzend an den zweiten Kontakttrench 515b, gekoppelt ist.
  • Der Vertikal-Trench-FET 560 umfasst außerdem Gatetrenches 530. Jeder der Gatetrenches 530 umfasst eine dielektrische Struktur 531. Die dielektrische Struktur 531 isoliert elektrisch eine Gateelektrode 532 und eine Feldelektrode 533 von dem umgebenden n-dotierten Halbleiterkörper 505. Ein p-dotierter Bodybereich 535 und ein n+-dotierter Sourcebereich 537 sind zwischen den Gatetrenches 530 gelegen und grenzen an diese an. Der p-dotierte Bodybereich ist elektrisch mit dem ersten leitenden Material 514 in dem ersten Kontakttrench 510 mittels des p+-dotierten Bodykontaktbereiches 536 gekoppelt.
  • Der Planargate-FET 561 umfasst eine planare Gateelektrode 572, beispielsweise eine Polysilicium-Gateelektrode, die elektrisch von einem p-dotierten Bodybereich 575 mittels eines Gatedielektrikums 571 isoliert ist. Der Planargate-FET 561 umfasst außerdem einen p-dotierten Bodybereich 575, einen n+-dotierten Sourcebereich 577 und einen n+-dotierten Drainbereich 578. In dem p-dotierten Bodybereich 575 ist ein p+-dotierter Bodykontaktbereich 576 gebildet.
  • Die Bodystruktur 562 umfasst den zweiten Kontakttrench 515a, der mit einem zweiten leitenden Material 519a gefüllt ist. Das zweite leitende Material 519a ist elektrisch mit einem p-dotierten Bodybereich 585 und einem n+-dotierten Source/Drainbereich 587 gekoppelt.
  • An der ersten Seite 512 bilden oder formen ein erstes Kontaktmuster 590a, das durch dein erstes Dielektrikum 591a umgeben ist, ein erstes Verdrahtungsmuster 592a, das durch ein zweites Dielektrikum 591b umgeben ist, ein zweites Kontaktmusters 590b, das durch ein drittes Dielektrikum 591c umgeben ist, und ein zweites Verdrahtungsmuster 592b einen Teil eines Verdrahtungsgebietes an der ersten Seite 512, das gestaltet ist, um die Elemente, die in dem Halbleiterkörper 505 an der ersten Seite 512 gebildet sind, zu verbinden und miteinander zu verbinden. Einige der Elemente in dem Verdrahtungsgebiet können zusammen gebildet werden, das heißt aus einem kontinuierlichen und gleichen Material hergestellt sein. Als ein Beispiel können das zweite Verdrahtungsmuster 592b und das zweite Kontaktmuster 590b zusammen prozessiert werden.
  • Ähnlich zu dem Verdrahtungsgebiet an der ersten Seite 512 bilden oder formen ein drittes Kontaktmuster 590c, das erste und zweite Kontakte 563, 565 umfasst, ein viertes Dielektrikum 591d, das das dritte Kontaktmuster 591c umgibt, und ein drittes Verdrahtungsmuster 592c einen Teil eines Verdrahtungsgebietes an der zweiten Seite 517.
  • 6 ist eine schematische Schnittdarstellung eines Teiles einer integrierten Schaltung 600, die einen ersten Schaltungsblock 601 und einen zweiten Schaltungsblock 602 umfasst, welche elektrisch mittels einer tiefen Trenchisolation 603 isoliert sind. Die tiefe Trenchisolation 603 kann Polysilicium 603a umfassen, das elektrisch von dem umgebenden Halbleiterkörper 605 mittels eines Dielektrikums 603b, wie beispielsweise eines Oxides, z.B. SiO2, isoliert ist. Gemäß einem anderen Ausführungsbeispiel fehlt der tiefen Trenchisolation 603 leitendes Material. Jeder der ersten und zweiten Schaltungsblöcke 601 und 602 umfasst funktionale Elemente, z.B. n-dotierte und/oder p-dotierte Halbleiterbereiche, Dielektrika oder Elektroden, die in oder auf einem Halbleiterkörper 605 gebildet sind. Der erste Schaltungsblock ist eine Leistungsvorrichtung, z.B. ein Leistungs-FET oder ein doppeldiffundierter Leistungs-Metall-Oxid-Halbleiter-FET (DMOSFET), der ein Einzel- oder Mehrkanaltyp, z.B. ein Doppelkanaltyp, sein kann. Im Falle von Mehrkanaltyp-FETs kann ein gemeinsames Drain an einer zweiten Seite 617, z.B. einer Rückseite sein, und getrennte Sources können an einer ersten Seite 612, z.B. an einer Front- bzw. Vorderseite liegen. Der zweite Schaltungsblock 602 umfasst analoge und/oder digitale Schaltungen, z.B. Gate-Treiber bzw. Ansteuerschaltungen.
  • Der Halbleiterkörper 605 umfasst eine Stufe 606 längs einer Oberfläche an der zweiten Seite 617. Eine Dicke d20 des zweiten Schaltungsblockes 602 ist kleiner als eine Dicke d10 des ersten Schaltungsblockes 601. Eine Höhe h der Stufe 606 kann zwischen 0,2 μm und 10 μm liegen. Ein Dielektrikum 608 an der zweiten Seite 617 isoliert außerdem elektrisch den zweiten Schaltungsblock 602.
  • Eine optionale Keimschicht 621, die beispielsweise Ti und TiWCu oder eine Kombination hiervon umfasst, und ein Rückseitenmetall 656, das beispielsweise Cu, Sn, Ag oder eine Kombination hiervon umfasst, sind elektrisch mit dem Halbleiterkörper 605 des ersten Schaltungsblockes 601 verbunden.
  • Der Halbleiterkörper 605 ist auf einem Träger 652, beispielsweise einem Leitungsrahmen, mittels einer zweiten Seite 617 des Halbleiterkörpers 605 angebracht bzw. befestigt. Wenn Lot 654 zwischen dem Rückseitenmetall 656 an der zweiten Seite 617 und dem Träger 652 beispielsweise durch einen Diffusionslötprozess gebildet wird, bilden Aussparungen einen Hohlraum 655, der zwischen dem Rückseitenmetall 656 und dem Träger 652 in dem zweiten Schaltungsblock 602 verbleibt, welcher anders als der elektrisch und thermisch aktive erste Schaltungsblock 601 thermisch inaktiv ist. Somit ist der Hohlraum 655 auf ein Gebiet des thermisch inaktiven zweiten Schaltungsblockes 602 festgelegt, was einer Bildung von Hohlräumen in dem thermisch und elektrisch aktiven ersten Schaltungsblock 601 entgegenwirkt. Dies erlaubt ein Verbessern der elektrischen und thermischen Kopplung zwischen dem ersten Schaltungsblock 601 und dem Träger 652.
  • 7 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
  • Ein Prozessmerkmal S700 umfasst ein Bilden eines ersten Schaltungsteiles und eines zweiten Schaltungsteiles in einem Halbleiterkörper, der eine erste Seite und eine zur ersten Seite entgegengesetzte zweite Seite aufweist.
  • Ein Prozessmerkmal S710 umfasst ein Bilden einer tiefen Trenchisolation in dem Halbleiterkörper zwischen dem ersten Schaltungsteil und dem zweiten Schaltungsteil.
  • Ein Prozessmerkmal 720 umfasst ein Bilden einer Stufe in dem Halbleiterkörper längs einer Oberfläche an der zweiten Seite.
  • Ein Prozessmerkmal S730 umfasst ein Befestigen des Halbleiterkörpers an einem Träger mittels der oder über die zweite Seite.
  • In einem Ausführungsbeispiel umfasst ein Bilden der Stufe längs der Oberfläche an der zweiten Seite ein Bilden einer Maske über wenigstens einem Teil des Halbleiterkörpers in dem ersten Schaltungsteil an der zweiten Seite und ein Entfernen wenigstens eines Teiles des Halbleiterkörpers in dem zweiten Schaltungsteil von der zweiten Seite.
  • In einem anderen Ausführungsbeispiel umfasst das Bilden der tiefen Trenchisolation in dem Halbleiterkörper zwischen dem ersten Schaltungsteil und dem zweiten Schaltungsteil (a) ein Ätzen eines tiefen Trenches in dem Halbleiterkörper von der ersten Seite, (b) ein Auskleiden des tiefen Trenches mit einer isolierenden Schicht, (c) ein Füllen des Trenches mit einem leitenden Material und (d) ein Entfernen des Halbleiterkörpers von der zweiten Seite bis hinauf zu einer Bodenseite des tiefen Trenches.
  • 8A ist eine schematische Schnittdarstellung eines Halbleiterkörpers 805, beispielsweise eines Halbleitersubstrates, das darauf (eine) optionale Halbleiterschicht(en) umfasst, nach Bilden einer tiefen Trenchisolation 803 an einer ersten Seite 812 zwischen einem ersten Schaltungsteil 801 und einem zweiten Schaltungsteil 802. Ein Prozessieren bzw. Verarbeiten des Halbleiterkörpers 805 bis zu dem Status, wie dieser in 8A veranschaulicht ist, kann außerdem die folgenden Prozesse umfassen.
  • Die tiefe Trenchisolation 803 kann gebildet werden durch Herstellen eines Hartmaskenmusters auf der ersten Seite 812. Dann kann ein tiefer Trench in den Halbleiterkörper 805 beispielsweise durch einen Trockenätzprozess, wie z.B. ein Plasmaätzen, geätzt werden. Danach kann ein Dielektrikum, beispielsweise ein Feldoxid, in dem Trench beispielsweise durch konforme Abscheidung, gebildet werden, indem ein geeignetes Verfahren verwendet wird, wie beispielsweise eine chemische Dampfabscheidung unter niedrigen Druck (LPCVD). Der Trench kann dann mit (einem) leitenden Material(ien), z.B. dotiertem Polysilicium und/oder Metall, aufgefüllt werden. Bekannte Prozesse folgen, um Schaltungselemente des ersten und des zweiten und weiterer optionaler Schaltungsblöcke zu bilden. Diese bekannten Prozesse umfassen Prozesse wie beispielsweise eine Ionenimplantation, ein Ätzen und eine Schichtabscheidung. Die Bildung eines Verdrahtungsgebietes einschließlich Verdrahtungsmustern, z.B. leitenden Mustern und Zwischenschicht-Dielektrika folgt. Nach Anbringen bzw. Befestigen des Halbleiterkörpers 805 mittels der ersten Seite 812 an einem Träger wird dann der Halbleiterkörper von der zweiten Seite 817, die entgegengesetzt zu der ersten Seite 812 ist, bis hinauf zu einer Bodenseite der Trenches entfernt. Als ein Beispiel kann das Dielektrikum 803b ein Ätzstoppsignal auslösen.
  • 8B ist eine schematische Schnittdarstellung des Halbleiterkörpers von 8A nach Entfernen eines Teiles des Halbleiterkörpers 805 von der zweiten Seite 817 in dem zweiten Schaltungsteil 802. Das Entfernen des Teiles des Halbleiterkörpers 805 kann durch Bildung einer Ätzmaske 842, z.B. einer Harzmaske, und einen Ätzprozess, wie beispielsweise ein physikalisches Plasmaätzen, ausgeführt werden.
  • 8C ist eine schematische Schnittdarstellung des Halbleiterkörpers 805 von 8B nach Entfernen der Ätzmaske 842 und Bilden eines Dielektrikums 808, das an den Halbleiterkörper 805 an der zweiten Seite 817 angrenzt. Als ein Beispiel kann das Dielektrikum 808 ein Oxid, beispielsweise SiO2, oder ein Nitrid, beispielsweise Si3N4, oder eine Kombination hiervon sein.
  • 8D ist eine schematische Schnittdarstellung des Halbleiterkörpers 805 von 8C nach Entfernen eines Teiles des Dielektrikums 808. Das Dielektrikum 808 verbleibt in dem zweiten Schaltungsteil 802 an der zweiten Seite und wird von einem Hauptgebiet, d.h. mehr als 75 % oder mehr als 90 % des ersten Schaltungsteiles 801 an der zweiten Seite 817 entfernt. Als ein Beispiel kann das Dielektrikum 808 von der zweiten Seite 817 durch einen Ätzprozess und/oder durch chemisch-mechanisches Polieren (CMP) entfernt werden.
  • Weitere Prozesse folgen und resultieren in einer integrierten Schaltung, wie diese in 6 veranschaulicht ist, beispielsweise eine Bildung einer optionalen Keimschicht an der zweiten Seite 817, eine Bildung eines Rückseitenmetalls und ein Anbringen oder Befestigen des Halbleiterkörpers an einem Träger, wie z.B. einem Leiterrahmen.
  • 9 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterkörpers gemäß einem Ausführungsbeispiel.
  • Ein Prozessmerkmal S900 umfasst ein Bilden eines Musters an einer ersten Seite eines Substrates.
  • Ein Prozessmerkmal S910 umfasst ein Bilden einer Halbleiterschicht auf der ersten Seite des Substrates.
  • Ein Prozessmerkmal S920 umfasst ein Befestigen bzw. Anbringen des Substrates und der Halbleiterschicht an bzw. auf einem Träger über bzw. mittels einer Oberfläche der Halbleiterschicht.
  • Ein Prozessmerkmal S930 umfasst ein Entfernen des Substrates von einer zweiten Seite, die entgegengesetzt zu der ersten Seite ist.
  • Das obige Verfahren erlaubt ein einfaches Herstellen von Halbleitervorrichtungen und integrierten Schaltungen, die einen Halbleiterkörper mit einer gemusterten Rückseite aufweisen. Halbleitervorrichtungen und integrierte Schaltungen, die in den obigen Ausführungsbeispielen beschrieben sind, können die obigen Prozessmerkmale bzw. -schritte umfassen. Als ein Beispiel können ein komplexes Mustern/Einstellen von einer Vorder- bzw. Frontseite zu einer Rückseite und Hochtemperaturbudgets nach einem Vorderseitenprozessieren und Waferdünnen vermieden werden.
  • 10A ist eine schematische Schnittdarstellung eines Substrates 1005, beispielsweise eines Halbleitersubstrates, nach Bilden einer Schicht 1001 auf einer ersten Seite 1012. Die Schicht 1001 kann durch eine Ablagerungs- bzw. Abscheidungstechnik, beispielsweise chemische Dampfabscheidung (CVD), gebildet werden. Die Schicht 1001 kann das gleiche Material wie das Material des Substrates 1005 haben oder aus einem Material sein, das anders als das Material des Substrates 1005 ist. Als ein Beispiel kann die Schicht 1001 eine dielektrische Schicht sein. Als ein weiteres Beispiel kann die Schicht 1001 eine Schicht oder einen Schichtstapel von Materialien wie z.B. Oxiden, beispielsweise SiO2, und Nitriden, beispielsweise Si3N4, umfassen. Als ein weiteres Beispiel kann die Schicht 1001 durch thermische Oxidation einer Oberfläche des Substrates 1005 gebildet sein, was in einem thermisch gewachsenen Oxid, beispielsweise SiO2, in dem Fall eines Silicium-Halbleitersubstrates 1005 resultiert.
  • 10B ist eine schematische Schnittdarstellung des Substrates 1005 von 10A nach einem Mustern der Schicht 1001, das zu einer gemusterten Schicht 1001a führt. Das Mustern der Schicht 1001 kann durch einen lithographischen Prozess, beispielsweise Bedecken der Schicht 1001 mit einer lithographisch gemusterten Maske, z.B. einer Resist- oder Hartmaske, und selektives Entfernen der Schichtteile mittels Öffnungen der gemusterten Maske ausgeführt werden. Die gemusterte Schicht 1001a, die in 10B gezeigt ist, kann einem Muster von Kontakttrenches und/oder Hohlräumen entsprechen, die durch weitere Prozesse zu bilden sind. Diese Kontakttrenches und Hohlräume erlauben verschiedene technische Vorteile, wie dies in den obigen Ausführungsbeispielen beschrieben ist.
  • 10C ist eine schematische Schnittdarstellung des Substrates 1005 von 10B nach Bilden einer Halbleiterschicht 1008 auf der ersten Seite 1012 des Substrates 1005. Die Halbleiterschicht 1008 kann durch chemische Dampfabscheidung (CVD) gebildet werden, beispielsweise durch selektives epitaktisches Wachstum in einem Fall eines Halbleitersubstrates und einer dielektrischen gemusterten Schicht. Die Dotierungskonzentration und Dicke der Halbleiterschicht können an die Spannungssperranforderungen und/oder an Einschaltwiderstandsanforderungen der in der Halbleiterschicht 1008 herzustellenden Halbleitervorrichtung eingestellt sein.
  • 10D ist eine schematische Schnittdarstellung der Halbleiterschicht 1008 von 10C nach Anbringen bzw. Befestigen des Substrates 1005 und der Halbleiterschicht 1008 an einem Träger, beispielsweise an einem Glasträger oder Keramikträger, mittels einer oder über eine Oberfläche der Halbleiterschicht 1008. Das Substrat 1005 wird von einer zweiten Seite 1017 (siehe 10C) entgegengesetzt zu der ersten Seite 1012 entfernt. Als ein Beispiel kann das Substrat 1005 durch einen Ätzprozess, durch Schleifen oder eine Kombination hiervon gedünnt werden. Als ein Beispiel kann das Ätzen des Substrates 1005 beendet werden, wenn die gemusterte Schicht 1001a erreicht wird. Die gemusterte Schicht 1001a kann ein Ätzstoppsignal auslösen, das eine Änderung in einer während des Ätzens oder Schleifens überwachten Eigenschaft darstellt.
  • 10E ist eine schematische Schnittdarstellung der Halbleiterschicht 1008 von 10D nach Entfernen der gemusterten Schicht 1001a. Als ein Beispiel kann die gemusterte Schicht 1001a durch einen Ätzprozess, beispielsweise durch Flusssäure (HF) entfernt werden, wenn SiO2 entfernt wird. Nach Entfernung der gemusterten Schicht 1001a bleibt ein Aussparungsmuster 1015, das deckungsgleich bzw. kongruent mit der gemusterten Schicht 1001a ist, zurück. Das Aussparungsmuster 1015 kann weiter verarbeitet werden, um jegliches gewünschte Rückseitenmuster eines Halbleiterkörpers zu realisieren. Beispiele von Mustern und der sich ergebenden technischen Vorteile sind in den obigen Ausführungsbeispielen beschrieben und umfassen Kontakttrenchmuster und Hohlraummuster oder jegliche Kombination hiervon.
  • Vor Anbringen bzw. Befestigen der Halbleiterschicht 1008 an dem Träger 1010 können bekannte Prozessflüsse, beispielsweise Ionenimplantation, Lithographie, Ätzen und Schichtabscheidung, ausgeführt werden, um Halbleitervorrichtungen und Schaltungselemente, beispielsweise FETs, Bipolartransistoren mit isoliertem Gate (IGBTs), Dioden, Bipolartransistoren, Widerstände und Kondensatoren in der Halbleiterschicht 1008 zu bilden.
  • In einem Ausführungsbeispiel (nicht gezeigt) kann die gemusterte Schicht durch Mustern des Substrates an der ersten Seite, beispielsweise durch Bilden von Aussparungen in der Oberfläche des Substrates an der ersten Seite, gebildet werden. Die Aussparungen können durch maskiertes Ätzen der ersten Seite des Substrates oder durch Prozessieren der ersten Seite des Substrates mit einem Laserstrahl gebildet werden.
  • 11A ist eine schematische Schnittdarstellung eines Halbleiterkörpers 1105, beispielsweise eines Halbleitersubstrates, wobei eine oder mehrere Halbleiterschichten darauf vorgesehen sind. Der Halbleiterkörper umfasst wenigstens eines aus einer planaren Gatestruktur 1170, die ein planares Gatedielektrikum 1171 und eine planare Gateelektrode 1172 umfasst, und einer Trenchgatestruktur 1175, die ein Trenchgatedielektrikum 1176 und eine Trenchgateelektrode 1177 umfasst, an einer ersten Seite 1112, beispielsweise einer Front- bzw. Vorderseite des Halbleiterkörpers 1105.
  • Wenigstens eine leitende Schicht 1179 ist an einer zweiten Seite 1117, beispielsweis einer Rückseite, des Halbleiterkörpers 1105 gebildet. Die wenigstens eine leitende Schicht 1179 kann ein Material oder eine Kombination von Ag, Ti, W, TiN, Cu, Al, Sn, Ag umfassen. Gemäß einem Ausführungsbeispiel ist eine äußerste Schicht der wenigstens einen leitenden Schicht 1179 ein Edelmetall. Die Bildung der wenigstens einen leitenden Schicht 1179 kann jeglichen geeigneten Prozess umfassen, welcher physikalische Dampfabscheidung (PVD), chemische Dampfabscheidung (CVD) und elektrochemische Abscheidung (ECD) umfasst.
  • Eine zweite leitende Schicht 1180 wird auf der wenigstens einen ersten leitenden Schicht 1179 gebildet. Gemäß einem Ausführungsbeispiel wird die zweite leitende Schicht 1180 als eine Kupferschicht beispielsweise durch ECD gebildet. Eine Dicke der zweiten leitenden Schicht 1180 wird zwischen 0,5 μm und 50 μm eingestellt. Gemäß einem Ausführungsbeispiel ist ein Material der wenigstens einen leitenden Schicht, die an das leitende Schichtmuster angrenzt, selektiv ätzbar bezüglich eines Materials der ersten leitenden Schicht. Beispielsweise ist das Material der wenigstens einen leitenden Schicht, die an das leitende Schichtmuster angrenzt, ein Edelmetall, und das Material der zweiten leitenden Schicht ist Cu.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des Halbleiterkörpers 1105, die in 11B dargestellt ist, wird ein Ätzmaskenmuster 1181 auf der zweiten leitenden Schicht 1180 gebildet, beispielsweise eine lithographisch gemusterte Resistschicht oder eine lithographisch gemusterte Hartmaske.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des in 11C gezeigten Halbleiterkörpers 1105 wird die zweite leitende Schicht 1180 selektiv bezüglich eines äußersten Materiales des wenigstens einen ersten leitenden Materiales 1179 geätzt, beispielsweise durch isotropes Ätzen, wie z.B. Nassätzen, oder durch anisotropes Ätzen. Ein verbleibender Teil der zweiten leitenden Schicht 1180 bildet ein leitendes Schichtmuster 1180'.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des in 11D veranschaulichten Halbleiterkörpers 1105 wird das Ätzmaskenmuster 1181 entfernt, beispielsweise durch Ätzen, Resist-Strippen, chemisch-mechanisches Polieren (CMP) oder eine Kombination hiervon. Ähnlich zu dem anhand der 6 und den
  • 8A bis 8D beschriebenen Ausführungsbeispiel kann der Halbleiterkörper 1105 an einem Träger, beispielsweise einem Leiterrahmen, mittels der zweien Seite 1117 des Halbleiterkörpers 1105 angebracht werden. Hohlräume sind in das leitende Schichtmuster 1180' zwischen dem Träger und der wenigstens einen ersten leitenden Schicht 1179 eingeschlossen. Das leitende Schichtmuster 1180' kann geeignet ausgelegt sein, um die Hohlräume in Gebieten des Halbleiterkörpers 1105 anzuordnen oder zu lokalisieren, die thermisch inaktiv sind, das heißt Gebiete, die von den elektrisch und thermisch aktiven Teilen des Halbleiterkörpers 1105 verschieden sind, wo ein Material des leitenden Schichtmusters 1180' vorhanden ist. Somit können die Hohlräume auf ein Gebiet eines thermisch inaktiven Schaltungsblockes festgelegt werden, beispielsweise eines Schaltungsblockes, der anders als eine Leistungsvorrichtung ist, um dadurch einer Bildung von Hohlräumen in einem thermisch und elektrisch aktiven anderen Schaltungsblock gegenzuwirken.
  • Ähnliche Vorteile können durch den in den 12A und 12B gezeigten Prozess erzielt werden. Da der in den 12A und 12B dargestellte Prozess eine Anzahl von Prozesselementen aufweist, die ähnlich zu dem in den 11A bis 11D veranschaulichten Prozess sind, soll sich die folgende Beschreibung auf Unterschiede in diesen Prozessen beziehen, und die Beschreibung bezüglich der 11A bis 11D soll hinsichtlich Ähnlichkeiten beachtet werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des in 12A gezeigten Halbleiterkörpers 1105 wird ein Maskenmuster 1190 auf wenigstens einer leitenden Schicht 1179 gebildet. Gemäß einem Ausführungsbeispiel umfasst das Maskenmuster 1190 ein Material, das selektiv bezüglich eines Materiales des leitenden Schichtmusters 1180' entfernt werden kann, das in Öffnungen des Maskenmusters 1190 gebildet ist (siehe 12B).
  • Unter Bezugnahme auf die schematische Schnittdarstellung des in 12C gezeigten Halbleiterkörpers 1105 wird das Maskenmuster 1190 selektiv bezüglich des leitenden Schichtmusters 1180' beispielsweise durch Ätzen, Resist-Strippen oder eine Kombination hiervon entfernt.
  • Merkmale der oben beschriebenen Ausführungsbeispiele können in jeglicher Weise kombiniert werden, sofern sie einander nicht ausschließen. Die spezifischen Leitfähigkeitstypen, die verwendet sind, um die obigen Ausführungsbeispiele zu beschreiben, sind Beispiele und gelten in ähnlicher Weise für die komplementären Leitfähigkeitstypen.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher alle Abwandlungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt sein soll.

Claims (37)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (105) mit einer ersten Seite (112) und einer zur ersten Seite (112) entgegengesetzten zweiten Seite (117), einen ersten Kontakttrench (110), der sich in den Halbleiterkörper (105) an der ersten Seite (112) erstreckt, wobei der erste Kontakttrench (110) ein erstes leitendes Material (114) enthält, das elektrisch mit dem an den ersten Kontakttrench (110) angrenzenden Halbleiterkörper (105) gekoppelt ist, und einen zweiten Kontakttrench (115), der sich in den Halbleiterkörper (105) an der zweiten Seite (117) erstreckt, wobei der zweite Kontakttrench (115) ein zweites leitendes Material (119) enthält, das elektrisch mit dem an den zweiten Kontakttrench (115) angrenzenden Halbleiterkörper (105) gekoppelt ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der das erste leitende Material (114) elektrisch mit einem ersten Halbleiterbereich eines ersten Leitfähigkeitstyps über eine Seitenwand des ersten Trenches (110) gekoppelt ist, und bei der das erste leitende Material elektrisch mit einem zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps über eine Bodenseite des ersten Kontakttrenches (110) gekoppelt ist, wobei der zweite Leitfähigkeitstyp komplementär zu dem ersten Leitfähigkeitstyp ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das zweite leitfähige Material (119) elektrisch mit einem dritten Halbleiterbereich (1250) des ersten Leitfähigkeitstyps über eine Seitenwand des zweiten Kontakttrenches (115) gekoppelt ist, und bei der das zweite leitfähige Material elektrisch mit einem vierten Halbleiterbereich (1260) eines zweiten Leitfähigkeitstyps über eine Bodenseite des zweiten Kontakttrenches (115) gekoppelt ist, wobei der zweite Leitfähigkeitstyp komplementär zu dem ersten Leitfähigkeitstyp ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei diese eine Vertikal-Halbleitervorrichtung mit einem ersten Vorrichtungsanschluss an der ersten Seite (112) und einem zweiten Vorrichtungsanschluss an der zweiten Seite (117) ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Breite des zweiten Kontakttrenches (115) zwischen 0,1 μm und 10 μm liegt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine Tiefe des zweiten Kontakttrenches (115) zwischen 0,1 μm und 50 μm beträgt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die ersten und zweiten leitenden Materialien (114, 119) ein Material oder eine Kombination von Ti, TiN, W, TiW, Ta, Cu, Al, AlSiCu und AlCu umfassen.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der wenigstens ein Trench aus den ersten und zweiten Kontakttrenches (110, 115) wenigstens teilweise mit einem Metall oder einer Metalllegierung gefüllt ist, das bzw. die gestaltet ist, um eine pressende Spannung bzw. Beanspruchung in den den zweiten Kontakttrench (115) umgebenden Halbleiterkörper (105) zu induzieren.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der der Halbleiterkörper (105) ein Silicium-Halbleiterkörper ist und bei der wenigstens ein Material aus den ersten und zweiten leitenden Materialien (114, 119) ein Material aus Cu, einer Kombination von W und Cu und einer Kombination einer Diffusionsbarriere, W und Cu umfasst.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der ein Winkel zwischen einer Seitenwand des zweiten Kontakttrenches (115) und einer Richtung senkrecht zu der zweiten Seite (117) zwischen 0° und 44° beträgt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, weiterhin umfassend eine Vielzahl von zweiten Kontakttrenches (315), wobei die Vielzahl von zweiten Kontakttrenches (315) sich durch wenigstens eine Eigenschaft aus Gestalt, Layout bzw. Anordnung und Tiefe unterscheidet.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, bei der eine Vielzahl der zweiten Kontakttrenches (315) eine erste Anzahl der zweiten Kontakttrenches in einer Zellanordnung und eine zweite Anzahl der zweiten Kontakttrenches in einem die Zellanordnung umgebenden Randgebiet umfasst, und bei der ein Prozentsatz des Gebietes der zweiten Anzahl der zweiten Kontakttrenches (315) in dem Randgebiet höher ist als ein Prozentsatz eines Gebietes der zweiten Anzahl der zweiten Kontakttrenches in dem Randgebiet.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, bei der eine Dicke des Halbleiterkörpers (105) zwischen der ersten Seite (112) und der zweiten Seite (117) zwischen 5 μm und 50 μm beträgt.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der das leitende Material (319, 341) eine Oberfläche des Halbleiterkörpers (305) an der zweiten Seite (317) bedeckt und wenigstens teilweise den zweiten Trench (319) füllt, und bei der eine Außenfläche des leitenden Materials (319, 341) an der zweiten Seite (317) vorherrschend flach ist und eine Aussparung (346) aufweist, die mit dem zweiten Kontakttrench (315) deckungsgleich ist.
  15. Integrierte Schaltung, umfassend: einen Halbleiterkörper (605) mit einer ersten Seite (612) und einer zur ersten Seite (612) entgegengesetzten zweiten Seite (617), wobei der Halbleiterkörper (605) einen ersten Schaltungsteil (601) und einen über eine tiefe Trenchisolation (603) elektrisch isolierten zweiten Schaltungsteil (602) umfasst, und wobei: der Halbleiterkörper (605) an einem Träger (652) über die zweite Seite (617) angebracht ist, und der Halbleiterkörper (605) eine Stufe (606) längs einer Oberfläche an der zweiten Seite (617) umfasst.
  16. Integrierte Schaltung nach Anspruch 15, bei der eine Dicke des Halbleiterkörpers (605) in wenigstens 70 % eines Gebietes des ersten Schaltungsteiles (601) größer ist als in wenigstens 70 % eines Gebietes des zweiten Schaltungsteiles (602).
  17. Integrierte Schaltung nach Anspruch 15 oder 16, bei der der erste Schaltungsteil (601) ein Leistungsfeldeffekttransistor ist und bei der der zweite Schaltungsteil (602) wenigstens ein Element von analogen und digitalen Schaltungselementen umfasst.
  18. Integrierte Schaltung nach Anspruch 17, bei der der Leistungsfeldeffekttransistor einen n-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistor umfasst.
  19. Integrierte Schaltung nach einem der Ansprüche 15 bis 18, weiterhin umfassend eine Kontaktschicht (656) an der zweiten Seite (617), die mit dem Halbleiterkörper (605) in dem ersten Schaltungsteil (601) elektrisch gekoppelt ist, und außerdem umfassend eine isolierende Schicht (608) zwischen der Kontaktschicht (656) und dem Halbleiterkörper (605) in dem zweiten Schaltungsteil (602).
  20. Integrierte Schaltung nach einem der Ansprüche 15 bis 19, bei der die tiefe Trenchisolation (603) Polysilicium (603a) und Siliciumoxid (603b) zwischen dem Polysilicium (603a) und dem Halbleiterkörper (605) umfasst.
  21. Verfahren zum Herstellen einer integrierten Schaltung, umfassend: Bilden eines ersten Schaltungsteiles (601) und eines zweiten Schaltungsteiles (602) in einem Halbleiterkörper (605) mit einer ersten Seite (612) und einer zur ersten Seite (612) entgegengesetzten zweiten Seite (617), Bilden einer tiefen Trenchisolation (603) in dem Halbleiterkörper (605) zwischen dem ersten Schaltungsteil (601) und dem zweiten Schaltungsteil (602), Bilden einer Stufe (606) in dem Halbleiterkörper (605) längs einer Oberfläche an der zweiten Seite (617) und Anbringen des Halbleiterkörpers (605) an einem Träger (652) über die zweite Seite (617).
  22. Verfahren nach Anspruch 21, bei dem das Bilden der Stufe (606) längs der Oberfläche an der zweiten Seite (617) umfasst: Bilden einer Maske über wenigstens einen Teil des Halbleiterkörpers (605) in dem ersten Schaltungsteil (601) an der zweiten Seite (617), und Entfernen wenigstens eines Teiles des Halbleiterkörpers (605) in dem zweiten Schaltungsteil (602) von der zweiten Seite (617).
  23. Verfahren nach Anspruch 21 oder 22, bei dem das Bilden einer tiefen Trenchisolation (603) in dem Halbleiterkörper (605) zwischen dem ersten Schaltungsteil (601) und dem zweiten Schaltungsteil (602) umfasst: Ätzen eines tiefen Trenches in den Halbleiterkörper (805) von der ersten Seite (812), Auskleiden des tiefen Trenches mit einer isolierenden Schicht (803b), Füllen des Trenches mit einem leitenden Material (803a), und Entfernen des Halbleiterkörpers (805) von der zweiten Seite (817) bis zu einer Bodenseite des tiefen Trenches.
  24. Verfahren zum Herstellen eines Halbleiterkörpers, umfassend: Bilden eines Musters (1001a) an einer ersten Seite (1012) eines Substrates (1005), Bilden einer Halbleiterschicht (1008) auf der ersten Seite (1012) des Substrates (1005), Anbringen des Substrates (1005) und der Halbleiterschicht (1008) an einem Träger (1010) über eine Oberfläche der Halbleiterschicht (1008), und Entfernen des Substrates (1005) von einer zur ersten Seite (1012) entgegengesetzten zweiten Seite (1017).
  25. Verfahren nach Anspruch 24, bei dem das Entfernen des Substrates (1005) ein Dünnen des Substrates (1005) von der zweiten Seite (1017) bis zu einem Niveau bzw. Pegel des Musters (1001a) umfasst.
  26. Verfahren nach Anspruch 24 oder 25, weiterhin umfassend: Entfernen des in Aussparungen (1015) in der Halbleiterschicht (1008) resultierenden Musters (1001a).
  27. Verfahren nach Anspruch 26, weiterhin umfassend: Bilden eines leitenden Materials in den Aussparungen (1015).
  28. Verfahren nach Anspruch 26 oder 27, weiterhin umfassend: Implantieren wenigstens eines Dotierstoffes aus n-Typ- und p-Typ-Dotierstoffen in der Halbleiterschicht (1008) über eine Oberfläche der Aussparungen (1015).
  29. Verfahren nach einem der Ansprüche 24 bis 28, bei dem das Bilden des Musters umfasst: Bilden eines Oxidmusters auf einer ersten Seite eines kristallinen Silicium-Halbleitersubstrates durch lithographisches Mustern einer Oxidschicht (1001).
  30. Verfahren nach einem der Ansprüche 24 bis 29, bei dem das Bilden einer Halbleiterschicht (1008) umfasst: Bilden der Halbleiterschicht (1008) durch selektives epitaktisches Wachstum.
  31. Verfahren nach einem der Ansprüche 24 bis 30, bei dem das dielektrische Muster (1001a) wenigstens eines aus parallelen Streifen, einer geschlossenen Schleife und einem iterativen Muster von dielektrischen Inseln umfasst.
  32. Verfahren nach Anspruch 24, bei dem das Bilden des Musters ein Bilden von Aussparungen in der Oberfläche des Substrates an der ersten Seite umfasst.
  33. Verfahren nach einem der Ansprüche 24 bis 32, bei dem das Bilden der Halbleiterschicht ein Bilden der Halbleiterschicht durch chemische Dampfabscheidung umfasst.
  34. Verfahren nach Anspruch 24, bei dem das Bilden des Musters ein lithographisches Mustern des Substrates an der ersten Seite umfasst.
  35. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden eines Gatedielektrikums (1171, 1176) und einer Gateelektrode (1172, 1177) an einer ersten Seite (1112) eines Halbleiterkörpers, Bilden wenigstens einer ersten leitenden Schicht (1179) an einer zweiten Seite (1117) des Halbleiterkörpers (1105) entgegengesetzt zu der ersten Seite, und Bilden eines leitenden Schichtmusters (1180') auf der wenigstens einen ersten leitenden Schicht (1179), wobei eine Dicke des leitenden Schichtmusters (1180') zwischen 0,5 μm und 50 μm eingestellt ist.
  36. Verfahren nach Anspruch 35, bei dem ein Material der wenigstens einen leitenden Schicht (1179), die an das leitende Schichtmuster (1180') angrenzt, selektiv ätzbar bezüglich eines Materials des leitenden Schichtmusters (1180') ist.
  37. Verfahren nach Anspruch 35 oder 36, weiterhin umfassend: Anbringen des Halbleiterkörpers an einem Träger über das leitende Schichtmuster, wobei Hohlräume in dem leitenden Schichtmuster zwischen dem Träger und der wenigstens einen ersten leitenden Schicht enthalten sind.
DE102013108946.1A 2012-08-20 2013-08-19 Halbleitervorrichtung Active DE102013108946B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/589,717 2012-08-20
US13/589,717 US9281359B2 (en) 2012-08-20 2012-08-20 Semiconductor device comprising contact trenches

Publications (2)

Publication Number Publication Date
DE102013108946A1 true DE102013108946A1 (de) 2014-03-13
DE102013108946B4 DE102013108946B4 (de) 2020-11-19

Family

ID=50099481

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013108946.1A Active DE102013108946B4 (de) 2012-08-20 2013-08-19 Halbleitervorrichtung
DE102013022619.8A Active DE102013022619B3 (de) 2012-08-20 2013-08-19 Verfahren zum Herstellen eines Halbleiterkörpers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102013022619.8A Active DE102013022619B3 (de) 2012-08-20 2013-08-19 Verfahren zum Herstellen eines Halbleiterkörpers

Country Status (3)

Country Link
US (4) US9281359B2 (de)
CN (1) CN103633063B (de)
DE (2) DE102013108946B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115314A1 (de) * 2014-10-21 2016-04-21 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten
DE102020202036A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921973B2 (en) * 2013-02-27 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor device
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
US10445453B2 (en) 2015-04-08 2019-10-15 Mediatek Inc. Cell layout utilizing boundary cell with mixed poly pitch within integrated circuit
US9954065B2 (en) 2015-11-09 2018-04-24 Infineon Technologies Ag Method of forming a semiconductor device and semiconductor device
DE102016114389B3 (de) * 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
US9935195B1 (en) 2017-01-12 2018-04-03 International Business Machines Corporation Reduced resistance source and drain extensions in vertical field effect transistors
IT201900001201A1 (it) * 2019-01-28 2020-07-28 St Microelectronics Srl Piastrina a semiconduttore con migliorato isolamento termico tra una porzione di potenza ed una porzione periferica, metodo di fabbricazione, e package alloggiante la piastrina
US10991702B2 (en) * 2019-05-15 2021-04-27 Nanya Technology Corporation Semiconductor device and method of preparing the same
TWI708395B (zh) * 2019-05-15 2020-10-21 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之半導體裝置、及背晶薄膜結構的製造方法
US11411099B2 (en) * 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
JP7248541B2 (ja) * 2019-08-23 2023-03-29 株式会社東芝 半導体装置
IT202000001942A1 (it) * 2020-01-31 2021-07-31 St Microelectronics Srl Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368182A (ja) 1991-06-17 1992-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE19638439C2 (de) 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE19848596C2 (de) 1998-10-21 2002-01-24 Roland Sittig Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
JP4126872B2 (ja) * 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
JP4016595B2 (ja) * 2000-12-12 2007-12-05 サンケン電気株式会社 半導体装置及びその製造方法
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
US20050010413A1 (en) * 2003-05-23 2005-01-13 Norsworthy Jon Byron Voice emulation and synthesis process
DE10333556B4 (de) 2003-07-23 2006-07-06 Infineon Technologies Ag Halbleiterbauelement mit verbesserter Kommutierung
DE10345447B4 (de) 2003-09-30 2007-04-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauteils
KR100595884B1 (ko) 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4357504B2 (ja) * 2006-06-29 2009-11-04 株式会社日立製作所 エンジン制御装置
KR100753106B1 (ko) * 2006-09-28 2007-08-31 주식회사 하이닉스반도체 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 제조방법
US7666723B2 (en) 2007-02-22 2010-02-23 International Business Machines Corporation Methods of forming wiring to transistor and related transistor
JP5258207B2 (ja) * 2007-05-29 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
TW200903806A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Power MOSFET structure and manufacturing method for the same
US7923330B2 (en) 2007-10-02 2011-04-12 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
US8072000B2 (en) * 2009-04-29 2011-12-06 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices having dummy cells around edge of active area
EP2317553B1 (de) * 2009-10-28 2012-12-26 STMicroelectronics Srl Doppelseitige Halbleiterstruktur und Herstellungsverfahren
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US8502307B2 (en) 2010-11-24 2013-08-06 Infineon Technologies Ag Vertical power semiconductor carrier having laterally isolated circuit areas
US9396997B2 (en) 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115314A1 (de) * 2014-10-21 2016-04-21 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten
US9825023B2 (en) 2014-10-21 2017-11-21 Infineon Technologies Austria Ag Insulated gate bipolar transistor comprising negative temperature coefficient thermistor
DE102014115314B4 (de) 2014-10-21 2018-10-11 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren
DE102020202036A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Also Published As

Publication number Publication date
CN103633063B (zh) 2017-08-04
US20190157449A1 (en) 2019-05-23
DE102013022619B3 (de) 2023-02-23
US9281359B2 (en) 2016-03-08
DE102013108946B4 (de) 2020-11-19
US20140048904A1 (en) 2014-02-20
CN103633063A (zh) 2014-03-12
US20220285550A1 (en) 2022-09-08
US20160197070A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
DE102013022619B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107000B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE112013005770B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013108473A1 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE112017007907T5 (de) Halbleiterbauelement
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014107295A1 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102017113923A1 (de) LDMOS-Transistor und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022619

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative