IT202000001942A1 - Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione - Google Patents

Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione Download PDF

Info

Publication number
IT202000001942A1
IT202000001942A1 IT102020000001942A IT202000001942A IT202000001942A1 IT 202000001942 A1 IT202000001942 A1 IT 202000001942A1 IT 102020000001942 A IT102020000001942 A IT 102020000001942A IT 202000001942 A IT202000001942 A IT 202000001942A IT 202000001942 A1 IT202000001942 A1 IT 202000001942A1
Authority
IT
Italy
Prior art keywords
substrate
epitaxial layer
region
forming
regions
Prior art date
Application number
IT102020000001942A
Other languages
English (en)
Inventor
Davide Giuseppe Patti
Mario Giovanni Scurati
Marco Morelli
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102020000001942A priority Critical patent/IT202000001942A1/it
Priority to EP21154045.5A priority patent/EP3859789B1/en
Priority to US17/161,059 priority patent/US12046655B2/en
Priority to CN202120281925.3U priority patent/CN214588867U/zh
Priority to CN202110139503.7A priority patent/CN113206154A/zh
Publication of IT202000001942A1 publication Critical patent/IT202000001942A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: ?DISPOSITIVO ELETTRONICO DI POTENZA A CONDUZIONE VERTICALE AVENTE RIDOTTA RESISTENZA DI ACCENSIONE E RELATIVO PROCESSO DI FABBRICAZIONE?
La presente invenzione ? relativa ad un dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e al relativo processo di fabbricazione. In particolare, in seguito si far? riferimento ad un dispositivo MOSFET.
Come noto, i transistori MOSFET di potenza, specialmente a conduzione verticale, sono dispositivi elettronici che si contraddistinguono ad esempio per l?elevata velocit? di commutazione, l?elevata efficienza energetica e la facilit? di fabbricazione e integrazione. Di conseguenza, sono attualmente ampiamente utilizzati in vari sistemi elettronici.
In particolare, tali sistemi elettronici si possono dividere in due categorie, per basse o alte tensioni, a seconda di un valore di livello di tensione di riferimento.
Per applicazioni a basse tensioni, ad esempio per livelli di tensioni di riferimento inferiori a 200V tipicamente utilizzati in sistemi di alimentazione elettrica, convertitori DC-DC e unit? di controllo di motori, si desidera che, durante il funzionamento, un percorso di corrente tra terminale di sorgente e terminale di pozzo del dispositivo elettronico abbia una resistenza di accensione di pozzo-sorgente RDSon (in seguito, anche indicata come resistenza di accensione RDSon) pi? bassa possibile, cos? da limitare il consumo energetico.
Una delle possibili implementazioni dei dispositivi MOSFET di potenza a conduzione verticale comprende la realizzazione di terminali di porta a trincea (?trench gate?), come mostrato nella sezione di figura 1.
Un dispositivo MOSFET 1 di potenza a conduzione verticale con terminali di porta a trincea ? generalmente formato da una pluralit? di strutture fra loro uguali, disposte in parallelo in una stessa piastrina (?die?) e di cui solo una parte ? mostrata in figura 1.
Il dispositivo MOSFET 1 ? formato in un corpo 20 di materiale semiconduttore avente una prima e una seconda superficie 20A, 20B e comprendente un substrato 2 e uno strato epitassiale 4, fra loro sovrapposti.
Il substrato 2 presenta un primo tipo di drogaggio, ad esempio silicio drogato N, tipicamente con uno spessore di 250?m e forma la seconda superficie 20B del corpo 20.
Una regione inferiore di metallizzazione, tipicamente formata da una pila di strati di materiali conduttivi quali titanio, nickel e oro si estende al di sotto della seconda superficie 20B del corpo 20, in contatto elettrico con questo, e forma un terminale di pozzo (?drain?) 3 costituente un terminale di conduzione del dispositivo MOSFET 1.
Lo strato epitassiale 4 presenta anch'esso il primo tipo di drogaggio, ad esempio silicio drogato N, con un livello di drogaggio inferiore rispetto a quello del substrato 2.
Lo strato epitassiale 4 alloggia una pluralit? di regioni attive 5, una pluralit? di regioni di sorgente 6, una pluralit? di prime e seconde regioni arricchite 7, 8, una pluralit? di regioni di porta isolata 9 e una regione di deriva (?drift?) 10.
In dettaglio, le regioni di porta isolata 9 si estendono attraverso lo strato epitassiale 4, lungo un primo asse Z di un sistema di riferimento cartesiano XYZ, a partire dalla prima superficie 20A del corpo 20 e comprendono una porzione 9A di materiale conduttivo, ad esempio polisilicio, e uno strato isolante 9B, ad esempio di ossido di silicio. Lo strato isolante 9B circonda la porzione 9A in modo tale da isolarla elettricamente dallo strato epitassiale 4. Le regioni di porta isolata 9 sono inoltre poste a distanza reciproca lungo un secondo asse X del sistema di riferimento XYZ.
Ciascuna regione di sorgente 6 si estende a partire dalla prima superficie 20A, all'interno dello strato epitassiale 4, per una profondit? inferiore rispetto alla profondit? delle regioni di porta isolata 9 (lungo il primo asse Z) e lungo il secondo asse X copre la distanza che separa due regioni di porta isolata 9 adiacenti. Ciascuna regione di sorgente 6 presenta inoltre il primo tipo di drogaggio, qui di tipo N, con un livello di drogaggio molto superiore rispetto al livello di drogaggio dello strato epitassiale 4, ad esempio maggiore di 10<19 >atomi/cm<3>.
Ciascuna regione attiva 5 si estende al di sotto delle regioni di sorgente 6, per una profondit?, lungo il primo asse Z, inferiore rispetto alle regioni di porta isolata 9. Ciascuna regione attiva 5 copre, lungo il secondo asse X, la distanza che separa due regioni di porta isolata 9 adiacenti e presenta un secondo tipo di drogaggio, qui di tipo P.
Ciascuna prima regione arricchita 7 ? disposta internamente ad una rispettiva regione attiva 5 e presenta il secondo tipo di drogaggio, qui di tipo P, con livello di drogaggio maggiore rispetto alle regioni attive 5, ad esempio maggiore di 5?10<17 >atomi/cm<3>.
Ciascuna seconda regione arricchita 8 ? disposta approssimativamente internamente ad una rispettiva regione attiva 5 ed ? a contatto superiormente con una rispettiva regione di sorgente 6 e inferiormente con una rispettiva prima regione arricchita 7. Ciascuna seconda regione arricchita 8 presenta inoltre il secondo tipo di drogaggio, qui di tipo P, con livello di drogaggio maggiore rispetto alle prime regioni arricchite 7.
La porzione dello strato epitassiale 4 disposta fra il substrato 2 e le regioni attive 5 (nonch? le regioni di porta isolata 9) forma la regione di deriva 10.
Il dispositivo presenta inoltre una regione superiore di metallizzazione di materiale conduttivo, ad esempio di alluminio, che forma un terminale di sorgente 12 e costituisce un ulteriore terminale di conduzione del dispositivo MOSFET 1; una regione dielettrica di isolamento 11, ad esempio di ossido di silicio o vetro boro-fosfosilicato (BPSG, ?Borophosphosilicate Glass?) e una pluralit? di regioni metalliche di contatto 13 di materiale conduttivo, ad esempio tungsteno.
La regione dielettrica di isolamento 11 ? disposta al di sopra della prima superficie 20A del corpo 20 e il terminale di sorgente 12 ? disposto al di sopra della regione dielettrica di isolamento 11. In questo modo, la regione dielettrica di isolamento 11 isola elettricamente il terminale di sorgente 12 dallo strato epitassiale 4.
Ciascuna regione metallica di contatto 13 si estende lungo il primo asse Z, fra e in contatto elettrico diretto con il terminale di sorgente 12 e una rispettiva seconda regione arricchita 8, attraversando la regione dielettrica di isolamento 11 e una rispettiva regione di sorgente 6.
Il terminale di sorgente 12, le regioni metalliche di contatto 13, le prime e le seconde regioni arricchite 7, 8 formano una regione di ingresso 14 del dispositivo MOSFET 1 caratterizzata da una resistenza di ingresso Rin.
Le regioni di sorgente 6, insieme a rispettive porzioni di regioni attive 5 formano una regione di canale 15 avente una resistenza di canale Rc. Il terminale di pozzo 3 presenta inoltre una resistenza di uscita Ro, la regione di deriva 10 presenta una resistenza di deriva Rd e il substrato 2 presenta una resistenza di substrato Rs.
In uso, il dispositivo MOSFET 1 commuta fra una prima fase, fase spenta (?OFF?) e una seconda fase, fase accesa (?ON?), in maniera dipendente dalla tensione di polarizzazione applicata alle regioni di porta isolata 9.
Nella fase accesa, un canale conduttivo verticale si forma lungo l?asse Z in ciascuna regione attiva 5, chiudendo elettricamente il percorso di corrente esistente tra il terminale di sorgente 12 e il terminale di pozzo 3 e formato dalla regione di ingresso 14, dalla regione di canale 15, dalla regione di deriva 10, dal substrato 2 e dal terminale di pozzo 3, collegate reciprocamente in serie dal punto di vista elettrico. A tale percorso di corrente ? associato, nella fase accesa, la resistenza di accensione RDSon, che come sopra descritto, si desidera sia la pi? bassa possibile in applicazioni a basse tensioni di riferimento.
In questa fase, tipicamente, le resistenze sopra citate (resistenza di ingresso Rin, resistenza di canale Rc, resistenza di uscita Ro, resistenza di deriva Rd e resistenza di substrato Rs) costituiscono componenti resistive principali del percorso di corrente. Nonostante ci?, altre componenti resistive possono essere comprese nel percorso di corrente in maniera dipendente dal design del dispositivo MOSFET 1.
Generalmente, le resistenze di ingresso Rin e di uscita Ro sono molto basse, in quanto formate principalmente da elementi di collegamento metallici.
La resistenza di canale Rc viene determinata in fase di design da dimensioni fisiche e densit? di portatori di carica elettrica delle regioni di canale 15.
La resistenza di deriva Rd determina la tensione di rottura (?breakdown?) del dispositivo MOSFET 1 ed ? dunque accuratamente scelta in fase di design, impostando spessore e livello di drogaggio della regione di deriva 10, a seconda della tensione di rottura desiderata e dell?applicazione dell?apparecchio in cui il dispositivo MOSFET 1 ? integrato. La resistenza di substrato Rs costituisce una resistenza non desiderata nel percorso di corrente, specialmente nelle applicazioni a bassa tensione sopra citate in cui si desidera che la resistenza di accensione RDSon sia pi? bassa possibile.
Infatti, in pratica, il substrato 2 ha sostanzialmente solo una funzione di supporto meccanico, senza il quale il dispositivo MOSFET 1 risulterebbe meccanicamente fragile sia durante le fasi di fabbricazione che in fase di assemblaggio in apparecchi elettronici.
Ovviamente, la resistenza di substrato Rs dipende da spessore e livello di drogaggio del substrato 2.
Di conseguenza, attualmente, lo stato della tecnica include la possibilit? di assottigliare il substrato 2 o aumentarne il livello di drogaggio per ridurre al minimo il valore della resistenza di substrato Rs.
L?assottigliamento del substrato 2, ad esempio tramite molatura (?grinding?), ha per? delle limitazioni. Come detto sopra, infatti, lo spessore del substrato non pu? essere ridotto a zero, per non compromettere la robustezza meccanica del dispositivo MOSFET e dunque il valore di resistenza non pu? essere abbassato sotto una certa soglia.
D?altro canto, aumentare il livello di drogaggio comporta l?introduzione di ulteriori fasi di fabbricazione e di conseguenza l?aumento della complessit? della fabbricazione dei dispositivi MOSFET di potenza e i relativi costi.
Una diversa soluzione ? descritta nel brevetto statunitense US 2002/0197832 A1 e comprende trincee scavate nella parte inferiore del substrato del dispositivo MOSFET di potenza e riempite di materiale conduttore come ad esempio rame o polisilicio. Le trincee possono essere realizzate ad esempio tramite rimozione elettrochimica selettiva.
In questo modo, il substrato del dispositivo ? formato dall?alternanza di regioni di materiale conduttore e regioni semiconduttive, elettricamente collegate in parallelo. La presenza delle regioni metalliche consente un abbassamento della resistenza di substrato; al tempo stesso, viene garantita la stabilit? meccanica del substrato.
Anche tale soluzione tuttavia non consente di ottenere valori di resistenza sufficientemente bassi per talune applicazioni.
Scopo delle presenta invenzione ? quello di fornire un dispositivo elettronico di potenza a conduzione verticale che consenta di ridurre la resistenza di accensione.
Secondo la presente invenzione vengono forniti un dispositivo elettronico di potenza a conduzione verticale e relativo processo di fabbricazione, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 ? una vista in sezione trasversale di un dispositivo MOSFET di potenza a conduzione verticale noto;
- le figure 2-7 mostrano sezioni trasversali del presente dispositivo MOSFET in fasi di fabbricazione successive;
- la figura 8 mostra una diversa forma di realizzazione del presente dispositivo MOSFET di potenza a conduzione verticale;
- la figura 9 mostra un'altra forma di realizzazione ancora del presente dispositivo MOSFET di potenza a conduzione verticale.
Qui di seguito vengono descritte fasi di fabbricazione di un dispositivo MOSFET di potenza a conduzione verticale, utilizzabile in apparecchi elettronici, specialmente apparecchi operanti a basse tensioni di riferimento.
In particolare, le fasi di fabbricazione sotto descritte portano alla realizzazione di un dispositivo MOSFET avente struttura generale simile a quella mostrata in figura 1. Di conseguenza, gli elementi in comune con quanto gi? descritto riguardo alla figura 1 sono dotati di numeri di riferimento aumentati di 50.
In dettaglio, la figura 2 mostra una sezione trasversale di una fetta (?wafer?) 50 che ? stata lavorata in modo noto al tecnico del ramo, ad esempio in maniera analoga a quanto descritto nella domanda di brevetto europea N. 3396718. In particolare, nella fetta 50 sono gi? stati realizzati il substrato 52 e lo strato epitassiale 54 (formanti il corpo 70 avente una prima e una seconda superficie 70A, 70B coincidenti con le superfici delimitanti la fetta 50), le regioni attive 55, le regioni di sorgente 56, le prime e seconde regioni arricchite 57, 58, le regioni di porta isolata 59, la regione di deriva 60 e la regione dielettrica di isolamento 61. Inoltre, al di sopra della regione dielettrica di isolamento 61 ? gi? stato depositato uno strato metallico di contatto 48 che riempie trincee di contatto 49 scavate nella regione dielettrica di isolamento 61 (dove forma le regioni metalliche di contatto 63) e presenta una porzione superficiale 48? che si estende al di sopra della regione dielettrica di isolamento 61 stessa.
Inoltre, uno strato di sagomatura 82, ad esempio di materiale fotosensibile quale resist, ? stato depositato sulla seconda superficie 70B del corpo 70 ed ? stato sagomato tramite processi litografici in modo da formare una pluralit? di cavit? 83 aventi ad esempio sezione circolare con diametro compreso tra 0.5 ?m e 3 ?m, in particolare compreso fra 1 ?m e 2 ?m.
La figura 3 mostra la fetta 50 in seguito ad un attacco chimico in corrispondenza della seconda superficie 70B del corpo 70. L?attacco chimico permette di rimuovere selettivamente porzioni del substrato 52 in corrispondenza delle cavit? 83, formando cos? una pluralit? di trincee 84 che si estendono lungo il primo asse Z per una elevata profondit?. Ad esempio, per un substrato di profondit? di 250 ?m le trincee 84 possono avere una profondit? compresa tra 150 ?m e 250 ?m; tuttavia tali valori non sono limitativi e le trincee 84 possono estendersi per l'intero spessore del substrato, fino a raggiungere una distanza minima dallo strato epitassiale 54, tipicamente non meno di 1?m. Ugualmente, nel caso di un substrato pi? sottile o pi? spesso, le trincee 84 possono estendersi solo per parte del substrato 52 o raggiungere una distanza minima dallo strato epitassiale 54 non inferiore a 1?m. In pratica, il substrato 52 ? ora formato dall?alternanza di trincee 84 e colonne di semiconduttore 81.
La realizzazione delle trincee 84 pu? essere eseguita mediante processi noti al tecnico del ramo quali attacco elettrochimico, ?stain etching?, attacco chimico assistito da metallo (?metal-assisted chemical etching?) e attacco a ioni reattivi (?reactive ion etching?).
Successivamente, come mostrato in figura 4, lo strato di sagomatura 82 viene rimosso e viene depositato uno strato metallico 85 di materiale conduttivo, ad esempio un metallo di transizione come titanio o tungsteno se il substrato 52 ha un drogaggio di tipo N o cobalto o cromo se il substrato 52 ha un drogaggio di tipo P.
Lo strato metallico 85 viene depositato in modo da riempire completamente le trincee 84 e formare una porzione superficiale 85' coprente la seconda superficie 70B del corpo 70.
In figura 5, la fetta 50 ? sottoposta ad un trattamento termico (?annealing?), ad una temperatura compresa tra 700?C e 900?C, per un tempo, dipendente dalla temperatura, compreso tra 1 e 2 minuti.
Tale budget termico ? sufficientemente basso da non influire sulle strutture gi? fabbricate in precedenza (regioni attive 55, regioni di sorgente 56, prime e seconde regioni arricchite 57, 58) ma consente alle porzioni di substrato 52 a contatto con lo strato metallico 85 di reagire chimicamente con lo strato metallico 85 stesso formando un siliciuro altamente conduttivo. Ad esempio, nel caso che lo strato metallico 85 sia di titanio, si ottiene siliciuro di titanio (TiSi2). Al termine del trattamento termico, tutto il substrato 52 ha subito la reazione di siliciurizzazione. In questo modo, tutto il silicio del substrato 52 si ? trasformato in siliciuro mentre, in questa forma di realizzazione, solo parte dello strato metallico 85 nelle trincee 84 si ? consumato, trasformandosi anch?esso in siliciuro. La fetta 50 presenta quindi, al di sotto dello strato epitassiale 54, uno strato metallico di pozzo 90 formato da colonne di siliciuro 91 (derivanti dalla siliciurizzazione delle colonne di semiconduttore 81 e di parte del metallo delle trincee 84) circondanti colonne di materiale metallico 92 (porzione rimanente dello strato metallico 85, non trasformato in siliciuro). In alternativa, a seconda dei metalli usati, delle dimensioni e dei parametri di processo, tutto il metallo presente nelle trincee 84 pu? subire completamente la reazione di siliciurizzazione, come mostrato successivamente in figura 8.
Lo strato metallico di pozzo 90 cos? formato ha una conduttivit? pi? elevata rispetto al materiale semiconduttore drogato, ad esempio silicio drogato N, di cui era composto il substrato 52; tale conduttivit? ? anche pi? elevata rispetto al caso di substrato avente trincee riempite di materiale metallico circondate da colonne di materiale semiconduttore, dato che ora l'intera area dello strato metallico di pozzo 90 ha altissima conduttivit?. In pratica, la presente soluzione consente di abbassare notevolmente la resistenza Rs associata al substrato 52, che ora comprende una superficie a bassissima resistivit? molto maggiore a disposizione per il passaggio di corrente.
In seguito, figura 6, la fetta 50 ? attaccata chimicamente secondo processi noti al tecnico del ramo, ad esempio tramite attacco chimico secco anisotropo, per rimuovere la porzione superficiale 48? dello strato metallico di contatto 48. Un primo strato di metallizzazione 86, ad esempio di alluminio, ? poi depositato al di sopra della regione elettrica di isolamento 61 e delle regioni metalliche di contatto 63, formando cos? il terminale di sorgente 62.
Infine, figura 7, un secondo e un terzo strato di metallizzazione 87, 88 vengono depositati in sequenza al di sopra dello strato metallico di pozzo 90, formando il terminale di pozzo 53. Il secondo strato di metallizzazione 87, ad esempio di un composto di nickel e palladio o nickel e vanadio, favorisce il contatto ohmico con il sottostante strato metallico 85. Il terzo strato di metallizzazione 88, ad esempio di oro, argento o palladio, impedisce l?ossidazione del primo strato di metallizzazione 87.
La fetta 50 viene quindi tagliata (?diced?) e ciascuna risultante piastrina (?die?), dopo usuali fasi di connessione elettrica e incapsulamento, forma un dispositivo MOSFET 51.
Grazie al fatto che il substrato 52, ora corrispondente allo strato metallico di pozzo 90, ? completamente metallico, come sopra discusso, il presente dispositivo MOSFET 51 presenta una resistenza di substrato Rs molto bassa, mantenendo al tempo stesso stabilit? meccanica e costi di fabbricazione contenuti.
Infatti i passaggi di fabbricazione sopra descritti possono essere facilmente integrati nel processo di fabbricazione degli attuali dispositivi MOSFET di potenza e non richiedono fasi di fabbricazione complesse o costose.
La figura 8 mostra un dispositivo MOSFET 101 secondo una ulteriore forma di realizzazione. Il dispositivo MOSFET 101 ha subito fasi di fabbricazione analoghe a quelle del dispositivo MOSFET 51 e presenta quindi struttura ad esso analoga; di conseguenza gli elementi comuni sono dotati degli stessi numeri di riferimento. Qui, alla fine del trattamento termico, tutto il metallo presente nelle trincee 84 ha reagito completamente e anche la zona dove erano presenti le trincee ? occupata da siliciuro. In pratica, una regione di siliciuro 141 si estende su tutto il substrato 52 formando uno strato metallico di pozzo 140, interamente di siliciuro, disposto tra lo strato epitassiale 54 e il terminale di pozzo 53. Risulta evidente che, anche in questo caso, lo strato metallico di pozzo 140 ha una resistenza di substrato Rs particolarmente bassa, in quanto formato interamente da materiale a bassissima resistivit?.
In alternativa, un dispositivo MOSFET 151 pu? essere realizzato come mostrato in figura 9. Anche qui, gli elementi comuni al dispositivo MOSFET 51 sono dotati degli stessi numeri di riferimento. In questa forma di realizzazione, le colonne di semiconduttore 81 di figura 4 hanno reagito completamente con lo strato metallico 85 formando colonne di siliciuro 91, mentre solo parte delle trincee 84 hanno reagito formando le colonne di materiale metallico 92, analogamente a quanto mostrato in figura 5. Differentemente dal dispositivo MOSFET 51, regioni di porta isolata 109 sono state realizzate, in modo noto al tecnico del ramo, al di sopra dello strato epitassiale 54 e all?interno della regione dielettrica di isolamento 61. Risulta infine chiaro che al dispositivo MOSFET 51, 101, 151 e al processo di fabbricazione qui descritti ed illustrati possono essere apportate modifiche e varianti senza per questo uscire dall?ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate. Ad esempio, le diverse forme di realizzazione descritte possono essere combinate in modo da fornire ulteriori soluzioni.
Inoltre, il processo di fabbricazione descritto pu? essere impiegato per ridurre la resistenza di substrato di altri dispositivi di potenza a conduzione verticale, ad esempio aventi design differente delle regioni di porta isolata, in cui ? necessario avere una resistenza del percorso di corrente tra i due terminali di conduzione pi? bassa possibile.
Infine, i tipi di drogaggio del substrato, dello strato epitassiale, delle regioni attive, delle regioni di sorgente e delle prime e seconde regioni arricchite possono essere invertiti.

Claims (15)

  1. RIVENDICAZIONI 1. Dispositivo elettronico di potenza a conduzione verticale (51, 101, 151) comprendente: un corpo (70) avente una prima e una seconda superficie (70A, 70B) e comprendente uno strato epitassiale (54), di materiale semiconduttore, e un substrato (90; 140), lo strato epitassiale essendo delimitato dalla prima superficie (70A) del corpo e il substrato essendo delimitato dalla seconda superficie (70B) del corpo, lo strato epitassiale alloggiando almeno una prima ed una seconda regione di conduzione (56, 60) di un primo tipo di drogaggio (N); una pluralit? di regioni di porta isolata (59; 109) estendentisi al di sopra della prima superficie (70A) del corpo (70) o all'interno dello strato epitassiale (54); caratterizzato dal fatto che il substrato (90; 140) presenta almeno una regione di siliciuro (91; 141) estendentesi a partire dalla seconda superficie (70B) del corpo (70) verso lo strato epitassiale.
  2. 2. Dispositivo secondo la rivendicazione 1, in cui il substrato (140) ? formato completamente dalla regione di siliciuro (141).
  3. 3. Dispositivo secondo la rivendicazione 1, in cui il substrato (90) ? formato da una pluralit? di regioni di siliciuro (91) includenti l'almeno una regione di siliciuro ed estendentisi a partire dalla seconda superficie (70B) del corpo (70) verso lo strato epitassiale (54) e circondanti una pluralit? di regioni metalliche (92).
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui l'almeno una regione di siliciuro si estende fino allo strato epitassiale.
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, formante un transistore di potenza a conduzione verticale.
  6. 6. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un primo terminale di conduzione (62) sovrapposto alla prima superficie (70A) del corpo (70) e in contatto elettrico con la prima regione di conduzione (56); e un secondo terminale di conduzione (53) sovrapposto alla seconda superficie (70B) del corpo (70) e in contatto elettrico diretto con l'almeno una regione di siliciuro (91, 141).
  7. 7. Procedimento di fabbricazione di un dispositivo elettronico di potenza a conduzione verticale (51; 101; 151), a partire da una fetta (50) di materiale semiconduttore includente uno strato epitassiale (54) e un substrato (52) ed avente una prima ed una seconda superficie (70A, 70B), il procedimento comprendendo le fasi di: formare una pluralit? di regioni di porta isolata (59; 109) al di sopra della prima superficie (70A) della fetta (50) o all'interno dello strato epitassiale; formare una prima e una seconda regione di conduzione (56, 60) all'interno dello strato epitassiale; caratterizzato dalla fase di formare, nel substrato (52), almeno una regione di siliciuro (91; 141) estendentesi a partire dalla seconda superficie (70B) del corpo (70) verso lo strato epitassiale.
  8. 8. Procedimento secondo la rivendicazione precedente, in cui formare almeno una regione di siliciuro comprende: formare trincee (84) nel substrato (52) a partire dalla seconda superficie (70B) della fetta (50), le trincee (84) essendo reciprocamente separate da colonne (81) di materiale semiconduttore; riempire le trincee (84) con regioni di riempimento (85) di materiale metallico; e trattare termicamente (?annealing?) la fetta (50) in modo che il materiale semiconduttore delle colonne (81) reagisce con il materiale metallico delle regioni di riempimento (85), formando almeno una regione di siliciuro (91; 141).
  9. 9. Procedimento secondo la rivendicazione precedente, in cui la fase di trattare termicamente viene proseguita fino a trasformare tutto il materiale semiconduttore delle colonne (81) in siliciuro.
  10. 10. Procedimento secondo la rivendicazione 8 o 9, in cui la fase di trattare termicamente avviene ad una temperatura compresa tra 700?C e 900?C per un tempo compreso tra 1 minuto e 2 minuti.
  11. 11. Procedimento secondo una qualsiasi delle rivendicazioni 8-10, in cui il substrato presenta una profondit? e le trincee si estendono approssimativamente per tutta la profondit? del substrato, ad esempio fino ad una distanza di almeno un 1 ?m dallo strato epitassiale (54).
  12. 12. Procedimento secondo la rivendicazione precedente, in cui le trincee (84) si estendono per una profondit? compresa tra 150 ?m e 250 ?m e hanno una larghezza compresa tra 1 ?m e 3 ?m.
  13. 13. Procedimento secondo una qualsiasi delle rivendicazioni 7-12, comprendente inoltre le fasi di formare una prima regione di metallizzazione (86) al di sopra della prima superficie (70A) e formare una seconda regione di metallizzazione (87-88) al di sopra della seconda superficie (70B), in cui la fase di formare almeno una regione di siliciuro viene eseguita dopo la fase di formare la prima e la seconda regione di conduzione (56, 60) e prima delle fasi di formare la prima regione di metallizzazione (86) e formare la seconda regione di metallizzazione (87-88).
  14. 14. Procedimento secondo una qualsiasi delle rivendicazioni 7-13, in cui il substrato (52) ha drogaggio di tipo N e lo strato metallico (85) ? di un materiale scelto nel gruppo comprendente titanio e tungsteno.
  15. 15. Procedimento secondo una qualsiasi delle rivendicazioni 7-13, in cui il substrato (52) ha drogaggio di tipo P e lo strato metallico (85) ? di un materiale scelto nel gruppo comprendente cobalto o cromo.
IT102020000001942A 2020-01-31 2020-01-31 Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione IT202000001942A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102020000001942A IT202000001942A1 (it) 2020-01-31 2020-01-31 Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione
EP21154045.5A EP3859789B1 (en) 2020-01-31 2021-01-28 Vertical conduction electronic power device having a reduced on resistance and manufacturing process thereof
US17/161,059 US12046655B2 (en) 2020-01-31 2021-01-28 Vertical conduction electronic power device having a reduced on resistance and manufacturing process thereof
CN202120281925.3U CN214588867U (zh) 2020-01-31 2021-02-01 竖直传导电子功率器件及半导体器件
CN202110139503.7A CN113206154A (zh) 2020-01-31 2021-02-01 具有减少接通电阻的竖直传导电子功率器件及制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000001942A IT202000001942A1 (it) 2020-01-31 2020-01-31 Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione

Publications (1)

Publication Number Publication Date
IT202000001942A1 true IT202000001942A1 (it) 2021-07-31

Family

ID=70228718

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000001942A IT202000001942A1 (it) 2020-01-31 2020-01-31 Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione

Country Status (4)

Country Link
US (1) US12046655B2 (it)
EP (1) EP3859789B1 (it)
CN (2) CN214588867U (it)
IT (1) IT202000001942A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
CN113990933B (zh) * 2021-10-28 2023-05-26 电子科技大学 一种半导体纵向器件及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197832A1 (en) 2001-06-08 2002-12-26 Volker Lehmann Method for fabricating a semiconductor component and semiconductor component
US20070272980A1 (en) * 2006-05-05 2007-11-29 Angelo Magri Semiconductor device with vertical current flow and low substrate resistance and manufacturing process thereof
US20120313162A1 (en) * 2011-06-10 2012-12-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing metal film, and method for manufacturing semiconductor device
US20140048904A1 (en) * 2012-08-20 2014-02-20 Infineon Technologies Ag Semiconductor Device, Integrated Circuit and Manufacturing Method Thereof
US20160372572A1 (en) * 2014-12-04 2016-12-22 Shuk-Wa FUNG Trench gate power semiconductor field effect transistor
EP3396718A1 (en) 2017-04-28 2018-10-31 STMicroelectronics S.r.l. Power mos device having an integrated current sensor and manufacturing process thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121475B2 (ja) * 2008-01-28 2013-01-16 株式会社東芝 半導体記憶装置
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP7225873B2 (ja) * 2019-02-07 2023-02-21 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197832A1 (en) 2001-06-08 2002-12-26 Volker Lehmann Method for fabricating a semiconductor component and semiconductor component
US20070272980A1 (en) * 2006-05-05 2007-11-29 Angelo Magri Semiconductor device with vertical current flow and low substrate resistance and manufacturing process thereof
US20120313162A1 (en) * 2011-06-10 2012-12-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing metal film, and method for manufacturing semiconductor device
US20140048904A1 (en) * 2012-08-20 2014-02-20 Infineon Technologies Ag Semiconductor Device, Integrated Circuit and Manufacturing Method Thereof
US20160372572A1 (en) * 2014-12-04 2016-12-22 Shuk-Wa FUNG Trench gate power semiconductor field effect transistor
EP3396718A1 (en) 2017-04-28 2018-10-31 STMicroelectronics S.r.l. Power mos device having an integrated current sensor and manufacturing process thereof

Also Published As

Publication number Publication date
EP3859789A1 (en) 2021-08-04
US12046655B2 (en) 2024-07-23
CN113206154A (zh) 2021-08-03
EP3859789B1 (en) 2023-12-27
US20210242323A1 (en) 2021-08-05
CN214588867U (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN104157688B (zh) 具有槽屏蔽电极结构的半导体器件
CN101740622B (zh) 用于半导体器件的屏蔽电极结构和方法
KR100707045B1 (ko) 내부의 링형 게이트를 구비한 버티컬 전계 효과 트랜지스터 및 그 제조 방법
CN101740612B (zh) 用于具有槽屏蔽电极的半导体器件的接触结构和方法
US7199010B2 (en) Method of maufacturing a trench-gate semiconductor device
JP5316954B2 (ja) ダイレクトトレンチポリシリコンコンタクトを備える横型トレンチｍｏｓｆｅｔ
US9076765B2 (en) Semiconductor device comprising trench gate and buried source electrodes
US7821064B2 (en) Lateral MISFET and method for fabricating it
CN102097323A (zh) 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
TW201351565A (zh) 半導體裝置及其製造方法
US9991378B2 (en) Trench power semiconductor device
KR20110107852A (ko) 로직 트랜지스터들과 집적된 프로그램가능 하이-케이/금속 게이트 메모리 트랜지스터들을 위한 스페이서 및 게이트 유전체 구조 및 그 구조를 형성하는 방법
CN108122746B (zh) 用于制造半导体器件和功率半导体器件的方法
US20080042194A1 (en) Trench mosfet with terraced gate and manufacturing method thereof
IT202000001942A1 (it) Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione
CN110047759A (zh) 沟槽型mosfet器件制造方法
US20170200822A1 (en) Double gate trench power transistor and manufacturing method thereof
US8987820B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
KR101659853B1 (ko) 반도체 디바이스
JP7263715B2 (ja) 半導体装置の製造方法および半導体装置
TWI567977B (zh) 金氧半場效電晶體及其製造方法
CN102956704B (zh) 准垂直功率mosfet及其形成方法
CN113517338B (zh) 半导体结构及其形成方法
JP5070751B2 (ja) 半導体装置およびその製造方法
US20140159146A1 (en) Trench gate transistor and method of fabricating same