JP7225873B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7225873B2
JP7225873B2 JP2019020875A JP2019020875A JP7225873B2 JP 7225873 B2 JP7225873 B2 JP 7225873B2 JP 2019020875 A JP2019020875 A JP 2019020875A JP 2019020875 A JP2019020875 A JP 2019020875A JP 7225873 B2 JP7225873 B2 JP 7225873B2
Authority
JP
Japan
Prior art keywords
layer
titanium
semiconductor device
silicon carbide
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019020875A
Other languages
English (en)
Other versions
JP2020129583A (ja
Inventor
直之 大瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019020875A priority Critical patent/JP7225873B2/ja
Priority to US16/728,700 priority patent/US11081564B2/en
Publication of JP2020129583A publication Critical patent/JP2020129583A/ja
Application granted granted Critical
Publication of JP7225873B2 publication Critical patent/JP7225873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、シリコン（Ｓｉ）に代わる半導体材料の一つとして炭化珪素（ＳｉＣ）が注目されている。炭化珪素のバンドギャップは、シリコンと比べて約３倍と大きいので、半導体装置のオン抵抗を低減すると共に、高温での動作特性にも優れている。また、炭化珪素の熱伝導度は、シリコンと比べて大きいので、半導体装置を冷却するための冷却装置を小型にできる。
このような特徴を有する炭化珪素は、例えば電力用の半導体装置への応用が期待されている。
炭化珪素基板を備えた半導体装置として、電流が炭化珪素基板の厚み方向に流れる縦型の半導体装置がある。炭化珪素基板の第１面側には、不純物が添加された素子領域が形成されると共に、素子領域と電気的に接続される第１電極が配置される。また、炭化珪素基板の第２面側には、第２面上に金属とシリコンとの化合物であるシリサイド層が配置され、シリサイド層上に第２電極が配置される。半導体装置の動作時には、第１電極と第２電極との間に電流が流れる。
炭化珪素基板は、金属の電極とはショットキー障壁が形成されてオーミック接触しないので、炭化珪素基板とオーミック接触するシリサイド層を介在させて、オーミック電極としての第２電極が配置される。
例えば、特許文献１は、炭化珪素基板の裏面に微細な凹凸を形成し、凹凸が形成された裏面上にニッケル薄膜を形成し、ニッケル薄膜にレーザ光を照射してオーミック電極を形成することを提案している。レーザ光の照射による加熱によって、ニッケル薄膜の一部が炭化珪素基板のシリコンと反応してシリサイド層が形成され、ニッケル薄膜の電極が、シリサイド層を介在させて炭化珪素基板とオーミック接触する。
特開２００８－１３５６１１号公報
特許文献１が提案する技術では、レーザ光の照射による加熱によって、ニッケル薄膜の一部が炭化珪素基板のシリコンと反応してシリサイド層が形成される時に、シリコンと分離した炭素が析出する。オーミック電極と炭化珪素基板との間に位置するシリサイド層中の炭素は、オーミック電極を炭化珪素基板から剥離させる原因となり得る。
本明細書では、オーミック電極が炭化珪素基板から剥離することが抑制される半導体装置及び半導体装置の製造方法を提供することを課題とする。
本明細書に開示する半導体装置によれば、第１電極と、第１電極と電気的に接続される第１面、及び第２面を有する炭化珪素基板と、第２面上に配置されるオーミック接合層と、オーミック接合層上に配置される第２電極と、を備え、オーミック接合層は、第２面上に直接配置され、チタンのシリサイドと、チタンとは異なる金属元素のシリサイドとを含む第１層と、第１層上に直接配置され、チタンのシリサイドと、金属元素のシリサイドとを含み、第１層よりもチタン濃度の低い第２層と、を有する。
この半導体装置では、第２層に含まれる金属元素の濃度は、第１層よりも高いことが好ましい。
また、この半導体装置では、第１層及び第２層は、炭素を含み、 第１層に含まれる炭素の濃度は、第２層よりも高いことが好ましい。
また、この半導体装置では、第２層に含まれるシリコンの濃度は、第１層よりも高いことが好ましい。
また、この半導体装置では、金属元素の融点は、チタンの融点よりも低いことが好ましい。
また、この半導体装置では、金属元素は、ニッケル、モリブテン、タンタル、タングステン、パラジウム及びコバルトの中の少なくとも１つを含むことが好ましい。
また、本明細書に開示する半導体装置の製造方法によれば、第１電極と、当該第１電極と電気的に接続される第１面、及び第２面を有する炭化珪素基板を含む基板構造体における第２面上に、チタン層を形成する工程と、チタン層上に、シリコンと結合してシリサイドを形成可能なチタンとは異なる金属元素を含む金属元素層を形成する工程と、金属元素層に対してレーザ光を照射して、基板構造体における第２面上に直接配置されチタンのシリサイドとチタンとは異なる金属元素のシリサイドとを含む第１層と、第１層上に直接配置されチタンのシリサイドと金属元素のシリサイドとを含み、第１層よりもチタン濃度の低い第２層と、を有するオーミック接合層を形成する工程と、オーミック接合層上に、第２電極を形成する工程と、を含む。
上述した本明細書に開示する半導体装置によれば、オーミック電極が炭化珪素基板から剥離することが抑制される。
また、上述した本明細書に開示する半導体装置の製造方法によれば、オーミック電極が炭化珪素基板から剥離することが抑制された半導体装置が得られる。
本明細書に開示する半導体装置の第１実施形態を示す断面図である。 本明細書に開示する半導体装置の第２実施形態を示す断面図である。 本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その１）である。 本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その２）である。 本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その３）である。 本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その４）である。 （Ａ）は、実施例の半導体装置の製造工程を説明する図であり、（Ｂ）は、比較例の半導体装置の製造工程を説明する図である。 実施例の半導体装置のＳＥＭ画像を示す図である。 実施例の半導体装置の元素分析結果を示す図である。 比較例の半導体装置のＳＥＭ画像を示す図である。
以下、本明細書で開示する半導体装置の好ましい第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
本明細書及び添付の図面においては、ｎを冠記した層又は領域では、電子が多数キャリアであることを意味し、ｐを冠記した層又は領域では、正孔が多数キャリアであることを意味する。また、ｎ又はｐに付す＋は、それが付されていない層又は領域よりも不純物濃度が高いことを意味し、ｎ又はｐに付す－は、それが付されていない層や領域よりも不純物濃度が低いことを意味する。
また、ミラー指数の表記において、「－」はその直後の指数に付すバーを意味しており、ミラー指数の前に「－」を付けることで負の指数を表す。また、以下の実施形態では第１導電型をｎ型とし、第２導電型をｐ型として説明する。
図１は、本明細書に開示する半導体装置の第１実施形態を示す断面図である。
本実施形態の半導体装置１０は、炭化珪素基板を有する半導体装置である。具体的には、半導体装置１０は、トレンチ型のゲート電極を有する縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
半導体装置１０は、第１導電型のｎ+型炭化珪素基板１１と、第１導電型のｎ型炭化珪素エピタキシャル層１２と、第２導電型のｐ型炭化珪素エピタキシャル層１３と、第１導電型のソース領域１４と、第２導電型のコンタクト領域１５を備える。また、半導体装置１０は、ゲート絶縁膜１６と、ゲート電極１７と、層間絶縁膜１８と、ソース電極１９と、オーミック接合層２０と、ドレイン電極２１を備える。
ｎ+型炭化珪素基板１１は、第１導電型の極性を与える不純物、例えば、窒素がドーピングされた単結晶の炭化珪素基板である。ｎ+型炭化珪素基板１１は、第１面１１ａ及び第２面１１ｂを有する。半導体装置１０の第１面１１ａ及び第２面１１ｂは、（０００１）面（Ｓｉ面）である。なお、第１面１１ａ及び第２面１１ｂは、（０００－１）面（Ｃ面）であってもよい。
ｎ型炭化珪素エピタキシャル層１２は、ｎ+型炭化珪素基板１１の第１面１１ａ上に配置される。ｎ型炭化珪素エピタキシャル層１２は、第１導電型のｎ型領域１２ａと、第１導電型のｎ+型領域１２ｂと、第２導電型の第１ｐ+ベース領域１２ｃと、第２導電型の第２ｐ+ベース領域１２ｄを有する。
ｎ型領域１２ａは、ｎ+型炭化珪素基板１１の第１面１１ａ上に配置される領域である。ｎ型領域１２ａは、ｎ+型炭化珪素基板１１よりも低い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層にドーピングされているｎ型ドリフト層である。
ｎ+型領域１２ｂは、ｎ型領域１２ａ上に配置される。ｎ+型領域１２ｂは、ｎ+型炭化珪素基板１１よりも低く且つｎ型領域１２ａよりも高い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層にドーピングされて形成される。
第１ｐ+ベース領域１２ｃ及び第２ｐ+ベース領域１２ｄは、ｎ+型領域１２ｂ内に配置される。第１ｐ+ベース領域１２ｃ及び第２ｐ+ベース領域１２ｄは、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
ｐ型炭化珪素エピタキシャル層１３は、ｎ型炭化珪素エピタキシャル層１２上に配置される。ｐ型炭化珪素エピタキシャル層１３は、第１ｐ+ベース領域１２ｃ及び第２ｐ+ベース領域１２ｄよりも低い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
ｐ型炭化珪素エピタキシャル層１３を貫通して、ｎ型炭化珪素エピタキシャル層１２まで達するようにトレンチ１０ａが配置される。トレンチ１０ａの内部には、ゲート絶縁膜１６及びゲート電極１７が配置される。ゲート絶縁膜１６は、トレンチ１０ａの内面に沿って、トレンチ１０ａの底部及び側部に配置される。ゲート電極１７は、ゲート絶縁膜１６の内側に配置される。なお、ゲート電極１７の一部は、トレンチ１０ａから上方に突出していてもよい。図１に示す例では、半導体装置１０は、２つのトレンチ１０ａ（ゲート絶縁膜１６及びゲート電極１７）を有しているが、半導体装置１０は、更に多くのトレンチ有していてもよい。
ゲート絶縁膜１６の近傍のｐ型炭化珪素エピタキシャル層１３の部分は、チャネル領域を形成する。半導体装置１０の動作時には、第１電極と第２電極との間の電流が、チャネル領域を通過する。
第２ｐ+ベース領域１２ｄは、トレンチ１０ａの下方に配置される。第１ｐ+ベース領域１２ｃは、隣接する２つのトレンチ１０ａの間に配置される。第１ｐ+ベース領域１２ｃの一部をトレンチ１０ａ側に延出させて第２ｐ+ベース領域１２ｄと接続してもよい。
ソース領域１４及びコンタクト領域１５は、ｐ型炭化珪素エピタキシャル層１３の上部に配置される。
ソース領域１４は、平面視で、トレンチ１０ａを囲むように配置される。ソース領域１４は、ｎ型領域１２ａよりも高い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層にドーピングされて形成される。
コンタクト領域１５は、隣接する２つのソース領域１４の間に配置される。コンタクト領域１５は、第１ｐ+ベース領域１２ｃ及び第２ｐ+ベース領域１２ｄよりも高い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
層間絶縁膜１８は、ゲート電極１７を覆うようにゲート電極１７上に配置される。層間絶縁膜１８は、隣接する２つのゲート電極１７の間にソース電極１９が露出する開口部を有する。
ソース電極１９は、ソース領域１４及びコンタクト領域１５と電気的に接続する。ソース電極１９は、層間絶縁膜１８及びゲート絶縁膜１６によって、ゲート電極１７と電気的に絶縁される。
ｎ+型炭化珪素基板１１の第２面１１ｂ上（図１において、ｎ+型炭化珪素基板１１の下側）には、オーミック接合層２０が配置される。
オーミック接合層２０の下には、ドレイン電極２１が配置される。ドレイン電極２１は、例えば、オーミック接合層２０側からチタン、ニッケル及び金の各層が順番に積層されて形成される。
半導体装置１０は、ゲート電極１７に対して、しきい値以上の電圧を印加することにより、ソース電極１９とドレイン電極２１との間のチャネル領域を導通状態にすることが可能なスイッチング素子である。導通状態においてソース電極１９とドレイン電極２１との間を流れる多数キャリアは電子であるので、半導体装置１０は、第１導電型（ｎ型）のＭＯＳＦＥＴである。
以下、オーミック接合層２０について、更に詳述する。
オーミック接合層２０は、チタンのシリサイドと、チタンとは異なる金属元素のシリサイドとを含み、金属であるドレイン電極２１とｎ+型炭化珪素基板１１との間のオーミック接触を形成する。詳しくは後述するが、オーミック接合層２０は、半導体装置１０の製造工程において、ソース電極１９等及びｎ+型炭化珪素基板１１を含む基板構造体における第２面１１ｂ上に、チタンを含むチタン層を形成し、チタン層上にオーミック接合金属元素層を形成し、オーミック接合金属元素層に対してレーザ光を照射することにより形成される。オーミック接合金属元素は、ニッケル、モリブテン、タンタル、タングステン、パラジウム及びコバルトの中のから選ばれることが好ましい。オーミック接合層２０に含まれるシリコンは、オーミック接合層２０が形成される時に、ｎ+型炭化珪素基板１１を形成する炭化珪素が分解して生成されたものである。
また、オーミック接合層２０におけるｎ+型炭化珪素基板１１との界面の近傍においては、炭素の析出層の生成が抑制されるので、ドレイン電極２１がｎ+型炭化珪素基板１１から剥離することが防止される。詳しくは後述するが、オーミック接合層２０に含まれる炭素は、半導体装置１０の製造工程において、オーミック接合層２０が形成される時に、ｎ+型炭化珪素基板１１を形成する炭化珪素が分解して生成されたものである。
また、オーミック接合層２０には、半導体装置１０の製造時に生じ得る空隙が多くは含まれないので、ドレイン電極２１がｎ+型炭化珪素基板１１から剥離することが防止される。
オーミック接合層２０は、第１層２０ａ及び第２層２０ｂを有する。
第１層２０ａは、ｎ+型炭化珪素基板１１における第２面１１ｂ上に直接配置され、チタンのシリサイドと、炭素と、チタンとは異なるオーミック接合金属元素のシリサイドとを含む。詳しくは後述するが、第１層２０ａは、半導体装置１０の製造工程において、ｎ+型炭化珪素基板１１の第２面１１ｂ上に配置されたチタン層に含まれるチタンと、このチタン層の下に配置されたオーミック接合金属元素層に含まれるオーミック接合金属元素と、ｎ+型炭化珪素基板１１を形成する炭化珪素が分解した炭素及びシリコンとに基づいて形成される。
第１層２０ａにおいて、チタン及びシリコンの一部は、チタンとシリコンとの化合物（上述したチタンシリサイド）の状態で含まれており、ドレイン電極２１とｎ+型炭化珪素基板１１との間のオーミック接触を形成する。
また、第１層２０ａにおいて、チタン及び炭素は、チタンと炭素との化合物（例えば、チタンカーバイド）を形成した状態にあることが、炭素の析出層の生成を抑制する観点から好ましい。第１層２０ａにおける炭素濃度は、上述したようにチタン及び炭素の一部がチタンと炭素との化合物を形成した状態にあることにより、第２層２０ｂよりも高いことが好ましい。
また、第１層２０ａにおいて、オーミック接合金属元素及びシリコンの一部は、オーミック接合金属元素とシリコンとの化合物（例えば、ニッケルシリサイド）の状態で含まれており、ドレイン電極２１とｎ+型炭化珪素基板１１との間のオーミック接触を形成する。
第２層２０ｂは、ｎ+型炭化珪素基板１１の第２面１１ｂ上に形成される第１層２０ａの下に直接配置され、チタンのシリサイドと、炭素と、オーミック接合金属元素のシリサイドとを含み、第１層２０ａよりもチタン濃度が低い。詳しくは後述するが、第２層２０ｂは、半導体装置１０の製造工程において、ｎ+型炭化珪素基板１１の第２面１１ｂ上に配置されたチタン層に含まれるチタンと、このチタン層の下に配置されたオーミック接合金属元素層に含まれるオーミック接合金属元素と、ｎ+型炭化珪素基板１１を形成する炭化珪素が分解した炭素及びシリコンとに基づいて形成される。
第１層２０ａ及び第２層２０ｂは、ニッケル、モリブテン、タンタル、タングステン、パラジウム及びコバルトの中の少なくとも１つを、オーミック接合金属元素として含むことが好ましい。
第２層２０ｂにおいて、オーミック接合金属元素及びシリコンの一部は、金属シリサイド（例えば、ニッケルシリサイド）の状態で含まれており、ドレイン電極２１とｎ+型炭化珪素基板１１との間のオーミック接触を形成する。
オーミック接合金属元素は、チタンよりもシリコンと反応してシリサイドを形成し易いことが、ｎ+型炭化珪素基板１１との良好なオーミック接触を得る観点から好ましい。
また、オーミック接合金属元素の融点は、チタンの融点よりも低いことが、炭素の析出層及び空隙がオーミック接合層２０内に形成されないようにする観点から好ましい。このことについては、半導体装置１０の製造工程の説明において更に後述する。
第２層２０ｂにおけるシリコン濃度が、第１層２０ａよりも高いことは、第２層２０ｂがオーミック接合金属元素のシリサイド（例えば、ニッケルシリサイド）を多く含む状態に対応するので、第２層２０ｂのｎ+型炭化珪素基板１１との良好なオーミック接触を得る観点から好ましい。
また、同様の観点から、第２層２０ｂにおけるオーミック接合金属元素の濃度が、第１層２０ａよりも高いことが好ましい。
第１層２０ａの厚さは、１０ｎｍ～１５０ｎｍであることが好ましく、特に２０ｎｍ～６０ｎｍであることが好ましい。
第１層２０ａの厚さが１０ｎｍ以上であることにより、オーミック接合層２０が形成される時に生成される炭素を、チタンと反応した化合物（例えば、チタンカーバイド）として第１層２０ａ内に保持して、炭素の析出層の生成が抑制された状態が得られる。また、第１層２０ａの厚さが１０ｎｍ以上であることにより、チタンとシリコンとが化合したチタンシリサイドを含む層の厚さが確保されて、ドレイン電極２１とｎ+型炭化珪素基板１１との間の良好なオーミック接触を得ることができる。
また、第１層２０ａの厚さが１５０ｎｍ以下であることにより、第１層２０ａの抵抗値を低くすると共に、半導体装置１０の機械的強度を確保できる。
第２層２０ｂの厚さは、３０ｎｍ～９００ｎｍであることが好ましく、特に６０ｎｍ～５８０ｎｍであることが好ましい。
第２層１０ｂの厚さが３０ｎｍ以上であることにより、オーミック接合金属元素とシリコンとが化合した金属シリサイド（例えば、ニッケルシリサイド）を含む厚さが確保されて、ドレイン電極２１とｎ+型炭化珪素基板１１との間の良好なオーミック接触を得ることができる。
また、第２層１０ｂの厚さが９００ｎｍ以下であることにより、第２層１０ｂの抵抗値を低くすると共に、半導体装置１０の機械的強度を確保できる。同様の観点から、オーミック接合層２０の厚さは、４０ｎｍ～７００ｎｍであることが好ましく、特に１２０ｎｍ～６００ｎｍであることが好ましい。
上述した本実施形態の半導体装置によれば、オーミック接合層には炭素の析出層又は空隙が少ないので、オーミック電極であるドレイン電極がｎ+型炭化珪素基板から剥離することが抑制される。従って、半導体装置は、高い耐久性を有する。
本実施形態の半導体装置のオーミック接合層は、ソース電極等及び炭化珪素基板を含む基板構造体における第２面上に、チタン層を形成し、チタン層上にオーミック接合金属元素層を形成し、オーミック接合金属元素層に対してレーザ光を照射することにより形成されており、オーミック接合層は、第２面上に直接配置され、チタンのシリサイドと、チタンとは異なる金属元素のシリサイドとを含む第１層と、第１層上に直接配置され、チタンのシリサイドと、オーミック接合金属元素のシリサイドとを含み、第１層よりもチタン濃度の低い第２層と、を有するという構成を有することが好ましい。このように、本実施形態の半導体装置は、製造工程を構成の一部として有することが好ましい。以下、本実施形態の半導体装置が、製造工程を特徴の一部として有することの理由を説明する。本実施形態の半導体装置と従来技術との差は、オーミック接合層内には、炭素の析出層及び空隙が多くは含まれないことであるが、オーミック接合層の不均一性に照らすと、その違いに係る構造又は特性を文言により一概に特定することは不可能であるともいえる。一方、オーミック接合層内の炭素の析出層及び空隙の構成は、電子顕微鏡による観察及び元素分析等を用いて原理的には可能であるかもしれないが、本実施形態の半導体装置と従来技術の半導体装置とをそれぞれ統計上有意となる数だけ製造し、電子顕微鏡による観察及び元素分析の結果を求め、その統計的処理をした上で、本実施形態と従来技術を区別する有意義な指標とその値を見出さなければならず、膨大な時間とコストがかかることになる。しかも、従来技術については膨大な可能性があるため、統計上有意となる数を一義的に決めることも困難である。従って、上記のような指標とその値を見いだし、本実施形態の半導体装置の特徴を物の構造又は特性のみにより直接特定することは、およそ現実的ではない。以上の考えに基づいて、オーミック接合層内には、炭素の析出層及び空隙が多くは含まれないことという特徴を規定するために、本実施形態の半導体装置の構成の一部には、製造工程が含まれていてもよい。
次に、上述した半導体装置の第２実施形態を、図２を参照しながら以下に説明する。第２実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、第１実施形態と同一の構成には同一の符号が付されている。
図２は、本明細書に開示する半導体装置の第２実施形態を示す断面図である。
本実施形態の半導体装置３０は、炭化珪素基板を有する半導体装置である。具体的には、半導体装置３０は、縦型のショットキー障壁型のダイオードである。
半導体装置３０は、第１導電型のｎ+型炭化珪素基板３１と、第１導電型のｎ型炭化珪素エピタキシャル層３２と、第２導電型のｐ型領域３３と、第２導電型のｐ-型領域３４と、第２導電型のｐ+型領域３５と、アノード電極であるショットキー電極３６と、層間絶縁膜３７と、オーミック接合層２０と、カソード電極である裏面電極３８を備える。
ｎ+型炭化珪素基板３１は、第１導電型の極性を与える不純物、例えば、窒素がドーピングされた単結晶の炭化珪素基板である。ｎ+型炭化珪素基板３１は、第１面３１ａ及び第２面３１ｂを有する。
ｎ型炭化珪素エピタキシャル層３２は、ｎ+型炭化珪素基板３１の第１面３１ａ上に配置される。ｎ型炭化珪素エピタキシャル層３２は、ｎ+型炭化珪素基板３１よりも低い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層にドーピングされているｎ型ドリフト層である。
ｐ型領域３３及びｐ-型領域３４は、ｎ型炭化珪素エピタキシャル層３２の上部に配置される。
ｐ型領域３３及びｐ-型領域３４は、平面視でリング状の形状を有する。ｐ-型領域３４は、ｐ型領域３３の外側にｐ型領域３３と隣接して配置される。
ｐ型領域３３は、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
ｐ-型領域３４は、ｐ型領域３３よりも低い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
ｐ+型領域３５は、ｐ型領域３３の内側にｐ型領域３３とは離間して配置される。ｐ+型領域３５は、ｐ型領域３３よりも高い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。
ショットキー電極３６は、ｐ+型領域３５及びｐ型領域３３の一部を覆うように、ｎ型炭化珪素エピタキシャル層３２上に配置される。
ショットキー電極３６とｎ型炭化珪素エピタキシャル層３２との接合部分には、ショットキー障壁を有する活性領域３０ａが形成される。
活性領域３０ａには、複数のｐ+型領域３５が所定の間隔で配置されており、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造を形成する。複数のｐ+型領域３５とショットキー電極３６との間の接合は、オーミック接合でもよいし、またショットキー接合となっていてもよい。
活性領域３０ａの周囲には、終端領域３０ｂが形成される。終端領域３０ｂには、平面視で、ショットキー電極３６を囲むようにリング状のｐ-型領域３４が配置される。また、活性領域３０ａの端部から終端領域３０ｂまでまたがるように、ｐ型領域３３が配置される。
ｐ型領域３３及びｐ-型領域３４は、終端領域３０ｂにおいて、電界を緩和させて半導体装置３０の耐圧劣化を防ぐ耐圧構造を形成する。具体的には、ｐ型領域３３は、ｎ型炭化珪素エピタキシャル層３２とショットキー電極３６との接合端部に電界が集中することを回避する機能を有する。また、ｐ-型領域３４は、活性領域３０ａの周辺部において更に電界を分散させる機能を有する。
層間絶縁膜３７は、終端領域３０ｂにおいて、ｐ型領域３３及びｐ-型領域３４の上を覆うように、ｎ型炭化珪素エピタキシャル層３２上に配置される。
ショットキー電極３６は、活性領域３０ａにおいて露出するｎ型炭化珪素エピタキシャル層３２の表面を覆い、活性領域３０ａの周辺部においてｐ型領域３３と接する。ショットキー電極３６は、活性領域３０ａから終端領域３０ｂの途中まで延在しており、ショットキー電極３６の終端領域３０ｂの端部は、ｐ型領域３３上まで延びている。また、ショットキー電極３６は、層間絶縁膜３７を介してｐ型領域３３を覆う。
ショットキー電極３６は、例えば、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウム又はシリコンを用いて形成されることが好ましい。また、ショットキー電極３６は、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウム及びシリコンの中の２元素又は３元素を含む材料を用いて形成されることが好ましい。
ショットキー電極３６とｎ型炭化珪素エピタキシャル層３２とのショットキー障壁高さは、半導体装置３０が高耐圧型の半導体装置として使用する場合には、例えば１ｅＶ以上であることが好ましい。また、ショットキー電極３６のショットキー障壁高さは、半導体装置３０が電源装置として使用する場合には、例えば０．５ｅＶ以上１ｅＶ未満であることが好ましい。
ｎ+型炭化珪素基板１１の第２面３１ｂ上（図２において、ｎ+型炭化珪素基板３１の下側）には、オーミック接合層２０が配置される。
オーミック接合層２０の下には、裏面電極３８が配置される。
半導体装置３０は、ショットキー電極３６に正、裏面電極３８に負の順方向の電圧が印加されると、電子が裏面電極３８側からショットキー電極３６側に流れる順方向導通状態となる。逆に、半導体装置３０は、ショットキー電極３６に負、裏面電極３８に正の逆方向の電圧が印加されると、逆方向阻止状態となる。順方向導通状態においてショットキー電極３６と裏面電極３８との間を流れる多数キャリアは電子であるので、半導体装置１０は、第１導電型（ｎ型）のダイオードである。
オーミック接合層２０については、上述した第１実施形態の説明が適宜適用される。
上述した本実施形態の半導体装置によれば、第１実施形態と同様の効果が奏される。
次に、本明細書に開示する半導体装置の製造方法の好ましい一実施形態について、図３～図６を参照しながら、以下に説明する。
本実施形態の半導体装置の製造方法は、図１に示す半導体装置を製造するものである。
まず、図３に示すように、ｎ+型炭化珪素基板１１と、ｎ型炭化珪素エピタキシャル層１２と、ｐ型炭化珪素エピタキシャル層１３と、ソース領域１４と、コンタクト領域１５と、ゲート絶縁膜１６と、ゲート電極１７と、層間絶縁膜１８と、ソース電極１９を備える基板構造体４０が準備される。
基板構造体４０は、図１に示す半導体装置からオーミック接合層及びドレイン電極が取り除かれた構造を有する。
ｎ+型炭化珪素基板１１は、第２面１１ｂ側が研削されて厚さが薄くされていてもよい。
次に、図４に示すように、基板構造体４０におけるｎ+型炭化珪素基板１１の第２面１１ｂ上に、チタンを含むチタン層４１が形成される。チタン層４１を形成する方法として、例えば、スパッタリング法又は蒸着法を用いることができる。
チタン層４１の厚さは、後述するオーミック接合層２０を形成する工程において、ｎ+型炭化珪素基板１１を形成する炭化珪素が分解して放出される炭素と結合させるためのチタンを十分に供給できる厚さであることが好ましい。これにより、放出される炭素をチタンと結合させて、炭素の析出層の生成が抑制される。
具体的には、チタン層４１の厚さは、２０ｎｍ～３００ｎｍであることが好ましく、特に４０ｎｍ～１２０ｎｍであることが好ましい。
チタン層４１の厚さが２０ｎｍ以上であることにより、炭素と結合させるためのチタンを十分に供給すると共に、厚さの均一性が良好であり、欠陥の少ないチタン層４１を安定して製造することができる。
また、チタン層４１の厚さが３００ｎｍ以下であることにより、後述するオーミック接合層２０を形成する工程において、オーミック接合層２０を形成するための十分な加熱をｎ+型炭化珪素基板１１まで伝えることができる。また、チタン層４１の厚さが３００ｎｍ以下であることにより、抗折強度等の機械的強度を確保できる。
次に、図５に示すように、基板構造体４０におけるチタン層４１上に、シリコンと結合してシリサイドを形成可能なチタンとは異なるオーミック接合金属元素を含むオーミック接合金属元素層４２が形成される。オーミック接合金属元素層４２を形成する方法として、例えば、スパッタリング法又は蒸着法を用いることができる。
オーミック接合金属元素としては、例えば、ニッケル、モリブテン、タンタル、タングステン、パラジウム及びコバルトの中の少なくとも１つ以上を用いることができる。
特に、オーミック接合金属元素として、チタンよりも融点の低いニッケル、パラジウム又はコバルトを用いることが、炭素の析出層の生成を抑制し、且つ空隙の少ないオーミック接合層２０を形成する観点から好ましい。
オーミック接合金属元素層４２の厚さは、後述するオーミック接合層２０を形成する工程において、ドレイン電極２１とｎ+型炭化珪素基板１１との間にコンタクト抵抗の低いオーミック接触を提供するシリサイドを有するオーミック接合層２０を形成できる厚さであることが好ましい。
具体的には、オーミック接合金属元素層４２の厚さは、２０ｎｍ～１７８０ｎｍであることが好ましく、特に２０ｎｍ～３００ｎｍであることが好ましい。
オーミック接合金属元素層４２の厚さが２０ｎｍ以上であることにより、コンタクト抵抗の低いオーミック接触を提供すると共に、厚さの均一性が良好であり、欠陥の少ないオーミック接合金属元素層４２を安定して製造することができる。
また、オーミック接合金属元素層４２の厚さが１７８０ｎｍ以下であることにより、後述するオーミック接合層２０を形成する工程において、オーミック接合層２０を形成するための十分な加熱をｎ+型炭化珪素基板１１まで伝えることができる。また、オーミック接合金属元素層４２の厚さが１７８０ｎｍ以下であることにより、シリコンと反応せずに残留するニッケルの量を低減し、且つコンタクト抵抗の低いオーミック接合層２０を形成できる。
また、上述したチタン層４１の厚さＴＨｉと、オーミック接合金属元素層４２の厚さＴＨｍとの比ＴＨｉ／ＴＨｍは、０．３３＜ＴＨｉ／ＴＨｍ＜３の範囲にあることが好ましい。
比ＴＨｉ／ＴＨｍが０．３３以上であることにより、ドレイン電極２１とｎ+型炭化珪素基板１１との間にコンタクト抵抗の低いオーミック接合層２０を形成できる。
また、比ＴＨｉ／ＴＨｍが３以下であることにより、炭素の析出層の生成を抑制し、且つ空隙の少ないオーミック接合層２０を形成できる。
次に、図６に示すように、窒素雰囲気において、オーミック接合金属元素層４２に対してパルス状のレーザ光がスポット照射されて、基板構造体４０における第２面１１ｂ上に、オーミック接合層２０が形成される。オーミック接合層２０は、第２面１１ｂ上に直接配置され、チタンのシリサイドと、炭素と、オーミック接合金属元素のシリサイドとを含む第１層２０ａと、第１層２０ａ上に直接配置され、チタンのシリサイドと、炭素と、オーミック接合金属元素のシリサイドとを含み、第１層２０ａよりもチタン濃度の低い第２層２０ｂとを有する。
オーミック接合金属元素層４２に対してレーザ光が照射されることにより、オーミック接合金属元素層４２、チタン層４１及びｎ+型炭化珪素基板１１の第２面１１ｂ側の部分が急速に加熱される。このように、基板構造体４０におけるオーミック接合金属元素層４２側の部分を局所的に急速に加熱することは、ｎ+型炭化珪素基板１１の第１面１１ａ側に配置されるゲート絶縁膜１６及びソース領域１４等を含む部分が加熱されることから保護する観点から好ましい。
照射されるレーザ光のエネルギー密度は、２／Ｊｃｍ2～６／Ｊｃｍ2の範囲であることが好ましい。エネルギー密度が２／Ｊｃｍ2以上であることにより、オーミック接合層２０を形成するための十分な加熱を行える。また、エネルギー密度が６／Ｊｃｍ2以下であることにより、ゲート絶縁膜１６及びソース領域１４等を含む部分が損傷するような温度に加熱されることが防止される。
また、同様の観点から、レーザ光のパルス幅は、３０～３００ｎ秒の範囲であり、レーザ光の照射時間は、２０～８０ｎ秒の範囲にあることが好ましい。
照射されるレーザ光の波長は、オーミック接合金属元素層４２、チタン層４１及びｎ+型炭化珪素基板１１の第２面１１ｂ側の部分を加熱できる波長帯から選択されることが好ましい。レーザ光の波長として、例えば、３５５ｎｍを用いることができる。
オーミック接合金属元素として、チタンよりも融点の低いニッケルを用いてオーミック接合金属元素層４２が形成された場合を例として、チタン層４１及びオーミック接合金属元素層４２に基づいて、オーミック接合層２０が形成される推定メカニズムを、以下に説明する。
オーミック接合金属元素層４２に対するレーザ光の照射による急速加熱によって、まず、チタン（融点：１６６８℃）よりも融点の低いニッケル（融点：１４５５℃）により形成されるオーミック接合金属元素層４２が融解し、その後チタン層４１も融解する。オーミック接合金属元素層４２が融解した時点では、チタン層４１はまだ完全には融解しきってはいないので、チタン層４１が障壁となり、ｎ+型炭化珪素基板１１の第２面１１ｂにニッケルが到達することが抑制されると考えられる。
チタン層４１が融解した後、ｎ+型炭化珪素基板１１も分解する温度（ＳｉＣ → Ｓｉ＋Ｃ）に到達すると、チタンと、炭素及びシリコンとは、下記式（１）のように固相で反応して、チタンカーバイド（ＴｉＣ）及びチタンシリサイド（ＴｉＳｉ2）が生成されると考えられる。
Ｔｉ＋Ｃ → ＴｉＣ （１）
Ｔｉ＋２Ｓｉ → ＴｉＳｉ2
また、ニッケルと、チタンシリサイド（ＴｉＳｉ2）とは、下記式（２）のように反応して、チタンシリサイド（ＴｉＳｉ）及びニッケルシリサイド（ＮｉＳｉ、Ｎｉ2Ｓｉ）が生成されると考えられる。
ＴｉＳｉ2＋Ｎｉ → ＴｉＳｉ＋ＮｉＳｉ （２）
ＴｉＳｉ2＋２Ｎｉ → ＴｉＳｉ＋Ｎｉ2Ｓｉ
レーザ光の照射の停止による急速な冷却によって、チタンカーバイド（ＴｉＣ）及びチタンシリサイド（ＴｉＳｉ2）を含む領域は薄膜状の金属層となって、第１層２０ａが形成される。第１層２０ａは、チタンカーバイド（ＴｉＣ）、チタンシリサイド（ＴｉＳｉ）及びニッケルシリサイド（ＮｉＳｉ、Ｎｉ2Ｓｉ）を含む。また、レーザ光の照射が停止して、急速な温度の低下と共にニッケルシリサイド（ＮｉＳｉ）及びチタンシリサイド（ＴｉＳｉ）含む領域は薄膜状の金属層となって、第２層２０ｂが形成される。
このような反応によれば、チタン層４１が障壁となり、ｎ+型炭化珪素基板１１の第２面１１ｂにニッケルが到達することが抑制されるので、オーミック接合層２０内に炭素の析出層の生成が抑制される。溶融したニッケルがｎ+型炭化珪素基板１１の第２面１１ｂに到達すると、炭素の析出層が生成され易くなることについては後述する。また、ｎ+型炭化珪素基板１１の第２面１１ｂの近傍では、チタンと炭化珪素とは、上記式（１）のように固相で反応するので、チタンカーバイド（ＴｉＣ）及びチタンシリサイド（ＴｉＳｉ2）を含む緻密な第１層２０ａが形成されると考えられるので、オーミック接合層２０内に空隙が生じることも抑制されると考えられる。
次に、図１に示すように、オーミック接合層２０にドレイン電極２１が形成されて、半導体装置１０が得られる。
ドレイン電極２１は、例えば、チタン層と、ニッケル層と、金層が順番に積層されて形成される。各層を形成する方法として、例えば、スパッタリング法又は蒸着法を用いることができる。
以下、本明細書に開示する半導体装置について、実施例を用いて更に説明する。ただし、本発明の範囲はかかる実施例に制限されるものではない。
（実施例）
図７（Ａ）に示すように、一枚のｎ+型炭化珪素基板の（０００－１）面（Ｃ面）上に、スパッタリング法を用いて、チタン層及びニッケル層（オーミック接合金属元素層に対応する）が順番に形成されて、複数個の基板構造体を得た。チタン層の厚さは、６０ｎｍであった。ニッケル層の厚さは、２０ｎｍであった。なお、各基板構造体は、図３に示すように、ｎ+型炭化珪素基板と共に、ｎ型炭化珪素エピタキシャル層と、ｐ型炭化珪素エピタキシャル層と、ソース領域と、コンタクト領域と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、ソース電極を備えるが、図示を省略する。
次に、窒素雰囲気において、各基板構造体におけるチタン層上のニッケル層に対して、レーザ光を照射して急速に加熱した後冷却し、ｎ+型炭化珪素基板上にオーミック接合層を形成した。レーザ光のエネルギー密度は、２．６／Ｊｃｍ2であり、レーザ光のパルス幅は、５０ｎ秒であり、レーザ光の照射時間は、７０ｎ秒であった。
次に、各基板構造体のオーミック接合層上にドレイン電極が形成された後、ダイシングして実施例の半導体装置を複数得た。
（剥離の状態）
ダイシングして得られた個々の実施例の半導体装置には、ドレイン電極の剥離は生じなかった。
（ＳＥＭの観察結果）
図８は、実施例の半導体装置の断面のＳＥＭ（Scanning Electron Microscope）画像を示す。
図８に示すように、オーミック接合層は、第１層と、第２層とが、ｎ+型炭化珪素基板上に順番に積層されて形成されることが確認された。実施例の半導体装置の断面には、炭素の析出層及び空隙の存在は確認されなかった。
（元素分析結果）
図９は、実施例の半導体装置の断面について、ＥＤＸ（Energy Dispersive X-ray Spectrometry）による元素分析結果を示す図である。
図９に示すように、第１層及び第２層は、炭素と、シリコンと、チタンと、ニッケルとを含む。
また、図９に示すように、第１層におけるチタンの原子％（ａｔ％）濃度は、第２層よりも高い。第２層におけるニッケルの原子％濃度は、第１層よりも高い。第１層における炭素の原子％濃度は、第２層よりも高い。第２層におけるシリコンの原子％濃度は、前記第１層よりも高い。
（比較例）
図７（Ｂ）に示すように、一枚のｎ+型炭化珪素基板の（０００－１）面（Ｃ面）上に、スパッタリング法を用いて、ニッケル層及びチタン層が順番に形成されて、複数個の基板構造体を得た。ニッケル層及びチタン層の順番が異なる以外は、実施例と同様にして、比較例の半導体装置を複数得た。
（剥離の状態）
ダイシングして得られた個々の比較例の半導体装置には、ドレイン電極の剥離が生じていた。
（ＳＥＭの観察結果）
図１０は、比較例の半導体装置の断面のＳＥＭ画像を示す。
図１０に示すように、オーミック接合層は、炭素の析出層と、ニッケルシリサイド及びチタンシリサイドを含むシリサイド層とが、ｎ+型炭化珪素基板上に順番に積層されて形成されることが確認された。
次に、比較例の半導体装置では炭素の析出層が形成されたが、実施例の半導体装置では、炭素の析出層が形成されないことの推定理由を、以下に説明する。
まず、ニッケル層がｎ+型炭化珪素基板上に形成される初期の状態では、ニッケル層が形成される時の熱エネルギーにより、ｎ+型炭化珪素基板表面の一部は炭素（Ｃ）とシリコン（Ｓｉ）とに分解されて、シリコンがニッケルと反応したニッケルシリサイドと、炭素の析出層が生成される。このようにｎ+型炭化珪素基板上にニッケル層が形成される初期の状態では、ニッケルの一部は、ニッケルシリサイドと炭素の析出層となり、ニッケル層のその後の形成段階においては、ニッケルのみからなるニッケル層が形成されると考えられる。次に、ニッケル層上にチタン層が形成される。
その後、チタン層に対するパルス状のレーザ光の照射による急速な加熱によって、融点の低いニッケルシリサイド（融点：９９３℃～１３０５℃）及びニッケル（融点：１４５５℃）は融解して、融点の高い炭素（融点：３７００℃以上）は融解しない。
そして、レーザ光の照射による温度の上昇と共にチタン層（融点：１６６８℃）も融解して、融解したニッケルシリサイドのシリコンが、チタンと反応して、チタンシリサイドが生成される。また、ｎ+型炭化珪素基板も分解する温度（ＳｉＣ → Ｓｉ＋Ｃ）に到達すると、チタンと反応してチタンカーバイド及びチタンシリサイドが生成され、またニッケルと反応してニッケルシリサイドが生成されると考えられる。
一方、実施例の半導体装置では、上述したように、炭素との反応性が高く且つ融点の高いチタン層が、ｎ+型炭化珪素基板の第２面上に形成されているので、炭素の析出が抑制されると考えられる。
なお、オーミック接合金属元素として、モリブテン、タンタル、タングステン、パラジウム及びコバルトを用いて半導体装置を形成しても、上述した実施例と同様に、ドレイン電極の剥離及び炭素の析出層の生成を抑えることができる。
本発明では、上述した実施形態の半導体装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。
例えば、上述した第１実施形態の半導体装置は、トレンチ型のゲート電極を有する縦型のＭＯＳＦＥＴであったが、半導体装置は、プレーナ型のゲート電極を有する縦型のＭＯＳＦＥＴであってもよい。
また、半導体装置は、ＩＧＢＴ又はサイリスタ等の装置であってもよい。
また、上述した第２実施形態の半導体装置は、ショットキー障壁型のダイオードであったが、半導体装置は、ＰＮ型又はＰＩＮ型のダイオードであってもよい。
また、上述した実施形態の半導体装置は、多数キャリアが電子であったが、多数キャリが正孔の半導体装置であってもよい。この場合、オーミック接合層は、ｐ型の炭化珪素基板上に配置される。
１０ 半導体装置
１１ ｎ+型炭化珪素基板
１１ａ 第１面
１１ｂ 第２面
１２ ｎ型炭化珪素エピタキシャル層
１２ａ ｎ型領域
１２ｂ ｎ+型領域
１２ｃ 第１ｐ+ベース領域
１２ｄ 第２ｐ+ベース領域
１３ ｐ型炭化珪素エピタキシャル層
１４ ソース領域
１５ コンタクト領域
１６ ゲート絶縁膜
１７ ゲート電極
１８ 層間絶縁膜
１９ ソース電極（第１電極）
２０ オーミック接合層
２０ａ 第１層
２０ｂ 第２層
２１ ドレイン電極（第２電極）
３０ 半導体装置
３１ ｎ+型炭化珪素基板
３１ａ 第１面
３１ｂ 第２面
３２ ｎ型炭化珪素エピタキシャル層
３３ ｐ型領域
３４ ｐ-型領域
３５ ｐ+型領域
３６ ショットキー電極（第１電極）
３７ 層間絶縁膜
３８ 裏面電極（第２電極）
４０ 基板構造体
４１ チタン層
４２ オーミック接合金属元素層

Claims (7)

  1. 第１電極と、
    前記第１電極と電気的に接続される第１面、及び第２面を有する炭化珪素基板と、
    前記第２面上に配置されるオーミック接合層と、
    前記オーミック接合層上に配置される第２電極と、
    を備え、
    前記オーミック接合層は、
    前記第２面上に直接配置され、チタンのシリサイドと、チタンとは異なる金属元素のシリサイドとを含む第１層と、
    前記第１層上に直接配置され、チタンのシリサイドと、前記金属元素のシリサイドとを含み、前記第１層よりもチタン濃度の低い第２層と、を有する、半導体装置。
  2. 前記第２層に含まれる前記金属元素の濃度は、前記第１層よりも高い請求項１に記載の半導体装置。
  3. 前記第１層及び前記第２層は、炭素を含み、
    前記第１層に含まれる炭素の濃度は、前記第２層よりも高い請求項１又は２に記載の半導体装置。
  4. 前記第２層に含まれるシリコンの濃度は、前記第１層よりも高い請求項１～３の何れか一項に記載の半導体装置。
  5. 前記金属元素の融点は、チタンの融点よりも低い請求項１～４の何れか一項に記載の半導体装置。
  6. 前記金属元素は、ニッケル、モリブテン、タンタル、タングステン、パラジウム及びコバルトの中の少なくとも１つを含む請求項１～５の何れか一項に記載の半導体装置。
  7. 第１電極と、当該第１電極と電気的に接続される第１面、及び第２面を有する炭化珪素基板を含む基板構造体における前記第２面上に、チタン層を形成する工程と、
    前記チタン層上に、シリコンと結合してシリサイドを形成可能なチタンとは異なる金属元素を含む金属元素層を形成する工程と、
    前記金属元素層に対してレーザ光を照射して、前記基板構造体における前記第２面上に直接配置されチタンのシリサイドとチタンとは異なる金属元素のシリサイドとを含む第１層と、前記第１層上に直接配置されチタンのシリサイドと前記金属元素のシリサイドとを含み、前記第１層よりもチタン濃度の低い第２層と、を有するオーミック接合層を形成する工程と、
    前記オーミック接合層上に、第２電極を形成する工程と、
    を含む半導体装置の製造方法。
JP2019020875A 2019-02-07 2019-02-07 半導体装置及び半導体装置の製造方法 Active JP7225873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019020875A JP7225873B2 (ja) 2019-02-07 2019-02-07 半導体装置及び半導体装置の製造方法
US16/728,700 US11081564B2 (en) 2019-02-07 2019-12-27 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020875A JP7225873B2 (ja) 2019-02-07 2019-02-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020129583A JP2020129583A (ja) 2020-08-27
JP7225873B2 true JP7225873B2 (ja) 2023-02-21

Family

ID=71945705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020875A Active JP7225873B2 (ja) 2019-02-07 2019-02-07 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11081564B2 (ja)
JP (1) JP7225873B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000001942A1 (it) * 2020-01-31 2021-07-31 St Microelectronics Srl Dispositivo elettronico di potenza a conduzione verticale avente ridotta resistenza di accensione e relativo processo di fabbricazione
JP2021197420A (ja) * 2020-06-11 2021-12-27 富士電機株式会社 炭化珪素半導体装置
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
CN116507123B (zh) * 2023-06-26 2023-09-05 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268469A (ja) 2004-03-18 2005-09-29 Renesas Technology Corp 半導体装置の製造方法
JP2006344688A (ja) 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009194127A (ja) 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP2016015424A (ja) 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
WO2017026068A1 (ja) 2015-08-12 2017-02-16 新電元工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2017168673A (ja) 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365894B2 (ja) * 2007-08-07 2009-11-18 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP5482107B2 (ja) 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP6164062B2 (ja) 2013-11-22 2017-07-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6540585B2 (ja) 2016-04-27 2019-07-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268469A (ja) 2004-03-18 2005-09-29 Renesas Technology Corp 半導体装置の製造方法
JP2006344688A (ja) 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009194127A (ja) 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP2016015424A (ja) 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
WO2017026068A1 (ja) 2015-08-12 2017-02-16 新電元工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2017168673A (ja) 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Also Published As

Publication number Publication date
JP2020129583A (ja) 2020-08-27
US20200258996A1 (en) 2020-08-13
US11081564B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
JP7225873B2 (ja) 半導体装置及び半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US9437682B2 (en) Semiconductor device and semiconductor device manufacturing method
US9793392B2 (en) Semiconductor device
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
US9786740B2 (en) Semiconductor device and method for producing the same
US9601581B2 (en) Semiconductor device and method for producing the same
JP7427886B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2019049572A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018098227A (ja) 半導体装置および半導体装置の製造方法
US20230411158A1 (en) Method for manufacturing a sic electronic device with reduced handling steps, and sic electronic device
CN108574000B (zh) 半导体装置和半导体装置的制造方法
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11527634B2 (en) Silicon carbide semiconductor device
CN113161232A (zh) 碳化硅半导体装置的制造方法
JP7354028B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230299148A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
US20230246077A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7379880B2 (ja) 半導体装置
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
CN116779659A (zh) 形成基于3C－SiC的电子器件以及3C－SiC电子器件
JP2022187367A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2023138485A (ja) ３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置
JP2020047672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7225873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150