CN116779659A - 形成基于3C－SiC的电子器件以及3C－SiC电子器件 - Google Patents
形成基于3C－SiC的电子器件以及3C－SiC电子器件 Download PDFInfo
- Publication number
- CN116779659A CN116779659A CN202310262903.6A CN202310262903A CN116779659A CN 116779659 A CN116779659 A CN 116779659A CN 202310262903 A CN202310262903 A CN 202310262903A CN 116779659 A CN116779659 A CN 116779659A
- Authority
- CN
- China
- Prior art keywords
- layer
- sic
- region
- carbon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- 239000007787 solid Substances 0.000 claims abstract description 30
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 72
- 229910052799 carbon Inorganic materials 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 49
- 238000001465 metallisation Methods 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000007943 implant Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229910002804 graphite Inorganic materials 0.000 claims description 11
- 239000010439 graphite Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 2
- 238000001816 cooling Methods 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 146
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000002019 doping agent Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- 229910052759 nickel Inorganic materials 0.000 description 15
- 229910021334 nickel silicide Inorganic materials 0.000 description 9
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000008204 material by function Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本公开涉及形成基于3C－SiC的电子器件以及3C－SiC电子器件。用于制造电子器件，包括以下步骤：在具有第一导电性的4H－SiC的固态主体的前侧处形成具有与所述第一导电性相对的第二导电性的至少一个注入区域；在前侧上形成3C－SiC层；在3C－SiC层中形成欧姆接触区域，该欧姆接触区域延伸穿过3C－SiC层的整个厚度，直到到达注入区域。硅层可存在于3C－SiC层上；在这种情况下，欧姆接触也延伸穿过硅层。
Description
技术领域
本公开涉及至少部分地以3C－SiC形成的电子器件以及用于制造3C－SiC电子器件的方法。
背景技术
如已知的，具有宽带隙，特别是具有大于1.1eV的带隙能量值Eg，低导通状态电阻(RON)、高热导率值、高工作频率和高电荷载流子饱和速度的半导体材料对于生产电子元件，例如二极管或晶体管，特别是用于功率应用是理想的。具有所述特性并设计用于制造电子元件的材料是碳化硅(SiC)。碳化硅具有不同的晶体形式，也称为多型。最常见的多型是立方多型(多型3C－SiC)，六方多型(多型4H－SiC和6H－SiC)和菱形多型(多型15R－SiC)。
与设置在硅衬底上的类似器件相比，设置在碳化硅衬底上的电子器件具有许多优点，例如传导中的低输出电阻、低泄漏电流、高工作温度和高工作频率。特别地，SiC肖特基二极管已经表现出更高的开关性能，使得SiC电子器件特别有利于高频应用。当前的应用对器件的电性能以及长期可靠性提出了要求。
由于相对于其它多型更容易制造，4H－SiC通常用作衬底。然而，相对于3C－SiC(2.3eV)或硅(1.12eV)的相应带隙，4H－SiC的带隙较大(3.2eV)，使得4H－SiC相对于3C－SiC或相对于硅对一些电子应用的吸引力较小。例如，在肖特基势垒二极管的情况下，控制肖特基势垒高度(SBH)值的可能性是重要的方面，以便降低能耗并使传导损耗最小化。为此，相对于金属/4H－SiC接触的SBH值，金属/3C－SiC或金属/Si接触的实施导致更低的SBH值，使得能够制造更有效的肖特基二极管。
此外，SiC的击穿电压也大于硅的击穿电压。这是由于碳化硅的临界电场大约是硅的十倍。通常，与在4H－SiC的衬底(体)上制造器件相关的另一优点是保持击穿电压的优点，但在表面上具有较低带隙的材料(例如，硅或3C－SiC)，使得例如肖特基接触的势垒高度降低。换句话说，期望保持反向偏置的优点并优化正向偏置的电压降。
图1示出了在X，Y，Z轴的笛卡尔(三轴)参考系中的横向截面图，结势垒肖特基(JBS)器件，或类似的合并PN肖特基(MPS)二极管，用附图标记1表示。图1的器件不一定是现有技术，并且在下文中将参考JBS器件1而不因此失去一般性。
JBS器件1包括：N型掺杂的4H－SiC的衬底3，具有第一掺杂剂浓度(例如，包括在1·1019和1·1022原子/cm3之间)，包括例如在2mΩ〃cm和40mΩ〃cm之间的电阻率，具有与表面3b相对的表面3a，以及包括在50μm和350μm之间，更特别地在160μm和200μm之间，例如等于180μm的厚度；漂移层(外延生长)2，由N型4H－SiC制成，具有低于第一掺杂剂浓度的第二掺杂剂浓度(例如包括在1014和1016原子/cm3之间)，其在衬底3的表面3a上延伸，并且厚度包括在5μm和15μm之间；欧姆接触区域6(例如硅化镍)，其在衬底3的表面3b上延伸；阴极金属化7，例如Ti/NiV/Ag或Ti/NiV/Au，其在欧姆接触区域6上延伸；阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu，其在漂移层2的顶表面2a上延伸；阳极金属化8上的钝化层19，以保护阳极金属化；漂移层2中的多个结势垒(JB)元件9，面向漂移层2的顶表面2a，并且每个结势垒元件9包括相应的P型注入区域9'和欧姆接触9"；以及边缘终结区域或保护环10(可选)，特别是P型注入区域，其围绕(完全或部分地，取决于设计选择)JB元件9。
肖特基二极管12形成在漂移层2和阳极金属化8之间的界面处。特别地，肖特基(半导体－金属)结由漂移层2的与阳极金属化8的相应部分直接电接触的部分形成。
包括JB元件9和肖特基二极管12的JBS器件1的区域(即，包含在保护环10内的区域)是JBS器件1的激活区4。
参考图2A和2B，图1的JBS器件1的制造步骤(图2A)提供了在漂移层2中掩模注入具有第二导电类型(P)的掺杂物质(例如硼或铝)的步骤。图2A中的箭头18示出了注入。掩模11用于注入，特别是氧化硅或TEOS的硬掩模。在示例性实施例中，注入步骤包括具有第二导电类型的掺杂物质的一个或多个注入，注入能量在30keV和400keV之间，剂量在1〃1012原子/cm2和1〃1015原子/cm2之间。
由此形成注入区域9'和边缘终结区域10。注入区域9'和边缘终结区域10具有从表面2a测量的包括在0.2μm和1μm之间的深度。
然后，在图2B中，去除掩模11，并执行热退火步骤以激活在图2A的步骤中注入的掺杂物质。热退火例如在高于1600℃(例如，1700－1900℃，在一些情况下甚至更高)的温度下在炉中执行。
参考图3A－3C，然后执行另外的步骤以形成欧姆接触9"。参考图3A，形成氧化硅或TEOS的沉积掩模13，以覆盖漂移层2的除了注入区域9'之外的表面区域(以及边缘终端10的表面区域，如果有的话)。换句话说，掩模13在注入区域9'处(并且可选地在边缘终端10的至少一部分处)具有贯通开口13a。然后，在图3B中，在掩模13上和贯通开口13a(图3B中的金属层14)内执行镍沉积。这样沉积的镍通过贯通开口13a到达并接触注入区域9'和边缘终结区域10。
参考图3C，随后的高温热退火(在700℃和1200℃之间，时间间隔从1分钟到120分钟)允许通过在贯通开口13a处沉积的镍和漂移层2的碳化硅(4H－SiC)之间的化学反应形成硅化镍的欧姆接触9"。实际上，沉积的镍在与漂移层2的表面材料接触的地方反应，形成Ni2Si(即欧姆接触)。随后，执行去除在掩模13上方延伸的金属的步骤和掩模13的去除。
在形成欧姆接触之后，该方法继续在漂移层2的顶表面2a上并与欧姆接触9"直接电接触地形成(例如通过沉积)阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu。然后，在阳极金属化层8上形成钝化层19，以保护阳极金属化。因此，相应的肖特基二极管12形成在漂移层2和阳极金属化8之间的界面处，横向于注入区域9'。特别地，肖特基(半导体－金属)结由漂移层2的在JB元件9之间的与阳极金属化8的相应部分直接电接触的部分形成。
发明内容
本公开的目的是提供至少部分地以3C－SiC形成的电子器件和用于制造3C－SiC电子器件的方法，以克服现有技术的缺点。
根据本公开，提供了一种如所附权利要求中限定的用于制造电子器件的方法和电子器件。
在一个实施例中，用于制造电子器件的方法包括在具有第一电导性的4H－SiC固态主体的前侧形成具有与第一电导性相对的第二电导性的至少一个注入区域。该方法包括在前侧上形成3C－SiC层，以及在3C－SiC层中形成延伸穿过3C－SiC层的整个厚度直到到达注入区域的欧姆接触区域。
在一个实施例中，电子器件包括具有第一电导性的4H－SiC固态主体。该电子器件包括至少一个注入区域，该注入区域具有在固态主体的前侧延伸的与第一电导性相对的第二电导性。该电子器件包括在前侧上的3C－SiC层和穿过3C－SiC层的整个厚度直到到达注入区域的欧姆接触区域。
附图说明
为了更好地理解本公开，现在参照附图仅通过非限制性示例描述其优选实施例，其中：
－图1示出了根据一个实施例的JBS或MPS器件的截面图；
图2A和2B示出了根据实施例的图1的器件的中间制造步骤的截面图；
图3A－3C示出了根据实施例的在图2A和2B的步骤之后的用于形成图1的器件的欧姆接触的步骤的截面图；
图4示出了根据实施例的JBS或MPS器件的截面图；
图5A和5B示出了根据实施例的图4的器件的中间制造步骤的截面图；
图6A－6D示出了根据另一个实施例的图4的器件的中间制造步骤的截面图，该中间制造步骤是图6A－6B的实施例的替代；
图7示出了根据另一实施例的JBS或MPS器件的截面图；
图8A－8C示出了根据实施例的图7的器件的中间制造步骤的截面图；
图9以截面视图示出了根据一个实施例的JBS或MPS器件；
图10A－10D示出了根据一个实施例的图9的器件的中间制造步骤的截面视图；以及
图11示出了根据另一实施例的平面MOSFET器件的截面图。
具体实施方式
与图1的JBS器件共通的元件以相同的附图标记标识，并且不再进一步进行描述。
图4以图1的X、Y、Z轴的笛卡尔(三轴)参考系统中的横截面视图显示了根据一个实施例的JBS器件50。图4的视图可能类似于MPS器件(二极管)(以下将仅参考JBS器件，而不会因此失去一般性)。
JBS器件50包括：具有第一掺杂剂浓度的N型4H－SiC的衬底3；具有第二掺杂剂浓度的N型4H－SiC的(外延)漂移层2；表面2a上的立方碳化硅(3C－SiC)层52；阳极金属化层8，例如Ti/AlSiCu或Ni/AlSiCu，其在3C－SiC层52上延伸；阳极金属化8上的钝化层19；漂移层2中的多个注入区域9'，面向漂移层2的顶表面2a，在与3C－SiC层52的界面处；多个欧姆接触54，在相应的注入区域9'处延伸穿过3C－SiC层，并与后者形成相应的JB元件59；边缘终结区域或保护环10(可选)，特别是P型注入区域，完全或部分地围绕JB元件9；欧姆接触区域或层6(例如硅化镍)，其在衬底3的表面3b上延伸；阴极金属化7，例如Ti/NiV/Ag或Ti/NiV/Au，其在欧姆接触区域6上延伸。
一个或多个肖特基二极管57在3C－SiC层52和阳极金属化8之间的界面处横向于注入区域9'延伸。特别地，一个或多个肖特基(半导体－金属)结由与阳极金属化8的相应部分直接电接触的3C－SiC层52的部分形成。
包括JB元件59和肖特基二极管57的JBS器件50的区域(即，包含在保护环10内的区域，如果有的话)是JBS器件50的激活区4。
图5A和5B在图2A－2B，3A－3C和4的X，Y，Z轴的笛卡尔(三轴)参考系中的横向截面图中示出了根据本公开实施例的JBS器件50的中间制造步骤。
具体地，在执行图2A和2B的步骤(这里不再进一步描述)之后，执行在漂移层2的表面2a上形成(例如生长)立方碳化硅(3C－SiC)层52的步骤，如图5A所示。
3C－SiC在4H－SiC衬底/层上的生长本身是已知的。用于此目的的方法称为气－液－固(VLS)机理，例如由Soueidan M等人描述的，“A Vapor–Liquid–Solid Mechanismfor Growing 3C-SiC Single-Domain Layers on 6H-SiC(0001)”，advanced functionalmaterials，vol.16，pages 975－979，02May 2006。
另一种方法被称为升华外延(SE)，例如由Valdas Jokubavicius等人在“LateralEnlargement Growth Mechanism of 3C-SiC on Off-Oriented 4H-SiC Substrates”，Crystal Growth&Design 2014 14(12)，6514－6520中描述的。
从Rositsa Yakimova等人的“Growth,Defects and Doping of3C-SiC onHexagonal Polytypes”，ECS Journal of Solid State Science and Technology，卷6，第10号，第741页，2017年11月中已知另一种方法。
然后，该方法继续执行，图5B，具有形成欧姆接触54的步骤，利用已经参考图3A－3C描述的工艺，其适用于图5B的实施例。特别地，在这种情况下，掩模13形成在3C－SiC层52上，并且贯通开口13a延伸直到到达3C－SiC层52。因此，金属层14延伸直到到达3C－SiC层52。
欧姆接触的形成包括在开口13a内沉积镍。这样沉积的镍到达并接触3C－SiC52层。随后的高温热处理(在700℃和1200℃之间持续1分钟至120分钟的时间间隔)允许通过开口13a处沉积的镍和碳化硅(3C－SiC)之间的化学反应形成硅化镍欧姆接触54。
或者，可以在注入区域9'形成延伸到漂移层2的开口13a。在这种情况下，欧姆接触的形成包括在开口13a内沉积镍直到其到达注入区域9'。
在图5B的步骤之后，该方法执行以下步骤：在3C－SiC层52上形成(例如通过沉积)与欧姆接触54直接电接触的阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu。然后，在阳极金属化层8上形成钝化层19，以保护阳极金属化。因此，相应的肖特基二极管57形成在3C－SiC层52和阳极金属化8之间的界面处，横向于欧姆接触57。
图6A－6D示出了用于形成3C－SiC层52的另一种方法。
在这种情况下，在漂移层2的表面2a上形成立方碳化硅(3C－SiC)层52的步骤可以通过漂移层2的4H－SiC材料的熔融和再凝固(结晶)来执行，例如Choi，I.，Jeong，H.，Shin，H.等人所描述的“Laser-induced phase separation of silicon carbide”，NatureCommunications7，13562(2016)。
如图6A所示，该过程导致形成堆叠60，其包括：在4H－SiC的漂移层2上的3C－SiC层52；3C－SiC层52上的硅层56；以及在硅层56上的富碳层58(例如石墨或包括石墨或包括石墨层)。在一个实施例中，3C－SiC层52的厚度为10－200nm，硅层56的厚度为5－100nm，富碳层的厚度为5－100nm。由于该工艺需要漂移层2的一部分在顶表面2a处的晶相变化，因此在形成叠层60之后，漂移层2具有减小的厚度。从电学或功能的观点来看，该熔融和结晶步骤不会损坏注入区域9'。
3C－SiC层52和硅层56具有与4H－SiC的漂移层2基本相同的掺杂，这是因为熔融和结晶步骤不需要改变漂移层2中已经存在的掺杂剂的剂量。
漂移层2的4H－SiC材料的熔融特别地通过激光处理来执行，其配置和操作参数如下：
波长在240至700nm之间，特别是308nm；
脉冲持续时间在20ns至500ns之间，特别是160ns；
脉冲数在1至16之间，特别是4；
能量密度在1.6至4J/cm2之间，特别是2.6J/cm2(在顶表面2a的层级处考虑)；
温度在1400℃与2600℃之间，特别是2200℃(在表面2a的层级处考虑)。
在前侧2a的层级处的光束102的光斑的面积例如包括在0.7和1.5cm2之间。
在熔融步骤之后，熔融部分的结晶在1600－2600℃的温度处执行200－600ns的时间。由此形成前述的叠层60。
然后，图6B，执行富碳层58和下伏的硅层56的氧化步骤，从而形成相应的氧化层。该步骤通过将晶片插入800℃的炉中60分钟来执行。这有利于富碳层58和硅层56二者的氧化。衬底3和外延层2的3C－SiC层52和4H－SiC材料的相应氧化将不会发生。
然后，图6C，在合适的湿蚀刻溶液中进行后续浴，例如BOE(缓冲氧化物蚀刻剂)，允许在图6B的步骤中完全去除氧化层，暴露3C－SiC层52。由于蚀刻化学溶液选择性地去除已被氧化的层56，58的材料，所以执行蚀刻直到这种被氧化的层被完全去除，而不去除下伏的3C－SiC层52。
然后，根据已经参考图5B描述的内容(即，遵循图3A－3C的工艺，已经讨论了适当的修改)，在图6D中，欧姆接触54在注入区域9'处穿过3C－SiC层52(并且可能地位于环10处，如果有的话)。
通过使用适当配置的激光源，可以同时熔融漂移层2的表面部分(从而形成如上所述的3C－SiC层52)并激活注入区域9'的掺杂物质。相关激光配置参数如下：
－等于或大于2.4J/cm2的能量密度(在顶表面2a的层级处考虑)，
－脉冲数目在1和16之间，例如等于4，
－每个脉冲的持续时间包含在20至500ns之间，例如等于160ns，
－所发射的辐射的波长包括在240至700之间，例如等于308nm。
在该实施例中，可以省略参照图2B所述的在炉中激活掺杂剂的步骤。
在图6D的步骤之后，该方法执行以下步骤：在3C－SiC层52上形成(例如通过沉积)与欧姆接触54直接电接触的阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu。然后，在阳极金属化层8上形成钝化层19，以保护阳极金属化。因此，相应的肖特基二极管57形成在3C－SiC层52和阳极金属化8之间的界面处，横向于欧姆接触57。
图7在图1和图4的X，Y，Z轴的笛卡尔(三轴)参考系的侧向截面图中示出了根据本公开实施例的JBS器件80。
图1的JBS器件1或图4的JBS器件50所共有的元件用相同的附图标记标识，并且不必再次描述。
JBS器件80包括：具有第一掺杂剂浓度的N型4H－SiC的衬底3；具有第二掺杂剂浓度的N型4H－SiC的(外延)漂移层2；表面2a上的立方碳化硅(3C－SiC)层52；3C－SiC层52上的硅层56；阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu，其在硅层56上延伸；阳极金属化8上的钝化层19；漂移层2中的多个注入区域9'，面向漂移层2的顶表面2a，在与3C－SiC层52的界面处；多个欧姆接触84，在相应的注入区域9'处延伸穿过3C－SiC层52并穿过硅层56，并与注入区域一起形成相应的JB元件89；边缘终结区域或保护环10(可选)，特别是P型注入区域，其完全或部分地围绕JB元件9；欧姆接触区域或层6(例如硅化镍)，其在衬底3的表面3b上延伸；阴极金属化7，例如Ti/NiV/Ag或Ti/NiV/Au，其在欧姆接触区域6上延伸。
一个或多个肖特基二极管87在硅层56和阳极金属化8之间的界面处横向于注入区域9'延伸。特别地，一个或多个肖特基(半导体－金属)结由与阳极金属化8的相应部分直接电接触的硅层56的部分形成。
包括JB元件89和肖特基二极管87的JBS器件80的区域(即，包含在保护环10内的区域，如果有的话)是JBS器件80的激活区4。
图8A－8C以X，Y，Z轴的笛卡尔(三轴)参考系的横向截面图示出了根据本公开实施例的JBS器件80的中间制造步骤。
在这种情况下，形成立方碳化硅(3C－SiC)层52和硅层56的步骤通过漂移层2的4H－SiC材料的熔融和再凝固(结晶)而发生，如参考图5A－6D已经讨论的。
如图8A所示(对应于图5A)，最初该工艺导致形成图6A已经描述的相同叠层，即包括4H－SiC的漂移层2上的3C－SiC层52，3C－SiC层52上的硅层56，以及硅层56上的富碳(例如石墨或包括石墨或包括石墨层)层58。
然后，图8B，执行选择性地去除富碳层58而不去除下伏的硅层56的步骤。该步骤例如通过在O2环境中的等离子体蚀刻工艺来执行。可以使用用于选择性除去石墨的其它化学物质或方法。
然后，在图8C中，欧姆接触84被形成为在注入区域9'处(并且可能在保护环10处，如果有的话)穿过硅层56和3C－SiC层52。为此，使用已经参考图3A－3C描述的过程，适当地修改该过程以使其适合于这里讨论的情况。特别地，在这种情况下，掩模13形成在硅层56上，并且贯通开口13a延伸直到到达硅层56。因此，金属层14延伸直到到达硅层56。
欧姆接触的形成涉及在开口13a内沉积镍。随后的高温热处理(在700℃和1200℃之间持续1分钟至120分钟的时间间隔)允许通过在开口13a处的层52中沉积的镍和硅之间的化学反应形成硅化镍的欧姆接触84。
在另一种实现形式中，开口13a在注入区域9'处延伸到3C－SiC52层或漂移层2。欧姆接触的形成包括在这些开口13a内沉积镍。
通过使用适当配置的激光源，可以同时熔融漂移层2的表面部分(从而如上所述地形成3C－SiC层52和硅层56)并且激活注入区域9'的掺杂剂。相关激光配置参数如下：
－等于或大于2.4J/cm2的能量密度(在顶表面2a的层级处考虑)，
－脉冲数目在1和16之间，例如等于4，
－每个脉冲的持续时间包括在20至500ns之间，例如等于160ns，
－所发射的辐射的波长包括在240至700之间，例如等于308nm。
在该实施例中，可以省略参照图2B所述的在炉中激活掺杂剂的步骤。
在图8C的步骤之后，该方法执行以下步骤：在硅层56上形成(例如通过沉积)与欧姆接触84直接电接触的阳极金属化8，例如Ti/AlSiCu或Ni/AlSiCu。然后，在阳极金属化层8上形成钝化层19，以保护阳极金属化。因此，相应的肖特基二极管87形成在硅层56和阳极金属化8之间的界面处，横向于欧姆接触84。
图9在图7的笛卡尔(三轴)X，Y，Z参考系统的侧截面视图中示出了根据另一实施例的电子器件(特别是JBS)100器件。
与图7中的JBS80器件共同的元件由相同的附图标记表示，并且不必再次详细描述。
JBS器件100包括：具有第一掺杂剂浓度的N型4H－SiC的衬底3；具有第二掺杂剂浓度的N型4H－SiC的漂移(外延)层2；表面2a上的立方碳化硅(3C－SiC)层52；3C－SiC层52上的硅层56；硅层56上的富碳层58；在富碳层58上延伸的阳极金属化层8，例如Ti/AlSiCu或Ni/AlSiCu；阳极金属化8上的钝化层19；漂移层2中的多个注入区域9'，面向漂移层2的顶表面2a，在与3C－SiC层52的界面处；多个欧姆接触104，在相应的注入区域9'处延伸穿过3C－SiC层52，硅层56和富碳层58，并与注入区域形成相应的JB元件89；完全或部分围绕JB元件9的边缘终止区域或保护环10(可选)，特别是P型注入区域；在衬底3的表面3b上延伸的欧姆接触区域或层6(例如，硅化镍)；例如Ti/NiV/Ag或Ti/NiV/Au的阴极金属化7在欧姆接触区域6上延伸。
一个或多个肖特基二极管87在富碳层58和阳极金属化8之间的界面处横向于注入区域9'延伸。具体地，一个或多个肖特基(半导体－金属)结由与阳极金属化8的相应部分直接电接触的富碳层58的部分形成。注意，3C－SiC52和硅56层以及富碳层58具有形成它们的漂移层2的掺杂(N型)，因此是导电的。
包括JB元件89和肖特基二极管87的JBS器件100的区域(即，包含在保护环10内的区域，当存在时)是JBS器件100的激活区4。
在金属化层8与硅层56之间存在富碳层58具有防止金属离子或金属污染物从金属化层8扩散到硅层56，以及从硅层扩散到3C－SiC层52，并因此扩散到漂移层2的功能。
图10A－10D以X，Y，Z轴的笛卡尔(三轴)参考系的侧面截面图示出了根据实施例的JBS器件100的中间制造步骤。
在这种情况下，通过漂移层2的4H－SiC材料的熔融和再凝固(结晶)，发生立方碳化硅(3C－SiC)层52，硅层56和富碳层58的形成步骤，如上面参考图5A－6D和图8A所讨论的。
如图10A所示(其对应于图5A和图8A)，最初该工艺导致形成先前描述的叠层(“叠层”)，即，包括4H－SiC漂移层2上的3C－SiC层52，3C－SiC层52上的硅层56，以及硅层56上的富碳层58(例如，石墨或包括石墨或包括石墨层)。
然后，在图10B中，在注入区域9'处(和保护环10，如果存在的话)跨富碳层58、硅层56和3C－SiC层52形成欧姆接触104。已经参考图3A－3C描述的过程用于此目的，适当地修改以使它适应这里讨论的情况。具体地，在这种情况下，在富碳层58上形成掩模13，并且贯通开口13a延伸以暴露富碳层58。
欧姆接触的形成涉及镍在贯通开口13a内的沉积。参考图10C，随后的高温热处理(在700℃和1200℃之间持续1分钟至120分钟的时间间隔)允许通过沉积的镍和层58中存在的硅之间的化学反应形成硅化镍欧姆接触104。
可选地，贯通开口13a延伸穿过富碳层58，直到它们到达硅层56；或者，贯通开口13a延伸穿过富碳层58和硅层56，直到它们到达3C－SiC层52；或者，贯通开口13a延伸穿过富碳层58，硅层56和3C－SiC层52，直到它们到达漂移层2中的注入区域9'。在所有这些可能的实施例中，在高温热处理(在700℃与1200℃之间持续1分钟到120分钟的时间间隔)之后，沉积在贯通开口13a中的镍通过所沉积的镍与存在于层56，52，2中的硅之间的化学反应形成硅化镍的欧姆接触104(取决于各个实施例)。
通过使用适当配置的激光源，可以同时熔融漂移层2的表面部分(为了形成如上所述的3C－SiC层52，硅层56和富碳层58)并激活注入区域9'的掺杂剂种类。相关的激光配置参数如下：
－能量密度为或大于2.4J/cm2(在上表面2a的层级处考虑)，
－脉冲数目在1和16之间，例如等于4，
－每个脉冲的持续时间在20至500ns之间，例如等于160ns，
－发射的辐射的波长在240至700nm之间，例如等于308nm。
在该实施例中，可以省略参照图2B描述的炉掺杂剂活化步骤。
在图10B中的步骤之后，执行形成(例如，通过沉积)例如由Ti/AlSiCu或Ni/AlSiCu制成的阳极金属化8的步骤；阳极金属化层8形成在富碳层58上并与欧姆接触104直接电接触。然后，在阳极金属化层8上形成钝化层19，以保护阳极金属化。因此，在富碳层58和阳极金属化8之间的界面处横向于欧姆接触104形成相应的肖特基二极管87。这产生图9的器件100。
根据图11所示的另一实施例，3C－SiC层52，硅层56和富碳层58的叠层的形成可用于制造晶体管(例如MOSFET)的栅极端子。
在形成叠层3C－SiC52，硅56和富碳层58之后，执行至少在电子器件的要形成栅极端子的选择区域处去除富碳层58的步骤。例如，在两个注入区域9'之间的区域中去除富碳层58，暴露下伏的硅层56。
然后进行一个步骤，以氧化由此暴露的硅层56的部分，从而形成氧化硅(SiO2)，即图11所示的部分56′。
在一个备选实施例中，完全去除富碳层58，例如通过光刻工艺对硅层56进行成形，使得硅层56仅保留在两个注入区域9’之间。然后氧化两个注入区域9′之间的硅层56，从而形成部分56′。
3C-SiC层52也可以在部分56′的侧面去除，并保持在部分56’的下方。
硅层56的氧化部分56'具有栅极氧化物的功能。氧化部分56'在平面XY上的俯视图中在两个注入区域9'之间延伸，任选地部分重叠两个注入区域9'的部分。
因此，在氧化部分56'上形成具有栅极金属化110功能的金属层。
MOSFET的源极区域和漏极区域可以通过在P型注入区域9'内执行N型注入而以对于本领域技术人员而言显而易见的方式形成。
在使用期间，在氧化部分56’下方的3C-SiC层52可以参与导电沟道的形成。
通过检查根据本说明书提供的本公开的特征，其提供的优点是明显的。
特别地，可以充分利用4H－SiC衬底的优点以及由3C－SiC或硅(在各个实施例中)的减小的带隙值产生的优点，用于形成JB元件和肖特基接触，如前所述。
最后，清楚的是，在不脱离如所附权利要求所限定的本公开的范围的情况下，可以对本文所描述和示出的内容执行修改和变化。
例如，参考图6A和8A描述的熔融4H－SiC的步骤可以在没有注入区域9'的情况下执行。因此，在这种情况下，外延层2不容纳注入区域9'，注入区域9'如下形成：
i)在去除硅56和碳58层的步骤之后(即，对于各个实施例，紧接在图6C的步骤之后)；或
ii)在去除富碳层58的步骤之后(即，对于各个实施例，紧接在图8B的步骤之后)。
此外，本公开不限于3C－SiC JBS器件的制造，而是扩展到在诸如MOSFET(特别是垂直沟道MOSFET)，IGBT，JFET，DMOS，合并PN肖特基(MPS)二极管等的普通电子器件中形成欧姆接触。由于3C－SiC和4H－SiC之间不同的电子迁移率，在3C－SiC层(而不是在其它SiC多型中，诸如4H－SiC)中形成垂直MOSFET的沟道在器件的输出电阻方面带来相当大的优点。
在一个实施例中，用于制造电子器件的方法可概括为包括以下步骤：在具有第一导电性(N)的4H-SiC固态主体的前侧形成至少一个具有与第一电导性(N)相对的第二导电性(P)的注入区域；在前侧上形成3C-SiC层；以及在3C-SiC层中形成欧姆接触区域，该欧姆接触区域延伸穿过3C-SiC层的整个厚度，直到到达注入区域。
形成3C-SiC层可以包括通过VLS技术或SE技术来执行生长3C-SiC的步骤。
形成3C-SiC层可以包括通过激光束加热固态主体的前侧的至少一部分，至少加热到4H-SiC材料的熔化温度；以及允许冷却和结晶所述固态主体的熔融部分，从而形成叠层，所述叠层包括：与所述固态主体接触的所述3C-SiC层、所述3C-SiC层上的硅层和所述硅层上的富碳层。
该方法还可以包括完全去除富碳层和硅层、暴露3C-SiC层的步骤。
完全去除富碳层和硅层可以包括执行氧化硅层和富碳层的步骤，以及蚀刻氧化硅层以及氧化富碳层。
该方法还可以包括完全去除富碳层以暴露硅层的步骤。
完全去除富碳层可包括执行选择性蚀刻以去除保留硅层的富碳层。
该方法还可以包括在硅层的整个厚度上形成欧姆接触区直至到达注入区的步骤。
该方法还可以包括在3C-SiC层和欧姆接触区上形成金属层的步骤，从而在金属层和3C-SiC之间形成肖特基二极管，同时在金属层与欧姆接触区之间形成结势垒JB二极管。
该方法还可以包括以下步骤：在金属层处形成JB二极管和肖特基二极管共用的第一电端子；以及在与所述固态的前侧相对的后侧形成JB二极管和肖特基二极管共用的第二电端子。
电子设备可以是以下之一：合并的PiN肖特基MPS器件；结势垒肖特基JBS器件；MOSFET；IGBT；JFET；DMOS。
电子器件可概括为包括具有第一导电性(N)的4H-SiC的固态主体；至少一个注入区域，其具有与第一导电性(N)相对的第二导电性(P)；前侧上的3C-SiC层；以及穿过3C-SiC层的整个厚度直到到达注入区域的欧姆接触区域。
该器件可以进一步包括在3C-SiC层上的硅层，欧姆接触区也延伸穿过硅层的整个厚度，直到到达注入区。
固态主体可以包括4H-SiC衬底；以及在所述衬底上的4H-SiC外延层，其中所述外延层是所述电子器件的漂移层。
第一导电性可以是N型，而第二导电性是P型。
该器件可以进一步包括在3C-SiC层上和欧姆接触区域上的金属层，从而在金属层和3C-SiC层之间形成肖特基二极管，在金属层与欧姆接触区域之间形成结势垒JB二极管。
该器件还可以包括在金属层处与JB二极管和肖特基二极管共用的第一电端子；以及在与固态的前侧相对的后侧处的JB二极管和肖特基二极管共用的第二电端子。
电子设备可以是以下之一：合并的PiN肖特基MPS设备；结势垒肖特基JBS器件；MOSFET；IGBT；JFET；DMOS。
根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而是应被解释成包括所有可能的实施例以及这些权利要求所享有的等同物的全部范围。因此，权利要求不受本公开的限制。
Claims (20)
1.一种用于制造电子器件的方法，所述方法包括：
在具有第一导电性的4H－SiC的固态主体的前侧处形成具有与所述第一导电性相对的第二导电性的至少一个注入区域；
利用激光束加热所述固态主体的所述前侧的至少一部分，至少达到所述4H－SiC材料的熔融温度；
允许所述固态主体的所熔融的部分的冷却和结晶，从而形成叠加层的堆叠，所述叠加层的堆叠包括与所述固态主体接触的3C－SiC层、在所述3C－SiC层上的硅层、以及在所述硅层上的富碳层；
将欧姆接触区域形成为穿过所述堆叠，直到到达所述注入区域为止；以及
在所述富碳层上方、并且与所述富碳层直接接触地形成导电材料的第一电端子。
2.根据权利要求1所述的方法，其中形成所述第一电端子的所述步骤包括在所述富碳层和所述欧姆接触区域上方、并且与所述富碳层和所述欧姆接触区域直接接触地沉积金属材料。
3.根据权利要求2所述的方法，其中形成所述第一电端子包括同时形成在所述第一电端子与所述富碳层之间的肖特基二极管以及在所述第一电端子与所述欧姆接触区域之间的结势垒二极管。
4.根据权利要求3所述的方法，其中所述第一电端子为所述结势垒二极管和肖特基二极管所共用，所述方法还包括在与所述固态主体的前侧相对的后侧处形成所述结势垒二极管和所述肖特基二极管共用的第二电端子。
5.根据权利要求1所述的方法，还包括以下步骤：
去除所述富碳层的横向延伸到所述注入区域的选择性部分，从而暴露下伏的所述硅层的相应部分；
对所述硅层的暴露部分执行氧化，从而形成氧化部分；以及
在所述硅层的所述氧化部分上方、并且与所述氧化部分接触地形成金属化。
6.根据权利要求5所述的方法，其中所述硅层的所述氧化部分和所述金属化形成所述电子器件的栅极端子。
7.根据权利要求6所述的方法，还包括：
在所述固态主体的所述前侧处形成具有所述第二导电性的附加注入区域，所述附加注入区域在距所述注入区域一定距离处延伸，其中所述富碳层的所去除的所述选择性部分在所述注入区域与所述附加注入区域之间延伸，以及其中在所述注入区域与所述附加注入区域之间的一者容纳所述电子器件的导电源极区域，并且所述注入区域与所述附加注入区域之间的另一者容纳所述电子器件的导电漏极区域；以及
在执行所述氧化步骤之前，去除所述硅层的除了在所述注入区域与所述附加注入区域之间延伸的所述硅层的部分。
8.一种电子器件，包括：
4H－SiC的固态主体，具有第一导电性；
至少一个注入区域，在所述固态主体的前侧处延伸，所述至少一个注入区域具有与所述第一导电性相对的第二导电性；
3C－SiC层，在所述前侧上；
硅层，在所述3C－SiC层上；
富碳层，在所述硅层上；
欧姆接触区域，穿过所述3C－SiC层、所述硅层和所述富碳层的整个厚度，直到到达所述注入区域；以及
导电材料的第一电端子，位于所述富碳层上方并且与所述富碳层直接接触。
9.根据权利要求8所述的器件，其中所述固态主体是4H－SiC的，并且所述富碳层是石墨的，包括石墨，包括一个或多个石墨层，包括石墨烯，或者包括石墨和石墨烯。
10.根据权利要求9所述的器件，其中所述第一电端子形成具有所述富碳层的肖特基二极管和具有所述欧姆接触区域的结势垒二极管。
11.根据权利要求10所述的器件，其中所述第一电端子为所述结势垒二极管和所述肖特基二极管所共用，所述电子器件还包括在与所述固态主体的前侧相对的后侧处的为所述结势垒二极管和所述肖特基二极管所共用的第二电端子。
12.根据权利要求9所述的器件，其中所述电子器件是以下之一：合并PiN肖特基MPS器件；结势垒肖特基JBS器件；MOSFET；IGBT；JFET；DMOS。
13.一种电子器件，包括：
4H－SiC的固态主体，具有第一导电性；
第一注入区域，在所述固态主体的前侧处延伸，所述第一注入区域具有与所述第一导电性相对的第二导电性，所述第一注入区域包括源极端子；
第二注入区域，具有所述第二导电性，在所述固态主体的所述前侧处与所述第一注入区域相距一定距离延伸，所述第二注入区域包括漏极端子；
3C－SiC层，在所述前侧上；
氧化硅的栅极电介质，在所述第一注入区域和所述第二注入区域之间的所述3C－SiC层上；以及
金属材料的电栅极端子，位于所述栅极电介质上方并且与所述栅极电介质直接接触。
14.根据权利要求13所述的电子器件，包括以下中的一项或多项：合并PiN肖特基MPS器件；结势垒肖特基JBS器件；MOSFET；IGBT；JFET；DMOS。
15.一种用于制造电子器件的方法，所述方法包括：
在具有第一导电性的4H－SiC的固态主体的前侧处形成具有与所述第一导电性相对的第二导电性的至少一个注入区域；
在所述前侧上形成3C－SiC层；
在所述3C－SiC层中形成欧姆接触区域，所述欧姆接触区域延伸穿过所述3C－SiC层的整个厚度，直到到达所述注入区域，其中形成所述3C－SiC层包括：
通过激光束加热所述固态主体的所述前侧的至少一部分，至少达到所述4H－SiC材料的熔融温度；以及
使所述固态主体的所熔融的部分冷却和结晶，从而形成叠加层的堆叠，所述叠加层的堆叠包括：与所述固态主体接触的所述3C－SiC层，在所述3C－SiC层上的硅层，以及在所述硅层上的富碳层，去除所述富碳层，包括以下之一：
执行氧化所述富碳层的步骤，以及蚀刻所氧化的所述富碳层的后续步骤，或
执行蚀刻以选择性地去除所述富碳层。
16.根据权利要求15所述的方法，还包括完全去除所述硅层，从而暴露所述3C－SiC层。
17.根据权利要求15所述的方法，其中所述富碳层是石墨的，包括石墨，包括一个或多个石墨层，包括石墨烯，或包括石墨和石墨烯。
18.根据权利要求15所述的方法，包括具有富碳层的肖特基二极管和具有欧姆接触区域的结势垒二极管。
19.根据权利要求18所述的方法，其中所述第一电端子为所述结势垒二极管和所述肖特基二极管所共用，所述电子器件还包括在与所述固态主体的前侧相对的后侧处的为所述结势垒二极管和所述肖特基二极管所共用的第二电端子。
20.根据权利要求15所述的方法，其中所述电子器件是以下之一：合并PiN肖特基MPS器件；结势垒肖特基JBS器件；MOSFET；IGBT；JFET；或DMOS。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102022000005363 | 2022-03-18 | ||
| US18/180,680 | 2023-03-08 | ||
| US18/183,866 | 2023-03-14 | ||
| US18/183,866 US20230299148A1 (en) | 2022-03-18 | 2023-03-14 | Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116779659A true CN116779659A (zh) | 2023-09-19 |
Family
ID=87990389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310262903.6A Pending CN116779659A (zh) | 2022-03-18 | 2023-03-17 | 形成基于3C－SiC的电子器件以及3C－SiC电子器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779659A (zh) |
-
2023
- 2023-03-17 CN CN202310262903.6A patent/CN116779659A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5202308B2 (ja) | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 | |
| US7750377B2 (en) | Vertical junction field effect transistors, and methods of producing the vertical junction field effect transistors | |
| KR101434687B1 (ko) | 접합 배리어 쇼트키 정류기들 및 그의 제조 방법 | |
| JP5199072B2 (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| JP5645404B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
| JP6120525B2 (ja) | 炭化珪素半導体装置 | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| EP3896720A1 (en) | Ohmic contact formation in a sic-based electronic device, and electronic device | |
| US20230343831A1 (en) | DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE | |
| JP7225873B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6946824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN216719954U (zh) | 电子器件和用于制造电子器件的系统 | |
| US20180138309A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN116779659A (zh) | 形成基于3C－SiC的电子器件以及3C－SiC电子器件 | |
| EP4246554A1 (en) | Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device | |
| US20230299148A1 (en) | Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device | |
| JP2022120263A (ja) | 炭化珪素半導体装置 | |
| JP2021010027A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9728599B1 (en) | Semiconductor device | |
| US20220393002A1 (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
| JP5098206B2 (ja) | 半導体装置の製造方法 | |
| JP5332216B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |