CN216719954U - 电子器件和用于制造电子器件的系统 - Google Patents

电子器件和用于制造电子器件的系统 Download PDF

Info

Publication number
CN216719954U
CN216719954U CN202120471549.4U CN202120471549U CN216719954U CN 216719954 U CN216719954 U CN 216719954U CN 202120471549 U CN202120471549 U CN 202120471549U CN 216719954 U CN216719954 U CN 216719954U
Authority
CN
China
Prior art keywords
layer
substrate
electronic device
sic
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120471549.4U
Other languages
English (en)
Inventor
S·拉斯库纳
P·巴达拉
A·巴西
M·G·萨吉奥
G·弗兰科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN216719954U publication Critical patent/CN216719954U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ceramic Products (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开涉及电子器件和用于制造电子器件的系统。该电子器件包括：碳化硅SiC的衬底，所述衬底具有沿一方向彼此相对的正侧与背侧；在所述衬底的所述正侧处延伸的SiC的结构层；在所述结构层中延伸的有源区，所述有源区被配置为在所述电子器件的使用期间生成或传导电流；在所述结构层上延伸的第一电端子；在所述衬底的所述背侧处的第一金属的化合物的中间层，所述第一金属的所述中间层包括钛层、钼层、钽层、钨层或钴层中的至少一项；和在所述中间层上延伸的第二电端子。由此，提供了改进的电子器件。

Description

电子器件和用于制造电子器件的系统
技术领域
本公开涉及电子器件和用于制造电子器件的系统。
背景技术
已知半导体材料因其具有宽带隙，特别是具有大于1.1eV的带隙能量值Eg、低导通电阻(RON)、高热导率值、高工作频率和高电荷载流子饱和速度，可作为理想材料来用于生产电子组件(例如，二极管或晶体管)，特别是用于功率应用。具有上述特性且可设计应用于制造电子组件的材料为碳化硅(SiC)。特别地，就先前列出的特性而言，在其不同多形体(例如3C-SiC、4H-SiC、6H-SiC)下的碳化硅比硅优选。
与在硅衬底上提供的类似器件相比，在硅-碳衬底上提供的电子器件呈现大量优势，诸如传导中的低输出阻抗、低泄漏电流、高工作温度和高工作频率。特别地，SiC肖特基二极管表现出更高的开关性能，从而使SiC电子器件特别有利于高频应用。目前的应用对电学特性以及器件的长期可靠性提出了要求。
电阻值RON取决于几个因素。例如，在被配置为工作在650V的电压处且具有厚度等于几百微米(例如350μm)的SiC衬底的SiC肖特基二极管(例如4H-SiC)中，约占电阻RON总值的70％由SiC衬底贡献。这样，将SiC衬底的厚度减小到接近一百微米(例如110μm)的值，使衬底对电阻RON总值的贡献被显著减小(将这种贡献降低到大约44％的值)。因此，对于中压应用(600-1200V)，即使不需要，晶片在SiC 衬底背面处的研磨工艺被认为是合适的。
然而，这样的加工步骤造成处理和加工晶片的严重问题，晶片可能变得非常薄并且因此容易破裂，翘曲，或者通常会出现损坏现象。
图1以侧截面视图示出了在X、Y、Z轴的笛卡尔(三轴)基准系统中的已知类型的合并式PN肖特基(MPS)器件1。
MPS器件1包括：N型SiC的衬底3，具有第一掺杂浓度，设置有与表面3b相对的表面3a并且衬底3的厚度约等于350μm；N型SiC的漂移层(外延生长)2，具有比第一掺杂浓度低的第二掺杂浓度，在衬底 3的表面3a上延伸，其厚度在5-10μm的范围内；欧姆接触区6(例如，硅化镍的欧姆接触区)，在衬底3的表面3b上延伸；阴极金属化层16，在欧姆接触区6上延伸；在漂移层2的上表面2a上延伸的阳极金属化层 8；在漂移层2中的多个结-势垒(JB)元件9，面向漂移层2的上表面 2a，并且每个结-势垒(JB)元件9包括独立的P型注入区9’和金属材料的欧姆接触9”；和边缘终端区或保护环10(可选的)，特别是P型注入区，完全包围结-势垒(JB)元件9。
肖特基二极管12形成在漂移层2与阳极金属化层8之间的界面处。特别地，肖特基(半导体-金属)结通过漂移层2与阳极金属化层8的各部分直接电接触的部分而被形成。
包括JB元件9和肖特基二极管12的MPS器件1的区域(即，包含在保护环10内的区域)是MPS器件1的有源区域4。
图2至图5以侧截面视图示出了加工半导体材料的晶片20的步骤，以获得图1的MPS器件1。
参考图2，晶片20包括具有第一导电类型(N)的SiC衬底3。在衬底3的正面3a上，SiC的漂移层2例如通过外延生长来形成，具有第一导电类型(N)且其掺杂浓度低于衬底3的掺杂浓度，例如在1·1014- 5·1016atoms/cm3的范围内。漂移层2特别地由4H-SiC制成，但其他多形体可以被使用，例如2H、6H、3C和/或15R。
然后，在漂移层2的上侧2a上，硬掩模22例如通过光刻胶、或TEOS 或另一种材料的沉积来形成。硬掩模22具有的厚度能够阻挡下面参照相同图2描述的注入。如此形成的硬掩模22在晶片20的区中延伸，其中，在连续的步骤中，将形成MPS器件1的有源区域4。
在俯视平面图中，在XY平面上，硬掩模22覆盖漂移层2的上侧 2a的、将形成肖特基二极管12的区，并且使漂移层2的上侧2a的，将形成注入区9’的区暴露。
然后，注入具有第二导电类型(P)的掺杂物质(例如，硼或铝) 的步骤利用硬掩膜22来执行(注入在图中由箭头24指示)。在该注入步骤中，还形成了在图3未示出的保护环10。
参考图3，掩模22被移除，且热退火步骤被执行用于注入掺杂物质的扩散和激活。热退火例如在高于1600℃的温度(例如，在1700-1900℃的范围内且在一些情况中甚至更高)处被执行。在热退火之后，注入区 9’具有约在1·1017atoms/cm3-1·1020atoms/cm3范围内的掺杂物质浓度。
镍沉积在注入区9’处被专有执行，特别是使用氧化硅掩模(未示出) 来覆盖晶片20的除注入区9’以外的表面区域。通过在沉积的镍和漂移层2的硅之间的化学反应，高温处的连续热退火(在1000℃附近持续 1分钟至120分钟的时间间隔)可以形成硅化镍的欧姆接触9”。实际上，沉积的镍与漂移层2的表面材料反应形成Ni2Si(即，欧姆接触)，而与掩模的氧化物接触的镍不反应。接下来，移除未反应的金属和掩模的步骤被执行。
接下来，图4，形成阴极接触的步骤被执行，该步骤包括形成图1 所示的欧姆接触6和金属化层16。这可以包括其中晶片20被旋转的步骤，以便能够加工相同晶片20的背侧。
因为晶片20的正侧不具有阳极金属化层，在该工艺步骤中形成阴极接触是更优选的，这样防止了金属与半导体之间的不希望的界面反应以及肖特基二极管12的电降解。
金属材料(诸如镍)的界面层26沉积在衬底3的表面3b上。界面层26例如通过溅射来沉积，并且具有大约在10nm至500nm范围内的厚度。然后，在高温处的热退火(在900至1000℃的范围内持续1分钟至120分钟的时间间隔)可以形成欧姆接触6，有利于通过在沉积的镍和衬底3的硅之间的化学反应来形成硅化镍(Ni2Si)。
然后，图5，晶片20再次被旋转，且利用光刻和蚀刻步骤来沉积阳极金属化层8并且使阳极金属化层8成形(在已知方式中，此步骤可以包括一个或多个沉积掩模的使用，以及在高温处对晶片20的处理步骤)，继续对晶片20的正面的加工，以完成MPS器件1的形成。因此，在漂移层2的、具有第一导电类型(N)的区和阳极金属化层8之间形成多个肖特基类型的半导体-金属结。阳极金属化层8作为阳极接触端也被形成。阳极金属化层的钝化层也可以采用已知方式来形成(图中未示出)。
接下来，晶片被再次旋转以用于背面的加工。在欧姆接触6上的金属(例如，Al或Cu，或诸如Ti/NiV/Ag或Ti/NiV/Au的合金或化合物)的进一步沉积形成了阴极金属化层16。
多个MPS器件1可以在同一晶片20上形成(通常是)。晶片分割的最后步骤被执行，以将一个MPS器件1从另一个MPS器件1中独立出来。
参考图2至图5的描述，显而易见的是，以下可能导致晶片20和/ 或在其两侧形成的结构的损坏：将晶片20翻转几次以便交替地加工晶片20的正面和背面的晶片20的各种处理步骤。晶片20的厚度越小，损坏结果越大。
实际上，如前所述，衬底3较薄，以便减小其对MPS器件1的电阻 RON的贡献，高温处的处理、光刻和加工操作可能会导致晶片20的破裂或翘曲。
申请人已经证实，可以通过在图3的步骤之后并且在图4的步骤之前进行的研磨步骤来使晶片20变薄。在这种情况中，将衬底3在表面 3b的部分通过物理移除，以获得所需的最终厚度(例如，100至110μm)。显然，通过使晶片20变薄，该步骤将进行这样连续步骤：翻转晶片(在图4的步骤之后，在图5的步骤之前)和加工晶片20的正面(图5的步骤)，甚至更复杂。晶片20将具有约110μm的总厚度，实际上将不能进一步加工，或者需要过多的注意和谨慎。
显而易见的是，为了方便讨论和更好地理解，尽管前述问题利用 MPS器件的详细参考已被讨论，但可以扩展到任何基于SiC的器件，其中衬底的厚度起到了确定器件在使用时的导通电阻(RON)的作用。在这样的器件中，减小衬底的厚度导致RON的改善。然而，前述处理和加工问题类似地存在，并限制了操作的自由。
实用新型内容
本公开至少解决了上述中至少一些问题。
根据本公开的第一方面，提供了一种电子器件，包括：碳化硅SiC 的衬底，所述衬底具有沿一方向彼此相对的正侧与背侧；在所述衬底的所述正侧处延伸的SiC的结构层；在所述结构层中延伸的有源区，所述有源区被配置为在所述电子器件的使用期间生成或传导电流；在所述结构层上延伸的第一电端子；在所述衬底的所述背侧处的第一金属的化合物的中间层，所述第一金属的所述中间层包括钛层、钼层、钽层、钨层或钴层中的至少一项；和在所述中间层上延伸的第二电端子。
在一些实施例中，所述中间层包括钛层并且所述第一金属的所述化合物的所述中间层包括TixCy层、TixSiy层和TixSiyCz层。
在一些实施例中，所述衬底具有等于或小于180μm的厚度。
在一些实施例中，所述衬底为以下中的一项：4H-SiC衬底、6H-SiC 衬底、3C-SiC衬底、15R-SiC衬底。
在一些实施例中，所述电子器件为以下中的一项：合并式PN肖特基二极管、肖特基二极管、JBS二极管、MOSFET、IGBT、JFET或DMOS。
在一些实施例中，所述电子器件为合并式PN肖特基MPS二极管，并且其中：所述结构层为具有第一导电性的所述MPS二极管的漂移层；所述有源区包括掺杂区，所述掺杂区具有与所述第一导电性相反的第二导电性；所述第一电端子为阳极金属端子，并且第一金属化层与所述掺杂区电接触，且与所述掺杂区侧面的所述漂移层电接触，以与所述掺杂区形成结-势垒JB二极管并且与所述漂移层形成肖特基二极管；和所述第二电端子为阴极端子，其中所述JB二极管和肖特基二极管限定所述 MPS二极管的有源区域。
根据本公开的第二方面，提供了一种用于制造电子器件的系统，其特征在于，包括：第一反应室，用于在SiC的衬底的正侧处的碳化硅SiC 的结构层的形成；第二反应室，用于在所述结构层中的有源区的形成，所述有源区被配置为在电子器件的使用期间生成或传导电流；第三反应室，用于在所述结构层上的第一电端子的形成，并在所述衬底的背侧处的金属的中间层的形成，所述金属包括钛、钼、钽、钨或钴中的至少一项；和激光设备，被配置为生成能够朝向所述中间层的选择部分引导的激光束，用于加热所述选择部分，以在1400℃至2600℃的温度范围内生成局部加热，有利于在所述选择部分处的所述金属的化合物的形成。
在一些实施例中，所述激光设备被配置为利用以下参数生成激光束：在290nm至370nm的范围内的波长；在100ns至300ns的范围内的脉冲持续时间；在1至10范围内的脉冲的数目；和在1至4J/cm2的范围内的能量密度。
在一些实施例中，所述激光设备被配置为至少部分地融化所述中间层。
在一些实施例中，所述衬底为以下中的一项：4H-SiC衬底、6H-SiC 衬底、3C-SiC衬底、15R-SiC衬底。
根据本公开的实施例，提供了改善的电子器件和用于制造电子器件的改善的系统。
附图说明
为了更好地理解本公开，现参照附图，本公开的优选实施例仅通过非限制性示例的方式来描述，其中：
图1示出了根据已知实施例的MPS器件的截面图；
图2至图5示出了制造图1的器件的步骤；
图6示出了根据本公开实施例的MPS器件的截面图；和
图7至图13示出了根据本公开实施例的制造图6的器件的步骤。
具体实施方式
在不同的实施例中，本公开提供了一种用于制造SiC电子器件的方法和SiC电子器件，以克服现有技术的缺陷。
根据本公开，提供了一种用于制造SiC电子器件的方法、SiC电子器件以及用于制造SiC电子器件的系统。
本公开将具体参考合并式PN肖特基(MPS)器件来描述。然而，从下面的描述中将显而易见的是，本公开总体适用于任何基于SiC的电子器件。
根据本公开一方面，图6以侧截面视图示出了在X、Y、Z轴的笛卡尔(三轴)参考系统中的合并式PN肖特基(MPS)器件50。
MPS器件50包括：N型SiC的衬底53，具有第一掺杂浓度，设置有与表面53b相对的表面53a以及设置有在70μm至180μm的范围内的厚度，特别是，在100μm-120μm的范围内的厚度，例如等于110μm；N 型SiC的漂移层(以外延生长的形式)52，具有比第一掺杂浓度低的第二掺杂浓度，在衬底53的表面53a上延伸，并且其厚度在5至10μm的范围内。欧姆接触区或层56(利用TixCy、TixSiy和TixSiyCz型化合物来形成)在衬底53的表面53b上延伸；阴极金属化层57，例如Ti/NiV/Ag 或Ti/NiV/Au的阴极金属化层57，在欧姆接触区56上延伸；阳极金属化层58，例如Ti/AlSiCu或Ni/AlSiCu的阳极金属化层58，在漂移层52的上表面52a上延伸；阳极金属化层58上的钝化层69，用于保护阳极金属化层58；在漂移层52中的多个结-势垒(JB)元件59，面向漂移层52的上表面52a，且各自包括独立的P型的注入区59′和金属材料的欧姆接触59″；边缘终端区或保护环60(可选的)，特别是P型的注入区，完全包围结-势垒(JB)元件59。
一个或多个肖特基二极管62，在漂移层52和阳极金属化层58之间的界面处形成在注入区59′的侧面。特别地，肖特基(半导体-金属)结通过漂移层52与阳极金属化层58的各单独部分直接电接触的部分来形成。
MPS器件50中的、包括JB元件59和肖特基二极管62的区(即，包含在保护环60内的区)是MPS器件50的有源区域54。
根据本公开的一方面，如前所述，欧姆接触区56包括硅化钛(利用 TixCy，TixSiy和TixSiyCz型的化合物来形成)，并且欧姆接触区56通过在衬底53的表面53b上沉积钛以及在由此沉积的钛与衬底53的材料之间在热学上生成化学反应而获得。在1400-2600℃的温度范围内获得的化学反应有利于TixCy，TixSiy和TixSiyCz型钛化合物的形成，使得欧姆接触区56特别稳定。下面将具体参考制造MPS器件50的步骤(图7 至图13)来描述形成欧姆接触区56的步骤。
参考图7，晶片100被设置，晶片100包括SiC的衬底53(特别是4H-SiC，然而诸如但不限于2H-SiC，3C-SiC和6H-SiC的其他多型体可以被使用)。
衬底53具有第一导电类型(在本实施例中N型的掺杂剂)，并提供沿Z轴彼此相对的正表面53a和背表面53b。衬底53具有在 1·1019-1·1022atoms/cm3范围内的掺杂浓度。
晶片100的正面与正表面53a相对应，并且晶片100的背面与背表面53b相对应。衬底30的电阻率例如在5mΩ·cm至40mΩ·cm范围内。
在衬底53的正表面53a上，碳化硅的漂移层52例如通过外延生长来形成，漂移层52具有第一导电类型(N)且具有低于衬底53的掺杂浓度的掺杂浓度，例如在1·1014-5·1016范围内。例如通过外延生长形成 1016atoms/cm3。漂移层52由SiC制成，特别是由4H-SiC制成，然而诸如2H、6H、3C或15R的其他SiC多型体可以被使用。
漂移层52具有限定在上侧52a和下侧52b之间的厚度(下侧52b 与衬底53的正表面53a直接接触)。
然后，图8，在漂移层52的上侧52a上，硬掩模70例如可以通过沉积光致抗蚀剂或TEOS或适合于本目的的另一种材料来形成。硬掩模 70具有在0.5μm至2μm范围内的厚度，或具有在任何情况中可用来阻挡下面参考图8所描述的注入的厚度。硬掩模70在晶片100所在区中延伸，在连续步骤中，将形成MPS器件50的有源区域54。
在俯视平面图中，在XY平面上，硬掩模70覆盖漂移层52的上侧 52a的、将形成肖特基单元(二极管62)的区，并使漂移层52的上侧 52a的、将形成注入区59′的区暴露，这已参考图6进行认定。
然后，注入具有第二导电类型(这里为P)的掺杂物质(例如，硼或铝)的步骤使用硬掩模70来执行(注入在图中由箭头72指示)。在图8的步骤中，如果存在的话，保护环60也可以形成。
可选地，图8的注入步骤包括具有第二导电类型的掺杂物质的一个或多个注入，以形成掺杂浓度高于1·1018atoms/cm3的注入区59′，该注入利用在30keV至400keV范围内的注入能量和在1·1012atoms/cm2至 1·1015atoms/cm2范围内的剂量。
接下来，图9，掩模70被移除，且热处理(或热退火)步骤被执行，以促进在图8步骤中注入的掺杂物质的扩散和激活。退火例如在温度高于1600℃(例如，在1700℃-1900℃范围内，且在一些情况下甚至更高) 处被执行。具有掺杂物质浓度约在1·1017atoms/cm3至1·1020atoms/cm3范围内的注入区59′因此可以形成。
同时，肖特基单元也被形成，肖特基单元为在漂移层52的侧面(沿 X方向)延伸至注入区59′的部分，换言之，肖特基单元为延伸至漂移层 52的、在图8的注入的步骤期间被掩盖的部分。
参见图10，欧姆接触59″(这里，例如硅化镍的欧姆接触59″)在每个注入区59′处形成，从而有助于相应的JB元件59的形成。在一个非限制性实施例中，在截面图中可视的注入区59′彼此完全连接(即它们形成网格)。因此，欧姆接触59″也彼此完全连接，并且电连接到注入区 59′。
欧姆接触59也可以被形成在保护环60处(如果存在)，并电连接到欧姆接触59″。
欧姆接触59″的形成包括：形成薄氧化物的硬掩模(例如，在100nm 至500nm范围内)；接下来，光刻和化学刻蚀步骤被执行，以化学刻蚀欧姆接触59″要被形成的区域；接下来，金属材料(例如，镍)的沉积被执行，并且连续的热退火(例如，在900℃至1100℃范围内的温度处持续1分钟至120分钟的时间间隔)被执行。由此沉积的金属与表面 SiC材料反应来形成欧姆化合物(例如，硅化镍)，而与硬掩模氧化物接触的金属不发生反应。接下来，移除未反应的金属和硬掩模的步骤被执行。
接下来，图11，形成阳极端子的步骤被执行。
为此，金属材料(诸如钛、镍、或钼)的界面层67在漂移层52上沉积。界面层67凭借溅射来沉积且具有大约在10nm至500nm范围内的厚度。界面层67延伸通过欧姆接触59″与注入区59′接触并且与漂移层52的暴露区(即肖特基单元)接触。特别地，界面层67有助于与漂移层52的暴露区来形成肖特基接触/肖特基势垒，且有助于通过欧姆接触59″与注入区59′形成结-势垒(JB)元件。
接下来，另外的金属层68在界面层67的上部形成，并且与界面层 67直接接触。金属层68例如是铝或铜的金属层，且具有几微米的厚度，例如在1至10μm范围内。
由界面层67和金属层68构成的组件形成已参考图6说明的阳极金属化层58。
如图11所示，在阳极金属化层58和漂移层52的具有第一导电类型 (N)的区域之间类似地形成多个肖特基型半导体-金属结(肖特基二极管12)。
在一个备选实施例中(未示出)，界面层67被省略，使得金属层 58延伸与漂移层52直接接触。
参考图12，钝化层69(例如，聚酰亚胺的钝化层)也在阳极金属化层58上形成，且被成形以打开电接触70的一个或多个区域，以接触阳极金属化层58。
然后，图13，阴极接触端子在晶片100的背面上形成，即在衬底53 的背表面53b处形成。
阴极的形成包括在衬底53的背表面53b处的金属化层形成和在金属化层和背表面53b之间的欧姆接触区或层的形成。欧姆接触层有利于金属化层和衬底53之间的电接触。
详细地，欧姆接触的形成包括例如通过溅射在衬底53的背表面53b 上沉积中间层72(特别是钛)。中间层72具有例如在10nm-200nm范围内的厚度，特别等于100nm的厚度。
欧姆接触的生成可以通过中间层72的钛与衬底53的碳和硅反应来完成。为了在中间层72处生成用于生成TixCy、TixSiy和TixSiyCz所需的热预算，且不会热影响在晶片100的正侧处存在的结构，使用用于生成激光束82的激光源80，以将中间层72局部地加热到在1400至2600℃范围内的温度，例如等于2000℃的温度。
在激光束82打到中间层72的表面部分处的中间层72的整个厚度 (沿Z轴)达到基本均匀的这样温度，从而有利于TixCy、TixSiy和TixSiyCz型的钛化合物的生成，这将中间层72转换为图6中标识的欧姆接触区 56。从Ti到TixCy、TixSiy和TixSiyCz的Ti型钛化合物的转换通过加热中间层72的整体可用表面来实现，特别是在处于或高于中间层72的材料的熔化温度下，以使中间层72完全或部分熔化。这里利用“可用表面”来指期望用作欧姆接触的中间层72的表面部分(例如，通过设计来限定)；可用表面可能不与中间层72的整个表面相对应(例如在使用MPS 器件50时，侧面对应于有源区域54的中间层72的可能部分并不相关，因为这些可能部分不会参与电荷的传导)。
因此，中间层72成为前面所述的欧姆接触区或层56，即具有欧姆和非肖特基特性。
然后，在中间层72/欧姆接触56上的阴极金属化层57的形成例如通过溅射沉积Ti/NiV/Ag或Ti/NiV/Au来执行。
图6的MPS器件50因此被获得。
激光80例如为准分子UV激光。其他类型的激光是可用的，包括波长在可见光区域的激光。
为实现本公开中钛中间层72的目的(为了产生基于钛的欧姆接触) 而优化的激光80的配置和操作参数如下：
在290至370nm的范围内的波长，特别是310nm；
在100ns至300ns的范围内的脉冲持续时间，特别是160ns；
在1至10的范围内的脉冲的数目，特别是4；
在1至4J/cm2的范围内的能量密度，特别是3J/cm2。
在中间层达到的温度是在1400至2600℃范围内，特别是2000℃；更特别地，激光80的操作参数被设置，使得在中间层72处达到的温度等于或高于中间层72的熔化温度。由于激光80的使用，上述温度可以都可以达到，不用考虑中间层72的厚度。
为了改善MPS器件50的导通电阻(RON)特性(即，减小RON值)，可以通过在背表面53a处对衬底53的研磨步骤来使晶片100变薄。该研磨步骤在图12的步骤之后且在图13的步骤之前(即在形成欧姆接触56 之前)被执行。衬底53的减薄进行到实现后者所需的厚度，例如在70μm 至180μm的范围内。
在同一晶片100上，可以形成多个MPS器件50。在这种情况中，最后的晶粒分割步骤被执行，以将一个MPS器件50从另一个期间中在物理上分离。
根据本公开的进一步实施例，欧姆接触区56可以是除钛化合物 (TixCy、TixSiy和TixSiyCz)以外的材料的欧姆接触区。
例如，欧姆接触区56的形成可以在衬底53的背表面53b上沉积(或用另一种技术形成)除钛以外的金属材料的中间层72并加热(特别是在或高于层72的材料的熔化温度处，例如，在1400至2600℃范围内的温度处)来被执行，类似于先前所描述的，该中间层72借助激光束82，以有利于在中间层72的材料与衬底53的材料之间的欧姆化合物或合金的形成。
例如，考虑到SiC的衬底53：
中间层72为Mo的中间层72，并且凭借激光进行的热退火有利于MoxCy、MoxSiy和MoxSiyCz的生成；或
中间层72为Ta的中间层72，并且凭借激光进行的热退火有利于TaxCy、TaxSiy和TaxSiyCz的生成；或
中间层72为W的中间层72，并且凭借激光进行的热退火有利于WxCy、WxSiy的生成；或
中间层72为Co的中间层72，并且凭借激光进行的热退火有利于CoxSiy的生成；或
中间层72为Ni的中间层72，并且凭借激光进行的热退火有利于NixSiy的生成。
通过根据本说明书提供的本公开特征的检测，其优点是显而易见的。
特别地，提出的解决方案允许在非常薄(≤180mm)的SiC晶片上制造在功率器件的背面上的欧姆接触的形成。根据该解决方案，在晶片正面上的阳极金属化层和钝化层沉积并限定之后，衬底被减薄到所需的厚度，而不受现有技术的工艺限制(例如，厚度大于180μm)。接下来，钛层沉积在晶片的背面，且欧姆接触的形成通过退火激光工艺来操作，从而保留先前在晶片正面上制成的结构。使用该解决方案可获得以下好处：
工艺流程的简化(实际上，在我们的解决方案中，晶圆的减薄在完成器件正面的处理之后被执行)；
欧姆接触的质量更好(在欧姆接触形成后仅一个工艺步骤)；
晶片破裂的风险降低(晶片仅旋转一圈，且在晶片减薄后仅三个工艺步骤)；
在减薄晶片的步骤后没有光刻限制；
衬底对器件的总Ron的阻抗贡献显著降低。
另外，相对于根据现有技术的镍的使用，作为用于基于钛的欧姆接触的连续形成的起始材料，钛的使用具有多个优点。例如：由于TixCy、 TixSiy和TixSiyCz型化合物的存在，反应层的连续性和均匀性，反应层内C的附聚物缺失，反应层的机械强度。
最后，清楚地是，可以对这里已经描述和示出的内容进行修改和变型，而不脱离如所附权利要求限定的本公开的保护范围。
特别地，如先前已观察到的，本公开不限于在MPS器件背面上的欧姆接触的形成，而是扩展到在常规垂直传导电子器件中的背欧姆接触的形成，例如肖特基二极管、JBS二极管、MOSFET、IGBT、JFET、DMOS 等。
上述各种实施例可以组合以提供其他实施例。可以根据以上具体描述对实施例进行这些和其他改变。通常，在下面的权利要求书中，所使用的术语不应解释为将权利要求限制为本说明书和权利要求书中所公开的特定实施例，而应当解释为包括所有可能的实施例以及权利要求被赋予的等同方案的全部范围。因而，权利要求不受本公开内容的限制。

Claims (10)

1.一种电子器件，其特征在于，包括：
碳化硅SiC的衬底，所述衬底具有沿一方向彼此相对的正侧与背侧；
在所述衬底的所述正侧处延伸的SiC的结构层；
在所述结构层中延伸的有源区，所述有源区被配置为在所述电子器件的使用期间生成或传导电流；
在所述结构层上延伸的第一电端子；
在所述衬底的所述背侧处的第一金属的化合物的中间层，所述第一金属的所述中间层包括钛层、钼层、钽层、钨层或钴层中的至少一项；和
在所述中间层上延伸的第二电端子。
2.根据权利要求1所述的电子器件，其特征在于，所述中间层包括钛层并且所述第一金属的所述化合物的所述中间层包括TixCy层、TixSiy层和TixSiyCz层。
3.根据权利要求1所述的电子器件，其特征在于，所述衬底具有等于或小于180μm的厚度。
4.根据权利要求1所述的电子器件，其特征在于，所述衬底为以下中的一项：4H-SiC衬底、6H-SiC衬底、3C-SiC衬底、15R-SiC衬底。
5.根据权利要求1所述的电子器件，其特征在于，所述电子器件为以下中的一项：合并式PN肖特基二极管、肖特基二极管、JBS二极管、MOSFET、IGBT、JFET或DMOS。
6.根据权利要求5所述的电子器件，其特征在于，所述电子器件为合并式PN肖特基MPS二极管，并且其中：
所述结构层为具有第一导电性的所述MPS二极管的漂移层；
所述有源区包括掺杂区，所述掺杂区具有与所述第一导电性相反的第二导电性；
所述第一电端子为阳极金属端子，并且第一金属化层与所述掺杂区电接触，且与所述掺杂区侧面的所述漂移层电接触，以与所述掺杂区形成结-势垒JB二极管并且与所述漂移层形成肖特基二极管；和
所述第二电端子为阴极端子，
其中所述JB二极管和肖特基二极管限定所述MPS二极管的有源区域。
7.一种用于制造电子器件的系统，其特征在于，包括：
第一反应室，用于在SiC的衬底的正侧处的碳化硅SiC的结构层的形成；
第二反应室，用于在所述结构层中的有源区的形成，所述有源区被配置为在电子器件的使用期间生成或传导电流；
第三反应室，用于在所述结构层上的第一电端子的形成，并在所述衬底的背侧处的金属的中间层的形成，所述金属的所述中间层包括钛层、钼层、钽层、钨层或钴层中的至少一项；和
激光设备，被配置为生成能够朝向所述中间层的选择部分引导的激光束，用于加热所述选择部分，以在1400℃至2600℃的温度范围内生成局部加热，有利于在所述选择部分处的所述金属的化合物的形成。
8.根据权利要求7所述的系统，其特征在于，所述激光设备被配置为利用以下参数生成激光束：
在290nm至370nm的范围内的波长；
在100ns至300ns的范围内的脉冲持续时间；
在1至10范围内的脉冲的数目；和
在1至4J/cm2的范围内的能量密度。
9.根据权利要求8所述的系统，其特征在于，所述激光设备被配置为至少部分地融化所述中间层。
10.根据权利要求8所述的系统，其特征在于，所述衬底为以下中的一项：4H-SiC衬底、6H-SiC衬底、3C-SiC衬底、15R-SiC衬底。
CN202120471549.4U 2020-03-05 2021-03-04 电子器件和用于制造电子器件的系统 Active CN216719954U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102020000004696 2020-03-05
IT102020000004696A IT202000004696A1 (it) 2020-03-05 2020-03-05 METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC

Publications (1)

Publication Number Publication Date
CN216719954U true CN216719954U (zh) 2022-06-10

Family

ID=70480795

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110240820.8A Pending CN113363153A (zh) 2020-03-05 2021-03-04 具有减少的处理步骤sic电子器件的制造方法和sic电子器件
CN202120471549.4U Active CN216719954U (zh) 2020-03-05 2021-03-04 电子器件和用于制造电子器件的系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110240820.8A Pending CN113363153A (zh) 2020-03-05 2021-03-04 具有减少的处理步骤sic电子器件的制造方法和sic电子器件

Country Status (5)

Country Link
US (2) US11784049B2 (zh)
EP (1) EP3876263A1 (zh)
JP (1) JP2021141322A (zh)
CN (2) CN113363153A (zh)
IT (1) IT202000004696A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
KR20080046658A (ko) * 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP5175872B2 (ja) 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
CN108336127B (zh) 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
BR112015002569A2 (pt) 2012-08-08 2017-07-04 Koninklijke Philips Nv sistema de fototerapia para um recém- nascido; método para controlar as fontes luminosas de um sistema de fototerapia; e sistema configurado para prover fototerapia
JP2014063948A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6135537B2 (ja) 2014-02-10 2017-05-31 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置とその製造方法
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
CN105206681B (zh) * 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
JP2016046449A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
DE102017100109A1 (de) * 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
CN109326657A (zh) 2018-08-29 2019-02-12 北京时代民芯科技有限公司 一种碳化硅基紫外探测器及其制备方法
CN109037041A (zh) 2018-09-21 2018-12-18 黄兴 一种碳化硅的欧姆接触的制备方法及器件
EP3712962B1 (en) * 2019-03-22 2023-06-07 STMicroelectronics S.r.l. Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
IT202000008179A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
IT202000015100A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic

Also Published As

Publication number Publication date
US11784049B2 (en) 2023-10-10
JP2021141322A (ja) 2021-09-16
US20230411158A1 (en) 2023-12-21
EP3876263A1 (en) 2021-09-08
CN113363153A (zh) 2021-09-07
IT202000004696A1 (it) 2021-09-05
US20210280424A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US20210359087A1 (en) Method for Forming a Semiconductor Device and a Semiconductor Device
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
EP1633004B1 (en) Guard ring for semiconductor devices
US20230411158A1 (en) Method for manufacturing a sic electronic device with reduced handling steps, and sic electronic device
TW201611265A (zh) 半導體元件及其製造方法、半導體基板、以及結晶積層構造體
JP6477106B2 (ja) 半導体装置
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
EP3896720A1 (en) Ohmic contact formation in a sic-based electronic device, and electronic device
JP7225873B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004022878A (ja) 半導体装置およびその製造方法
CN115312389A (zh) 制备具有垂直结构的半导体器件的方法以及半导体器件
US20230343831A1 (en) DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE
JP7047250B2 (ja) 炭化珪素半導体素子の製造方法
JP2019012836A (ja) 半導体素子
CN114975096B (zh) 键合材料和制备方法以及半导体器件
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
CN219435881U (zh) 合并式PiN肖特基器件以及电子器件的结构
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
US20230299148A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
EP4246554A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
CN116779659A (zh) 形成基于3C－SiC的电子器件以及3C－SiC电子器件
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant