JP2023138485A - ３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置 - Google Patents

３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置 Download PDF

Info

Publication number
JP2023138485A
JP2023138485A JP2023042935A JP2023042935A JP2023138485A JP 2023138485 A JP2023138485 A JP 2023138485A JP 2023042935 A JP2023042935 A JP 2023042935A JP 2023042935 A JP2023042935 A JP 2023042935A JP 2023138485 A JP2023138485 A JP 2023138485A
Authority
JP
Japan
Prior art keywords
layer
sic
region
carbon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023042935A
Other languages
English (en)
Inventor
ラスクーナ シモーネ
Rascuna Simone
ロッカフォルテ ファブリヅィオ
Roccaforte Fabrizio
ベッロッキ ガブリエレ
Bellocchi Gabriele
ヴィヴォーナ マリレナ
Vivona Marilena
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2023138485A publication Critical patent/JP2023138485A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 従来技術の欠点を解消するような、３Ｃ－ＳｉＣ内に少なくとも部分的に形成された電子装置及び該３Ｃ－ＳｉＣ電子装置を製造する方法を提供することを目的とする。【解決手段】 電子装置（５０；８０）を製造する方法が、第１導電型（Ｎ）を有している４Ｈ－ＳｉＣの固体本体（３，２）の正面側（２ａ）に該第１導電型（Ｎ）とは反対の第２導電型（Ｐ）を有している少なくとも１個の注入領域（９’）を形成するステップ、該正面側（２ａ）上に３Ｃ－ＳｉＣ層（５２）を形成するステップ、及び該３Ｃ－ＳｉＣ層（５２）内に該注入領域（９’）に到達するまで該３Ｃ－ＳｉＣ層（５２）の厚さ全体を介して延在するオーミックコンタクト領域（５４；８４）を形成するステップ、を包含している。該３Ｃ－ＳｉＣ層上にシリコン層（５６）が存在することが可能であり、この場合は、該オーミックコンタクトは該シリコン層をも貫通して延在する。【選択図】 図４

Description

本発明は、少なくとも、部分的に３Ｃ－ＳｉＣに形成した電子装置及び３Ｃ－ＳｉＣ電子装置を製造する方法に関するものである。
既知のように、ワイドバンドギャップを有している、特に１．１ｅＶよりも大きなバンドギャップのエネルギ値Ｅｇと、低オン状態抵抗（Ｒｏｎと、熱伝導度の高い値と、高い動作周波数と、電荷キャリアの高い飽和速度とを有している半導体物質は、特にパワー適用例用のダイオード又はトランジスタ等の電子部品を製造するために理想的である。前記特性を有しており且つ電子部品を製造するために使用されることが意図されている物質は、シリコンカーバイド（ＳｉＣ）である。シリコンカーバイドは、ポリタイプとも呼称される異なる結晶形態がある。最も一般的なポリタイプは、立方晶系ポリタイプ（ポリタイプ３Ｃ－ＳｉＣ）、六方晶系ポリタイプ（ポリタイプ４Ｈ－ＳｉＣおよび６Ｈ－ＳｉＣ）、及び菱面体晶系ポリタイプ（ポリタイプ１５Ｒ－ＳｉＣ）である。
シリコン基板上に設けられる同様の装置と比較して、シリコンカーバイド基板上に設けられる電子装置は、導通における低い出力抵抗、低いリーク電流、高い動作温度、及び高い動作周波数等の多数の利点を有している。特に、ＳｉＣショットキーダイオードは、一層高いスイッチング性能を示しており、ＳｉＣ電子装置を特に高周波数適用例に好適なものとしている。現在の適用例では、電気的特性及び装置の長期信頼性の条件を課している。
他のポリタイプと比較して製造が一層容易であるために、４Ｈ－ＳｉＣが基板として一般的に使用されている。しかしながら、４Ｈ－ＳｉＣのバンドギャップは、３Ｃ－ＳｉＣ（２．３ｅＶ）又はシリコン（１．１２ｅＶ）の対応するバンドギャップと比較して一層大きく（３．２ｅＶ）、３Ｃ－ＳｉＣ又はシリコンと比較して４Ｈ－ＳｉＣを幾つかの電子的適用例に対して魅力がないものとさせている。例えば、ショットキーバリアダイオードの場合には、ショットキーバリアハイト（ＳＢＨ）値を制御することの可能性は、エネルギ消費を減少させ且つ導通損失を最小化させるために重要な側面である。そのために、金属／３Ｃ－ＳｉＣ又は金属／Ｓｉコンタクトの実現は、金属／４Ｈ－ＳｉＣコンタクトのＳＢＨ値と比較して一層低いＳＢＨ値とさせ、一層効率的なショットキーダイオードを製造することを可能としている。
更に、ＳｉＣのブレークダウン電圧も、シリコンのものよりも一層大きい。それは、ＳｉＣの臨界的電界がシリコンのものよりも約１０倍一層大きいという事実に起因している。一般的に、４Ｈ－ＳｉＣの基板（バルク）上に装置を製造することに関連する更なる利点は、ブレークダウン電圧における利点を維持することであるが、例えば、ショットキーコンタクトの障壁高さにおける減少を達成するためには、その表面上に一層低いバンドギャップを有する物質（例えば、シリコン又は３Ｃ－ＳｉＣ）を有することである。即ち、逆バイアスにおける利点を維持し且つ順方向バイアスにおける電圧降下を最適化させることが望ましい。
図１は、参照番号１を付した接合バリアショットキー（ＪＢＳ）装置、又は、同様に、合体型ＰＮショットキー（ＭＰＳ）ダイオードをＸ，Ｙ，Ｚ軸からなるカーテシアン（３軸）参照系における横断面図で示している。図１の装置は、必ずしも既知の技術ではなく、以後、一般性を失うこと無しに、ＪＢＳ装置１を参照することとする。
ＪＢＳ装置１は、第１ドーパント濃度（例えば、１×１０１９び１×１０２２子数／ｃｍ３間）と、例えば２ｍΩ・ｃｍ及び４０ｍΩ・ｃｍの間の固有抵抗と、表面３ｂと反対側の表面３ａと、５０μｍ及び３５０μｍの間でより特定的には１６０μｍ及び２００μｍの間で例えば１８０μｍに等しい厚さとを有しているＮ型にドープされている４Ｈ－ＳｉＣの基板３；該第１ドーパント濃度よりも一層低い第２ドーパント濃度（例えば、１×１０１４び１×１０１６子数／ｃｍ３間）で該基板３の表面３ａ上を延在しており５及び１５μｍの間の厚さを有しているＮ型４Ｈ－ＳｉＣのドリフト層（エピタキシャル成長されている）２；該基板３の表面３ｂ上を延在しているオーミックコンタクト領域６（例えば、ニッケルシリサイド）；該オーミックコンタクト領域６上を延在している例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕからなるカソードメタリゼーション７；該ドリフト層２の上部表面２ａ上を延在している例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕからなるアノードメタリゼーション８；該アノードメタリゼーション８を保護するために該アノードメタリゼーション８上のパッシベーション層１９；該ドリフト層２の該上部表面２ａに面しており且つ各々がＰ型の夫々の注入領域９’とオーミックコンタクト９”とを包含している該ドリフト層２内の複数個の接合バリア（ＪＢ）要素９；及び該ＪＢ要素９を取り囲んでいる（設計仕様に依存して完全に又は部分的に）特にＰ型注入領域である端部終端領域又は保護リング１０（オプション）を包含している。
ショットキーダイオード１２は、ドリフト層２とアノードメタリゼーション８との間の界面に形成されている。特に、ショットキー（半導体－金属）接合は、アノードメタリゼーション８の夫々の部分と直接電気的コンタクトをしているドリフト層２の部分によって形成される。
ＪＢ要素９及びショットキーダイオード１２を包含しているＪＢＳ装置１の領域（即ち、保護リング１０内に閉じ込められている領域）はＪＢＳ装置１の活性区域４である。
図２Ａ及び２Ｂを参照すると、図１のＪＢＳ装置１の製造ステップが、ドリフト層２内に、例えばボロン又はアルミニウム等の第２導電型（Ｐ）を有するドーピング種のマスク型注入のステップを提供している（図２Ａ）。該注入は、図２Ａにおいて矢印１８で示している。該注入に対してマスク１１が使用されるが、それは、特に、シリコン酸化物又はＴＥＯＳのハードマスクである。１例示的実施例においては、該注入ステップは、注入エネルギが１０ｋｅＶと４００ｋｅＶとの間であってドーズが１×１０１２子数／ｃｍ２１×１０１５子数／ｃｍ２の間での第２導電型を有しているドーピング種の１つ又はそれ以上の注入を包含している。
従って、注入領域９’と端部終端領域１０とが形成される。注入領域９’及び端部終端領域１０は、表面から測定した場合に０．２μｍ及び１μｍの間の深さを有している。
次いで、図２Ｂを参照すると、マスク１１を除去し、且つ図２Ａのステップにおいて注入したドーピング種を活性化させるために熱アニーリングステップを実施する。その熱アニーリングステップは、例えば、１６００℃よりも一層高い温度（例えば、１７００及び１９００℃の間で、幾つかの場合には、それよりも一層高い）にある炉中において実施される。
図３Ａ－３Ｃを参照すると、次いで、オーミックコンタクト９”を形成するための更なるステップが実施される。図３Ａを参照すると、注入領域９’以外のドリフト層２の（及び、存在している場合には、端部終端領域１０の）表面領域を被覆するためにシリコン酸化物又はＴＥＯＳの付着マスク１３を形成する。即ち、マスク１３は、注入領域９’において（及び、オプションとして、端部終端領域１０の少なくとも１部分において）貫通開口１３ａを有している。次いで、図３Ｂを参照すると、該マスク１３上及び該貫通開口１３ａ内においてニッケル付着を実施する（図３Ｂにおける金属層１４）。そのように付着されたニッケルは、該貫通開口１３ａを介して、注入領域９’及び端部終端領域１０に到達し且つコンタクトする。
図３Ｃを参照すると、高温（１分乃至１２０分の時間期間に対して７００℃及び１２００℃の間）においてのその後の熱アニーリングが、該貫通開口１３ａにおいてドリフト層２のシリコンカーバイド（４Ｈ－ＳｉＣ）と付着されたニッケルとの間の化学反応によって、ニッケルシリサイドのオーミックコンタクト９”が形成されることを可能とさせる。実際に、その付着されたニッケルは、それがドリフト層２の表面物質とコンタクトしている箇所において反応して、Ｎｉ２ｉ（即ち、オーミックコンタクト）を形成する。その後、マスク１３上に延在している金属を除去し且つマスク１３を除去するステップが実施される。
該オーミックコンタクトを形成した後に、この方法は、オーミックコンタクト９”と直接電気的コンタクトをしてドリフト層２の上部表面２ａ上に例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８を（例えば、付着によって）形成する。次いで、パッシベーション層１９がアノードメタリゼーション８上に形成されて該アノードメタリゼーションを保護する。その結果、夫々のショットキーダイオード１２が、注入領域９’の横方向でドリフト層２とアノードメタリゼーション８との間の界面に形成される。特に、ショットキー（半導体－金属）接合が、ＪＢ要素９の間で、アノードメタリゼーション８の夫々の部分と直接電気的コンタクトをしているドリフト層２の部分によって形成される。
本発明の目的とするところは、従来技術の欠点を解消するような、３Ｃ－ＳｉＣ内に少なくとも部分的に形成された電子装置及び該３Ｃ－ＳｉＣ電子装置を製造する方法を提供することである。
本発明によれば、電子装置を製造する方法及びそにより提供される電子装置が特許請求の範囲に記載される如くに提供される。
本発明をより良く理解するために、添付の図面を参照して、純粋に非制限的な例によって、その好適実施例について以下に説明する。
本発明の目的ではない実施例に基づくＪＢＳ又はＭＰＳ装置の断面図。 本発明の目的ではない実施例に基づく図１の装置を製造する中間ステップを示した断面図。 本発明の目的ではない実施例に基づく図１の装置を製造する中間ステップを示した断面図。 本発明の目的ではない実施例に基づく図２Ａ及び２Ｂのステップの後に図１の装置のオーミックコンタクトを形成するためのステップを示した断面図。 本発明の目的ではない実施例に基づく図２Ａ及び２Ｂのステップの後に図１の装置のオーミックコンタクトを形成するためのステップを示した断面図。 本発明の目的ではない実施例に基づく図２Ａ及び２Ｂのステップの後に図１の装置のオーミックコンタクトを形成するためのステップを示した断面図。 本発明の１実施例に基づくＪＢＳ又はＭＰＳ装置を示した断面図。 本発明の１実施例に基づく図４の装置を製造する中間ステップを示した断面図。 本発明の１実施例に基づく図４の装置を製造する中間ステップを示した断面図。 図５Ａ及び５Ｂの実施例の代替例としての本発明の更なる実施例に基づく図４の装置を製造する中間ステップを示した断面図。 図５Ａ及び５Ｂの実施例の代替例としての本発明の更なる実施例に基づく図４の装置を製造する中間ステップを示した断面図。 図５Ａ及び５Ｂの実施例の代替例としての本発明の更なる実施例に基づく図４の装置を製造する中間ステップを示した断面図。 図５Ａ及び５Ｂの実施例の代替例としての本発明の更なる実施例に基づく図４の装置を製造する中間ステップを示した断面図。 本発明の更なる実施例に基づくＪＢＳ又はＭＰＳ装置を示した断面図。 本発明の１実施例に基づく図１の装置を製造する中間ステップを示した断面図。 本発明の１実施例に基づく図１の装置を製造する中間ステップを示した断面図。 本発明の１実施例に基づく図１の装置を製造する中間ステップを示した断面図。 本発明の別の実施例に基づくＪＢＳ装置を示した断面図 本発明の別の実施例に基づく図９の装置を製造する中間ステップを示した断面図。 本発明の別の実施例に基づく図９の装置を製造する中間ステップを示した断面図。 本発明の別の実施例に基づく図９の装置を製造する中間ステップを示した断面図。 本発明の別の実施例に基づく図９の装置を製造する中間ステップを示した断面図。 本発明の更なる別の実施例に基づくトランジスタのゲート端子を有する装置を示した断面図。
図４は、本発明の１実施例に基づくＪＢＳ装置５０を、図１のＸ，Ｙ，Ｚ軸からなるカーテシアン（３軸）参照系における横断面で、示している。図４の描画は同様にＭＰＳ装置（ダイオード）に関するものである（以後、一般性を喪失すること無しに専らＪＢＳ装置について言及する）。
図１のＪＢＳ装置１と共通の要素には同じ参照番号を付してあり、更なる説明は割愛する。
ＪＢＳ装置５０は、第１ドーパント濃度を有するＮ型４Ｈ－ＳｉＣの基板３；第２ドーパント濃度を有しているＮ型４Ｈ－ＳｉＣの（エピタキシャル）ドリフト層２；表面２ａ上の立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２；該３Ｃ－ＳｉＣ層５２上を延在している例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８；該アノードメタリゼーション８上のパッシベーション層１９；該３Ｃ－ＳｉＣ層５２との界面においてドリフト層２の上部表面２ａに面しており該ドリフト層２内の複数個の注入領域９’；夫々の注入領域９’において該３Ｃ－ＳｉＣ層を介して延在しており且つそれらと共に夫々のＪＢ要素５９を形成している複数個のオーミックコンタクト５４；該ＪＢ要素９を完全に又は部分的に取り囲んでいる、特にＰ型注入領域である、端部終端領域又は保護リング１０（オプション）；該基板３の表面３ｂ上を延在しているオーミックコンタクト領域又は層６（例えば、ニッケルシリサイド）；該オーミックコンタクト領域６上を延在している例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕのカソードメタリゼーション７；を包含している。
一つ又はそれ以上のショットキーダイオード５７が、注入領域９’の横で３Ｃ－ＳｉＣ層５２及びアノードメタリゼーション８の間の界面において延在している。特に、一つ又はそれ以上のショットキー（半導体－金属）接合が、アノードメタリゼーション８の夫々の部分と直接電気的コンタクトしている３Ｃ－ＳｉＣ層５２の夫々の部分によって形成されている。
ＪＢ要素５９及びショットキーダイオード５７を包含しているＪＢＳ装置５０の領域（即ち、存在する場合に、保護リング１０によって閉じ込められる領域）が、ＪＢＳ装置５０の活性区域４である。
図５Ａ及び５Ｂは、本発明の１実施例に基づくＪＢＳ装置５０を製造する中間ステップを、図２Ａ－２Ｂ，３Ａ－３Ｃ，及び４のＸ，Ｙ，Ｚ軸からなるカーテシアン（３軸）参照系における横断面で示している。
特に、図２Ａ及び２Ｂのステップ（ここでは更なる説明は割愛する）を実施した後に、図５Ａに示したように、ドリフト層２の表面２ａ上に立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２を形成（例えば、成長）させるステップを実施する。
４Ｈ－ＳｉＣ基板／層上の３Ｃ－ＳｉＣの成長はそれ自身既知である。この目的のための方法は蒸気－液体－固体（ＶＬＳ）メカニズムとして知られており、例えば、Ｓｏｕｅｉｄａｎ Ｍ． ｅｔ ａｌ．「６Ｈ－ＳｉＣ（０００１）上に３Ｃ－ＳｉＣ単一ドメイン層を成長させる蒸気－液体－固体メカニズム（Ａ Ｖａｐｏｒ－Ｌｉｑｕｉｄ－Ｓｏｌｉｄ Ｍｅｃｈａｎｉｓｍ ｆｏｒ Ｇｒｏｗｉｎｇ ３Ｃ－ＳｉＣ Ｓｉｎｇｌｅ－Ｄｏｍａｉｎ Ｌａｙｅｒｓ ｏｎ ６Ｈ－ＳｉＣ（０００１））」、アドバンスト・ファンクショナル・マテリアルズ、１６巻、９７５－９７９頁、２００６年５月２日、に記載されている。
別の方法は、昇華エピタキシー（ＳＥ）として知られており、例えば、Ｖａｌｄａｓ Ｊｏｋｕｂａｖｉｃｉｕｓ ｅｔ ａｌ．「オフ配向４Ｈ－ＳｉＣ基板上の３Ｃ－ＳｉＣの横方向拡大成長メカニズム（Ｌａｔｅｒａｌ Ｅｎｌａｒｇｍｅｎｔ Ｇｒｏｗｔｈ Ｍｅｃｈａｎｉｓｍ ｏｆ ３Ｃ－ＳｉＣ ｏｎ Ｏｆｆ－Ｏｒｉｅｎｔｅｄ ４Ｈ－ＳｉＣ Ｓｕｂｓｔｒａｔｅｓ）」、クリスタルグロースアンドデザイン、２０１４ １４（１２）、６５１４－６５２、に記載されている。
別の方法は、Ｒｏｓｉｔｓａ Ｙａｋｉｍｏｖａ ｅｔ ａｌ．「六方晶系ポリタイプ上の３Ｃ－ＳｉＣの成長、欠陥、及びドーピング（Ｇｒｏｗｔｈ、Ｄｅｆｅｃｔｓ ａｎｄ Ｄｏｐｉｎｇ ｏｆ ３Ｃ－ＳｉＣ ｏｎ Ｈｅｘａｇｏｎａｌ Ｐｏｌｙｔｙｐｅｓ）」、ＥＣＳジャーナル・オブ・ソリッドステート・サイエンス・アンド・テクノロジー、６巻、１０番、７４１頁、２０１７年１１月から知られている。
次いで、図５Ｂを参照すると、本方法は、図５Ｂの実施例に対して適合された図３Ａ－３Ｃを参照して既に説明したプロセスを利用して、オーミックコンタクト５４を形成するステップで進行する。特に、この場合に、マスク１３が３Ｃ－ＳｉＣ層５２上に形成され、且つ貫通開口１３ａが３Ｃ－ＳｉＣ層５２に到達するまで延在する。従って、金属層１４が３Ｃ－ＳｉＣ層５２に到達するまで延在する。
該オーミックコンタクトの形成は、開口１３ａ内にニッケルを付着させることが関与する。そのように付着されたニッケルは３Ｃ－ＳｉＣ層５２に到達し且つコンタクトする。その後の高温熱処理（１分乃至１２０分の時間期間の間７００℃と１２００℃との間）が、開口１３ａにおいて付着したニッケルとシリコンカーバイド（３Ｃ－ＳｉＣ）との間の化学反応によるニッケルシリサイドオーミックコンタクト５４の形成を可能とさせる。
代替的に、注入領域９’においてドリフト層２まで延在する開口１３ａを形成することが可能である。この場合においての該オーミックコンタクトの形成は、注入領域９’に到達するまで開口１３ａ内にニッケルを付着させることが関与する。
図５Ｂのステップの後に、本方法は、オーミックコンタクト５４と直接電気的にコンタクトして３Ｃ－ＳｉＣ層５２上に、例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８を形成する（例えば、付着により）ステップで進行する。次いで、パッシベーション層１９をアノードメタリゼーション８上に形成してそれを保護する。その結果、オーミックコンタクト５７の横で、３Ｃ－ＳｉＣ層５２とアノードメタリゼーション８との間の界面に夫々のショットキーダイオード５７が形成される。
図６Ａ－６Ｄは、３Ｃ－ＳｉＣ層５２を形成するための更なる方法を示している。
この場合には、例えば、Ｃｈｏｉ， Ｉ．、Ｊｅｏｎｇ， Ｈ．、Ｓｈｉｎ， Ｈ． ｅｔ ａｌ．「シリコンカーバイドのレーザー誘起型相分離（Ｌａｓｅｒ－ｉｎｄｕｃｅｄ ｐｈａｓｅ ｓｅｐａｒａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）」、ネイチャーコミュニケーションズ ７，１３５６２（２０１６）に記載されているように、ドリフト層２の４Ｈ－ＳｉＣ物質の溶融及び再固化（結晶化）によって、ドリフト層２の表面２ａ上に立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２を形成するステップが発生する場合がある。
図６Ａに例示したように、このプロセスは、４Ｈ－ＳｉＣのドリフト層２上３Ｃ－ＳｉＣ層５２と、該３Ｃ－ＳｉＣ層５２上のシリコン層５６と、該シリコン層５６上のカーボンリッチ層５８（例えば、グラファイトからなるか又はグラファイトを包含しているか又はグラファイト層（複数）を包含している）とを包含する積層体６０を形成することとなる。１実施例において、該３Ｃ－ＳｉＣ層５２は１０及び２００ｎｍの間の厚さを有しており、且つ該シリコン層５６は５及び１００ｎｍの間の厚さを有しており、且つ該カーボンリッチ層は５及び１００ｎｍの間の厚さを有している。
このプロセスは、上部表面２ａにおいてドリフト層２の一部の結晶変化を発生させるので、積層体６０を形成した後に、ドリフト層２は減少された厚さを有することとなる。本発明者等が検証したところでは、この溶融及び結晶化ステップは、電気的又は機能的観点から、注入領域９’を損傷することはない。
３Ｃ－ＳｉＣ層５２及びシリコン層５６は、４Ｈ－ＳｉＣのドリフト層２と実質的に同一のドーピングを有している。何故ならば、該溶融及び結晶化ステップはドリフト層２内に既に存在しているドーパントのドーズの修正を生じることはないからである。
ドリフト層２の４Ｈ－ＳｉＣ物質の溶融は、特に、レーザーを介して実施されるが、その形態及び動作パラメータは以下の通りである。
２４０及び７００ｎｍの間の波長で、特に３０８ｎｍ；
２０ｎｓと５００ｎｓとの間のパルス期間で、特に１６０ｎｓ；
パルス数は１及び１６の間で、特に４；
エネルギ密度は１．６及び４Ｊ／ｃｍ２間で、特に２．６Ｊ／ｃｍ２上部表面２ａのレベルで考察）；及び
温度は１４００℃と２６００℃との間で、特に２２００℃（表面２ａの）レベルで考察）。
正面側２ａのレベルにおいてのビーム１０２のスポットの面積は、例えば、０．７及び１．５ｃｍ２間である。
溶融ステップの後に、溶融されている部分の結晶化が、２００及び６００ｎｓの間の時間で１６００及び２６００℃の間の温度で発生する。従って、前述した積層体６０が形成される。
次いで、図６Ｂを参照すると、カーボンリッチ層５８及びその下側のシリコン層５６の酸化ステップを実施して、夫々の酸化した層を形成する。このステップは、ウエハを８００℃の温度にある炉内に６０分間挿入することによって実施する。このことは、カーボンリッチ層５８とシリコン層５６の両方の酸化を促進させる。本発明者等が知得したところでは、３Ｃ－ＳｉＣ層５２の、及び基板３及びエピタキシャル層２の４Ｈ－ＳｉＣ物質の対応する酸化は観察されなかった。
次いで、図６Ｃを参照すると、その後の、例えばＢＯＥ（緩衝酸化エッチャント）などの適宜のウエットエッチング溶液中の浸漬が、図６Ｂのステップにおける酸化された層の完全な除去を可能とし、３Ｃ－ＳｉＣ層５２を露出させる。該エッチング化学溶液は、該酸化された層５６，５８の物質を選択的に除去するので、該エッチングは、下側の３Ｃ－ＳｉＣ層５２を除去すること無しに、これらの酸化された層を完全に除去されるまで進行する。
次いで、図６Ｄを参照すると、既に図５Ｂを参照して説明した（即ち、既に説明した適宜の修正を伴って図３Ａ－３Ｃのプロセスに従って）ことに従って、注入領域９’において（及び、存在する場合には、保護リング１０において）３Ｃ－ＳｉＣ層５２を介してオーミックコンタクト５４が形成される。
本発明者等が検証したところでは、適切な形態とされたレーザー源を使用することによって、ドリフト層２の表面部分を溶融させる（上述したように、３Ｃ－ＳｉＣ層５２を形成する目的のために）と共に、同時的に、注入領域９’のドーピング種を活性化させることが可能である。関連するレーザー形態パラメータは以下の通りである。
２．４Ｊ／ｃｍ２上のエネルギ密度（上部表面２ａのレベルで考察）；
１及び１６の間で、例えば４に等しいパルス数；
２０及び５００ｎｓの間で、例えば１６０ｎｓに等しい各パルスの時間期間；及び
２４０及び７００の間で、例えば３０８ｎｍに等しい照射放射の波長。
この実施例においては、図２Ｂを参照して説明した炉内でのドーパントの活性化のステップを省略することが可能である。
図６Ｄのステップの後に、本方法は、オーミックコンタクト５４と直接電気的コンタクトをして、３Ｃ－ＳｉＣ層５２上に、例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８を形成（例えば、付着によって）するステップで進行する。次いで、アノードメタリゼーション８の上にパッシベーション層１９を形成して、該アノードメタリゼーション８を保護する。その結果、オーミックコンタクト５７の横方向で、３Ｃ－ＳｉＣ層５２とアノードメタリゼーション８との間の界面において夫々のショットキーダイオード５７が形成される。
図７は、本発明の１実施例に基づくＪＢＳ装置８０を、図１及び図４のＸ．Ｙ．Ｚ軸からなるカーテシアン（３軸）参照系における横断面図で示している。
図１のＪＢＳ装置１又は図４のＪＢＳ装置５０と共通の要素には同一の参照番号を付してあり、それらの説明は割愛する。
ＪＢＳ装置８０は、第１ドーパント濃度を有しているＮ型４Ｈ－ＳｉＣの基板３；第２ドーパント濃度を有しているＮ型４Ｈ－ＳｉＣの（エピタキシャル）ドリフト層２；表面２ａ上の立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２；該３Ｃ－ＳｉＣ層５２上のシリコン層５６；該シリコン層５６上を延在している例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８；該アノードメタリゼーション８上のパッシベーション層１９；該３Ｃ－ＳｉＣ層５２との界面において該ドリフト層２の上部表面２ａに面しており該ドリフト層２内の複数個の注入領域９’；夫々の注入領域９’において該３Ｃ－ＳｉＣ層５２を介して且つ該シリコン層５６を介して延在しており且つ該後者と共に夫々のＪＢ要素８９を形成している複数個のオーミックコンタクト８４；該ＪＢ要素９を完全に又は部分的に取り囲んでいる特にＰ型注入領域である端部終端領域又は保護リング１０（オプション）；該基板３の表面３ｂ上を延在している（例えば、ニッケルシリサイドの）オーミックコンタクト領域又は層６；該オーミックコンタクト領域６上を延在している例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕのカソードメタリゼーション７；を包含している。
一つ又はそれ以上のショットキーダイオード８７が、該注入領域９’の横方向で、シリコン層５６とアノードメタリゼーション８との間の界面において延在している。特に、一つ又はそれ以上のショットキー（半導体－金属）接合が、アノードメタリゼーション８の夫々の部分と直接電気的コンタクトしているシリコン層５６の夫々の部分によって形成されている。
ＪＢ要素８９及びショットキーダイオード８７を包含するＪＢＳ装置８０の領域（即ち、存在する場合に、保護リング１０内に閉じ込められる領域）がＪＢＳ装置８０の活性区域４である。
図８Ａ―８Ｃは、本発明の１実施例に基づくＪＢＳ装置８０を製造する中間ステップをＸ，Ｙ，Ｚ軸からなるカーテシアン（３軸）参照系における横断面図で示している。
この場合に、立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２及びシリコン層５６を形成するステップは、図５Ａ－５Ｄを参照して既に説明したように、ドリフト層２の４Ｈ－ＳｉＣ物質の溶融及び再固化（結晶化）によって発生する。
図８Ａ（図５Ａに対応する）に示したように、最初に、このプロセスは、図６Ａについて既に説明したものと同じ積層体、即ち４Ｈ－ＳｉＣのドリフト層２上の３Ｃ－ＳｉＣ層５２と、該３Ｃ－ＳｉＣ５２上のシリコン層５６と、該シリコン層５６上のカーボンリッチ（例えば、グラファイトからなるか又はグラファイトを包含しているか又はグラファイト層（複数）を包含している）層５８とを包含している積層体、を形成する。
次いで、図８Ｂを参照すると、下側のシリコン層５６は除去しないがカーボンリッチ層５８を選択的に除去するステップを実行する。このステップは、例えば、酸素環境中においてのプラスマエッチングプロセスによって実施される。グラファイトを選択的に除去するためのその他の化学物質又は方法を使用することが可能である。
次いで、図８Ｃを参照すると、注入領域９’において（及び、存在する場合には、保護リング１０において）シリコン層５６及び３Ｃ－ＳｉＣ層５２を介してオーミックコンタクト８４が形成される。そのために、図３Ａ－３Ｃを参照して既に説明したプロセスをここで説明した場合に適合すべく適宜修正して使用する。特に、この場合には、マスク１３がシリコン層５６上に形成され且つ貫通開口１３ａがシリコン層５６に到達するまで延在する。従って、金属層１４はシリコン層５６に到達するまで延在する。
該オーミックコンタクトの形成は、開口１３ａ内にニッケルを付着させることが関与する。その後の高温熱処理（１分乃至１２０分の時間期間の間７００℃及び１２００℃の間）が、開口１３ａにおいて付着したニッケルと層５２におけるシリコンとの間の化学反応によってニッケルシリサイドからなるオーミックコンタクト８４を形成することを可能とする。
本発明者等が検証したところでは、適切な形態とされたレーザー源を使用することによって、ドリフト層２の表面部分を溶融させる（上述した如く、３Ｃ－ＳｉＣ層５２及びシリコン層５６を形成する目的のために）と共に、同時的に、注入領域９’のドーピング種を活性化させることが可能である。その場合に関連するレーザー形態パラメータは以下の通りである。
２．４Ｊ／ｃｍ２上のエネルギ密度（上部表面２ａのレベルにおいて考察）；
１及び１６の間で例えば４に等しいパルス数；
２０及び５００ｎｓの間で例えば１６０ｎｓに等しい各パルスの時間期間；
２４０及び７００の間で例えば３０８ｎｍに等しい射出放射の波長。
この実施例においては、図２Ｂを参照して説明した炉中におけるドーパントの活性化ステップは省略することが可能な場合がある。
図８Ｃのステップの後に、本方法は、オーミックコンタクト８４と直接電気的コンタクトをして、シリコン層５６上に、例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８を形成（例えば、付着によって）するステップで進行する。次いで、アノードメタリゼーション８の上にパッシベーション層１９を形成して該アノードメタリゼーションを保護する。その結果、オーミックコンタクト８４の横方向に、シリコン層５６とアノードメタリゼーション８との間の界面に夫々のショットキーダイオード８７が形成される。
図９は、本発明の更なる実施例に基づく電子装置（特に、ＪＢＳ）装置１００を、図７のカーテシアン（３軸）Ｘ，Ｙ，Ｚ参照系において横断面で示している。
図７における装置８０と共通の要素には同一の参照番号を付してあり、詳細な説明は割愛する。
ＪＢＳ装置１００は、第１ドーパント濃度を有しているＮ型４Ｈ－ＳｉＣの基板３；第２ドーパント濃度を有しているＮ型４Ｈ－ＳｉＣのドリフト（エピタキシャル）層２；表面２ａ上の立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２；３Ｃ－ＳｉＣ層５２上のシリコン層５６；シリコン層５６上のカーボンリッチ層５８；カーボンリッチ層５８上を延在している例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕのアノードメタリゼーション８；アノードメタリゼーション８上のパッシベーション層１９；３Ｃ－ＳｉＣ層５２との界面においてドリフト層２の上部表面２ａに面してドリフト層２における複数個の注入領域９’；夫々の注入領域９’において３Ｃ－ＳｉＣ層５２とシリコン層５６とカーボンリッチ層５８とを介して延在しており且つ該注入領域９’と共に夫々のＪＢ要素８９を形成している複数個のオーミックコンタクト１０４；ＪＢ要素８９を完全に又は部分的に取り囲んでおり特にＰ型注入領域である端部終端領域又は保護リング１０（オプション）；基板３の表面３ｂ上に延在しているオーミックコンタクト領域又は層６（例えば、ニッケルシリサイドからなる）；オーミックコンタクト領域６上を延在している例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕのカソードメタリゼーション７；を包含している。
一つ又はそれ以上のショットキーダイオード８７が、注入領域９’の横方向でカーボンリッチ層５８とアノードメタリゼーション８との間の界面に延在している。特に、一つ又はそれ以上のショットキー（半導体－金属）接合が、アノードメタリゼーション８の夫々の部分と直接電気的コンタクトしているカーボンリッチ層５８の部分とによって形成される。注意すべきことであるが、３Ｃ－ＳｉＣ層５２及びシリコン層５６及びカーボンリッチ層５８は、ドリフト層２から形成されるのでドリフト層２のドーピング（Ｎ型）を有しており、従ってそれらは導電性である。
ＪＢ要素８９及びショットキーダイオード８７を包含するＪＢＳ装置１００の領域（即ち、存在する場合に、保護リング１０内に閉じ込められる領域）が、ＪＢＳ装置１００の活性区域４である。
本発明者等が検証したところでは、メタリゼーション８とシリコン層５６とへの間にカーボンリッチ層５８が存在することは、メタリゼーション８からシリコン層５６へ且つシリコン層５６から３Ｃ－ＳｉＣ層５２へ、従ってドリフト層２へ、金属イオン又は金属汚染物が拡散することを防止する機能を有している。
図１０Ａ乃至１０Ｄは、本発明の１実施例に基づいてＪＢＳ装置１００を製造する中間ステップを軸Ｘ，Ｙ，Ｚのカーテシアン（３軸）参照系における横断面図で示している。
この場合には、立方晶系シリコンカーバイド（３Ｃ－ＳｉＣ）層５２，シリコン層５６，及びカーボンリッチ層５８を形成するステップは、図５Ａ－５Ｄ及び図８Ａを参照して上に説明したように、ドリフト層２の４Ｈ－ＳｉＣ物質の溶融及び再固化（結晶化）によって発生する。
図１０Ａ（これは図５Ａ及び図８Ａに対応する）に例示したように、最初に、このプロセスは、４Ｈ－ＳｉＣドリフト層２の上の３Ｃ－ＳｉＣ層５２と、該３Ｃ－ＳｉＣ層５２の上のシリコン層５６と、該シリコン層５６の上のカーボンリッチ層５８（例えば、グラファイトからなるか又はグラファイトを包含するか又はグラファイト層（複数）を包含している）とを包含している前述した積層体（「スタック」）を形成することとなる。
次いで、図１０Ｂを参照すると、カーボンリッチ層５８と、シリコン層５６と、３Ｃ－ＳｉＣ層５２とを横断して、注入領域９’において（及び、存在する場合には、保護リング１０において）、オーミックコンタクト１０４が形成される。このために、図３Ａ－３Ｃを参照して既に説明したプロセスを使用するが、その場合に本実施例に対してそれを適合させるべく適宜修正する。特に、本実施例においては、マスク１３がカーボンリッチ層５８上に形成され、且つ貫通開口１３ａが延在してカーボンリッチ層５８を露出させる。
該オーミックコンタクトの形成は、貫通開口１３ａ内へのニッケル付着が関与する。図１０Ｃを参照すると、その後の高温熱処理（１分乃至１２０分の時間期間の間７００℃及び１２００℃の間）が、層５８内に存在するシリコンと付着したニッケルと間の化学反応によってニッケルシリサイドオーミックコンタクトを形成することを可能とする。
代替的に、貫通開口１３ａはシリコン層５６に到達するまでカーボンリッチ層５８を介して延在し、代替的には、貫通開口１３ａは３Ｃ－ＳｉＣ層５２に到達するまでカーボンリッチ層５８とシリコン層５６とを介して延在し、代替的には、貫通開口１３ａはドリフト層２における注入領域９’に到達するまでカーボンリッチ層５８とシリコン層５６と３Ｃ－ＳｉＣ層５２とを介して延在する。これらすべての可能性のある実施例において、貫通開口１３ａ内に付着されたニッケルは、高温熱処理（１分乃至１２０分の時間期間に対して７００℃及び１２００℃の間）に従って、層５６，５２，２（夫々の実施例に依存して）内に存在するシリコンと付着したニッケルとの間の化学反応によってニッケルシリサイドのオーミックコンタクト１０４を形成する。
本発明者等が検証したところでは、適切な形態とさせたレーザー源を使用することによって、ドリフト層２の表面部分を溶融する（上述した如くに、３Ｃ－ＳｉＣ層５２と、シリコン層５６と、カーボンリッチ層５８とを形成する目的のために）と共に、同時的に、注入領域９’のドーパント種を活性化させることが可能である。その場合の関連するレーザー形態パラメータは以下の通りである。
２．４Ｊ／ｃｍ２以上のエネルギ密度（上部表面２ａのレベルで考察）；
１及び１６の間で例えば４であるパルス数；
２０及び５００ｎｓの間で例えば１６０ｎｓの各パルスの時間期間；
２４０及び７００ｎｍの間で例えば３０８ｎｍの射出放射の波長。
この実施例においては、図２Ｂを参照して説明した炉ドーパント活性化ステップを省略することが可能である。
図１０Ｂにおけるステップの後に、例えばＴｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕからなるアノードメタリゼーション８を形成（例えば、付着によって）するステップを実施し、アノードメタリゼーション８がカーボンリッチ層５８上で且つオーミックコンタクト１０４と直接電気的コンタクトをして形成される。次いで、パッシベーション層１９がアノードメタリゼーション８上に形成されてアノードメタリゼーション８を保護する。その結果、オーミックコンタクト１０４の横方向でカーボンリッチ層５８とアノードメタリゼーション８との間の界面に夫々のショットキーダイオード８７が形成される。その結果、図９の装置１００が得られる。
図１１に示した更なる実施例によれば、３Ｃ－ＳｉＣ層５２と、シリコン層５６と、カーボンリッチ層５８とからなる積層体の形成を、トランジスタ（例えば、ＭＯＳＦＥＴ）のゲート端子を形成するために使用することが可能である。
そのためには、３Ｃ－ＳｉＣ層５２と、シリコン層５６と、カーボンリッチ層５８とからなる積層体を形成した後に、ゲート端子を形成すべき電子装置の少なくとも選択的領域
からカーボンリッチ層５８を除去するステップを実施する。例えば、カーボンリッチ層５８を２個の注入領域９’の間の区域から除去して、下側のシリコン層５６を露出させる。次いで、そのように露出されたシリコン層５６の一部を酸化させるステップを実施して、シリコン酸化物（ＳｉＯ２を形成する。図１１に示した部分５６’がそれである。
シリコン層５６の該酸化された部分５６’がゲート酸化物の機能を有している。その酸化した部分５６’は、平面ＸＹ上の平面図においては、２個の注入領域９’の間に延在しており、オプションとして、該２個の注入領域９’の一部と部分的に重畳する。
従って、金属層が該酸化された部分５６’上に形成されて、ゲートメタリゼーション１１０の機能を有している。
該ＭＯＳＦＥＴのソース領域及びドレイン領域は、Ｐ型注入領域９’内にＮ型注入を行うことによってそれ自身当業者には自明の態様で形成することが可能である。
本開示に基づいて提供されている本発明の特徴を検査することから、本発明によって与えられる利点は明らかである。
特に、前に説明したように、ＪＢ要素及びショットキーコンタクトの形成のための３Ｃ－ＳｉＣ又はシリコン（夫々の実施例において）の減少されたバンドギャップ値から得られる利点と結合して、４Ｈ－ＳｉＣ基板の利点を完全に享受することが可能である。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明はこれらの具体的実施に態様に制限されるべきものではなく、本発明の技術的範囲を逸脱すること無しに、種々の変形及び修正を行うことが可能であることは勿論である。
例えば、図６Ａ及び８Ａを参照して説明した４Ｈ－ＳｉＣを溶融するステップは、注入領域９’が存在しない場合にも実施することが可能である。この場合には、エピタキシャル層２は注入領域９’を収容するものではなく、注入領域９’は、
ｉ）シリコン層５６及びカーボン層５８を除去するステップの後（即ち、夫々の実施例に対して、図６Ｃのステップの直後）に、又は
ｉｉ）カーボンリッチ層５８を除去するステップの後（即ち、夫々の実施例に対して、図８Ｂのステップの直後）に、
形成される。
更に、本発明は、３Ｃ－ＳｉＣＪＢＳ装置の製造に制限されるべきものではなく、例えば、ＭＯＳＦＥＴ（特に、垂直チャンネルＭＯＳＦＥＴ）、ＩＧＢＴ、ＪＦＥＴ、ＤＭＯＳ、合体型ＰＮ－ショットキー（ＭＰＳ）ダイオード、等の一般的な電子装置におけるオーミックコンタクトの形成に敷衍する。３Ｃ－ＳｉＣ層内に垂直ＭＯＳＦＥＴのチャンネルを形成すること（４Ｈ－ＳｉＣ等のその他のＳｉＣポリタイプにおける代わりに）は、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣの間の異なる電子移動度に起因して、装置の出力抵抗に関して著しい利点をもたらす。

Claims (15)

  1. 電子装置（５０；８０）を製造する方法において、
    第１導電型（Ｎ）を有している４Ｈ－ＳｉＣの固体本体（３，２）の正面側（２ａ）に、該第１導電型（Ｎ）とは反対の第２導電型（Ｐ）を有している少なくとも１個の注入領域（９’）を形成するステップ、
    該固体本体（３，２）の該正面側（２ａ）の少なくとも一部を少なくとも該４Ｈ－ＳｉＣ物質の溶融温度までレーザービームを介して加熱するステップ、
    該固体本体（３，２）とコンタクトしている３Ｃ－ＳｉＣ層（５２）と、該３Ｃ－ＳｉＣ層（５２）上のシリコン層（５６）と、該シリコン層（５６）上のカーボンリッチ層（５８）とを重畳して包含する積層体を形成するために該固体本体（３，２）の該溶融部分の冷却及び結晶化を可能とさせるステップ、
    前記積層体を介して該注入領域（９’）へ到達するオーミックコンタクト領域（８４；１０４）を形成するステップ、及び
    該カーボンリッチ層（５８）上方で且つそれと直接コンタクトする導電性物質の第１電気的端子（８）を形成するステップ、
    を包含している方法。
  2. 該第１電気的端子（８）を形成する前記ステップが、該カーボンリッチ層（５８）及び該オーミックコンタクト領域（８４；１０４）の上方で且つ直接コンタクトして金属製物質を付着させることを包含している請求項１に記載の方法。
  3. 該第１電気的端子（８）を形成することが、該第１電気的端子（８）と該カーボンリッチ層（５８）との間にショットキーダイオード（５７；８７）を形成すると共に、同時的に、該第１電気的端子（８）と該オーミックコンタクト領域（５４；８４）との間に接合バリアダイオード（５９；８９）を形成することを包含している請求項１又は２に記載の方法。
  4. 該第１電気的端子（８）が前記接合バリアダイオード及び前記ショットキーダイードとに共通であり、本方法が、該固体本体の正面側（２ａ）とは反対側の裏面側（３ｂ）に前記接合バリアダイオード及び前記ショットキーダイオードに共通の第２電気的端子（７）を形成するステップを更に包含している請求項３に記載の方法。
  5. 該注入領域（９’）に対して横方向に延在している該カーボンリッチ層（５８）の選択部分を除去して下側のシリコン層（５６）の夫々の部分を露出させるステップ、
    該シリコン層（５６）の露出された部分の酸化ステップを実施して酸化した部分（５６’）を形成するステップ、
    該シリコン層（５６）の該酸化した部分の上方で且つそれとコンタクトしてメタリゼーションを形成するステップ、
    を更に包含している請求項４に記載の方法。
  6. 該シリコン層（５６）の前記酸化した部分（５６’）及び前記メタリゼーションが該電子装置のゲート端子を形成する請求項５に記載の方法。
  7. 該固体本体（３，２）の該正面側（２ａ）に第２導電型（Ｐ）を有している付加的な注入領域（９’）を形成するステップを更に包含しており、
    前記付加的な注入領域（９’）が該注入領域（９’）から或る距離に延在しており、
    該カーボンリッチ層（５８）の前記選択部分が該注入領域（９’）と該付加的な注入領域（９’）との間あり、
    該注入領域（９’）と該付加的な注入領域（９’）との間の一方が導電性ソース領域を収容しており、且つ該注入領域（９’）と該付加的な注入領域（９’）との間の他方が該電子装置の導電性ドレイン領域を収容している請求項５に記載の方法。
  8. 電子装置（８０；１００）において、
    第１導電型（Ｎ）を有している４Ｈ－ＳｉＣの固体本体（３，２）、
    該第１導電型（Ｎ）とは反対の第２導電型（Ｐ）を有しており該固体本体（３，２）の正面側（２ａ）に延在している少なくとも１個の注入領域（９’）、
    該正面側（２ａ）上の３Ｃ－ＳｉＣ層（５２）、
    該３Ｃ－ＳｉＣ層（５２）上のシリコン層（５６）、
    該シリコン層（５６）上のカーボンリッチ層（５８）、
    該注入領域（９’）に到達するまで該３Ｃ－ＳｉＣ層（５２）と、該シリコン層（５６）と、該カーボンリッチ層（５８）との厚さ全体を貫通するオーミックコンタクト領域（８４；１０４）、及び
    該カーボンリッチ層（５８）の上方で且つそれとコンタクトしている導電性物質の第１電気的端子（８）、
    を有している装置。
  9. 該固体本体（３，２）が４Ｈ－ＳｉＣであり、且つ該カーボンリッチ層（５８）がグラファイトからなるか、又はグラファイト又は一つ又はそれ以上のグラファイト層を包含している請求項８項に記載の装置。
  10. 該第１電気的端子（８）が、該カーボンリッチ層（５８）と共にショットキーダイオード（８７）を且つ該オーミックコンタクト領域（８４）と共に接合バリアダイオード（８９）を形成する請求項８又は９に記載の装置。
  11. 該第１電気的端子（８）が前記接合バリアダイオード及び前記ショットキーダイオードに共通であり、
    本装置が、該固体本体の該正面側（２ａ）とは反対側の裏面側（３ｂ）に、前記接合バリアダイオード及び前記ショットキーダイオードに共通の第２電気的端子（７）を有している請求項１０に記載の装置。
  12. 前記電子装置（８０）が、合体型ＰｉＮショットキー（ＭＰＳ）装置、接合バリアショットキー（ＪＢＳ）装置、ＭＯＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴ、ＤＭＯＳの内のいずれか一つである請求項８又は９に記載の装置。
  13. 電子装置（１００）において、
    第１導電型（Ｎ）を有している４Ｈ－ＳｉＣの固体本体（３，２）、
    該固体本体（３，２）の正面側（２ａ）に延在しており該第１導電型とは反対の第２導電型（Ｐ）を有しており且つソース端子を包含している第１注入領域（９’）、
    該第１注入領域（９’）から或る距離において該固体本体（３，２）の該正面側（２ａ）において延在しており該第２導電型を有しており且つドレイン端子を包含している第２注入領域（９’）、
    該正面側（２ａ）上の３Ｃ－ＳｉＣ層（５２）、
    該第１及び第２注入領域（９’）の間で該３Ｃ－ＳｉＣ層（５２）上のシリコン酸化物のゲート誘電体、及び
    該ゲート誘電体上方で且つそれと直接コンタクトしている金属物質の電気的ゲート端子（８）、
    を有している装置。
  14. 電子装置（５０；８０）を製造する方法において、
    第１導電型（Ｎ）を有している４Ｈ－ＳｉＣの固体本体（３，２）の正面側（２ａ）に該第１導電型（Ｎ）とは反対の第２導電型（Ｐ）を有している少なくとも１個の注入領域（９’）を形成するステップ、
    該正面側（２ａ）上に３Ｃ－ＳｉＣ層（５２）を形成するステップ、及び
    該注入領域（９’）に到達するまで該３Ｃ－ＳｉＣ層（５２）の厚さ全体を介して延在するオーミックコンタクト領域（５４；８４）を該３Ｃ－ＳｉＣ層（３２）に形成するステップ、
    を包含しており、
    該３Ｃ－ＳｉＣ層（５２）を形成することが、
    少なくとも該４Ｈ－ＳｉＣ物質の溶融温度にまで該固体本体（３，２）の該正面側（２ａ）の少なくとも一部をレーザービームで加熱すること、及び
    該固体本体（３，２）の該溶融部分の冷却及び結晶化を可能として、該固体本体（３，２）とコンタクトしている３Ｃ－ＳｉＣ層（５２）と、該３Ｃ－ＳｉＣ層（５２）上のシリコン層（５６）と、該シリコン層（５６）上のカーボンリッチ層（５８）とを包含する重畳した層からなる積層体を形成する、
    ことを包含しており、
    本方法が、更に、
    該カーボンリッチ層（５８）を酸化するステップ及び該酸化したカーボンリッチ層（５８）をエッチングするその後のステップを実施すること、又は
    該カーボンリッチ層（５８）を選択的に除去するためのエッチングを実施すること、
    の内の一つを包含している該カーボンリッチ層（５８）を完全に除去するステップを有している方法。
  15. 該３Ｃ－ＳｉＣ層（５２）を露出させるために前記シリコン層（５６）も完全に除去するステップを更に有している請求項１４に記載の方法。
JP2023042935A 2022-03-18 2023-03-17 ３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置 Pending JP2023138485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102022000005363 2022-03-18
IT102022000005363A IT202200005363A1 (it) 2022-03-18 2022-03-18 Formazione di un dispositivo elettronico, quale un diodo jbs o mps, basato su 3c-sic, e dispositivo elettronico in 3c-sic

Publications (1)

Publication Number Publication Date
JP2023138485A true JP2023138485A (ja) 2023-10-02

Family

ID=81851328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023042935A Pending JP2023138485A (ja) 2022-03-18 2023-03-17 ３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置

Country Status (4)

Country Link
US (1) US20230299173A1 (ja)
EP (1) EP4246554A1 (ja)
JP (1) JP2023138485A (ja)
IT (1) IT202200005363A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995347B2 (ja) * 2012-03-16 2016-09-21 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
IT202000008167A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic

Also Published As

Publication number Publication date
US20230299173A1 (en) 2023-09-21
IT202200005363A1 (it) 2023-09-18
EP4246554A1 (en) 2023-09-20

Similar Documents

Publication Publication Date Title
US10991821B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5202308B2 (ja) 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
JP5645404B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP5199072B2 (ja) チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法
US9793392B2 (en) Semiconductor device
JP2000106371A (ja) 炭化珪素半導体装置の製造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
EP3896720A1 (en) Ohmic contact formation in a sic-based electronic device, and electronic device
US20230343831A1 (en) DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE
JP2014090057A (ja) 炭化珪素半導体装置
US10453954B2 (en) Semiconductor device having trenches in termination structure region thereof and method for manufacturing the same
CN216719954U (zh) 电子器件和用于制造电子器件的系统
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2023138485A (ja) ３ｃ－ｓｉｃに基づいてｊｂｓ又はｍｐｓ等の電子装置を製造する方法及び３ｃ－ｓｉｃ電子装置
US20230299148A1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
JP2006100779A (ja) 半導体装置およびその製造方法
CN116779659A (zh) 形成基于3C－SiC的电子器件以及3C－SiC电子器件
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
US9728599B1 (en) Semiconductor device
US20220393002A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP2022120263A (ja) 炭化珪素半導体装置
JP5332216B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240308