WO2017026068A1 - 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Download PDF

Info

Publication number
WO2017026068A1
WO2017026068A1 PCT/JP2015/072883 JP2015072883W WO2017026068A1 WO 2017026068 A1 WO2017026068 A1 WO 2017026068A1 JP 2015072883 W JP2015072883 W JP 2015072883W WO 2017026068 A1 WO2017026068 A1 WO 2017026068A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide semiconductor
metal
semiconductor device
manufacturing
Prior art date
Application number
PCT/JP2015/072883
Other languages
English (en)
French (fr)
Inventor
福田　祐介
善之 渡部
俊一 中村
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2016503041A priority Critical patent/JP6165313B2/ja
Priority to US15/314,471 priority patent/US10403497B2/en
Priority to CN201580007867.2A priority patent/CN106575610B/zh
Priority to EP15889428.7A priority patent/EP3336879B1/en
Priority to PCT/JP2015/072883 priority patent/WO2017026068A1/ja
Priority to TW105125738A priority patent/TWI600066B/zh
Publication of WO2017026068A1 publication Critical patent/WO2017026068A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device.
  • a vertical power device when a vertical power device is formed on a silicon carbide semiconductor substrate, when forming an electrode for connecting the power device to an external electric circuit, for example, a drain electrode, the silicon carbide semiconductor substrate and the drain electrode In order to reduce the contact resistance with the silicon carbide semiconductor substrate, it is desired to form an ohmic electrode on the silicon carbide semiconductor substrate.
  • a method of forming a Ni silicide layer on a silicon carbide semiconductor substrate by performing a silicide process of forming a Ni thin film on a silicon carbide semiconductor substrate and then performing a heat treatment has been reported.
  • heat treatment at 1000 ° C. or higher is required to form Ni silicide layers by reacting Ni derived from a Ni thin film and Si derived from a silicon carbide semiconductor substrate, and the silicon carbide semiconductor substrate If an element is formed in advance, there is a problem that the element is destroyed.
  • an element (MOS structure) (not shown) is formed on the first main surface 912 of the silicon carbide semiconductor substrate 910 (see FIGS. 10A and 10B), and then the silicon carbide semiconductor substrate.
  • protective film 916 is formed on first main surface 912 of 910
  • unevenness is formed on second main surface 914 by polishing second main surface 914 of silicon carbide semiconductor substrate 910 (see FIG. 10C).
  • a metal thin film 918 (for example, a Ni thin film) made of a metal capable of forming a silicide is formed on the second main surface 914 (see FIG.
  • a metal silicide layer 920 is formed between the silicon carbide semiconductor substrate 910 and the metal thin film 918 to form an ohmic electrode 924 (see FIG. 11A).
  • a drain electrode 926 is formed on the ohmic electrode 924 (see FIG. 11B), and a source is formed on the first main surface 912 side of the silicon carbide semiconductor substrate 910.
  • An electrode 928 and a gate electrode are formed (see FIG. 11C) to manufacture a power MOSFET.
  • the metal silicide layer is formed by irradiating the laser beam in the ultraviolet region, unlike the first method described above, a high-temperature heat treatment is not required, and the silicon carbide semiconductor substrate Even if the element is formed in advance, the element is not destroyed, and the ohmic electrode can be formed after the element is formed on the silicon carbide semiconductor substrate.
  • the present invention has been made to solve the above-described problems, and is a silicon carbide semiconductor capable of producing an ohmic electrode having no problem of carbon deposition and excellent in resistance characteristics and adhesion characteristics at a low production cost.
  • An object of the present invention is to provide a device manufacturing method and a silicon carbide semiconductor device.
  • a method for manufacturing a silicon carbide semiconductor device of the present invention provides a silicon carbide semiconductor substrate having a first main surface that is an element forming surface and a second main surface that is the opposite surface of the first main surface.
  • a laser beam irradiation step for forming a metal carbide on the interface between the metal thin film and the metal-containing by-product layer that may be formed on the surface side of the metal carbide by etching with a non-oxidizing chemical solution.
  • Metal carbide surface An etching step for exposed, and an electrode layer forming step of forming an electrode layer on the metal carbide, characterized in that it comprises in that order.
  • the metal capable of forming the metal carbide is one or more metals selected from the group consisting of Ti, Ta, W and Mo and alloys thereof. Preferably it consists of.
  • the metal capable of forming the metal carbide is preferably made of Ti or a Ti alloy.
  • the laser beam in the visible region or the infrared region is a green laser beam (wavelength: 532 nm).
  • the metal carbide can be formed on a boundary surface between the silicon carbide semiconductor substrate and the metal thin film, and the laser beam transmitted through the metal thin film It is preferable that the laser light irradiation step is performed under such a condition that the temperature on the first main surface side of the silicon carbide semiconductor substrate does not become higher than the maximum process temperature at the time of forming the element.
  • the above conditions include laser beam power, laser beam wavelength, laser beam spot diameter, laser beam aperture angle, laser beam scanning speed, laser beam irradiation method (continuous or intermittent irradiation), metal Conditions relating to the thickness of the thin film, the thickness of the semiconductor substrate, and the like are included.
  • the thickness of the metal thin film formed in the metal thin film forming step is preferably in the range of 50 nm to 350 nm.
  • the amount of laser light reaching a depth of 50 nm from the boundary surface between the silicon carbide semiconductor substrate and the metal thin film is 10% or less. It is preferable to start the laser beam irradiation process under conditions.
  • silicon oxide that may be formed on the surface side of the metal carbide may be removed by etching with the non-oxidizing chemical solution. preferable.
  • the polishing step is performed so that the arithmetic average roughness Ra of the second main surface is in a range of 30 nm to 300 nm.
  • the laser beam irradiation step is performed under a condition that the laser beam is not irradiated onto a scribe line.
  • a silicon carbide semiconductor device includes a silicon carbide semiconductor substrate having a first main surface which is an element forming surface and a second main surface which is an opposite surface of the first main surface and which is an uneven surface. And a metal carbide formed (positioned) on the second main surface of the silicon carbide semiconductor substrate, and an electrode layer formed (positioned) on the metal carbide.
  • an ohmic electrode can be formed by forming a metal carbide by irradiating a metal thin film made of a metal capable of forming a metal carbide with laser light in a visible region or an infrared region. Therefore, there is no problem of carbon deposition.
  • the metal carbonization reaction can be sufficiently advanced, and the resistance characteristics of the ohmic electrode In addition, the adhesion characteristics are difficult to deteriorate.
  • a device that irradiates laser light in the visible region or infrared region is less expensive than a device that irradiates laser light in the ultraviolet region. Manufacturing cost is reduced.
  • the method for manufacturing a silicon carbide semiconductor device of the present invention is a method for manufacturing a silicon carbide semiconductor device capable of manufacturing an ohmic electrode having no problem of carbon deposition and excellent in resistance characteristics and adhesion characteristics at a low manufacturing cost. It becomes.
  • the silicon carbide semiconductor device of the present invention can be manufactured by the above-described method for manufacturing a silicon carbide semiconductor device, the silicon carbide semiconductor device includes an ohmic electrode that has no problem of carbon deposition and has excellent resistance characteristics and adhesion characteristics. It becomes an inexpensive silicon carbide semiconductor device.
  • FIG. 1A to 1D are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 1.
  • FIG. 2A to 2D are process diagrams. In FIG. 1 and FIG. 2, the illustration of the peripheral withstand voltage structure is omitted for simplification of the drawings. It is a figure which shows the attenuation coefficient of the metal (Ti, Ni, Mo, W) in an ultraviolet region, a visible region, and a near infrared region. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 2.
  • FIG. 1A to 1D are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 1.
  • FIG. 2A to 2D are process diagrams. In FIG. 1 and FIG. 2, the illustration of the peripheral withstand voltage structure is omitted for simplification of the drawings. It is a figure which shows the attenuation coefficient of
  • FIG. 4A to 4D are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 2.
  • FIG. FIG. 5A to FIG. 5D are process diagrams. 4 and 5, the illustration of the peripheral withstand voltage structure is omitted for simplification of the drawings. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 3.
  • FIG. 6A to 6D are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 3.
  • FIG. 7A to FIG. 7D are process diagrams. 6 and 7, the element structure and the peripheral withstand voltage structure are not shown for simplification of the drawings.
  • FIG. 8A to FIG. 8C are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the silicon carbide semiconductor device which concerns on Embodiment 4.
  • FIG. 9A to FIG. 9C are process diagrams. In FIGS. 8 and 9, the element structure is not shown for simplification of the drawings. It is a figure shown in order to demonstrate the manufacturing method of the conventional silicon carbide semiconductor device.
  • FIG. 10A to FIG. 10D are process diagrams. It is a figure shown in order to demonstrate the manufacturing method of the conventional silicon carbide semiconductor device.
  • FIG. 11A to FIG. 11C are process diagrams. 10 and 11, illustration of the element structure and the peripheral withstand voltage structure is omitted for simplification of the drawings.
  • the first embodiment relates to a pn diode.
  • a silicon carbide semiconductor substrate preparation step, a polishing step, a metal thin film formation step, a laser light irradiation step, an etching step, and an electrode layer formation step are performed in this order. Including.
  • the method for manufacturing the silicon carbide semiconductor device according to the first embodiment will be described in detail with reference to FIGS. 1 to 3.
  • Silicon carbide semiconductor substrate preparation step In the silicon carbide semiconductor substrate preparation step, a silicon carbide semiconductor substrate 110 having a first main surface 112 that is an element formation surface and a second main surface 114 that is the opposite surface of the first main surface 112 is prepared. It is a process to do. First, from the first main surface side (in this case, the surface side of silicon carbide epitaxial layer 110) of silicon carbide semiconductor substrate 110 in which n ⁇ type silicon carbide epitaxial layer 110b is stacked on n + type silicon carbide semiconductor substrate 110a. A p + type diffusion layer 110c is formed by diffusion of the p type impurity.
  • a peripheral breakdown voltage structure (not shown) is formed on the first main surface of silicon carbide semiconductor substrate 110 (in this case, the surface of silicon carbide epitaxial layer 110). Thereby, a pn junction and a peripheral breakdown voltage structure are formed on the first main surface 112 side of the silicon carbide semiconductor substrate 110, and the first main surface 212 becomes an element formation surface (FIGS. 1A and 1B). reference.). In this case, the pn junction and the peripheral breakdown voltage structure correspond to the element of the present invention.
  • polishing Step After forming protective film 116 for protecting the element on first main surface 112 of silicon carbide semiconductor substrate 110, silicon carbide semiconductor substrate 110 is polished from the second main surface 114 side, thereby forming first. 2 Concavities and convexities are formed on the main surface 114 (see FIG. 1C). At this time, the polishing step is performed so that the arithmetic average roughness Ra of the second main surface 114 is in the range of 30 nm to 300 nm.
  • the reason why the polishing process is performed so that the arithmetic average roughness Ra of the second main surface 114 is in the range of 30 nm to 300 nm is as follows. That is, when the arithmetic average roughness Ra of the second main surface 114 is set to 30 nm or more, the surface area of the second main surface increases, and the metal carbonization reaction easily proceeds in the laser light irradiation process described later. Since the laser beam is easily scattered in the laser beam irradiation process described later, the intensity of the green laser beam reaching the first main surface 112 of the silicon carbide semiconductor substrate 110 is reduced, and as a result, the temperature of the element is not increased. This is because the element is hardly destroyed.
  • arithmetic average roughness Ra of second main surface 114 is larger than 300 nm, silicon carbide semiconductor substrate 110 is liable to break, which is not preferable. From these viewpoints, it is more preferable to perform the polishing step so that the arithmetic average roughness Ra of the second main surface 114 is in the range of 50 nm to 200 nm.
  • irregularities may be simply formed on second main surface 114 of silicon carbide semiconductor substrate 110, or the thickness of silicon carbide semiconductor substrate 110 is reduced (for example, from 400 ⁇ m to 70 ⁇ m). In addition, irregularities may be formed on second main surface 114 of silicon carbide semiconductor substrate 110.
  • a metal thin film 118 made of a metal capable of forming a metal carbide is formed on the second main surface 114 of the silicon carbide semiconductor substrate 110 by a CVD method or a sputtering method (see FIG. 1D). ).
  • a Ti thin film is used as the metal thin film 118, and the thickness of the metal thin film 118 is set in the range of 50 nm to 350 nm.
  • the reason why the thickness of the metal thin film 118 is in the range of 50 nm to 350 nm is as follows. That is, when the thickness of the metal thin film 118 is less than 50 nm, a sufficient amount of metal carbide may not be formed as an ohmic electrode in the next laser light irradiation step, and the power for attenuating the green laser light may be reduced. This is because the intensity of the green laser light reaching the first main surface 112 of the silicon carbide semiconductor substrate 110 is high, and as a result, the temperature of the element becomes high and the element is easily destroyed, which is not preferable.
  • the thickness of the metal thin film 118 is greater than 350 nm, the intensity of the green laser light reaching the interface between the silicon carbide semiconductor substrate 110 and the metal thin film 118 is reduced, and as a result, sufficient as an ohmic electrode This is because the amount of metal carbide may not be formed, which is not preferable. From these viewpoints, the thickness of the metal thin film 118 is more preferably in the range of 150 nm to 250 nm.
  • the silicon thin film semiconductor substrate 110 is heated by irradiating the metal thin film 118 with visible or infrared laser light from the second main surface 114 side of the silicon carbide semiconductor substrate 110 to heat the metal thin film 118.
  • a metal carbide 120 is formed on the interface between the metal thin film 118 and the metal thin film 118 (see FIG. 2A).
  • visible laser light for example, green laser light with a wavelength of 532 nm
  • the metal carbide 120 becomes the ohmic electrode 124.
  • the metal carbide 120 may be a layered metal carbide (that is, a metal carbide layer) or a granular metal carbide (that is, a metal carbide particle). In either case, the metal carbide 120 functions as the ohmic electrode 124.
  • the metal-containing byproduct layer 122 may be formed so as to cover the metal carbide 120 (see FIG. 2A). It can be removed by this etching process.
  • silicon oxide may be formed together with the metal-containing byproduct layer 122 (not shown), but the silicon oxide film may also be removed in the next etching step. it can.
  • the conditions of the laser light irradiation step are that the metal carbide 120 can be formed on the interface between the silicon carbide semiconductor substrate 110 and the metal thin film 118 and the first main body of the silicon carbide semiconductor substrate 110 is irradiated with the laser light transmitted through the metal thin film 118.
  • the conditions are such that the temperature on the surface 112 side does not become higher than the maximum process temperature at the time of forming the element.
  • the conditions include laser beam power, laser beam wavelength, laser beam spot diameter, laser beam aperture angle, metal thin film 118 material, metal thin film 118 thickness, silicon carbide semiconductor substrate 110 thickness, etc. Conditions can be exemplified.
  • the condition that the amount of laser light reaching the depth position of 50 nm from the boundary surface between the silicon carbide semiconductor substrate 110 and the metal thin film 118 is 10% or less, more preferably 1% or less. Then, the laser beam irradiation process is started.
  • a hydrofluoric acid-based chemical for example, dilute hydrofluoric acid
  • a cathode electrode 126 is formed on the second main surface 114 of the silicon carbide semiconductor substrate 110 via the metal carbide 120 (ohmic electrode 124) (see FIG. 2C).
  • the cathode electrode 126 for example, a laminated film of Ti, Ni, and Ag is used. Thereby, the back metal (in this case, cathode electrode 126) and silicon carbide semiconductor substrate 110 are electrically connected through metal carbide 120 (ohmic electrode 124).
  • protective film 116 is removed from first main surface 112 of silicon carbide semiconductor substrate 110, and anode electrode 128 is formed on first main surface 112 of silicon carbide semiconductor substrate 110 (see FIG. 2D).
  • Ti can be preferably used as the anode electrode 128.
  • silicon carbide semiconductor device (pn diode) 100 according to Embodiment 1 can be manufactured.
  • the silicon carbide semiconductor device 100 is a first main surface 112 that is an element forming surface, and a surface that is opposite to the first main surface 112 and has an uneven surface.
  • Silicon carbide semiconductor substrate 110 having a certain second main surface 114, metal carbide 120 formed (positioned) on second main surface 114 of silicon carbide semiconductor substrate 110, and formed (position) on metal carbide 120 Electrode layer 126 (cathode electrode) and an anode electrode 128 formed (positioned) on the first main surface 112 of the silicon carbide semiconductor substrate 110.
  • a metal thin film 118 made of a metal capable of forming a metal carbide is irradiated with visible or infrared laser light (green laser light). Since the ohmic electrode 124 can be formed by forming the metal carbide 120, there is no problem of carbon deposition.
  • the metal thin film 118 (Ti thin film) has a higher attenuation coefficient in the visible region than in the ultraviolet region (see FIG. 3). It is possible to proceed sufficiently, and resistance characteristics and adhesion characteristics of the ohmic electrode are hardly deteriorated.
  • a device that irradiates laser light (green laser light) in the visible region or infrared region is less expensive than a device that irradiates laser light in the ultraviolet region.
  • the manufacturing cost is lower than in the prior art.
  • the method for manufacturing the silicon carbide semiconductor device according to the first embodiment is a silicon carbide semiconductor device capable of manufacturing an ohmic electrode having no resistance to carbon deposition and excellent resistance characteristics and adhesion characteristics at a low manufacturing cost. It becomes a manufacturing method.
  • the metal thin film 118 is heated not by the laser beam in the ultraviolet region but by the laser beam in the visible region or the infrared region, and thus passes through the metal thin film 118.
  • the amount of laser light is reduced, and the absorption rate of laser light by silicon carbide semiconductor substrate 110 is also reduced.
  • the degree to which silicon carbide semiconductor substrate 110 itself is heated by the laser light passing through metal thin film 118 is reduced, and the amount of carbon generated from silicon carbide semiconductor substrate 110 can be reduced.
  • the metal thin film 118 is a Ti thin film, that is, the metal capable of forming a metal carbide is Ti.
  • the metal-containing byproduct layer 122 can be removed by etching without using an oxidizing chemical solution.
  • the surface of the metal carbide 120 is hardly oxidized, the adhesion between the metal carbide 120 and the back metal (in this case, the cathode electrode 126) is hardly deteriorated.
  • green laser light (wavelength: 532 nm) having a larger attenuation coefficient with respect to the metal thin film 118 than laser light in the ultraviolet region as laser light in the visible region or infrared region. Since the laser beam irradiation process is performed using the second harmonic of the YAG laser beam, the metal thin film 118 can be efficiently converted into the metal carbide 120 by efficiently heating the metal thin film 118, By reducing the amount of laser light reaching the silicon carbide semiconductor substrate 110, the influence on the element can be reduced.
  • the Ti thin film having a thickness in the range of 50 nm to 350 nm is used as the metal thin film 118, a sufficient amount as the ohmic electrode 124 is obtained.
  • the metal carbide 120 can be formed stably, and the occurrence of a situation where the temperature of the element becomes high and the element is destroyed can be suppressed.
  • the silicon carbide semiconductor device according to the first embodiment can be manufactured by the method for manufacturing the silicon carbide semiconductor device according to the first embodiment as described above, there is no problem of carbon deposition, and the resistance characteristics and the adhesion characteristics. It becomes an inexpensive silicon carbide semiconductor device provided with an excellent ohmic electrode.
  • the method for manufacturing the silicon carbide semiconductor device according to the second embodiment basically includes the same steps as the method for manufacturing the silicon carbide semiconductor device according to the first embodiment, but the silicon carbide semiconductor device to be manufactured is not a pn diode.
  • the point of being a Schottky barrier diode is different from that in the method for manufacturing the silicon carbide semiconductor device according to the first embodiment.
  • the silicon carbide semiconductor device manufacturing method according to the second embodiment is different from the silicon carbide semiconductor device manufacturing method according to the first embodiment in that the silicon carbide semiconductor device to be manufactured is not a pn diode but a Schottky barrier diode.
  • an ohmic electrode can be formed by forming a metal carbide by irradiating a metal thin film (Ti thin film) made of a metal capable of forming a metal carbide with laser light (green laser light) in the visible region or infrared region.
  • a silicon carbide semiconductor substrate preparation step, a polishing step, a metal thin film formation step, a laser light irradiation step, an etching step, and an electrode layer formation step are performed in this order. Including.
  • the method for manufacturing the silicon carbide semiconductor device according to the second embodiment will be described in detail with reference to FIGS.
  • Silicon carbide semiconductor substrate preparation step is a step of preparing a silicon carbide semiconductor substrate having a first main surface that is an element forming surface and a second main surface that is the opposite surface of the first main surface. .
  • n ⁇ type silicon carbide epitaxial layer 210b is formed on first main surface 212 of silicon carbide semiconductor substrate 210 in which n ⁇ type silicon carbide epitaxial layer 210b is formed on n + type silicon carbide semiconductor substrate 210a.
  • a Schottky metal layer 215 forming a Schottky junction therebetween is formed.
  • a peripheral breakdown voltage structure (not shown) is formed on first main surface 212 of silicon carbide semiconductor substrate 210.
  • a Schottky junction and a peripheral breakdown voltage structure are formed on the first main surface 212 side of the silicon carbide semiconductor substrate 210, and the first main surface 212 becomes an element formation surface (FIGS. 4A and 4B). )reference.).
  • the Schottky junction and the peripheral breakdown voltage structure correspond to the element of the present invention.
  • a protective film 216 for protecting the element is formed on the first main surface 212 of the silicon carbide semiconductor substrate 210, and then the silicon carbide semiconductor substrate 210 is replaced with a second one. Unevenness is formed on the second main surface 214 by polishing from the main surface 214 side (see FIG. 4C).
  • a metal thin film 218 made of a metal capable of forming a metal carbide is formed on the second main surface 214 of the silicon carbide semiconductor substrate 210 by CVD or sputtering. It is formed (see FIG. 4D).
  • the metal thin film 218 is irradiated with laser light in the visible region or the infrared region from the second main surface 214 side of the silicon carbide semiconductor substrate 210 and the metal thin film 218 is irradiated. Is heated to form a metal carbide 220 at the interface between the silicon carbide semiconductor substrate 210 and the metal thin film 218 (see FIG. 5A).
  • the metal-containing byproduct layer 222 (and silicon oxide film) that may be formed on the surface side of the metal carbide 220 is formed into a non-oxidizing chemical solution. To remove the metal carbide 220 on the surface by etching (see FIG. 5B).
  • the cathode electrode 226 is formed on the second main surface 214 of the silicon carbide semiconductor substrate 210 via the metal carbide 220 (ohmic electrode 224) (FIG. 5 ( see c)).
  • the back metal in this case, cathode electrode 226
  • silicon carbide semiconductor substrate 210 are electrically connected via metal carbide 220 (ohmic electrode 224).
  • protective film 216 is removed from first main surface 212 of silicon carbide semiconductor substrate 210, and anode electrode 228 is formed on first main surface 212 of silicon carbide semiconductor substrate 210 (see FIG. 5D). ).
  • silicon carbide semiconductor device (Schottky barrier diode) 200 according to Embodiment 2 can be manufactured.
  • the method for manufacturing the silicon carbide semiconductor device according to the third embodiment basically includes the same steps as the method for manufacturing the silicon carbide semiconductor device according to the first embodiment, but the silicon carbide semiconductor device to be manufactured is not a pn diode.
  • the power MOSFET is different from the silicon carbide semiconductor device manufacturing method according to the first embodiment.
  • the silicon carbide semiconductor device manufacturing method according to the third embodiment is different from the silicon carbide semiconductor device manufacturing method according to the first embodiment in that the silicon carbide semiconductor device to be manufactured is not a pn diode but a power MOSFET.
  • an ohmic electrode can be formed by forming a metal carbide by irradiating a metal thin film (Ti thin film) made of a metal capable of forming a metal carbide with visible or infrared laser light (green laser light).
  • the silicon carbide semiconductor device is capable of manufacturing an ohmic electrode having no problem of carbon deposition and having excellent resistance characteristics and adhesion characteristics at a low manufacturing cost. The manufacturing method becomes.
  • a silicon carbide semiconductor substrate preparation step, a polishing step, a metal thin film formation step, a laser light irradiation step, an etching step, and an electrode layer formation step are performed in this order. Including.
  • the method for manufacturing the silicon carbide semiconductor device according to the third embodiment will be described in detail with reference to FIGS.
  • Silicon carbide semiconductor substrate preparation step prepares a silicon carbide semiconductor substrate 310 having a first main surface 312 which is an element formation surface and a second main surface 314 which is the opposite surface of the first main surface 312. It is a process to do. First, a silicon carbide semiconductor substrate 310 having a p + type semiconductor layer (not shown) formed on one surface (second main surface) side of an n ⁇ type silicon carbide semiconductor substrate is prepared.
  • a MOS structure (not shown) (p-type body region, p + type body contact region, n + type source region, gate insulating layer, gate electrode, protective insulating layer, source electrode, etc.) and a peripheral withstand voltage structure not shown are formed.
  • the first main surface 312 is used as an element formation surface (see FIGS. 6A and 6B).
  • the MOS structure and the peripheral breakdown voltage structure described above correspond to the element of the present invention.
  • a protective film 316 for protecting the element is formed on the first main surface 312 of the silicon carbide semiconductor substrate 310, and then the silicon carbide semiconductor substrate 310 is replaced with the second Unevenness is formed on the second main surface 314 by polishing from the main surface 314 side (see FIG. 6C).
  • a metal thin film 318 made of a metal capable of forming metal carbide is formed on the second main surface 314 of the silicon carbide semiconductor substrate 310 by a CVD method or a sputtering method. It is formed (see FIG. 6D).
  • the metal thin film 318 is irradiated with laser light in the visible or infrared region from the second main surface 314 side of the silicon carbide semiconductor substrate 310 to the metal thin film 318. Is heated to form metal carbide 320 at the interface between silicon carbide semiconductor substrate 310 and metal thin film 318 (see FIG. 7A).
  • the metal-containing by-product layer 322 (and silicon oxide film) that may be formed on the surface side of the metal carbide 320 as described above is removed from the non-oxidizing chemical solution. To remove the metal carbide 320 on the surface by etching (see FIG. 7B).
  • the drain electrode 326 is formed on the second main surface 314 of the silicon carbide semiconductor substrate 310 via the metal carbide 320 (ohmic electrode 324) (FIG. 7 ( see c)).
  • the drain electrode 326 for example, a laminated film of Ti, Ni, and Ag is used.
  • the back metal (in this case, drain electrode 326) and silicon carbide semiconductor substrate 310 are electrically connected via metal carbide 320 (ohmic electrode 324).
  • protective film 316 is removed from first main surface 312 of silicon carbide semiconductor substrate 310, and source electrode 328 and a gate pad electrode (not shown) are formed on first main surface 312 of silicon carbide semiconductor substrate 310 (FIG. 7 (d)).
  • silicon carbide semiconductor device (planar MOSFET) 300 according to the third embodiment can be manufactured.
  • the silicon carbide semiconductor device 300 has a first main surface 312 that is an element formation surface, and a surface that is opposite to the first main surface 312 and has an uneven surface.
  • Silicon carbide semiconductor substrate 310 having a second main surface 314, metal carbide 320 formed (positioned) on second main surface 314 of silicon carbide semiconductor substrate 310, and formed (position) on metal carbide 320 Electrode layer (drain electrode) 326.
  • the method for manufacturing the silicon carbide semiconductor device according to the fourth embodiment basically includes the same steps as the method for manufacturing the silicon carbide semiconductor device according to the third embodiment, but the contents of the laser light irradiation step are the same as those in the third embodiment. This is different from the method of manufacturing the silicon carbide semiconductor device. That is, in the method for manufacturing the silicon carbide semiconductor device according to the fourth embodiment, as shown in FIGS. 8A and 8B, the laser beam irradiation process is performed under the condition that the laser beam is not irradiated onto the scribe line. To do.
  • the method for manufacturing the silicon carbide semiconductor device according to the fourth embodiment differs from the method for manufacturing the silicon carbide semiconductor device according to the third embodiment in the content of the laser light irradiation process, but the metal capable of forming a metal carbide. Since an ohmic electrode can be formed by irradiating a laser beam (green laser beam) in a visible region or an infrared region to a metal thin film (Ti thin film) made of a metal carbide, the silicon carbide semiconductor device according to the first embodiment As in the case of the manufacturing method, the silicon carbide semiconductor device manufacturing method is capable of manufacturing an ohmic electrode having no problem of carbon deposition and having excellent resistance characteristics and adhesion characteristics at a low manufacturing cost.
  • a silicon carbide semiconductor substrate preparation step, a polishing step, a metal thin film formation step, a laser light irradiation step, an etching step, and an electrode layer formation step are performed in this order. Including.
  • the method for manufacturing the silicon carbide semiconductor device according to the fourth embodiment will be described in detail with reference to FIGS.
  • Silicon carbide semiconductor substrate preparatory step First, the silicon carbide semiconductor substrate preparatory step is performed as in the case of the third embodiment.
  • polishing step is performed as in the case of the third embodiment.
  • a metal thin film forming step is performed as in the case of the third embodiment (see FIG. 8A).
  • a laser light irradiation process is performed basically in the same manner as in the third embodiment.
  • the laser beam irradiation process is performed under the condition that the laser beam is not irradiated onto the scribe line.
  • the metal carbide 320 and the metal-containing byproduct layer 322 are formed on the silicon carbide semiconductor substrate 310 as in the case of the third embodiment, and the silicon carbide is formed on the scribe line.
  • the metal thin film 318 remains on the semiconductor substrate 310 as it is.
  • the metal-containing byproduct layer 322 (and silicon oxide film) is removed by etching with a non-oxidizing chemical solution to expose the metal carbide 320 on the surface. At this time, the metal thin film 318 is also etched away by the non-oxidizing chemical solution (see FIG. 8C).
  • Electrode Layer Forming Step the electrode layer forming step is performed as in the case of the third embodiment (see FIGS. 9A and 9B). In this way, wafer-like silicon carbide semiconductor device (planar MOSFET) 302 can be manufactured.
  • the chip-like silicon carbide semiconductor device 304 can be manufactured. At this time, since metal carbide does not exist on the scribe line, the operation of cutting and dividing the wafer-like silicon carbide semiconductor device 102 can be easily performed.
  • Ti is used as a metal capable of forming a metal carbide, but the present invention is not limited to this. As long as it is a metal capable of forming a metal carbide, a material other than Ti, for example, a Ti alloy (for example, TiCx, TiSix, TiNx, TiOx, etc.) may be used, and it is made of Ta, W, Mo, and alloys thereof. One or more metals selected from the group may be used.
  • a Ti alloy for example, TiCx, TiSix, TiNx, TiOx, etc.
  • green laser light (wavelength: 532 nm) is used as visible or infrared laser light, but the present invention is not limited to this. Visible laser and infrared laser light other than green laser light can also be used.
  • the present invention is described using a pn diode as the silicon carbide semiconductor device, and in the second embodiment, the present invention is described using a Schottky barrier diode as the silicon carbide semiconductor device.
  • the present invention is not limited to this. The present invention can also be applied to thyristors and other passive power semiconductor devices in general.
  • the present invention has been described using the planar type power MOSFET, but the present invention is not limited to this.
  • the present invention can be applied to a trench type power MOSFET, and the present invention can also be applied to a planar type or trench type IGBT or other active power semiconductor devices in general.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

炭化珪素半導体基体１１０を第２主面１１４側から研磨することで第２主面に凹凸を形成する研磨工程と、炭化珪素半導体基体の第２主面上に、金属炭化物を形成可能な金属からなる金属薄膜１１８を形成する金属薄膜形成工程と、金属薄膜に可視域又は赤外域のレーザ光を照射して金属薄膜を加熱することで炭化珪素半導体基体と金属薄膜との境界面に金属炭化物１２０を形成するレーザ光照射工程と、金属炭化物の表面側に形成されることがある金属含有副生成物層１２２を非酸化性薬液でエッチング除去して金属炭化物を表面に露出させるエッチング工程と、金属炭化物上にカソード電極１２６を形成する電極層形成工程とをこの順序で含む炭化珪素半導体装置の製造方法。本発明の炭化珪素半導体装置の製造方法は、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。

Description

炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
　本発明は、炭化珪素半導体装置の製造方法及び炭化珪素半導体装置に関する。
　従来、炭化珪素半導体基体に縦型のパワーデバイスを形成する場合、当該パワーデバイスを外部の電気回路等と接続するための電極、例えば、ドレイン電極等を形成するに際し、炭化珪素半導体基体とドレイン電極等との接触抵抗を低減させるために、炭化珪素半導体基体にオーミック電極を形成することが望まれている。
　オーミック電極を形成する第１の方法として、炭化珪素半導体基体にＮｉ薄膜を形成した後熱処理を行うというシリサイドプロセスを行い、炭化珪素半導体基体にＮｉシリサイド層を形成する方法が報告されている。しかしながら、上記した第１の方法においては、Ｎｉ薄膜由来のＮｉと炭化珪素半導体基体由来のＳｉとを反応させてＮｉシリサイド層を形成するために１０００℃以上の熱処理が必要となり、炭化珪素半導体基体に予め素子を形成しておいた場合、当該素子が破壊されてしまうという問題がある。
　そこで、オーミック電極を形成する方法として、上記した問題を解決可能な第２の方法が報告されている（例えば、特許文献１参照。）。当該第２の方法は、炭化珪素半導体基体９１０の第１主面９１２に図示しない素子（ＭＯＳ構造）を形成し（図１０（ａ）及び図１０（ｂ）参照。）、その後炭化珪素半導体基体９１０の第１主面９１２上に保護膜９１６を形成した後、炭化珪素半導体基体９１０の第２主面９１４を研磨することで第２主面９１４に凹凸を形成し（図１０（ｃ）参照。）、その後当該第２主面９１４に、シリサイド形成可能な金属からなる金属薄膜９１８（例えばＮｉ薄膜）を形成し（図１０（ｄ）参照。）、さらにその後金属薄膜９１８に紫外域のレーザ光を照射することで炭化珪素半導体基体９１０と金属薄膜９１８との間に金属シリサイド層９２０を形成してオーミック電極９２４を形成するというものである（図１１（ａ）参照。）。なお、特許文献１においては、オーミック電極９２４を形成後、オーミック電極９２４上にドレイン電極９２６を形成し（図１１（ｂ）参照。）、炭化珪素半導体基体９１０の第１主面９１２側にソース電極９２８及び図示しないゲート電極を形成して（図１１（ｃ）参照。）、パワーＭＯＳＦＥＴを製造している。
　当該第２の方法によれば、紫外域のレーザ光を照射することで金属シリサイド層を形成することから、上記した第１の方法とは違って、高温の熱処理が必要なくなり、炭化珪素半導体基体に予め素子を形成しておいた場合であっても当該素子が破壊されなくなり、炭化珪素半導体基体に素子を形成した後にオーミック電極を形成することができる。
特許第５４６０９７５号公報
　しかしながら、上記した第２の方法においては、炭化珪素半導体基体に紫外域のレーザ光が直接照射されるとカーボンが析出して電極の剥離現象（特に、オーミック電極９２４とバックメタル（この場合ドレイン電極９２６）との剥離現象）が発生するという問題がある。また、金属薄膜の減衰係数が紫外域で低いことからシリサイド化反応が不十分となりオーミック電極の抵抗特性及び密着特性が劣化する（すなわち抵抗値が高くなり密着度が低くなる）場合があるという問題がある。さらにまた、紫外域のレーザ光を照射する装置が極めて高価であり、製造コストが高いという問題がある。
　そこで、本発明は、上記した問題を解決するためになされたもので、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法及び炭化珪素半導体装置を提供することを目的とする。
［１］本発明の炭化珪素半導体装置の製造方法は、素子形成面である第１主面及び当該第１主面の反対面である第２主面を有する炭化珪素半導体基体を準備する炭化珪素半導体基体準備工程と、前記炭化珪素半導体基体を前記第２主面側から研磨することで前記第２主面に凹凸を形成する研磨工程と、前記炭化珪素半導体基体の前記第２主面上に、金属炭化物を形成可能な金属からなる金属薄膜を形成する金属薄膜形成工程と、前記金属薄膜に可視域又は赤外域のレーザ光を照射して前記金属薄膜を加熱することで前記炭化珪素半導体基体と前記金属薄膜との境界面に金属炭化物を形成するレーザ光照射工程と、前記金属炭化物の表面側に形成されることがある金属含有副生成物層を非酸化性薬液でエッチング除去して前記金属炭化物を表面に露出させるエッチング工程と、前記金属炭化物上に電極層を形成する電極層形成工程とをこの順序で含むことを特徴とする。
［２］本発明の炭化珪素半導体装置の製造方法においては、前記金属炭化物を形成可能な金属が、Ｔｉ、Ｔａ、Ｗ及びＭｏ並びにこれらの合金からなる群より選択される一又は二以上の金属からなることが好ましい。
［３］本発明の炭化珪素半導体装置の製造方法においては、前記金属炭化物を形成可能な金属が、Ｔｉ又はＴｉ合金からなることが好ましい。
［４］本発明の炭化珪素半導体装置の製造方法においては、前記可視域又は赤外域のレーザ光がグリーンレーザ光（波長：５３２ｎｍ）であることが好ましい。
［５］本発明の炭化珪素半導体装置の製造方法においては、前記炭化珪素半導体基体と前記金属薄膜との境界面に前記金属炭化物を形成可能で、かつ、前記金属薄膜を透過したレーザ光により前記炭化珪素半導体基体の前記第１主面側の温度が素子を形成する際の最高プロセス温度よりも高い温度にならないような条件で前記レーザ光照射工程を実施することが好ましい。
　なお、上記した条件には、レーザ光のパワー、レーザ光の波長、レーザ光のスポット径、レーザ光の絞り角度、レーザ光の走査速度、レーザ光の照射方法（連続照射又は間欠照射）、金属薄膜の厚さ、半導体基体の厚さなどに関する条件が含まれる。
［６］本発明の炭化珪素半導体装置の製造方法においては、金属薄膜形成工程で形成する前記金属薄膜の厚さが５０ｎｍ～３５０ｎｍの範囲内にあることが好ましい。
［７］本発明の記載の炭化珪素半導体装置の製造方法においては、前記炭化珪素半導体基体と前記金属薄膜との境界面から５０ｎｍの深さ位置に到達するレーザ光の光量が１０％以下となる条件で前記レーザ光照射工程を開始することが好ましい。
［８］本発明の炭化珪素半導体装置の製造方法において、前記エッチング工程においては、前記金属炭化物の表面側に形成されることがあるシリコン酸化物をも前記非酸化性薬液でエッチング除去することが好ましい。
［９］本発明の炭化珪素半導体装置の製造方法においては、前記第２主面の算術平均粗さＲａが３０ｎｍ～３００ｎｍの範囲内となるように前記研磨工程を実施することが好ましい。
［１０］本発明の炭化珪素半導体装置の製造方法においては、スクライブライン上に前記レーザ光を照射しない条件で前記レーザ光照射工程を実施することが好ましい。
［１１］本発明の炭化珪素半導体装置は、素子形成面である第１主面、及び、当該第１主面の反対面でありかつ凹凸面である第２主面を有する炭化珪素半導体基体と、前記炭化珪素半導体基体の前記第２主面上に形成された（位置する）金属炭化物と、前記金属炭化物上に形成された（位置する）電極層とを備えることを特徴とする。
　本発明の炭化珪素半導体装置の製造方法によれば、金属炭化物を形成可能な金属からなる金属薄膜に可視域又は赤外域のレーザ光を照射して金属炭化物を形成することでオーミック電極を形成できることから、カーボン析出の問題がない。
　また、本発明の炭化珪素半導体装置の製造方法によれば、金属薄膜の減衰係数が紫外域よりも可視域で高いことから、金属炭化反応を十分に進めることが可能となり、オーミック電極の抵抗特性及び密着特性が劣化し難い。
　さらにまた、本発明の炭化珪素半導体装置の製造方法によれば、可視域又は赤外域のレーザ光を照射する装置が紫外域のレーザ光を照射する装置よりも安価であることから、従来よりも製造コストが安価になる。
　その結果、本発明の炭化珪素半導体装置の製造方法は、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。
　また、本発明の炭化珪素半導体装置は、上記した炭化珪素半導体装置の製造方法により製造可能であることから、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を備えた、安価な炭化珪素半導体装置となる。
実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図１（ａ）～図１（ｄ）は各工程図である。 実施形態１に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図２（ａ）～図２（ｄ）は各工程図である。なお、図１及び図２においては、図面の簡略化のために周辺耐圧構造について図示を省略する。 紫外域、可視域及び近赤外域における金属（Ｔｉ，Ｎｉ，Ｍｏ，Ｗ）の減衰係数を示す図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図４（ａ）～図４（ｄ）は各工程図である。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図５（ａ）～図５（ｄ）は各工程図である。なお、図４及び図５においては、図面の簡略化のために周辺耐圧構造について図示を省略する。 実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図６（ａ）～図６（ｄ）は各工程図である。 実施形態３に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図７（ａ）～図７（ｄ）は各工程図である。なお、図６及び図７においては、図面の簡略化のために素子構造及び周辺耐圧構造について図示を省略する。 実施形態４に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図８（ａ）～図８（ｃ）は各工程図である。 実施形態４に係る炭化珪素半導体装置の製造方法を説明するために示す図である。図９（ａ）～図９（ｃ）は各工程図である。なお、図８及び図９においては、図面の簡略化のために素子構造について図示を省略する。 従来の炭化珪素半導体装置の製造方法を説明するために示す図である。図１０（ａ）～図１０（ｄ）は各工程図である。 従来の炭化珪素半導体装置の製造方法を説明するために示す図である。図１１（ａ）～図１１（ｃ）は各工程図である。なお、図１０及び図１１においては、図面の簡略化のために素子構造及び周辺耐圧構造について図示を省略する。
　以下、本発明の半導体装置について、図に示す実施形態に基づいて説明する。
［実施形態１］
　実施形態１は、ｐｎダイオードに関する実施形態である。実施形態１に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体準備工程と、研磨工程と、金属薄膜形成工程と、レーザ光照射工程と、エッチング工程と、電極層形成工程とをこの順序で含む。以下、図１～図３を参照しながら、実施形態１に係る炭化珪素半導体装置の製造方法を詳細に説明する。
＜炭化珪素半導体装置の製造方法＞
１．炭化珪素半導体基体準備工程
　炭化珪素半導体基体準備工程は、素子形成面である第１主面１１２及び当該第１主面１１２の反対面である第２主面１１４を有する炭化珪素半導体基体１１０を準備する工程である。まず、ｎ＋型の炭化珪素半導体基板１１０ａ上にｎ－型の炭化珪素エピタキシャル層１１０ｂが積層された炭化珪素半導体基体１１０の第１主面側（この場合、炭化珪素エピタキシャル層１１０の表面側）からのｐ型不純物の拡散によりｐ＋型拡散層１１０ｃを形成する。また、炭化珪素半導体基体１１０の第１主面（この場合、炭化珪素エピタキシャル層１１０の表面）に図示しない周辺耐圧構造を形成する。これにより、炭化珪素半導体基体１１０の第１主面１１２側にはｐｎ接合及び周辺耐圧構造が形成され、第１主面２１２が素子形成面となる（図１（ａ）及び図１（ｂ）参照。）。この場合、ｐｎ接合及び周辺耐圧構造が本発明の素子に相当する。
２．研磨工程
　次に、炭化珪素半導体基体１１０の第１主面１１２に、素子を保護するための保護膜１１６を形成した後、炭化珪素半導体基体１１０を第２主面１１４側から研磨することで第２主面１１４に凹凸を形成する（図１（ｃ）参照。）。このとき、第２主面１１４の算術平均粗さＲａが３０ｎｍ～３００ｎｍの範囲内となるように研磨工程を実施する。
　第２主面１１４の算術平均粗さＲａが３０ｎｍ～３００ｎｍの範囲内となるように研磨工程を実施するのは以下の理由による。すなわち、第２主面１１４の算術平均粗さＲａを３０ｎｍ以上とした場合には、第２主面の表面積が大きくなり後述するレーザ光照射工程で金属炭化反応が進み易くなるからであり、また、後述するレーザ光照射工程でレーザ光が散乱され易くなるため、炭化珪素半導体基体１１０の第１主面１１２に到達するグリーンレーザ光の強度が低くなり、その結果、素子の温度が高くならず素子が破壊され難くなるからである。一方、第２主面１１４の算術平均粗さＲａを３００ｎｍよりも大きくした場合には、炭化珪素半導体基体１１０が割れ易くなり、好ましくないからである。これらの観点から言えば、第２主面１１４の算術平均粗さＲａが５０ｎｍ～２００ｎｍの範囲内となるように研磨工程を実施することがより好ましい。
　なお、研磨工程においては、単に、炭化珪素半導体基体１１０の第２主面１１４に凹凸を形成してもよいし、炭化珪素半導体基体１１０の厚さを薄くする（例えば、４００μｍ→７０μｍにする）とともに炭化珪素半導体基体１１０の第２主面１１４に凹凸を形成してもよい。
３．金属薄膜形成工程
　次に、炭化珪素半導体基体１１０の第２主面１１４上に、金属炭化物を形成可能な金属からなる金属薄膜１１８をＣＶＤ法又はスパッタリング法により形成する（図１（ｄ）参照。）。実施形態１においては、金属薄膜１１８としてＴｉ薄膜を用い、金属薄膜１１８の膜厚はこれを５０ｎｍ～３５０ｎｍの範囲内とする。
　金属薄膜１１８の膜厚を５０ｎｍ～３５０ｎｍの範囲内としたのは以下の理由による。すなわち、金属薄膜１１８の膜厚を５０ｎｍよりも薄くした場合には、次のレーザ光照射工程でオーミック電極として十分な量の金属炭化物を形成できない場合があり、また、グリーンレーザ光を減衰させる力が弱く、炭化珪素半導体基体１１０の第１主面１１２に到達するグリーンレーザ光の強度が高くなり、その結果、素子の温度が高くなって素子が破壊され易くなり、好ましくないからである。一方、金属薄膜１１８の膜厚を３５０ｎｍよりも厚くした場合には、炭化珪素半導体基体１１０と金属薄膜１１８との界面に到達するグリーンレーザ光の強度が低くなり、その結果、オーミック電極として十分な量の金属炭化物を形成できない場合があり、好ましくないからである。これらの観点から言えば、金属薄膜１１８の膜厚はこれを１５０ｎｍ～２５０ｎｍの範囲内とすることがより好ましい。
４．レーザ光照射工程
　次に、炭化珪素半導体基体１１０の第２主面１１４側から、金属薄膜１１８に可視域又は赤外域のレーザ光を照射して金属薄膜１１８を加熱することで炭化珪素半導体基体１１０と金属薄膜１１８との境界面に金属炭化物１２０を形成する（図２（ａ）参照。）。実施形態１においては、可視域又は赤外域のレーザ光として、可視域のレーザ光（例えば、波長５３２ｎｍのグリーンレーザ光）を用いる。実施形態１においては、金属炭化物１２０がオーミック電極１２４となる。
　なお、金属炭化物１２０は、層状の金属炭化物（すなわち金属炭化物層）であってもよいし、粒状の金属炭化物（すなわち金属炭化物粒）であってもよい。いずれの場合にも、金属炭化物が１２０がオーミック電極１２４として機能する。レーザ光照射工程においては、金属炭化物１２０を覆うように金属含有副生成物層１２２が形成されることがあるが（図２（ａ）参照。）、当該金属含有副生成物層１２２は、次のエッチング工程で除去することができる。また、レーザ光照射工程においては、金属含有副生成物層１２２とともにシリコン酸化物が形成されることがあるが（図示せず。）、当該シリコン酸化膜も、次のエッチング工程で除去することができる。
　レーザ光照射工程の条件は、炭化珪素半導体基体１１０と金属薄膜１１８との境界面に金属炭化物１２０を形成可能で、かつ、金属薄膜１１８を透過したレーザ光により炭化珪素半導体基体１１０の第１主面１１２側の温度が素子を形成する際の最高プロセス温度よりも高い温度にならないような条件とする。当該条件には、レーザ光のパワー、レーザ光の波長、レーザ光のスポット径、レーザ光の絞り角度、金属薄膜１１８の材料、金属薄膜１１８の厚さ、炭化珪素半導体基体１１０の厚さなどの条件を例示することができる。なお、レーザ光照射工程においては、炭化珪素半導体基体１１０と金属薄膜１１８との境界面から５０ｎｍの深さ位置に到達するレーザ光の光量が１０％以下、より好ましくは１％以下、となる条件でレーザ光照射工程を開始する。
５．エッチング工程
　次に、上記したように金属炭化物１２０の表面側に形成されることがある金属含有副生成物層１２２（及びシリコン酸化膜）を非酸化性薬液でエッチング除去して金属炭化物１２０を表面に露出させる（図２（ｂ）参照。）。これにより、次の電極形成工程において、炭化珪素半導体基体１１０の第２主面１１４上に、金属炭化物１２０（オーミック電極１２４）を介してバックメタル（この場合カソード電極１２６）を形成できるようになる。
　エッチング工程で用いる非酸化性薬液としては、フッ酸系の薬剤（例えば希フッ酸）を用いることができる。
６．電極層形成工程
　次に、炭化珪素半導体基体１１０の第２主面１１４に金属炭化物１２０（オーミック電極１２４）を介してカソード電極１２６を形成する（図２（ｃ）参照。）。カソード電極１２６としては、例えば、Ｔｉ，Ｎｉ，Ａｇの積層膜を用いる。これにより、バックメタル（この場合カソード電極１２６）と炭化珪素半導体基体１１０とが金属炭化物１２０（オーミック電極１２４）を介して電気的に接続されることになる。その後、炭化珪素半導体基体１１０の第１主面１１２から保護膜１１６を除去するとともに、炭化珪素半導体基体１１０の第１主面１１２上に、アノード電極１２８を形成する（図２（ｄ）参照。）。アノード電極１２８としてはＴｉを好ましく用いることができる。
　以上の工程を実施することにより、実施形態１に係る炭化珪素半導体装置（ｐｎダイオード）１００を製造することができる。
＜炭化珪素半導体装置＞
　実施形態１に係る炭化珪素半導体装置１００は、図２（ｄ）に示すように、素子形成面である第１主面１１２、及び、当該第１主面１１２の反対面でありかつ凹凸面である第２主面１１４を有する炭化珪素半導体基体１１０と、炭化珪素半導体基体１１０の第２主面１１４上に形成された（位置する）金属炭化物１２０と、金属炭化物１２０上に形成された（位置する）電極層（カソード電極）１２６と、炭化珪素半導体基体１１０の第１主面１１２上に形成された（位置する）アノード電極１２８とを備える。
＜炭化珪素半導体装置の製造方法の効果＞
　実施形態１に係る炭化珪素半導体装置の製造方法によれば、金属炭化物を形成可能な金属からなる金属薄膜１１８（Ｔｉ薄膜）に可視域又は赤外域のレーザ光（グリーンレーザ光）を照射して金属炭化物１２０を形成することでオーミック電極１２４を形成できることから、カーボン析出の問題がない。
　また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、金属薄膜１１８（Ｔｉ薄膜）の減衰係数が紫外域よりも可視域で高いことから（図３参照。）、金属炭化反応を十分に進めることが可能となり、オーミック電極の抵抗特性及び密着特性が劣化し難い。
　さらにまた、実施形態１に係る炭化珪素半導体装置の製造方法によれば、可視域又は赤外域のレーザ光（グリーンレーザ光）を照射する装置が紫外域のレーザ光を照射する装置よりも安価であることから、従来よりも製造コストが安価になる。
　その結果、実施形態１に係る炭化珪素半導体装置の製造方法は、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。
　また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、紫外域のレーザ光ではなく、可視域又は赤外域のレーザ光で金属薄膜１１８を加熱することから、金属薄膜１１８を通過するレーザ光の光量が低くなり、かつ、炭化珪素半導体基体１１０によるレーザ光の吸収率も低くなる。その結果、金属薄膜１１８を通過するレーザ光により炭化珪素半導体基体１１０自体が加熱される度合いが小さくなり、炭化珪素半導体基体１１０から生成されるカーボンの量を少なくすることができる。
　また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、金属薄膜１１８がＴｉ薄膜である、すなわち、金属炭化物を形成可能な金属がＴｉであることから、ＷやＭｏの場合と違って、金属含有副生成物層１２２（Ｔｉ、ＴｉＳｉｘなどを含む）を酸化性薬液を用いることなくエッチング除去できる。その結果、金属炭化物１２０の表面が酸化されにくくなることから、金属炭化物１２０とバックメタル（この場合カソード電極１２６）との密着性が劣化し難くなる。
　また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、可視域又は赤外域のレーザ光として、金属薄膜１１８に対する減衰係数が紫外域のレーザ光よりも大きいグリーンレーザ光（波長：５３２ｎｍ、ＹＡＧレーザ光の２倍波）を用いてレーザ光照射工程を実施することから、金属薄膜１１８を効率良く加熱することで金属薄膜１１８を効率良く金属炭化物１２０に変換することができ、また、炭化珪素半導体基体１１０に到達するレーザ光の光量を小さくすることで素子への影響を低減できる。
　また、実施形態１に係る炭化珪素半導体装置の製造方法によれば、金属薄膜１１８として、膜厚が５０ｎｍ～３５０ｎｍの範囲内にあるＴｉ薄膜を用いたことから、オーミック電極１２４として十分な量の金属炭化物１２０を安定的に形成でき、また、素子の温度が高くなって素子が破壊されるという事態の発生を抑制できる。
＜炭化珪素半導体装置の効果＞
　実施形態１に係る炭化珪素半導体装置は、上記したように、実施形態１に係る炭化珪素半導体装置の製造方法により製造可能であることから、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を備えた、安価な炭化珪素半導体装置となる。
［実施形態２］
　実施形態２に係る炭化珪素半導体装置の製造方法は、基本的には、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むが、製造する炭化珪素半導体装置がｐｎダイオードではなくショットキーバリアダイオードである点が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なる。
　このように、実施形態２に係る炭化珪素半導体装置の製造方法は、製造する炭化珪素半導体装置がｐｎダイオードではなくショットキーバリアダイオードである点が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なるが、金属炭化物を形成可能な金属からなる金属薄膜（Ｔｉ薄膜）に可視域又は赤外域のレーザ光（グリーンレーザ光）を照射して金属炭化物を形成することでオーミック電極を形成できることから、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。
　実施形態２に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体準備工程と、研磨工程と、金属薄膜形成工程と、レーザ光照射工程と、エッチング工程と、電極層形成工程とをこの順序で含む。以下、図４～図５を参照しながら、実施形態２に係る炭化珪素半導体装置の製造方法を詳細に説明する。
１．炭化珪素半導体基体準備工程
　炭化珪素半導体基体準備工程は、素子形成面である第１主面及び当該第１主面の反対面である第２主面を有する炭化珪素半導体基体を準備する工程である。まず、ｎ＋型の炭化珪素半導体基板２１０ａ上にｎ－型の炭化珪素エピタキシャル層２１０ｂが形成された炭化珪素半導体基体２１０の第１主面２１２上に、ｎ－型の炭化珪素エピタキシャル層２１０ｂとの間にショットキー接合を形成するショットキー金属層２１５を形成する。また、炭化珪素半導体基体２１０の第１主面２１２に図示しない周辺耐圧構造を形成する。これにより、炭化珪素半導体基体２１０の第１主面２１２側にはショットキー接合及び周辺耐圧構造が形成され、第１主面２１２が素子形成面となる（図４（ａ）及び図４（ｂ）参照。）。この場合、ショットキー接合及び周辺耐圧構造が本発明の素子に相当する。
２．研磨工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体２１０の第１主面２１２に、素子を保護するための保護膜２１６を形成した後、炭化珪素半導体基体２１０を第２主面２１４側から研磨することで第２主面２１４に凹凸を形成する（図４（ｃ）参照。）。
３．金属薄膜形成工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体２１０の第２主面２１４上に、金属炭化物を形成可能な金属からなる金属薄膜２１８をＣＶＤ法又はスパッタリング法により形成する（図４（ｄ）参照。）。
４．レーザ光照射工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体２１０の第２主面２１４側から、金属薄膜２１８に可視域又は赤外域のレーザ光を照射して金属薄膜２１８を加熱することで炭化珪素半導体基体２１０と金属薄膜２１８との境界面に金属炭化物２２０を形成する（図５（ａ）参照。）。
５．エッチング工程
　次に、実施形態１の場合と同様にして、上記したように金属炭化物２２０の表面側に形成されることがある金属含有副生成物層２２２（及びシリコン酸化膜）を非酸化性薬液でエッチング除去して金属炭化物２２０を表面に露出させる（図５（ｂ）参照。）。
６．電極層形成工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体２１０の第２主面２１４に金属炭化物２２０（オーミック電極２２４）を介してカソード電極２２６を形成する（図５（ｃ）参照。）。カソード電極２２６としては、例えば、Ｔｉ，Ｎｉ，Ａｇの積層膜を用いる。これにより、バックメタル（この場合カソード電極２２６）と炭化珪素半導体基体２１０とが金属炭化物２２０（オーミック電極２２４）を介して電気的に接続されることになる。その後、炭化珪素半導体基体２１０の第１主面２１２から保護膜２１６を除去するとともに、炭化珪素半導体基体２１０の第１主面２１２上に、アノード電極２２８を形成する（図５（ｄ）参照。）。
　以上の工程を実施することにより、実施形態２に係る炭化珪素半導体装置（ショットキーバリアダイオード）２００を製造することができる。
［実施形態３］
　実施形態３に係る炭化珪素半導体装置の製造方法は、基本的には、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を含むが、製造する炭化珪素半導体装置がｐｎダイオードではなくパワーＭＯＳＦＥＴである点が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なる。
　このように、実施形態３に係る炭化珪素半導体装置の製造方法は、製造する炭化珪素半導体装置がｐｎダイオードではなくパワーＭＯＳＦＥＴである点が実施形態１に係る炭化珪素半導体装置の製造方法の場合と異なるが、金属炭化物を形成可能な金属からなる金属薄膜（Ｔｉ薄膜）に可視域又は赤外域のレーザ光（グリーンレーザ光）を照射して金属炭化物を形成することでオーミック電極を形成できることから、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。
　実施形態３に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体準備工程と、研磨工程と、金属薄膜形成工程と、レーザ光照射工程と、エッチング工程と、電極層形成工程とをこの順序で含む。以下、図６～図７を参照しながら、実施形態３に係る炭化珪素半導体装置の製造方法を詳細に説明する。
＜炭化珪素半導体装置の製造方法＞
１．炭化珪素半導体基体準備工程
　炭化珪素半導体基体準備工程は、素子形成面である第１主面３１２及び当該第１主面３１２の反対面である第２主面３１４を有する炭化珪素半導体基体３１０を準備する工程である。まず、ｎ－型の炭化珪素半導体基板の一方の面（第２主面）側に図示しないｐ＋型半導体層が形成された炭化珪素半導体基体３１０を準備し、当該炭化珪素半導体基体３１０の第１主面３１２側に、図示しないＭＯＳ構造（ｐ型ボディ領域、ｐ＋型ボディコンタクト領域、ｎ＋型ソース領域、ゲート絶縁層、ゲート電極、保護絶縁層、ソース電極など）及び図示しない周辺耐圧構造を形成し、第１主面３１２を素子形成面とする（図６（ａ）及び図６（ｂ）参照。）。この場合、上記したＭＯＳ構造及び周辺耐圧構造が本発明の素子に相当する。
２．研磨工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体３１０の第１主面３１２に、素子を保護するための保護膜３１６を形成した後、炭化珪素半導体基体３１０を第２主面３１４側から研磨することで第２主面３１４に凹凸を形成する（図６（ｃ）参照。）。
３．金属薄膜形成工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体３１０の第２主面３１４上に、金属炭化物を形成可能な金属からなる金属薄膜３１８をＣＶＤ法又はスパッタリング法により形成する（図６（ｄ）参照。）。
４．レーザ光照射工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体３１０の第２主面３１４側から、金属薄膜３１８に可視域又は赤外域のレーザ光を照射して金属薄膜３１８を加熱することで炭化珪素半導体基体３１０と金属薄膜３１８との境界面に金属炭化物３２０を形成する（図７（ａ）参照。）。
５．エッチング工程
　次に、実施形態１の場合と同様にして、上記したように金属炭化物３２０の表面側に形成されることがある金属含有副生成物層３２２（及びシリコン酸化膜）を非酸化性薬液でエッチング除去して金属炭化物３２０を表面に露出させる（図７（ｂ）参照。）。
６．電極層形成工程
　次に、実施形態１の場合と同様にして、炭化珪素半導体基体３１０の第２主面３１４に金属炭化物３２０（オーミック電極３２４）を介してドレイン電極３２６を形成する（図７（ｃ）参照。）。ドレイン電極３２６としては、例えば、Ｔｉ，Ｎｉ，Ａｇの積層膜を用いる。これにより、バックメタル（この場合ドレイン電極３２６）と炭化珪素半導体基体３１０とが金属炭化物３２０（オーミック電極３２４）を介して電気的に接続されることになる。その後、炭化珪素半導体基体３１０の第１主面３１２から保護膜３１６を除去するとともに、炭化珪素半導体基体３１０の第１主面３１２上に、ソース電極３２８及び図示しないゲートパッド電極を形成する（図７（ｄ）参照。）。
　以上の工程を実施することにより、実施形態３に係る炭化珪素半導体装置（プレーナー型ＭＯＳＦＥＴ）３００を製造することができる。
＜炭化珪素半導体装置＞
　実施形態３に係る炭化珪素半導体装置３００は、図７（ｄ）に示すように、素子形成面である第１主面３１２、及び、当該第１主面３１２の反対面でありかつ凹凸面である第２主面３１４を有する炭化珪素半導体基体３１０と、炭化珪素半導体基体３１０の第２主面３１４上に形成された（位置する）金属炭化物３２０と、金属炭化物３２０上に形成された（位置する）電極層（ドレイン電極）３２６とを備える。
［実施形態４］
　実施形態４に係る炭化珪素半導体装置の製造方法は、基本的には、実施形態３に係る炭化珪素半導体装置の製造方法と同様の工程を含むが、レーザ光照射工程の内容が実施形態３に係る炭化珪素半導体装置の製造方法の場合と異なる。すなわち、実施形態４に係る炭化珪素半導体装置の製造方法においては、図８（ａ）及び図８（ｂ）に示すように、スクライブライン上にレーザ光を照射しない条件でレーザ光照射工程を実施することとしている。
　このように、実施形態４に係る炭化珪素半導体装置の製造方法は、レーザ光照射工程の内容が実施形態３に係る炭化珪素半導体装置の製造方法の場合と異なるが、金属炭化物を形成可能な金属からなる金属薄膜（Ｔｉ薄膜）に可視域又は赤外域のレーザ光（グリーンレーザ光）を照射して金属炭化物を形成することでオーミック電極を形成できることから、実施形態１に係る炭化珪素半導体装置の製造方法の場合と同様に、カーボン析出の問題がなく、かつ、抵抗特性及び密着特性に優れたオーミック電極を安価な製造コストで製造可能な炭化珪素半導体装置の製造方法となる。
　実施形態４に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体準備工程と、研磨工程と、金属薄膜形成工程と、レーザ光照射工程と、エッチング工程と、電極層形成工程とをこの順序で含む。以下、図８～図９を参照しながら、実施形態４に係る炭化珪素半導体装置の製造方法を詳細に説明する。
１．炭化珪素半導体基体準備工程
　まず、実施形態３の場合と同様に、炭化珪素半導体基体準備工程を実施する
２．研磨工程
　次に、実施形態３の場合と同様に、研磨工程を実施する。
３．金属薄膜形成工程
　次に、実施形態３の場合と同様に、金属薄膜形成工程を実施する（図８（ａ）参照。）。
４．レーザ光照射工程
　次に、基本的には実施形態３の場合と同様に、レーザ光照射工程を実施する。但し、実施形態４においては、図８（ｂ）に示すように、スクライブライン上にレーザ光を照射しない条件でレーザ光照射工程を実施する。このため、スクライブラインを除く領域においては、実施形態３の場合と同様に、炭化珪素半導体基体３１０上に金属炭化物３２０及び金属含有副生成物層３２２が形成され、スクライブライン上においては、炭化珪素半導体基体３１０上に金属薄膜３１８がそのままの状態で残存する。
５．エッチング工程
　次に、実施形態３の場合と同様に、金属含有副生成物層３２２（及びシリコン酸化膜）を非酸化性薬液でエッチング除去して金属炭化物３２０を表面に露出させる。このとき、金属薄膜３１８も非酸化性薬液によりエッチング除去される（図８（ｃ）参照。）。
６．電極層形成工程
　次に、実施形態３の場合と同様に、電極層形成工程を実施する（図９（ａ）及び図９（ｂ）参照。）。このようにして、ウェーハ状の炭化珪素半導体装置（プレーナー型のＭＯＳＦＥＴ）３０２を製造することができる。
　その後、スクライブラインに沿ってウェーハ状の炭化珪素半導体装置３０２を切断・分割することで、チップ状の炭化珪素半導体装置３０４を製造することができる。このとき、スクライブライン上には金属炭化物が存在しないため、ウェーハ状の炭化珪素半導体装置１０２を切断・分割する作業を容易に実施できるようになる。
　以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態１においては、金属炭化物を形成可能な金属としてＴｉを用いたが、本発明はこれに限定されるものではない。金属炭化物を形成可能な金属であれば、Ｔｉ以外の材料、例えばＴｉ合金（例えば、ＴｉＣｘ、ＴｉＳｉｘ、ＴｉＮｘ、ＴｉＯｘなど。）を用いてもよいし、Ｔａ、Ｗ及びＭｏ並びにこれらの合金からなる群より選択される一又は二以上の金属を用いてもよい。
（２）上記実施形態１においては、可視域又は赤外域のレーザ光としてグリーンレーザ光（波長：５３２ｎｍ）を用いたが、本発明はこれに限定されるものではない。グリーンレーザ光以外の可視域のレーザーや赤外域のレーザ光を用いることもできる。
（３）上記実施形態１においては、炭化珪素半導体装置としてｐｎダイオードを用いて本発明を説明し、上記実施形態２においては、炭化珪素半導体装置としてショットキーバリアダイオードを用いて本発明を説明したが、本発明はこれに限定されるものではない。サイリスタその他の受動型パワー半導体装置全般に本発明を適用することもできる。
（４）上記実施形態３及び４においては、プレーナー型のパワーＭＯＳＦＥＴを用いて本発明を説明したが、本発明はこれに限定されるものではない。トレンチ型のパワーＭＯＳＦＥＴに本発明を適用することもできるし、プレーナー型又はトレンチ型のＩＧＢＴその他の能動型パワー半導体装置全般に本発明を適用することもできる。
　１００，２００，３００，３０２，３０４…炭化珪素半導体装置、１１０，２１０，３１０…炭化珪素半導体基体、１１２，２１２，３１２…第１主面、１１４，２１４，３１４…第２主面、１１６，２１６，３１６…保護膜、１１８，２１８，３１８…金属薄膜、１２０，２２０，３２０…金属炭化物、１２２，２２２，３２２…金属含有副生成物層、１２４，２２４，３２４…オーミック電極、１２６，２２６…カソード電極、１２８，２２８…アノード電極，２１５…ショットキー金属層、３２６…ドレイン電極、３２８…ソース電極

Claims (11)

  1. 　素子形成面である第１主面及び当該第１主面の反対面である第２主面を有する炭化珪素半導体基体を準備する炭化珪素半導体基体準備工程と、
    　前記炭化珪素半導体基体を前記第２主面側から研磨することで前記第２主面に凹凸を形成する研磨工程と、
    　前記炭化珪素半導体基体の前記第２主面上に、金属炭化物を形成可能な金属からなる金属薄膜を形成する金属薄膜形成工程と、
    　前記金属薄膜に可視域又は赤外域のレーザ光を照射して前記金属薄膜を加熱することで前記炭化珪素半導体基体と前記金属薄膜との境界面に金属炭化物を形成するレーザ光照射工程と、
    　前記金属炭化物の表面側に形成されることがある金属含有副生成物層を非酸化性薬液でエッチング除去して前記金属炭化物を表面に露出させるエッチング工程と、
    　前記金属炭化物上に電極層を形成する電極層形成工程とをこの順序で含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 　請求項１に記載の炭化珪素半導体装置の製造方法において、
    　前記金属炭化物を形成可能な金属が、Ｔｉ、Ｔａ、Ｗ及びＭｏ並びにこれらの合金からなる群より選択される一又は二以上の金属からなることを特徴とする炭化珪素半導体装置の製造方法。
  3. 　請求項１に記載の炭化珪素半導体装置の製造方法において、
    　前記金属炭化物を形成可能な金属が、Ｔｉ又はＴｉ合金からなることを特徴とする炭化珪素半導体装置の製造方法。
  4. 　請求項１～３のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記可視域又は赤外域のレーザ光がグリーンレーザ光（波長：５３２ｎｍ）であることを特徴とする炭化珪素半導体装置の製造方法。
  5. 　請求項１～４のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記炭化珪素半導体基体と前記金属薄膜との境界面に前記金属炭化物を形成可能で、かつ、前記金属薄膜を透過したレーザ光により前記炭化珪素半導体基体の前記第１主面側の温度が素子を形成する際の最高プロセス温度よりも高い温度にならないような条件で前記レーザ光照射工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  6. 　請求項１～５のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記金属薄膜形成工程で形成する前記金属薄膜の厚さが５０ｎｍ～３５０ｎｍの範囲内にあることを特徴とする炭化珪素半導体装置の製造方法。
  7. 　請求項１～６のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記炭化珪素半導体基体と前記金属薄膜との境界面から５０ｎｍの深さ位置に到達するレーザ光の光量が１０％以下となる条件で前記レーザ光照射工程を開始することを特徴とする炭化珪素半導体装置の製造方法。
  8. 　請求項１～７のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記エッチング工程においては、前記金属炭化物の表面側に形成されることがあるシリコン酸化物をも前記非酸化性薬液でエッチング除去することを特徴とする炭化珪素半導体装置の製造方法。
  9. 　請求項１～８のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　前記第２主面の算術平均粗さＲａが３０ｎｍ～３００ｎｍの範囲内となるように前記研磨工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  10. 　請求項１～９のいずれかに記載の炭化珪素半導体装置の製造方法において、
    　スクライブライン上に前記レーザ光を照射しない条件で前記レーザ光照射工程を実施することを特徴とする炭化珪素半導体装置の製造方法。
  11. 　素子形成面である第１主面、及び、当該第１主面の反対面でありかつ凹凸面である第２主面を有する炭化珪素半導体基体と、
    　前記炭化珪素半導体基体の前記第２主面上に形成された金属炭化物と、
    　前記金属炭化物上に形成された電極層とを備えることを特徴とする炭化珪素半導体装置。
PCT/JP2015/072883 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 WO2017026068A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016503041A JP6165313B2 (ja) 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法
US15/314,471 US10403497B2 (en) 2015-08-12 2015-08-12 Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
CN201580007867.2A CN106575610B (zh) 2015-08-12 2015-08-12 碳化硅半导体装置的制造方法以及碳化硅半导体装置
EP15889428.7A EP3336879B1 (en) 2015-08-12 2015-08-12 Method of manufacturing silicon carbide semiconductor device
PCT/JP2015/072883 WO2017026068A1 (ja) 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
TW105125738A TWI600066B (zh) 2015-08-12 2016-08-12 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/072883 WO2017026068A1 (ja) 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
WO2017026068A1 true WO2017026068A1 (ja) 2017-02-16

Family

ID=57984226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072883 WO2017026068A1 (ja) 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Country Status (6)

Country Link
US (1) US10403497B2 (ja)
EP (1) EP3336879B1 (ja)
JP (1) JP6165313B2 (ja)
CN (1) CN106575610B (ja)
TW (1) TWI600066B (ja)
WO (1) WO2017026068A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129583A (ja) * 2019-02-07 2020-08-27 富士電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6547844B2 (ja) * 2015-12-18 2019-07-24 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP7314758B2 (ja) * 2019-10-11 2023-07-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011071302A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
JP2011091100A (ja) * 2009-10-20 2011-05-06 Denso Corp 炭化珪素半導体装置の製造方法
JP2011146622A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体デバイス及びその製造方法
JP2013211467A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子及びその製造方法
JP2013222823A (ja) * 2012-04-17 2013-10-28 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP5460975B2 (ja) 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP2014107345A (ja) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2014116365A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2014130979A (ja) * 2012-12-30 2014-07-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7337956B2 (en) * 2004-04-12 2008-03-04 Rearden Capital Corporation System and method for facilitating the purchase of goods and services
US7598516B2 (en) 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP5369762B2 (ja) * 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5482107B2 (ja) 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5460975B2 (ja) 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP2011071302A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
JP2011091100A (ja) * 2009-10-20 2011-05-06 Denso Corp 炭化珪素半導体装置の製造方法
JP2011146622A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体デバイス及びその製造方法
JP2013211467A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子及びその製造方法
JP2013222823A (ja) * 2012-04-17 2013-10-28 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2014107345A (ja) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2014116365A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2014130979A (ja) * 2012-12-30 2014-07-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129583A (ja) * 2019-02-07 2020-08-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7225873B2 (ja) 2019-02-07 2023-02-21 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP3336879B1 (en) 2020-03-25
JPWO2017026068A1 (ja) 2017-08-10
EP3336879A4 (en) 2019-04-03
JP6165313B2 (ja) 2017-07-19
EP3336879A1 (en) 2018-06-20
US20180174835A1 (en) 2018-06-21
CN106575610B (zh) 2019-12-24
US10403497B2 (en) 2019-09-03
CN106575610A (zh) 2017-04-19
TWI600066B (zh) 2017-09-21
TW201707074A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
JP6164220B2 (ja) 半導体装置の製造方法
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
CN106531620B (zh) 半导体装置的制造方法
TW201426828A (zh) 半導體裝置之製造方法
JP5460975B2 (ja) 半導体装置の製造方法
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021064672A (ja) 炭化珪素半導体装置およびその製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP6034694B2 (ja) 半導体装置の製造方法及び半導体装置
JP6918902B2 (ja) 半導体装置の製造方法
JP6776762B2 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016503041

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015889428

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15314471

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15889428

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2015889428

Country of ref document: EP