KR100560710B1 - 전력용 반도체장치 - Google Patents

전력용 반도체장치 Download PDF

Info

Publication number
KR100560710B1
KR100560710B1 KR1020030065119A KR20030065119A KR100560710B1 KR 100560710 B1 KR100560710 B1 KR 100560710B1 KR 1020030065119 A KR1020030065119 A KR 1020030065119A KR 20030065119 A KR20030065119 A KR 20030065119A KR 100560710 B1 KR100560710 B1 KR 100560710B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
longitudinal direction
impurity concentration
main electrode
layer
Prior art date
Application number
KR1020030065119A
Other languages
English (en)
Other versions
KR20040027352A (ko
Inventor
사이토와타루
오무라이치로
기노시타고조
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040027352A publication Critical patent/KR20040027352A/ko
Application granted granted Critical
Publication of KR100560710B1 publication Critical patent/KR100560710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

제1도전형의 제1반도체층과 제2도전형의 제2반도체층이 횡방향으로 주기적으로 형성되어 이루어지는 반도체층과, 이 주기적으로 형성되어 이루어지는 반도체층을 포함하여 이루어지는 전력용 반도체소자를 구비하고, 상기 제1반도체층의 종방향에 있어서의 불순물량의 분포와 상기 제2반도체층의 종방향에 있어서의 불순물량의 분포가 다른 것으로 이루어진 전력용 반도체장치가 개시된다.

Description

전력용 반도체장치{POWER SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 2는 도 1에 나타낸 MOSFET에 있어서 n-드리프트층과 p리서프층의 불순물량의 차(언밸런스량)와 내압 변화의 관계를 나타낸 특성도,
도 3은 도 1에 나타낸 MOSFET에 있어서 p리서프층의 불순물농도의 경사 프로파일의 기울기의 변화에 대한 최대 내압 및 내압 저하율을 나타낸 특성도,
도 4는 도 1에 나타낸 MOSFET의 변형예의 구성을 모식적으로 나타낸 단면도 및 n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 5는 본 발명의 제2실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 6은 도 5에 나타낸 MOSFET의 변형례의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 7은 본 발명의 제3실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 8은 도 7에 나타낸 MOSFET에 있어서 n-드리프트층과 p리서프층의 불순물량의 차(언밸런스량)와 내압 변화의 관계를 나타낸 특성도,
도 9는 도 7에 나타낸 MOSFET에 있어서 p리서프층의 불순물농도의 경사 프로파일의 기울기의 변화에 대한 최대 내압 및 내압 저하율을 나타낸 특성도,
도 10은 본 발명의 제4실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 11은 도 10에 나타낸 MOSFET의 변형례의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도,
도 12는 본 발명의 제5실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도,
도 13은 리서프 구조를 매립한 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및, n-드리프트층과 p리서프층의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타낸 특성도이다.
본 발명은 대전력의 제어에 이용되는 전력용 반도체장치에 관한 것으로, 특히 슈퍼정션구조를 갖춘 소자에 관한 것으로, 예컨대 종형 파워 MOSFET, SBD나 MPS 다이오드, SIT, JFET, IGBT등에 사용되는 것이다.
전력용 반도체소자의 하나인 종형 파워 MOSFET는 그 온저항이 전도층(드리프트층) 부분의 전기저항에 크게 의존한다. 상기 드리프트층의 전기저항을 결정하는 도우프 농도는 베이스와 드리프트층이 형성하는 pn접합의 내압에 따라 한계 이상으로는 올라가지 않는다. 이 때문에, 소자내압과 온저항에는 트레이드오프의 관계가 존재하고, 이 트레이드오프를 개선하는 것이 저소비전력 소자에서는 중요하게 된다. 이 트레이드오프는 소자재료에 의해 결정되는 한계가 있고, 이 한계를 넘는 것이 기존의 파워소자를 넘는 낮은 온저항 소자의 실현으로의 길이다.
이 문제를 해결하는 MOSFET의 일례로서, 드리프트층에 슈퍼정션구조로 불리우는 리서프구조를 매립한 것이 알려져 있다.
도 13의 A는 리서프구조를 매립한 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
이 MOSFET는 n-형 드리프트층(3; 이하, n-드리프트층)의 한쪽의 표면에 n+형 드레인층(2)이 형성되고, 이 n+형 드레인층(2)상에는 드레인전극(1)이 형성되어 있다. 또한, 상기 n-드리프트층(3)의 다른쪽의 표면에는 복수의 p형 베이스층(5)이 선택적으로 형성되고, 각 p형 베이스층(5)의 표면에는 n+형 소스층(6)이 선택적으로 형성되어 있다.
그리고, p형 베이스층(5)의 n+형 소스층(6)으로부터 해당 p형 베이스층(5), n-드리프트층(3), 인접하는 p형 베이스층(5) 및, 그 n+형 소스층(6)에 이르는 영역상의 표면을 덮도록 게이트 절연막(8)을 매개로 게이트전극(9)이 형성되어 있다.
또한, 상기 게이트 절연막(8)을 매개로 게이트전극(9)을 에워싸도록 p형 베이스층(5)상에는 n+형 소스층(6)의 표면 및 p형 베이스층(5)의 표면상에 접합하도록 소스전극(7)이 형성되어 있다.
그리고, p형 베이스층(5)과 드레인전극(1)과의 사이의 n-드리프트층(3) 중에는 p형 베이스층(5)에 접속된 p리서프층(4)이 형성되어 있다. 이 p리서프층(4)과 n-드리프트층(3)이 교대로 횡방향으로 반복하는 종형 리서프구조를 취하고 있고, 이 리서프의 간격(셀폭)을 좁게하는 것에 의해 n-드리프트층(3)의 불순물농도를 증가시키는 것이 가능하게 되어 온저항이 내려간다.
도 13의 B는 동도 A 중의 종형 파워 MOSFET의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다. n-드리프트층(3)과 p리서프층(4)의 불순물농도는 동일하고, 각각 종방향으로 일정의 프로파일을 갖는다.
상기한 바와 같은 MOSFET를 제조하는 경우에 중요한 포인트는 슈퍼정션구조의 설계로서, n-드리프트층(3)과 p리서프층(4)의 불순물농도가 내압과 온저항을 결정하는 중요한 포인트로 된다.
원리적으로는 n-드리프트층(3)과 p리서프층(4)의 각각의 불순물량을 동일하게 하는 것에 의해 등가적으로 불순물농도가 제로로 되어 고내압이 얻어진다. 이 때문에, 내압을 유지한 채 n - 드리프트층(3)의 불순물농도를 종래의 MOSFET의 드리프트층 농도 보다도 높게 하는 것이 가능하게 되어 재료한계를 넘는 낮은 온저항이 실현될 수 있다.
그러나, 제조의 경우, 프로세스의 오차에 의해 n-드리프트층(3)과 p리서프층(4)의 각각의 불순물량을 완벽하게 동일하게 하는 것은 곤란하여 내압이 열화된다.
여기서, 소자설계의 경우에는 제조상의 프로세스 오차에 의한 내압 열화를 고려하여 수행할 필요가 있다. 이 경우, 온저항을 떨어뜨리기 위해서는 n-드리프트층(3)의 불순물농도를 올리는 것이 유효하지만, 내압에 대한 프로세스 마진은 n-드리프트층(3)과 p리서프층(4)의 불순물량의 차(언밸런스량)로 결정된다. 즉, n-드리프트층(3)의 불순물농도를 올려도, 프로세스 마진으로서 취해지는 언밸런스양은 변화하지 않는다.
따라서, n-드리프트층(3)의 불순물농도를 올리면, 허용되는 언밸런스양과 n-드리프트층(3)의 불순물양의 비가 작아지게 되어, 프로세스 마진이 작아지게 되어 버린다. 이에 대해, 프로세스 마진을 넓게 취하기 위해서는 n-드리프트층(3)의 농도를 떨어뜨릴 필요가 있어, 온저항을 끌어 올려 버린다.
또한, 문헌 1에는 요구되는 내압을 만족하면서 허용 온전류를 증대시킬 수 있으면서, 출력용량 및 온저항을 절감시킬 수 있는 반도체장치가 개시되어 있다. 이 반도체장치는 SOI구조의 n형 반도체층에 n++형 드레인영역과 p+형 웰영역이 이간되어 형성되고, p+형 웰영역내에 n++형 소스영역이 형성되며, n++형 드레인영역과 p+형 웰영역과의 사이에는 n형 드리프트영역이 형성되어 있다. 그리고, n형 드리프트영역의 불순물농도의 농도분포는 n형 반도체층의 횡방향 및 종방향 어디에도 n++형 드레인영역으로부터 떨어짐에 따라 낮아지게 되도록 설정하고 있다.
또한, 문헌 2에는 핫캐리어의 절연막으로의 주입을 억제할 수 있어, 소자활성영역의 특성 및 신뢰성을 손상시키지 않는 초접합반도체장치가 개시되어 있다. 이 초접합반도체장치는 병렬 pn구조의 드레인ㆍ드리프트부를 구비하고, p형의 경계영역 중 p베이스영역의 웰 저면에는 불순물농도가 높은 p형의 내압 리미터영역이 형성되어 있다.
또한, 문헌 3에는 슈퍼정션구조의 MOSFET에 있어서 드리프트영역의 불순물양을 규정하는 점이 개시되어 있다.
또한, 문헌 4에는 멀티리서프구조의 횡형 MOSFET에 있어서, 낮은 온저항과 고내압을 양립시키는 것이 개시되어 있다.
또한, 문헌 5에는 높은 내압과 낮은 온저항을 갖춘 슈퍼정션구조의 전력용 반도체소자를 SOI구조의 반도체층에 래터럴구조에 의해 실현하는 것이 개시되어 있다.
상기 인용문헌 1,2,3,4,5는, 일본국 특허공개공보 2001-244472호(도 1)와, 일본국 특허공개공보 2001-313391호(도 1), 미국 특허 제6,291,856호 명세서(도 3, 도 4), 일본국 특허공개공보 2000-286417호(도 1) 및, R. Ng, 외 5명, "Lateral Unbalanced Super Junction (USJ)/3D-RESURF for High Breakdown Voltage on SOI", Proceedings of 2001 international Symposium on Power Semiconductor Device & ICs, Osaka, pp.395-398 이다.
상기한 바와 같이 종래의 종형 파워 MOSFET는 온저항의 절감과 내압에 대한 불순물양의 프로세스 마진의 확대에 대한 요구가 이율상반의 관계에 있어, 설계의 경우에 n-드리프트층(3)의 불순물농도를 적절한 값으로 설정하는 것으로 대처하고 있었다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 온저항을 올리지 않고서 내압에 대한 불순물량의 프로세스 마진을 크게 할 수 있고, 불순물량의 변화에 대한 내압 저하를 억제하여, 고내압, 낮은 온저항의 파워 MOSFET 등을 실현할 수 있는 전력용 반도체장치를 제공함에 그 목적이 있다.
이하, 예시도면을 참조하면서 본 발명에 따른 실시형태를 상세히 설명한다. 또한, 이하의 실시형태에서는 제1도전형을 n형, 제2도전형을 p형으로 하고 있다. 또한, 도면 중의 동일 부분에는 동일 부호를 붙이고 있다.
<제1실시형태>
도 1의 A는 본 발명의 제1실시형태에 따른 리서프구조를 매립한 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
이 MOSFET는 제1반도체층인 n-드리프트층(3)의 한쪽의 표면에 고농도 반도체층(2; 예컨대, n+드레인층)이 형성되고, 이 n+드레인층(2)상에는 제1주전극인 드레인전극(1)이 형성되어 있다.
상기 n-드리프트층(3)의 다른쪽의 표면측에는 복수의 제2반도체층으로서 p리서프층(4)이 횡방향으로 주기적으로 배치되어, 슈퍼정션구조가 형성되어 있다.
이 슈퍼정션구조의 표면에는 제3반도체층으로서 p형 베이스층(5)이 형성되고, 이 p형 베이스층(5)의 표면에는 제4반도체층으로서 n+형 소스층(6)이 선택적이면서 평면스트라이프형상으로 확산 형성되어 있다.
이 p형 베이스층(5)은 일례로서 약 1× 1017㎝-3의 불순물농도에서, 약 2.0㎛의 깊이로 형성되어 있고, 상기 n+형 소스층(6)은, 일례로서 약 1× 1020㎝-3의 불순물농도에서 약 0.2㎛의 깊이로 형성되어 있다.
그리고, p형 베이스층(5)의 n+형 소스층(6)으로부터 당해 p형 베이스층(5), n-드리프트층(3), 인접하는 p형 베이스층(5) 및 그 n+형 소스층(6)에 이르는 영역상의 표면을 덮도록 막두께가 약 0.1㎛인 게이트 절연막(8; 예컨대, Si 산화막)을 매개로 제1제어전극으로서 게이트전극(9)이 평면 스트라이프형상으로 형성되어 있다.
또한, 상기 게이트 절연막(8)을 매개로 게이트전극(9)을 에워싸도록 각 p형 베이스층(5)상에는 n+형 소스층(6)의 표면 및 p형 베이스층(5)의 표면상에 접합하도록 제2주전극인 소스전극(7)이 평면 스트라이프형상으로 형성되어 있다.
즉, n-드리프트층(3)의 다른쪽의 표면에는 복수의 p형 베이스층(5)이 선택적으로 형성되고, 각 p형 베이스층(5)의 표면에는 n+형 소스층(6)이 선택적으로 형성되어 있다. 그리고, p형 베이스층(5)과 드레인전극(1)과의 사이의 n-드리프트층(3) 중에는 p형 베이스층(5)에 접속된 p리서프층(4)이 형성되어 있다. 이 p리서프층(4)과 n-드리프트층(3)이 교대로 횡방향으로 반복하는 종형 리서프구조로 되어 있고, 이 리서프의 간격(셀폭)을 좁게 하는 것에 의해 n-드리프트층(3)의 불순물농도를 증가시키는 것이 가능하게 되어 온저항이 낮아진다.
슈퍼정션구조의 원리로부터 n-드리프트층(3)의 불순물 총량과 p리서프층(4)의 불순물 총량이 동일한 양으로 되는 것이 바람직하고, 양자의 불순물량이 동일하지 않게 되면, 드리프트층의 등가적인 불순물량이 증가하여 내압이 저하된다.
도 1의 B는 동도 A중의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다.
n-드리프트층(3)의 불순물농도는 종방향으로 일정한 프로파일을 갖지만, p리서프층(4)의 불순물농도는 소스전극(7)으로부터 드레인전극(1)으로 향하는 종방향에 있어서(깊이 방향을 향해) 서서히 작아지게 되는 분포(경사 프로파일)를 갖는다.
도 2는 도 1의 A,B에 나타낸 제1실시형태의 MOSFET에 있어서 n-드리프트층(3)과 p리서프층(4)의 불순물량의 차(언밸런스양)에 대한 내압변화 특성과, 도 13의 A,B에 나타낸 종래예의 슈퍼정션구조를 갖춘 MOSFET의 내압변화특성을 대비하여 나타낸다.
이 특성으로부터, 제1실시형태의 MOSFET는 종래예의 소자에 비해 불순물량의 언밸런스에 대해 내압 저하가 작다.
즉, 슈퍼정션구조의 원리로부터 낮은 온저항화를 위해 n-드리프트층(3)의 농도를 올리면, 언밸런스양에 대한 내압 저하는 커지게 되어, 프로세스 마진이 작아지게 되어 버린다. 그러나, 제1실시형태의 구조를 이용하면, 종래예의 구조 보다도 프로세스 마진이 넓어지게 되기 때문에, n-드리프트층(3)의 농도를 올리는 것이 가능하게 되어 낮은 온저항화가 가능하게 된다.
도 3은 도 1의 A,B에 나타낸 제1실시형태의 MOSFET에 있어서 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기의 변화에 대한 최대 내압 및 내압 저하율을 나타낸 특성도이다.
도 3 중, 횡축은 p리서프층(4)의 상부의 불순물농도(Nt)와 하부의 불순물농도(Nb)의 비(불순물농도의 경사 프로파일의 기울기), 종축은 최대 내압에 대한 내압 저하량과 최대 내압의 비(내압 저하율 △VB)를 나타내고 있다.
여기에서는 n-드리프트층(3)과 p리서프층(4)의 불순물 언밸런스량으로서, 도 2 중의 특성을 참조하여 언밸런스량이 20%인 경우를 예시하였다. 경사 프로파일의 기울기가 1인 경우의 특성은 도 13의 A,B에 나타낸 종래예의 MOSFET의 특성을 나타내고 있다.
도 3의 특성으로부터 경사 프로파일의 기울기가 커지게 되면, 경사 프로파일의 효과에 의해 내압 저하율(△VB)이 감소하여 가지만, 최대 내압(VBmax)도 서서히 저하되어 가는 것이 이해될 수 있다. 그리고, 제1실시형태의 MOSFET의 최대 내압(VBmax)으로서 종래예의 MOSFET의 MOSFET의 VBmax의 90% 정도를 얻고자 하면, p리서프층(4)의 불순물농도의 경사 프로파일의 기울기를 1.7 이하로 하는 것이 바람직한 것이 이해될 수 있다. 또한, 내압 저하율(△VB)로서 종래예의 MOSFET의 △VB의 반분 이하로 억제하고 싶은 경우는 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기를 1.4 이상으로 하면 된다는 것이 이해될 수 있다.
<제1실시형태의 변형례>
도 4의 A,B는 제1실시형태의 변형례에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및 불순물농도의 분포를 나타낸다.
이 MOSFET는 제1실시형태의 MOSFET에 비해 p리서프층(4)의 불순물농도를 종방향에 있어서 일정한 프로파일로 하고, n-드리프트층(3)의 불순물농도를 종방향에 있어서 경사 프로파일로 한 점이 다르며, 그 외는 동일하므로 도 1의 A,B 중과 동일 부분에는 동일 부호를 붙이고, 그 설명을 생략한다.
이와 같이 불순물농도의 분포를 변경하여도 기본적으로는 제1실시형태의 MOSFET와 마찬가지 동작과 마찬가지 효과가 얻어진다.
<제2실시형태>
도 5의 A는 본 발명의 제2실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
도 5의 B는 동도 A 중의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다.
이 MOSFET는 제1실시형태의 MOSFET에 있어서 슈퍼정션구조를 매립에피성장과 이온주입을 반복하는 방법을 이용해서 형성한 것이다.
즉, n층의 에피성장과 p형 도펀트의 이온주입을 반복하면, 도 5의 A,B에 나타낸 바와 같이, p리서프층(4)의 불순물농도의 분포가 깊이 방향으로 파형의 프로파일을 갖도록 형성된다. 이 경우, 각 매립 마다의 p형 도펀트의 이온주입량을 조정하는 것에 의해, 깊이 방향으로 전체적으로 보면, p형 불순물량이 서서히 작아지게 되는[p리서프층(4)의 불순물농도가 서서히 낮아지게 되는] 프로파일이 형성된다. 결과로서, 기본적으로는 제1실시형태의 MOSFET와 마찬가지 동작과 마찬가지 효과를 기대할 수 있다.
<제2실시형태의 변형례>
도 6의 A,B는 제2실시형태의 변형례에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도 및 불순물농도의 분포를 나타낸다.
이 MOSFET는 제2실시형태의 MOSFET에 비해 슈퍼정션구조를, 고저항층을 결정성장시켜, p형 도펀트와 n형 도펀트의 양쪽을 이온주입하는 프로세스를 반복하는 것에 의해 형성한 점이 다르고, 그 외는 동일하므로 도 5의 A,B와 동일 부분에는 동일 부호를 붙이고 그 설명을 생략한다.
이와 같이 슈퍼정션구조의 형성방법을 변경하여도 기본적으로는 제2실시형태의 MOSFET와 마찬가지 동작과 마찬가지 효과가 얻어진다.
또한, 슈퍼정션구조의 형성방법은 상기한 바와 같은 프로세스에 한정되는 것은 아니고, 다른 프로세스를 이용해서 p리서프층(4)의 불순물농도의 분포에 경사 프로파일을 갖게 하는 것에 의해 상기와 마찬가지의 효과가 얻어진다.
예컨대, 트렌치홈을 형성한 후, 홈내에 p층 매립에피성장을 수행해서 p리서프층(4)을 형성하는 프로세스를 이용하는 경우, 트렌치폭이나 형상, 도펀트 가스의 유량 등을 조절하는 것으로 깊이 방향에 대한 도펀트의 취입방법을 변화시켜 경사 프로파일을 갖게 하는 것이 가능하다.
또한, 트렌치홈을 형성한 후, 트렌치 측벽에 경사방향으로부터의 이온주입하는 프로세스를 이용하는 경우에는 트렌치형상으로 굴곡을 부여하는 것이나, 주입각도를 변화시켜 복수회 이온주입을 수행하는 것에 의해 깊이 방향으로 경사 프로파일을 갖게 하는 것이 가능하다.
<제3실시형태>
도 7의 A는 본 발명의 제3실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
도 7의 B는 동도 A 중의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다.
이 MOSFET는 제1실시형태의 MOSFET에 있어서 p리서프층(4)의 불순물농도를 종방향에 있어서 경사 프로파일로 하는 것 뿐만 아니라 n-드리프트층(3)의 불순물농도도 깊이 방향에 있어서 경사 프로파일로 한 점이 다르고, 그 외는 동일하므로 도 1의 A,B와 동일 부분에는 동일 부호를 붙이고 그 설명을 생략한다.
이와 같이 불순물농도의 분포를 변경하여도 기본적으로는 제1실시형태의 MOSFET와 마찬가지 동작에 의해 개선된 효과가 얻어진다.
도 8은 도 7의 A,B에 나타낸 제3실시형태의 MOSFET에 있어서 n-드리프트층(3)과 p리서프층(4)의 불순물량의 차(언밸런스량)에 대한 내압 변화특성과, 도 1의 A,B에 나타낸 제1실시형태의 MOSFET에서의 내압 변화특성 및, 도 13의 A,B에 나타낸 종래예의 슈퍼정션구조를 갖춘 MOSFET의 내압 변화특성을 대비하여 나타낸다.
이 특성으로부터 제3실시형태의 MOSFET는 종래예의 MOSFET에 비해서 뿐만 아니라 제1실시형태의 MOSFET[불순물농도의 경사 프로파일을 p리서프층(4)에만 갖추게 한 경우]에 비해서도 불순물량의 언밸런스에 대해 내압 저하를 더욱 작게 하는 것이 가능하게 되고, 더욱 이 프로세스 마진이 커지게 되어 낮은 온저항화가 용이하게 되는 것이 이해될 수 있다.
도 9는 도 7의 A,B에 나타낸 제3실시형태의 MOSFET에 있어서 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기의 변화에 대한 최대 내압 및 내압 저하율을 나타낸 특성도이다.
도 9 중 횡축은 p리서프층(4)의 상부의 불순물농도(Nt)와 하부의 불순물농도(Nb)의 비(불순물농도의 경사 프로파일의 기울기), 종축은 최대 내압에 대한 내압 저하량과 최대 전압의 비[내압 저하율(△VB)]를 나타내고 있다.
여기서는 n-드리프트층(3)과 p리서프층(4)의 불순물 언밸런스양으로서, 도 8 중의 특성을 참조해서 언밸런스양이 20%인 경우를 예시하였다. 경사 프로파일의 기울기가 1인 경우의 특성은 도 13의 A,B에 나타낸 종래예의 MOSFET의 특성을 나타내고 있다.
도 9의 특성으로부터 경사 프로파일의 기울기가 커지게 되면, 경사 프로파일의 효과에 의해 내압 저하율(△VB)이 감소하여 간다는 것이 이해될 수 있다. 그리고, 제3실시형태의 MOSFET의 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기가 1.82를 넘으면, n-드리프트층(3)의 불순물농도와 p리서프층(4)의 불순물농도가 동일한 경우가 최대 내압(VBmax)를 얻는 상태로는 되지 않게 되어 버린다. 이 때문에, 내압 저하율(△VB)이 마이너스로 되어 버려 설계가 복잡하게 된다. 이에 의해 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기를 1.82 이하로 하는 것이 바람직하다.
더욱이, 제1실시형태의 MOSFET[불순물농도의 경사 프로파일을 p리서프층(4)에만 갖게 한 경우]에 비해, n-드리프트층(3)의 상부의 농도가 낮기 때문에, 고전압 인가시에는 n-드리프트층(3)의 상부가 빠르게 공핍화된다. 이에 의해, MOSFET의 게이트ㆍ드레인간 용량이 작아지게 되어, 고속 스위칭동작을 기대할 수 있다.
또한, 도 9의 특성으로부터 제3실시형태의 MOSFET의 내압 저하율(△VB)로서 종래예의 MOSFET의 △VB의 반분 이하로 억제하고 싶은 경우는 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기를 1.25 이상으로 하면 되는 것이 이해될 수 있다.
또한, 상기 제3실시형태에서는 n-드리프트층(3)의 불순물농도의 프로파일의 경사를 p리서프층(4)의 경사와 방향이 반대이면서 동일한 크기로 한 경우의 계산예를 나타냈지만, p리서프층(4)의 경사와 동일하게 하지 않는 것으로도 실시가능하다.
또한, 슈퍼정션구조의 형성방법은 상기한 바와 같은 프로세스에 한정하는 것은 아니고, 다른 프로세스를 이용해서 p리서프층(4)의 불순물농도의 분포에 경사 프로파일을 갖게 하는 것에 의해 상기와 마찬가지의 효과가 얻어진다.
<제4실시형태>
도 10의 A는 본 발명의 제4실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
도 10의 B는 동도 A 중의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다.
이 MOSFET는 제3실시형태의 MOSFET에 있어서 슈퍼정션구조를, 매립에피성장과 이온주입을 반복하는 방법을 이용해서 형성한 것이다.
즉, n층의 에피성장과 p형 도펀트의 이온주입을 반복하면, 도 5의 A,B에 나타낸 바와 같이 p리서프층(4)의 불순물농도의 분포가 깊이 방향으로 파형의 프로파일을 갖도록 형성된다.
이 경우, 각 n층의 불순물농도와, 각 매립 마다의 p형 도펀트의 이온주입량을 조정하는 것에 의해, 깊이 방향으로 전체적으로 보면, n형 불순물량이 서서히 커지게 되는[n-드리프트층(3)의 불순물농도가 서서히 커지게 되는] 프로파일과, p형 불순물농도가 서서히 작아지게 되는[p리서프층(4)의 불순물농도가 서서히 작아지게 되는] 프로파일을 실현하는 것이 가능하다.
결과로서, 기본적으로는 제3실시형태의 MOSFET와 마찬가지 동작과 마찬가지 효과를 기대할 수 있다.
<제4실시형태의 변형례>
도 11의 A는 제4실시형태의 변형례에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
도 11의 B는 동도 A 중의 n-드리프트층(3)과 p리서프층(4)의 불순물농도에 대해 종방향에 있어서의 프로파일을 나타내고 있다.
이 MOSFET는 제4실시형태의 MOSFET에 비해, 슈퍼정션구조를, 고저항층을 결정성장시키고, p형 도펀트와 n형 도펀트의 양쪽을 이온주입하는 프로세스를 반복하는(각 층의 이온주입 마다의 이온주입량을 조정하는) 것에 의해 형성한 점이 다르고, 그 외는 동일하므로 도 10의 A,B 중과 동일한 부분에는 동일 부호를 붙이고 그 설명을 생략한다.
이와 같이 슈퍼정션구조의 형성방법을 변경하여도 기본적으로는 제2실시형태의 MOSFET와 마찬가지 동작과 마찬가지 효과가 얻어진다.
또한, 슈퍼정션구조의 형성방법은 상기한 바와 같은 프로세스에 한정되는 것은 아니고, 다른 프로세스를 이용해서 p리서프층(4)의 불순물농도의 분포에 경사 프로파일을 갖도록 하는 것에 의해, 상기와 마찬가지 효과가 얻어진다.
예컨대, 트렌치홈을 형성한 후, 홈내에 p층 매립에피성장을 수행해서 p리서프층(4)을 형성하는 프로세스를 이용하는 경우, 트렌치폭이나 형상, 도펀트 가스의 유량 등을 조정하는 것으로 깊이 방향에 대한 도펀트의 취입방법을 변화시켜 경사 프로파일을 갖게 하는 것이 가능하다.
또한, 트렌치홈을 형성한 후, 트렌치 측벽에 경사 방향으로부터의 이온주입하는 프로세스를 이용하는 경우에는 트렌치 형상에 굴곡을 부여하는 것이나, 주입각도를 변화시켜 복수회 이온주입을 수행하는 것에 의해 깊이 방향으로 경사 프로파일을 갖게 하는 것이 가능하다.
<제5실시형태>
도 12는 본 발명의 제5실시형태에 따른 종형 파워 MOSFET의 구성을 모식적으로 나타낸 단면도이다.
이 MOSFET는 제1실시형태의 MOSFET에 있어서 p리서프층(4)의 폭을 깊이 방향으로 변화시키고, 그 종방향에 있어서의 불순물농도를 일정하게 하는 것에 의해 종방향에 있어서의 불순물량을 n-드리프트층(3)과는 다르게 한 것으로, 도 1의 A 중과 동일 부분에는 동일 부호를 붙이고 그 설명을 생략한다.
p리서프층(4)내의 불순물량은 농도와 폭의 적(積)이므로, p리서프층(4)내의 불순물농도가 일정한 경우에는 깊이 방향으로 폭이 좁아지게 되는 것에 의해 불순물량이 작아지게 되어 간다. 이에 대해, n-드리프트층(3)은 깊이 방향으로 폭이 넓어지게 되는 것에 의해 불순물량이 커지게 되어 간다. 이에 의해, 제3실시형태의 MOSFET[p리서프층(4) 및 n-드리프트층(3)에 불순물농도의 경사 프로파일을 역방향으로 갖도록 한 경우]와 마찬가지 동작과 마찬가지 효과를 기대할 수 있다.
이 경우, p리서프층(4)의 상부의 폭과 하부의 폭의 비는 제3실시형태의 MOSFET에 있어서 p리서프층(4)의 불순물농도의 경사 프로파일의 기울기와 동일한 의미를 갖는 것으로, 상기한 바와 같이 1.82 이하, 1.25 이상으로 하는 것이 바람직하다.
또한, 본 실시형태의 구조는 트렌치홈을 형성한 후, 매립에피성장을 수행하는 프로세스에 의해 형성하는 것이 가능하다. 이 경우, 깊이 방향으로 홈폭이 좁아지게 되는 트렌치를 드라이에칭에 의해 형성한 후, 불순물농도가 똑같이 되도록 p리서프층(4)의 결정성장을 수행하면 된다.
또한, 본 발명은 상기한 각 실시형태에 한정되는 것은 아니고, 이들에 기초해서 당업자가 용이하게 고려할 수 있는 변형은 모두 적용할 수 있다.
즉, 슈퍼정션구조, p형 베이스층(5), n+형 소스층(6), 게이트전극(9)은 상기 스트라이프형상으로 한정되지 않고, 격자형상, 지그재그형상으로 배치하여도 된다.
또한, 반도체는 상기 실리콘에 한정되지 않고, 예컨대 실리콘카바이드(Sic)나 질화갈륨(GaN), 질화알루미늄(AlN) 등의 화합물 반도체나 다이아몬드를 이용할 수 있다.
또한, 상기 실시형태에서는 종형소자를 설명하였지만, 횡형소자로도 슈퍼정션구조를 갖는 소자이면 적용할 수 있다. 또한, 슈퍼정션구조를 갖는 파워 MOSFET에 한정되지 않고, 슈퍼정션구조를 갖는 SBD나 MPS 다이오드, SIT, JFET, IGBT 등의 스위칭소자나 다이오드와 스위칭소자의 복합 또는 집적소자에도 적용할 수 있다.
상기한 바와 같이 본 발명의 전력용 반도체장치에 의하면, 온저항을 올리지 않고서 내압에 대한 불순물량의 프로세스 마진을 크게 할 수 있고, 불순물량의 변화에 대한 내압 저하를 억제하여, 고내압, 낮은 온저항의 파워 MOSFET 등을 실현할 수 있다.

Claims (15)

  1. 제1도전형의 제1반도체층과 제2도전형의 제2반도체층이 횡방향으로 주기적으로 형성되어 이루어지는 반도체층과,
    상기 주기적으로 형성되어 이루어지는 반도체층을 포함하여 이루어지는 전력용 반도체소자를 구비하고,
    상기 제1반도체층의 종방향에 있어서의 불순물량의 분포와 상기 제2반도체층의 종방향에 있어서의 불순물량의 분포가 다른 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  2. 제1항에 있어서, 상기 제2반도체층이, 개구단측의 면적이 저면측의 면적 보다도 서서히 넓어지게 되도록 종방향으로 형성된 트렌치홈의 내부에 설치되고, 종방향에 있어서의 불순물농도의 분포가 일정하며,
    상기 제1반도체층이 종방향에 있어서의 불순물농도의 분포가 일정하고,
    상기 제2반도체층이 상기 트렌치홈의 저면측의 불순물량이 개구단측의 불순물량 보다도 적은 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  3. 제1도전형의 제1반도체층과,
    상기 제1반도체층에 전기적으로 접속된 제1주전극,
    상기 제1반도체층내에 형성되고, 횡방향으로 주기적으로 배치되며, 종방향에 있어서의 불순물량의 분포가 상기 제1반도체층내의 종방향에 있어서의 불순물량의 분포와는 다른 제2도전형의 제2반도체층,
    상기 제1반도체층 및 제2반도체층의 표면에 선택적으로 형성된 제2도전형의 제3반도체층,
    상기 제3반도체층의 표면에 선택적으로 형성된 제1도전형의 제4반도체층,
    상기 제3반도체층 및 상기 제4반도체층의 표면에 접합하도록 형성된 제2주전극 및,
    상기 제1반도체층과 제3반도체층 및 제4반도체층의 표면에 게이트 절연막을 매개로 형성된 제어전극을 구비하여 이루어진 것을 특징으로 하는 전력용 반도체장치.
  4. 제3항에 있어서, 상기 제1반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 일정하고,
    상기 제2반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 작아지게 되는 분포를 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  5. 제3항에 있어서, 상기 제1반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 커지게 되는 분포를 갖고,
    상기 제2반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 일정한 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  6. 제3항에 있어서, 상기 제1반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 커지게 되는 분포를 갖고,
    상기 제2반도체층이 상기 제2주전극으로부터 상기 제1주전극을 향해 종방향에 있어서의 불순물농도가 작아지게 되는 분포를 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  7. 제4항에 있어서, 상기 제2반도체층의 상기 제2주전극에 가까운 일단측에 있어서의 불순물량(Nt)과 상기 제1주전극에 가까운 타단측에 있어서의 불순물량(Nb)의 비(Nt/Nb)가 1.7 이하인 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  8. 제7항에 있어서, 상기 제2반도체층의 상기 제2주전극에 가까운 일단측에 있어서의 불순물량(Nt)과 상기 제1주전극에 가까운 타단측에 있어서의 불순물량(Nb)의 비(Nt/Nb)가 1.4 이상인 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  9. 제6항에 있어서, 상기 제2반도체층의 상기 제2주전극에 가까운 일단측에 있어서의 불순물량(Nt)과 상기 제1주전극에 가까운 타단측에 있어서의 불순물량(Nb)의 비(Nt/Nb)가 1.82 이하인 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  10. 제9항에 있어서, 상기 제2반도체층의 상기 제2주전극에 가까운 일단측에 있어서의 불순물량(Nt)과 상기 제1주전극에 가까운 타단측에 있어서의 불순물량(Nb)의 비(Nt/Nb)가 1.25 이상인 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  11. 제3항에 있어서, 상기 제2반도체층의 상기 종방향에 있어서의 불순물농도의 분포는, 불순물농도가 서서히 변화하는 경사 프로파일을 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  12. 제3항에 있어서, 상기 제1반도체층의 상기 종방향에 있어서의 불순물농도의 분포는, 불순물농도가 서서히 변화하는 경사 프로파일을 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  13. 제3항에 있어서, 상기 제2반도체층의 상기 종방향에 있어서의 불순물농도의 분포는, 불순물농도가 서서히 변화하는 파형 프로파일을 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  14. 제3항에 있어서, 상기 제1반도체층의 상기 종방향에 있어서의 불순물농도의 분포는, 불순물농도가 서서히 변화하는 파형 프로파일을 갖는 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
  15. 제3항에 있어서, 상기 제2반도체층이, 개구단측의 면적이 저면측의 면적 보다도 서서히 넓어지게 되도록 종방향으로 형성된 트렌치홈의 내부에 설치되고, 종방향에 있어서의 불순물농도의 분포가 일정하며,
    상기 제1반도체층이 종방향에 있어서의 불순물농도의 분포가 일정하고,
    상기 제2반도체층이 상기 트렌치홈의 저면측의 불순물량이 개구단측의 불순물량 보다도 적은 것으로 이루어진 것을 특징으로 하는 전력용 반도체장치.
KR1020030065119A 2002-09-25 2003-09-19 전력용 반도체장치 KR100560710B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002279463A JP3634830B2 (ja) 2002-09-25 2002-09-25 電力用半導体素子
JPJP-P-2002-00279463 2002-09-25

Publications (2)

Publication Number Publication Date
KR20040027352A KR20040027352A (ko) 2004-04-01
KR100560710B1 true KR100560710B1 (ko) 2006-03-16

Family

ID=31987096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065119A KR100560710B1 (ko) 2002-09-25 2003-09-19 전력용 반도체장치

Country Status (4)

Country Link
US (2) US6888195B2 (ko)
JP (1) JP3634830B2 (ko)
KR (1) KR100560710B1 (ko)
CN (2) CN100550416C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514537B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015921B4 (de) * 2004-03-31 2006-06-14 Infineon Technologies Ag Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
JP4768259B2 (ja) 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP4939760B2 (ja) 2005-03-01 2012-05-30 株式会社東芝 半導体装置
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
EP1722421A3 (fr) 2005-05-13 2007-04-18 Stmicroelectronics Sa Photodiode intégrée de type à substrat flottant
EP1722422A3 (fr) * 2005-05-13 2007-04-18 Stmicroelectronics Sa Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置
DE102006055131A1 (de) 2005-11-28 2007-06-06 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
US7679125B2 (en) * 2005-12-14 2010-03-16 Freescale Semiconductor, Inc. Back-gated semiconductor device with a storage layer and methods for forming thereof
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
JP2007300034A (ja) * 2006-05-02 2007-11-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
CN101385151B (zh) * 2006-02-16 2013-07-24 飞兆半导体公司 具有自偏压电极的横向功率器件
JP4748314B2 (ja) * 2006-02-22 2011-08-17 トヨタ自動車株式会社 半導体装置の製造方法
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
JP2007281034A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 電力用半導体素子
CN101467258B (zh) * 2006-04-21 2012-02-08 意法半导体股份有限公司 用于制造功率半导体器件的工艺和相应功率半导体器件
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP2008091450A (ja) 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
JP5132123B2 (ja) 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
US7531888B2 (en) 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4564510B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
JP4564509B2 (ja) 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP5298488B2 (ja) 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
US8494608B2 (en) * 2008-04-18 2013-07-23 Medtronic, Inc. Method and apparatus for mapping a structure
JP2009272397A (ja) * 2008-05-02 2009-11-19 Toshiba Corp 半導体装置
JP5484741B2 (ja) * 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP5462020B2 (ja) * 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子
CN102473721B (zh) 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
JP5002628B2 (ja) * 2009-08-25 2012-08-15 株式会社東芝 電力用半導体素子
CN102804386B (zh) 2010-01-29 2016-07-06 富士电机株式会社 半导体器件
JP2011204796A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
JP2011216587A (ja) 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
JP6009731B2 (ja) * 2010-10-21 2016-10-19 富士電機株式会社 半導体装置
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN102468132B (zh) * 2010-11-15 2014-07-09 上海华虹宏力半导体制造有限公司 一种半导体器件的制作方法及器件结构
CN102479806B (zh) * 2010-11-22 2014-04-16 上海华虹宏力半导体制造有限公司 超级结半导体器件及其制作方法
CN102751313B (zh) * 2011-04-19 2016-02-10 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
CN102867842B (zh) * 2011-07-05 2015-04-08 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
JP2013069775A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置、及びその製造方法
CN103022123B (zh) * 2011-09-21 2015-10-14 上海华虹宏力半导体制造有限公司 超级结半导体器件及其制造方法
JP5504235B2 (ja) 2011-09-29 2014-05-28 株式会社東芝 半導体装置
CN103035677B (zh) * 2011-09-30 2015-08-19 上海华虹宏力半导体制造有限公司 超级结结构、超级结mos晶体管及其制造方法
JP2013093560A (ja) 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
US8710620B2 (en) 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
JP5715604B2 (ja) 2012-09-12 2015-05-07 株式会社東芝 電力用半導体素子
JP6253885B2 (ja) 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
US8901623B2 (en) * 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
JP5941447B2 (ja) * 2013-09-06 2016-06-29 株式会社東芝 半導体装置
US9558986B2 (en) * 2013-09-18 2017-01-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR101504300B1 (ko) * 2013-10-31 2015-03-20 메이플세미컨덕터(주) 600v급 슈퍼 정션 산화물 반도체 전계 효과 트랜지스터 및 이의 제조방법
JP2015216270A (ja) * 2014-05-12 2015-12-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6301861B2 (ja) * 2014-07-31 2018-03-28 株式会社東芝 半導体装置
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
DE102014119384A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Austria Ag Ladungkompensationsvorrichtung
JP6782529B2 (ja) 2015-01-29 2020-11-11 富士電機株式会社 半導体装置
DE102015202121B4 (de) * 2015-02-06 2017-09-14 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
EP3262678A4 (en) * 2015-02-27 2019-01-09 D3 Semiconductor LLC SURFACE DEVICES IN A VERTICAL POWER DEVICE
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
TWI581425B (zh) * 2015-11-24 2017-05-01 Macroblock Inc And a power semiconductor device having an edge terminal structure having a gradation concentration
CN105977161A (zh) * 2016-06-21 2016-09-28 中航（重庆）微电子有限公司 超结结构及其制备方法
DE102016115758B3 (de) 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
CN107799419A (zh) * 2016-08-31 2018-03-13 无锡华润华晶微电子有限公司 超级结功率器件及其制备方法
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6362152B1 (ja) 2016-11-11 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6857351B2 (ja) 2017-02-28 2021-04-14 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN106684120B (zh) * 2017-03-09 2020-07-10 山东大学 一种可提高耐压的局部非平衡超结结构
JP6362154B1 (ja) 2017-05-26 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
CN107665920A (zh) * 2017-09-14 2018-02-06 中航（重庆）微电子有限公司 一种超结器件的制备方法
JP6777198B2 (ja) * 2019-07-03 2020-10-28 富士電機株式会社 半導体装置
DE102019125676B3 (de) * 2019-09-24 2021-01-21 Infineon Technologies Ag Stromspreizgebiet enthaltende halbleitervorrichtung
KR102306123B1 (ko) * 2020-03-19 2021-09-28 파워마스터반도체 주식회사 반도체 장치
CN111799334B (zh) * 2020-07-31 2021-06-11 四川大学 一种含有反向导电槽栅结构的超结mosfet
CN115064446B (zh) * 2022-08-18 2022-12-16 北京智芯微电子科技有限公司 超结半导体器件及其制备方法
CN115172466B (zh) * 2022-09-05 2022-11-08 深圳市威兆半导体股份有限公司 一种超结vdmos新结构及其制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263721A (ja) * 1994-03-25 1995-10-13 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3382163B2 (ja) * 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2000286417A (ja) 1999-03-30 2000-10-13 Toshiba Corp 電力用半導体装置
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6593619B1 (en) * 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
GB9916868D0 (en) * 1999-07-20 1999-09-22 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
TW564557B (en) 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
EP1160873A1 (en) * 2000-05-19 2001-12-05 STMicroelectronics S.r.l. MOS technology power device
US6627949B2 (en) * 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
EP1261036A3 (en) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6730962B2 (en) * 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
US6995426B2 (en) * 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
JPWO2003065459A1 (ja) * 2002-01-28 2005-05-26 三菱電機株式会社 半導体装置
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
JP4304433B2 (ja) 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
JP3721172B2 (ja) 2003-04-16 2005-11-30 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514537B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US9627470B2 (en) 2013-08-09 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN100550416C (zh) 2009-10-14
USRE46799E1 (en) 2018-04-17
JP3634830B2 (ja) 2005-03-30
US20040056306A1 (en) 2004-03-25
CN100521228C (zh) 2009-07-29
CN101071822A (zh) 2007-11-14
JP2004119611A (ja) 2004-04-15
US6888195B2 (en) 2005-05-03
KR20040027352A (ko) 2004-04-01
CN1494160A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
KR100560710B1 (ko) 전력용 반도체장치
CN107112276B (zh) 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件
US7759733B2 (en) Power semiconductor device and method for producing the same
JP3634848B2 (ja) 電力用半導体素子
JP3908572B2 (ja) 半導体素子
JP5052025B2 (ja) 電力用半導体素子
US7276773B2 (en) Power semiconductor device
JP6475635B2 (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
US8138542B2 (en) Semiconductor device and manufacturing method of the semiconductor device
US20060216896A1 (en) Semiconductor device and method for manufacturing same
US6465844B2 (en) Power semiconductor device and method of manufacturing the same
JP5342752B2 (ja) 半導体装置
KR20190072631A (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
JP2008182054A (ja) 半導体装置
JP2007116190A (ja) 半導体素子およびその製造方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
JP2007019146A (ja) 半導体素子
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
JP2023530711A (ja) ハイブリッド・ゲート構造を有するパワー・デバイス
US11348838B2 (en) Method for forming a superjunction transistor device
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160203

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 15